[go: up one dir, main page]

CN104254190B - 电路板的制作方法 - Google Patents

电路板的制作方法 Download PDF

Info

Publication number
CN104254190B
CN104254190B CN201310258688.9A CN201310258688A CN104254190B CN 104254190 B CN104254190 B CN 104254190B CN 201310258688 A CN201310258688 A CN 201310258688A CN 104254190 B CN104254190 B CN 104254190B
Authority
CN
China
Prior art keywords
dielectric layer
layer
support plate
conductive circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201310258688.9A
Other languages
English (en)
Other versions
CN104254190A (zh
Inventor
高云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Jujiu New Material Technology Co ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Zhen Ding Technology Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN201710584291.7A priority Critical patent/CN107241862B/zh
Priority to CN201310258688.9A priority patent/CN104254190B/zh
Priority to TW102123339A priority patent/TWI530240B/zh
Publication of CN104254190A publication Critical patent/CN104254190A/zh
Application granted granted Critical
Publication of CN104254190B publication Critical patent/CN104254190B/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种电路板，包括第一介电层、第一导电线路层、凸块图形和第二介电层，所述第一介电层和第二介电层相互连接，所述第一导电线路层包括中心封装区域及环绕所述中心封装区域的外围封装区域，所述凸块图形形成于第一介电层具有远离第二介电层的表面，所述凸块图形与所述第一介电层一体成型，所述凸块图形的形状与所述中心封装区域和外围封装区域的交线相对应。本发明还提供一种所述电路板的制作方法。

Description

电路板的制作方法
技术领域
本发明涉及电路板制作领域，尤其涉及一种具有金属凸块的电路板及其制作方法。
背景技术
现有技术中，为了节省封装结构的体积。通常需要在作为封装载板的电路板上面封装芯片及电路板。其中，芯片对应的封装区域通常需要设置较为密集的接触垫，而与电路板进行封装的接触垫的面积通常较大，而且分布较为稀疏。并且，在进行封装过程中，通常需要先将芯片封装于封装载板，然后再将封装有芯片的封装基板与其他电路板进行封装。现有技术中，通常需要在封装载板的表面制作两层防焊层，第一层防焊层用于定义出载板上的接触垫，第二防焊层(Dam Ring)形成在第一防焊层上，并环绕芯片封装区域，以在封装芯片时起到堤坝作用。然而，由于第一防焊层和第二防焊层分别形成，在封装之后，容易由于应力集中于第一防焊层与第二防焊层的交界处，从而导致第一防焊层和第二防焊层相互分离。
发明内容
因此，有必要提供一种电路板的制作及其方法，能够解决上述问题。
一种电路板，包括第一介电层、第一导电线路层、凸块图形和第二介电层，所述第一介电层和第二介电层相互连接，所述第一导电线路层包括中心封装区域及环绕所述中心封装区域的外围封装区域，所述凸块图形形成于第一介电层具有远离第二介电层的表面，所述凸块图形与所述第一介电层一体成型，所述凸块图形的形状与所述中心封装区域和外围封装区域的交线相对应。
一种电路板制作方法，包括步骤：提供载板，所述载板具有第一表面；自所述载板的第一表面向所述载板内形成凹槽图形；通过压合绝缘材料在所述凹槽图形内形成凸块图形，并同时在载板的第一表面形成第一介电层，所述第一介电层与所述凸块图形一体成型；在所述第一介电层的表面形成第一导电线路层，所述第一导电线路层包括中心封装区域与外围封装区域，所述中心封装区域与外围封装区域的交线与所述凸块图形相对应；在第一导电线路层一侧压合第二介电层；以及去除所述载板。
与现有技术相比，本技术方案提供的电路板及其制作方法，通过在载板内凹槽图形，然后通过压合的方式同时形成第一介电层及凸块图形，使得凸块图形与第一介电层一体成型。相比于现有技术中，先后分别通过形成两次防焊层的方式形成，从而可以避免在封装之后，由于应力集中于两层防焊层的交界处，使得两层防焊层相互分离。
附图说明
图1是本技术方案实施例提供的载板的剖面示意图。
图2是图1的载板内形成凹槽图形后的剖面示意图。
图3是图2的俯视图。
图4是图2的载板表面压合第一介电层后的剖面示意图。
图5是图4的第一介电层表面形成第一导电线路层后的剖面示意图。
图6是图5的第一导电线路层一侧压合第二介电层后的剖面示意图。
图7是在图6的第二介电层表面形成第二导电线路层后的剖面示意图。
图8是在图7的第二导电线路层表面形成防焊层后的剖面示意图。
图9是图8去除载板后的剖面示意图。
图10是图9的第一介电层内形成第一开口和第二开口后的剖面示意图。
图11是本技术方案制作的电路板的剖面示意图。
图12是图11的俯视图。
主要元件符号说明
电路板 100
载板 110
第一表面 111
凹槽图形 112
第一介电层 120
第二表面 121
第一开口 123
第二开口 124
凸块图形 130
第一导电线路层 140
中心封装区域 141
第一接触垫 1411
外围封装区域 142
第二接触垫 1421
第二介电层 150
孔 151
导电孔 152
第二导电线路层 160
连接垫 161
防焊层 170
开孔 171
保护层 180
焊料凸块 190
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
本技术方案提供的电路板制作方法包括如下步骤：
第一步，请参阅图1，提供载板110。
所述载板110为采用金属材料制成。本实施例中，载板110采用金属铝制成。所述载板110具有第一表面111，所述第一表面111为平面。
第二步，请参阅图2及图3，在所述载板110内形成凹槽图形112。
所述凹槽图形112可以采用激光烧蚀的方式形成。所述凹槽图形112应与欲制作电路板的芯片封装区域的边线相对应，本实施例中，所述凹槽图形112的形状大致为口字形。所述凹槽图形112形成于载板110的中间区域。
第三步，请参阅图4，在所述载板110的第一表面111形成第一介电层120并同时在凹槽图形112内形成凸块图形130。
所述第一介电层120及凸块图形130可以通过压合半固化胶片的方式形成。所述凸块图形130完全填充于所述凹槽图形112内，第一介电层120覆盖整个第一表面111。所述第一介电层120与凸块图形130一体成型。所述第一介电层120的材料可以为本领域常用的绝缘材料，如聚酰亚胺等。
所述第一介电层120具有与第一表面111相邻的第二表面121，所述凸块图形130凸出于第二表面121，所述凸块图形130的形状与凹槽图形112互补，也与欲制作电路板的芯片封装区域的边线相对应，本实施例中，所述凸块图形130的形状大致为口字形。
第四步，请参阅图5，在第一介电层120远离载板110的一侧形成第一导电线路层140。
所述第一导电线路层140可以采用半加成法制成。可以理解的是，所述第一导电线路层140也可以采用其他业内常用的线路制作方法制作形成。
所述第一导电线路层140包括中心封装区域141及外围封装区域142。所述中心封装区域141内包括多个分布较为密集且面积较小的第一接触垫1411，所述外围封装区域142环绕所述中心封装区域141，外围封装区域142内分布有分布较为稀疏且面积较大的第二接触垫1421。所述中心封装区域141与外围封装区域142的交线与凸块图形130相对应。
第五步，请参阅图6，在第一导电线路层140一侧压合第二介电层150。
本步骤中，也可以采用压合半固化胶片的方式形成第二介电层150。本实施例中，第二介电层150的材料与第一介电层120的材料相同。所述第二介电层150的厚度可以大于第一介电层120的厚度。
本实施例中，本步骤之后，还可以进一步包括在第二介电层150内形成孔151。可以采用激光烧蚀的方式形成孔151。孔151贯穿所述第二介电层150，使得第一导电线路层140的第二接触垫1421从孔151的底部露出。
第六步，请参阅图7，在第二介电层150远离第一介电层120的一侧形成第二导电线路层160。
本步骤同样可以采用形成第一导电线路层140相同的方法形成第二导电线路层160。
本实施例中，在形成第二导电线路层160之前或者同时，还在孔151内形成导电材料，从而形成导电孔152，所述第一导电线路层140与第二导电线路层160通过导电孔152相互电导通。
第七步，请参阅图8,在第二导电线路层160的表面形成防焊层170。
本步骤可以采用印刷液态防焊油墨的方式形成防焊层170。所述防焊层170内形成有多个开孔171，部分第二导电线路层160内的导电线路从开孔171露出，形成电连接垫161。
第八步，请一并参阅图9,去除载板110。
本实施例中，载板110采用铝制成，本步骤可以采用化学蚀刻的方式将载板110去除，使得第一介电层120及凸块图形130暴露出来。
第九步，请参阅图10，在所述第一介电层120内形成多个第一开口123及多个第二开口124，每个第一开口123与第一接触垫1411相对应，每个第一接触垫1411从对应的第一开口123露出。每个第二开口124与一个第二接触垫1421相对应，每个第二接触垫1421从对应的第二开口124露出。
所述第一开口123和第二开口124可以采用激光烧蚀的方式形成。
第十步，请参阅图11及图12，在所述第一接触垫1411、第二接触垫1421及电连接垫161的表面形成保护层180，并在第一接触垫1411上的保护层180的表面形成焊料凸块190，从而得到电路板100。
所述保护层180可以为有机保焊膜(OSP)，也可以为镍金层或镍钯金层。
请参阅图11及图12,本技术方案还提供一种电路板100，所述电路板100包括第一介电层120、凸块图形130、第一导电线路层140、第二介电层150及第二导电线路层160。
所述第一介电层120和第二介电层150相互连接。所述第一导电线路层140位于第一介电层120和第二介电层150之间。
所述第一导电线路层140包括中心封装区域141及外围封装区域142。所述中心封装区域141内包括多个分布较为密集且面积较小的第一接触垫1411，所述外围封装区域142环绕所述中心封装区域141，外围封装区域142内分布有分布较为稀疏且面积较大的第二接触垫1421。
所述第一介电层120具有远离第二介电层150的第二表面121。所述凸块图形130形成于所述第二表面121一侧。所述凸块图形130与第一介电层120采用相同的材料制成，并一体成型。凸块图形130与所述第一导电线路层140中心封装区域141与外围封装区域142的交线相对应。
所述第一介电层120内形成有多个第一开口123及多个第二开口124，每个第一开口123与第一接触垫1411相对应，每个第一接触垫1411从对应的第一开口123露出。每个第二开口124与一个第二接触垫1421相对应，每个第二接触垫1421从对应的第二开口124露出。
所述第二导电线路层160形成于第二介电层150远离第一导电线路层140的一侧。所述第二导电线路层160表面形成有防焊层170。所述防焊层170内形成有多个开孔171，部分第二导电线路层160内的导电线路从开孔171露出，形成电连接垫161。
所述电路板100还可以包括保护层180，所述保护层180形成于电连接垫161、第一接触垫1411和第二接触垫1421的表面。
所述第一接触垫1411上的保护层180的表面还形成有焊料凸块190，用于封装电子元件时进行焊接。
本技术方案提供的电路板及其制作方法，通过在载板内凹槽图形，然后通过压合的方式同时形成第一介电层及凸块图形，使得凸块图形与第一介电层一体成型。相比于现有技术中，先后分别通过形成两次防焊层的方式形成，从而可以避免在封装之后，由于应力集中于两层防焊层的交界处，使得两层防焊层相互分离。
可以理解的是，本技术方案的电路板制作方法可以应用于高密度互连电路板(HDI)的制作。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (5)

1.一种电路板制作方法，包括步骤：
提供载板，所述载板具有第一表面；
自所述载板的第一表面向所述载板内形成凹槽图形；
通过压合绝缘材料在所述凹槽图形内形成凸块图形，并同时在载板的第一表面形成第一介电层，所述第一介电层与所述凸块图形一体成型；
在所述第一介电层的表面形成第一导电线路层，所述第一导电线路层包括中心封装区域与外围封装区域，所述中心封装区域与外围封装区域的交线与所述凸块图形相对应；
在第一导电线路层一侧压合第二介电层；以及
去除所述载板。
2.如权利要求1所述的电路板制作方法，其特征在于，所述中心封装区域内具有多个第一接触垫，所述外围封装区域内具有多个第二接触垫，在去除所述载板之后，还包括在所述第一介电层内形成有多个第一开口及多个第二开口，每个第一开口与第一接触垫相对应，每个第二开口与第二接触垫相对应。
3.如权利要求1所述的电路板制作方法，其特征在于，在第一导电线路层一侧压合第二介电层之后，并在去除所述载板之前，还包括在第二介电层远离第一介电层的一侧形成第二导电线路层。
4.如权利要求3所述的电路板制作方法，其特征在于，在形成第二导电线路层之后，并在去除所述载板之前，还包括在第二导电线路层一侧形成防焊层，所述防焊层内形成有开孔，部分所述第二导电线路层从所述开孔露出，形成电连接垫。
5.如权利要求1所述的电路板制作方法，其特征在于，所述载板采用铝制成，所述凹槽图形采用激光烧蚀形成，采用蚀刻的方式去除所述载板。
CN201310258688.9A 2013-06-26 2013-06-26 电路板的制作方法 Withdrawn - After Issue CN104254190B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710584291.7A CN107241862B (zh) 2013-06-26 2013-06-26 电路板
CN201310258688.9A CN104254190B (zh) 2013-06-26 2013-06-26 电路板的制作方法
TW102123339A TWI530240B (zh) 2013-06-26 2013-06-28 電路板及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310258688.9A CN104254190B (zh) 2013-06-26 2013-06-26 电路板的制作方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710584291.7A Division CN107241862B (zh) 2013-06-26 2013-06-26 电路板

Publications (2)

Publication Number Publication Date
CN104254190A CN104254190A (zh) 2014-12-31
CN104254190B true CN104254190B (zh) 2017-12-01

Family

ID=52188608

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310258688.9A Withdrawn - After Issue CN104254190B (zh) 2013-06-26 2013-06-26 电路板的制作方法
CN201710584291.7A Expired - Fee Related CN107241862B (zh) 2013-06-26 2013-06-26 电路板

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710584291.7A Expired - Fee Related CN107241862B (zh) 2013-06-26 2013-06-26 电路板

Country Status (2)

Country Link
CN (2) CN104254190B (zh)
TW (1) TWI530240B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI624011B (zh) * 2015-06-29 2018-05-11 矽品精密工業股份有限公司 封裝結構及其製法
CN106356355B (zh) * 2015-07-15 2020-06-26 恒劲科技股份有限公司 基板结构及其制作方法
TWI679926B (zh) * 2019-01-09 2019-12-11 欣興電子股份有限公司 基板結構及其製作方法
CN115996513B (zh) * 2021-10-19 2025-06-20 礼鼎半导体科技秦皇岛有限公司 封装芯片、封装结构、电路板及其制造方法
TWI845178B (zh) * 2023-03-01 2024-06-11 南亞電路板股份有限公司 電路板結構及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477612A (en) * 1992-02-14 1995-12-26 Rock Ltd. Partnership Method of making high density conductive networks
CN102281725A (zh) * 2010-06-10 2011-12-14 富葵精密组件(深圳)有限公司 电路板的制作方法
CN102548191A (zh) * 2010-12-14 2012-07-04 欣兴电子股份有限公司 线路板及其制造方法
TW201320274A (zh) * 2011-11-01 2013-05-16 Unimicron Technology Corp 封裝基板及其製法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5413964A (en) * 1991-06-24 1995-05-09 Digital Equipment Corporation Photo-definable template for semiconductor chip alignment
JP3521341B2 (ja) * 1996-06-26 2004-04-19 日本特殊陶業株式会社 配線基板及びその製造方法、並びに被搭載基板を搭載した配線基板及びその製造方法
TWI221343B (en) * 2003-10-21 2004-09-21 Advanced Semiconductor Eng Wafer structure for preventing contamination of bond pads during SMT process and process for the same
TWM450822U (zh) * 2012-10-08 2013-04-11 Unimicron Technology Corp 封裝基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477612A (en) * 1992-02-14 1995-12-26 Rock Ltd. Partnership Method of making high density conductive networks
CN102281725A (zh) * 2010-06-10 2011-12-14 富葵精密组件(深圳)有限公司 电路板的制作方法
CN102548191A (zh) * 2010-12-14 2012-07-04 欣兴电子股份有限公司 线路板及其制造方法
TW201320274A (zh) * 2011-11-01 2013-05-16 Unimicron Technology Corp 封裝基板及其製法

Also Published As

Publication number Publication date
CN107241862B (zh) 2019-05-03
CN104254190A (zh) 2014-12-31
TW201507564A (zh) 2015-02-16
TWI530240B (zh) 2016-04-11
CN107241862A (zh) 2017-10-10

Similar Documents

Publication Publication Date Title
US9510463B2 (en) Coreless packaging substrate and fabrication method thereof
TWI413223B (zh) 嵌埋有半導體元件之封裝基板及其製法
US9173298B2 (en) Packaging substrate, method for manufacturing same, and chip packaging structure having same
CN105321888B (zh) 封装结构及其制法
TWI548043B (zh) 封裝結構及其製法
TWI525769B (zh) 封裝基板及其製法
US9247654B2 (en) Carrier substrate and manufacturing method thereof
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
CN104241231B (zh) 芯片封装基板的制作方法
TW201712766A (zh) 封裝載板及其製作方法
TWI485815B (zh) 半導體封裝件及其製法
US20150319842A1 (en) Circuit board and method for manufacturing the same
JP2014123725A (ja) 高密度及び低密度基板領域を備えるハイブリッド基板及びその製造方法
CN104254190B (zh) 电路板的制作方法
CN107622953B (zh) 封装堆迭结构的制法
TWI550791B (zh) 半導體封裝件及其製法
JPWO2011030542A1 (ja) 電子部品モジュールおよびその製造方法
TWI567888B (zh) 封裝結構及其製法
CN105722299B (zh) 中介基板及其制法
TWI566348B (zh) 封裝結構及其製法
CN104703399A (zh) 电路板及其制作方法
CN101359654A (zh) 半导体元件埋入承载板的结构及其制法
CN108156754B (zh) 垂直连接接口结构、具所述结构的电路板及其制造方法
CN201541392U (zh) 电路板
KR102117481B1 (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20161220

Address after: No. 18, Tengfei Road, Qinhuangdao Economic & Technological Development Zone, Hebei, China

Applicant after: Qi Ding Technology Qinhuangdao Co.,Ltd.

Applicant after: Zhen Ding Technology Co.,Ltd.

Address before: 066000 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18

Applicant before: HONGQISHENG PRECISION ELECTRONICS (QINHUANGDAO) Co.,Ltd.

Applicant before: Zhen Ding Technology Co.,Ltd.

TA01 Transfer of patent application right
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Gao Yun

Inventor before: Hu Wenhong

TA01 Transfer of patent application right

Effective date of registration: 20170627

Address after: 524299, No. 054, West Lake Avenue, Lei Town, Zhanjiang City, Guangdong, Leizhou

Applicant after: Gao Yun

Address before: 066004 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18

Applicant before: Qi Ding Technology Qinhuangdao Co.,Ltd.

Effective date of registration: 20170627

Address after: 518100 Baoan District, Shenzhen, Xin'an, road, TATA apartment building 109B, two H

Applicant after: Shenzhen Qichuangmei Technology Co.,Ltd.

Address before: 066004 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18

Applicant before: Qi Ding Technology Qinhuangdao Co.,Ltd.

Applicant before: Zhen Ding Technology Co.,Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20170922

Address after: Xi Mei Xinmei road Nanan city Fujian province 362300 Quanzhou City No. 272 building 4 Room 401

Applicant after: Chen Lizhuan

Address before: 524299, No. 054, West Lake Avenue, Lei Town, Zhanjiang City, Guangdong, Leizhou

Applicant before: Gao Yun

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191126

Address after: 226100 No. 40 East China Road, Sanchang Street, Haimen City, Nantong City, Jiangsu Province

Patentee after: NANTONG JUJIU NEW MATERIAL TECHNOLOGY CO.,LTD.

Address before: Xi Mei Xinmei road Nanan city Fujian province 362300 Quanzhou City No. 272 building 4 Room 401

Patentee before: Chen Lizhuan

AV01 Patent right actively abandoned
AV01 Patent right actively abandoned

Granted publication date: 20171201

Effective date of abandoning: 20250902

AV01 Patent right actively abandoned
AV01 Patent right actively abandoned

Granted publication date: 20171201

Effective date of abandoning: 20250902