[go: up one dir, main page]

CN107302032B - 一种薄膜晶体管及其制作方法、阵列基板、显示面板 - Google Patents

一种薄膜晶体管及其制作方法、阵列基板、显示面板 Download PDF

Info

Publication number
CN107302032B
CN107302032B CN201710467529.8A CN201710467529A CN107302032B CN 107302032 B CN107302032 B CN 107302032B CN 201710467529 A CN201710467529 A CN 201710467529A CN 107302032 B CN107302032 B CN 107302032B
Authority
CN
China
Prior art keywords
layer
light shielding
thin film
active layer
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710467529.8A
Other languages
English (en)
Other versions
CN107302032A (zh
Inventor
孙雪菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710467529.8A priority Critical patent/CN107302032B/zh
Publication of CN107302032A publication Critical patent/CN107302032A/zh
Priority to PCT/CN2018/086811 priority patent/WO2018233405A1/zh
Priority to US16/330,292 priority patent/US10910497B2/en
Application granted granted Critical
Publication of CN107302032B publication Critical patent/CN107302032B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例公开了一种薄膜晶体管及其制作方法、阵列基板、显示面板，其中，该薄膜晶体管包括：遮光层，其中，遮光层包括用于防止背光源进入有源层沟道区域的第一层和用于防止层间光源进入有源层沟道区域的第二层，本发明设置该遮光层不仅能够防止背光源进入有源层沟道区域，而且还能够防止层间光源进入有源层沟道区域，减少了光源对有源层的不良影响，提高薄膜晶体管的质量。

Description

一种薄膜晶体管及其制作方法、阵列基板、显示面板
技术领域
本发明涉及显示技术领域，尤指一种薄膜晶体管及其制作方法、阵列基板、显示面板。
背景技术
随着薄膜晶体管(Thin Film Transistor，简称TFT)液晶显示技术的不断发展，具备功耗低、分辨率高、反应速度快以及开口率高等特点的低温多晶硅LTPS技术的TFT显示装置逐渐成为主流，已被广泛应用于各种电子设备，如液晶电视、智能手机、平板电脑以及数字电子设备中。
目前，薄膜晶体管包括：有源层、栅电极和源漏电极等元件，而背光源对有源层的照射会使光生载流子增加，造成阈值电压偏移，尤其是背光源中的蓝光波段，因此，现有技术中为了防止TFT的有源层被背光源照射，在基板上与有源层的沟道区域对应的位置上设置了遮光层。
传统工艺中一般采用钼等金属作为遮光层，虽然能够遮挡背光源，但是层间光源会由金属制成的遮光层反射到有源层的沟道区域，从而对有源层造成不良影响，导致薄膜晶体管质量下降。
发明内容
为了解决上述技术问题，本发明提供了一种薄膜晶体管及其制作方法、阵列基板、显示面板，能够减少光源对有源层的不良影响，提高薄膜晶体管的质量。
为了达到本发明目的，本发明提供了一种薄膜晶体管，包括：遮光层；其中，所述遮光层包括用于防止背光源进入有源层沟道区域的第一层和用于防止层间光源进入有源层沟道区域的第二层。
进一步地，有源层设置在所述第二层的一侧，所述第一层设置在所述第二层的另一侧，第一层与第二层形成遮光图案，所述遮光图案在基板上的正投影大于或等于有源层的沟道区域在基板上的正投影。
进一步地，所述第一层的材料为金属，所述第二层的材料为氧化硅。
进一步地，所述第一层和第二层的材料均为包括金属和氧化硅的复合物。
进一步地，从遮光层的远离有源层的一侧到遮光层的靠近有源层的一侧的方向上，所述遮光层中的金属的含量逐渐降低，所述遮光层中的氧化硅的含量逐渐增高。
进一步地，所述第一层远离有源层一侧的反射率为0.84-0.9，所述第二层靠近有源层一侧的反射率为0.07-0.11。
另外，本发明实施例还提供一种阵列基板，包括薄膜晶体管。
另外，本发明实施例还提供一种显示面板，包括阵列基板。
另外，本发明实施例还提供一种薄膜晶体管制作方法，包括：
在基板上形成遮光层，其中，遮光层包括用于防止背光源进入有源层沟道区域的第一层和用于防止层间光源进入有源层沟道区域的第二层；
在形成有遮光层的基板上形成有源层。
进一步地，所述在基板上形成遮光层，具体包括：
在基板上采用电子束蒸镀工艺，或者高真空化学气象沉积工艺形成第一薄膜和第二薄膜；
通过构图工艺形成包括第一层和第二层的遮光层。
本发明实施例提供的薄膜晶体管及其制作方法、阵列基板、显示面板，该薄膜晶体管包括：遮光层，其中，遮光层包括用于防止背光源进入有源层沟道区域的第一层和用于防止层间光源进入有源层沟道区域的第二层，本发明设置该遮光层不仅能够防止背光源进入有源层沟道区域，而且还能够防止层间光源进入有源层沟道区域，减少了光源对有源层的不良影响，提高薄膜晶体管的质量。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1为本发明实施例提供的薄膜晶体管的结构示意图；
图2为本发明实施例提供的遮光层成分的含量变化曲线；
图3为第一层和第二层的反射率随着入射光的波长的变化曲线；
图4为本发明实施例提供的薄膜晶体管制作方法的流程图；
图5(a)为本发明实施例二提供的薄膜晶体管制作方法示意图一；
图5(b)为本发明实施例二提供的薄膜晶体管制作方法示意图二；
图5(c)为本发明实施例二提供的薄膜晶体管制作方法示意图三；
图5(d)为本发明实施例二提供的薄膜晶体管制作方法示意图四；
图5(e)为本发明实施例二提供的薄膜晶体管制作方法示意图五；
图5(f)为本发明实施例二提供的薄膜晶体管制作方法示意图六；
图5(g)为本发明实施例二提供的薄膜晶体管制作方法示意图七；
图5(h)为本发明实施例二提供的薄膜晶体管制作方法示意图八。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
为了清晰起见，在用于描述本发明的实施例的附图中，层或微结构的厚度和尺寸被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
实施例一
图1为本发明实施例提供的薄膜晶体管的结构示意图，如图1所示，本发明实施例提供的薄膜晶体管包括：遮光层，遮光层包括用于防止背光源进入有源层沟道区域的第一层21和用于防止层间光源进入有源层沟道区域的第二层22。
其中，本发明实施例中的薄膜晶体管的结构为顶栅结构，如图1所示的薄膜晶体管还包括：基板1、缓冲层3、有源层4、栅绝缘层5、栅电极6、层间绝缘层7、源漏电极8以及钝化层9。
在本发明实施例中，有源层4设置在第二层22的一侧，第一层21设置在第二层22的另一侧，第一层21与第二层22形成遮光图案，需要说明的是，为了遮光层能够尽可能多的阻挡背光源的光射到有源层的沟道区域上，遮光图案在基板上的正投影大于或等于有源层的沟道区域在基板上的正投影。
在本实施例中，遮光层厚度为50-150纳米，优选地，遮光层的厚度为100纳米，需要了解的是，只要第一层21的厚度和第二层22的厚度总和等于遮光层的厚度，本发明并不限定第一层21和第二层22的厚度，具体根据实际需求确定。
具体的，作为一种实现方式，第一层21的材料可以为金属，第二层22的材料可以为氧化硅，其中，金属可以为包括：钼、金、铜、铝或合金，本发明对此并不限制。需要说明的是，第一层的金属的反射率较高，则由背光源射向有源层沟道区域的光线会被反射回去，无法进入有源层沟道区域，而第二层的氧化硅的反射率较低，则由层间光源射向氧化硅的光线不会被反射到有源层沟道区域。
作为另外一种实现方式，第一层21和第二层22的材料均为包括金属和氧化硅的复合物，其中，金属可以为包括：钼、金、铜、铝或合金，本发明对此并不限制。
需要说明的是，从遮光层的远离有源层的一侧到遮光层的靠近有源层的一侧的方向上，遮光层中的金属的含量逐渐降低，遮光层中的氧化硅的含量逐渐增高。具体的，第一层的铝的含量比第二层的铝的含量高，第二层的氧化硅的含量比第一层的氧化硅的含量高，图2为本发明实施例提供的遮光层成分的含量变化曲线，具体的，图2是以遮光层的厚度为100纳米，金属为铝为例进行说明。
图3为第一层和第二层的反射率随着入射光的波长的变化曲线，如图3所示，第一层的反射率随着入射光波长的增大而减少，第二层的反射率随着入射光波长的增大而增大，其中，第一层21远离有源层一侧的反射率为0.84-0.9，第二层22靠近有源层一侧的反射率为0.07-0.11，需要说明的是，需要说明的是，第一层的包括的金属含量较多，由于金属的反射率较高，因此由背光源射向有源层沟道区域的光线会被反射回去，无法进入有源层沟道区域，而第二层的氧化硅的含量较多，由于氧化硅的反射率较低，因此由层间光源射向氧化硅的光线不会被反射到有源层沟道区域。
本发明实施例提供一种薄膜晶体管，该薄膜晶体管包括：遮光层，其中，遮光层包括用于防止背光源进入有源层沟道区域的第一层和用于防止层间光源进入有源层沟道区域的第二层，本发明设置的该遮光层不仅能够防止背光源进入有源层沟道区域，而且还能够防止层间光源进入有源层沟道区域，减少了光源对有源层的不良影响，提高薄膜晶体管的质量。
实施例二：
基于前述实施例的发明构思，图4为本发明实施例提供的薄膜晶体管制作方法的流程图，如图4所示，本发明实施例中提供的薄膜晶体管制作方法，具体包括以下步骤：
步骤100、在基板上形成遮光层，其中，遮光层包括用于防止背光源进入有源层沟道区域的第一层和用于防止层间光源进入有源层沟道区域的第二层。
其中，基板为玻璃基板，在形成遮光层之间可以对基板进行预清洗。
在本发明实施例中，第一层与第二层形成遮光图案，需要说明的是，为了遮光层能够尽可能多的阻挡背光源的光射到有源层的沟道区域上，遮光图案在基板上的正投影大于或等于有源层的沟道区域在基板上的正投影。
在本实施例中，遮光层厚度为50-150纳米，优选地，遮光层的厚度为100纳米，需要了解的是，只要第一层的厚度和第二层的厚度总和等于遮光层的厚度，本发明并不限定第一层和第二层的厚度，具体根据实际需求确定。
具体的，作为一种实现方式，第一层的材料为金属，第二层的材料为氧化硅，其中，金属可以为包括：钼、金、铜、铝或合金，本发明对此并不限制。需要说明的是，由于金属的反射率较高，则由背光源射向有源层沟道区域光被反射回去，无法进入有源层沟道区域，而由于氧化硅的反射率较低，则由层间光源射向氧化硅的光不能被反射到有源层沟道区域。需要了解的是，在该种实现方式中，步骤100、具体包括，依次在基板上采用电子束蒸镀工艺，或者高真空化学气象沉积工艺形成第一薄膜和第二薄膜，通过构图工艺形成第一层和第二层的遮光层。
作为另外一种实现方式，第一层和第二层的材料均为包括金属和氧化硅的复合物，其中，金属可以为包括：钼、金、铜、铝或合金，本发明对此并不限制。需要说明的是，沿着厚度增加方向，遮光层的金属的含量逐渐降低，氧化硅的含量逐渐增高，步骤100、具体包括，在基板上采用电子束蒸镀工艺，或者高真空化学气象沉积工艺形成第一薄膜和第二薄膜，通过构图工艺形成第一层和第二层的遮光层。
步骤200、在形成有遮光层的基板上形成有源层。
具体的，有源层设置在第二层的一侧，第一层设置在第二层的另一侧。
本发明实施例提供的薄膜晶体管制作方法，具体包括：在基板上形成遮光层，其中，遮光层包括用于防止背光源进入有源层沟道区域的第一层和用于防止层间光源进入有源层沟道区域的第二层，在形成有遮光层的基板上形成有源层，通过形成有包括用于防止背光源进入有源层沟道区域的第一层和用于防止层间光源进入有源层沟道区域的第二层的遮光层，本发明不仅能够防止背光源进入有源层沟道区域，而且还能够防止层间光源进入有源层沟道区域，减少了光源对有源层的不良影响，提高薄膜晶体管的质量。
下面结合图5(a)-图5(h)，进一步地具体描述本发明实施例二提供的薄膜晶体管制作方法。
步骤301、在基板1上依次形成第一薄膜210和第二薄膜220，具体如图5(a)所示。
其中，基板1为玻璃基板。具体通过电子束蒸镀工艺，或者高真空化学气象沉积工艺形成第一薄膜和第二薄膜。
其中，第一薄膜的材料为金属，第二薄膜的材料为氧化硅，或者第一薄膜和第二薄膜的材料均为包括金属和氧化硅的复合物，具体的，金属包括钼、金、铜、铝或合金，需要了解的是，形成遮光层的金属材料也可根据具体需求进行不同选择，本发明并不以此为限。
步骤302、通过构图工艺形成包括第一层21和第二层22的遮光层，具体如图5(b)所示。
其中，构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺。
步骤303、在遮光层上沉积缓冲层3并覆盖整个基板1，具体如图5(c)所示。
具体的，采用CVD、蒸镀或溅射方法沉积缓冲层，本发明实施例对此不作任何限定。其中，缓冲层3可以为结构均匀致密的单层结构的SiNx或SiOx薄膜，SiNx厚度为50-150nm，SiOx厚度为100-350nm，或者缓冲层可以为结构均匀致密的双层结构SiNx/SiOx薄膜，其中，SiNx厚度为50-150nm，SiOx厚度为100-350nm，其中，双层结构的SiNx/SiOx薄膜，上层为SiOx，下层为SiNx。
步骤304、在缓冲层3上沉积非晶硅层，对非晶硅层进行准分子激光退火处理，使非晶硅层晶化为多晶硅层，通过包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺使多晶硅层形成有源层4，如图5(d)所示。
其中，有源层4的沟道区域在基板上的正投影小于等于遮光层在基板上的正投影。
步骤305、在有源层4上形成栅绝缘层5并覆盖整个基板，具体如图5(e)所示。
具体的，栅绝缘层5与有源层4和基板1接触。本发明实施例采用CVD、蒸镀或溅射等方法在有源层上沉积栅绝缘层5，进一步地，栅绝缘层可以为氧化硅层、氮化硅层或由氧化硅和氮化硅所组成的复合绝缘层等，本发明实施例对此不作任何限定。
步骤306、在栅绝缘层5上形成栅电极6，具体如图5(f)所示。
具体的，在栅绝缘层上形成栅电极时，采用CVD、蒸镀或溅射方法等沉积方法在栅绝缘层5上形成一金属层，并通过包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺在栅极绝缘层上一次形成栅电极。
进一步地，金属层可以为金属层、钨层、铬层或其他金属及金属化合物导电层等，本发明实施例对此不作任何限定。
步骤307、在栅电极6上形成层间绝缘层7并覆盖整个基板，具体如图5(g)所示。
具体的，可采用CVD、蒸镀或溅射等方法在栅电极6上沉积层间绝缘层7，本发明实施例对此不作任何限定，其中，层间绝缘层7可以起到保护栅电极6、并隔离栅电极6和后续源漏电极的目的；其中，层间绝缘层7可由氧化硅、氮化硅等材料制备而成，本发明实施例对此不作任何限定。
步骤308、通过包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺，在层间绝缘层7及栅绝缘层5之内形成贯通至有源层的源极过孔和漏极过孔，形成源漏电极8，源漏电极通过源极过孔、漏极过孔内与有源层连接，具体可如图5(h)所示。
具体的，在步骤308中，可在具备源极过孔以及漏极过孔的层间绝缘层7表面沉积一导电材料，并通过包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺来形成源漏电极。
其中，导电材料可以为金属、钨、铬或其他金属及金属化合物等，本发明实施例对此不作任何限定。
步骤309、在源漏电极8上形成钝化层9，具体可如图1所示。
具体的，钝化层9以起到保护源漏电极8、并隔离源漏电极8和后续像素电极的目的；其中，钝化层9可由氧化硅、氮化硅等材料制备而成，本发明实施例对此不作任何限定。
实施例三：
基于前述实施例的发明构思，本发明实施例三提供了一种阵列基板，包括薄膜晶体管。
其中，该薄膜晶体管为实施例一中描述的薄膜晶体管，其实现原理与实现效果类似，在此不再赘述。
实施例四：
基于前述实施例的发明构思，本发明实施例四提供了一种显示面板，包括阵列基板。
其中，该阵列基板为实施例三中描述的阵列基板，其实现原理与实现效果类似，在此不再赘述。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (7)

1.一种薄膜晶体管，其特征在于，包括：遮光层；其中，所述遮光层包括用于防止背光源进入有源层沟道区域的第一层和用于防止层间光源进入有源层沟道区域的第二层，第一层的反射率大于第二层的反射率；
其中，所述第一层和所述第二层的材料均为包括金属和氧化硅的复合物，从遮光层的远离有源层的一侧到遮光层的靠近有源层的一侧的方向上，所述遮光层中金属的含量逐渐降低，所述遮光层中的氧化硅的含量逐渐增高。
2.根据权利要求1所述的薄膜晶体管，其特征在于，有源层设置在所述第二层的一侧，所述第一层设置在所述第二层的另一侧，第一层与第二层形成遮光图案，所述遮光图案在基板上的正投影大于或等于有源层的沟道区域在基板上的正投影。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一层远离有源层一侧的反射率为0.84-0.9，所述第二层靠近有源层一侧的反射率为0.07-0.11。
4.一种阵列基板，其特征在于，包括权利要求1～3任一所述的薄膜晶体管。
5.一种显示面板，其特征在于，包括权利要求4所述的阵列基板。
6.一种薄膜晶体管制作方法，其特征在于，包括：
在基板上形成遮光层，其中，遮光层包括用于防止背光源进入有源层沟道区域的第一层和用于防止层间光源进入有源层沟道区域的第二层，第一层的反射率大于第二层的反射率；其中，所述第一层和所述第二层的材料均为包括金属和氧化硅的复合物，从遮光层的远离有源层的一侧到遮光层的靠近有源层的一侧的方向上，所述遮光层中金属的含量逐渐降低，所述遮光层中的氧化硅的含量逐渐增高；
在形成有遮光层的基板上形成有源层。
7.根据权利要求6所述的方法，其特征在于，所述在基板上形成遮光层，具体包括：
在基板上采用电子束蒸镀工艺，或者高真空化学气相沉积工艺形成第一薄膜和第二薄膜；
通过构图工艺形成包括第一层和第二层的遮光层。
CN201710467529.8A 2017-06-19 2017-06-19 一种薄膜晶体管及其制作方法、阵列基板、显示面板 Active CN107302032B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710467529.8A CN107302032B (zh) 2017-06-19 2017-06-19 一种薄膜晶体管及其制作方法、阵列基板、显示面板
PCT/CN2018/086811 WO2018233405A1 (zh) 2017-06-19 2018-05-15 一种薄膜晶体管及其制作方法、阵列基板、显示面板
US16/330,292 US10910497B2 (en) 2017-06-19 2018-05-15 Thin film transistor having light shielding layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710467529.8A CN107302032B (zh) 2017-06-19 2017-06-19 一种薄膜晶体管及其制作方法、阵列基板、显示面板

Publications (2)

Publication Number Publication Date
CN107302032A CN107302032A (zh) 2017-10-27
CN107302032B true CN107302032B (zh) 2020-05-22

Family

ID=60135815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710467529.8A Active CN107302032B (zh) 2017-06-19 2017-06-19 一种薄膜晶体管及其制作方法、阵列基板、显示面板

Country Status (3)

Country Link
US (1) US10910497B2 (zh)
CN (1) CN107302032B (zh)
WO (1) WO2018233405A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107302032B (zh) 2017-06-19 2020-05-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示面板
CN107946196B (zh) * 2017-11-28 2021-12-28 合肥鑫晟光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN108447873A (zh) * 2018-03-19 2018-08-24 武汉华星光电技术有限公司 一种阵列基板及制备方法
CN109037346B (zh) * 2018-07-27 2020-06-02 京东方科技集团股份有限公司 薄膜晶体管、显示基板及其制作方法、显示装置
CN109037242B (zh) * 2018-08-01 2021-04-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板
WO2020024292A1 (zh) * 2018-08-03 2020-02-06 深圳市柔宇科技有限公司 阵列基板及显示装置
WO2020073308A1 (en) * 2018-10-12 2020-04-16 Boe Technology Group Co., Ltd. Substrate for electronic device, display apparatus, method of fabricating substrate for electronic device
CN109786323A (zh) * 2019-01-16 2019-05-21 深圳市华星光电半导体显示技术有限公司 Tft阵列基板的制备方法及tft阵列基板
CN110007536A (zh) * 2019-04-01 2019-07-12 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及显示面板
CN110289214A (zh) * 2019-05-15 2019-09-27 友达光电（昆山）有限公司 显示装置及薄膜晶体管的制造方法
CN110729357A (zh) * 2019-10-22 2020-01-24 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法
CN111063699B (zh) * 2019-12-19 2022-08-26 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN111710707B (zh) 2020-06-30 2023-04-28 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
CN112802905A (zh) * 2021-02-04 2021-05-14 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
CN112987423B (zh) * 2021-02-19 2024-01-23 京东方科技集团股份有限公司 显示面板及显示装置
CN113097227B (zh) * 2021-03-22 2022-10-21 北海惠科光电技术有限公司 薄膜晶体管、显示装置以及薄膜晶体管制备方法
CN114823543B (zh) * 2022-07-01 2022-09-20 惠科股份有限公司 显示面板制备方法及显示面板
CN117525160A (zh) * 2023-03-30 2024-02-06 武汉华星光电技术有限公司 显示面板和电子终端
WO2025025097A1 (zh) * 2023-07-31 2025-02-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1521858A (zh) * 2003-02-12 2004-08-18 �ձ�������ʽ���� 薄膜晶体管及其制造方法
CN101022085A (zh) * 2007-03-12 2007-08-22 友达光电股份有限公司 半导体元件及其制作方法
CN103904086A (zh) * 2012-12-24 2014-07-02 上海天马微电子有限公司 一种薄膜晶体管阵列基板
CN104871321A (zh) * 2012-12-27 2015-08-26 乐金显示有限公司 薄膜晶体管及其制造方法以及包括薄膜晶体管的显示设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002108248A (ja) * 2000-07-26 2002-04-10 Seiko Epson Corp 電気光学装置、電気光学装置用基板及び投射型表示装置
JP5589359B2 (ja) * 2009-01-05 2014-09-17 セイコーエプソン株式会社 電気光学装置及び電子機器
KR102196949B1 (ko) 2013-03-29 2020-12-30 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
US10061151B2 (en) * 2014-06-30 2018-08-28 Lg Display Co., Ltd. Light shielding material and display device including the same
CN104392999B (zh) * 2014-09-30 2017-03-29 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN106597770B (zh) * 2016-12-28 2019-12-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN107302032B (zh) * 2017-06-19 2020-05-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1521858A (zh) * 2003-02-12 2004-08-18 �ձ�������ʽ���� 薄膜晶体管及其制造方法
CN101022085A (zh) * 2007-03-12 2007-08-22 友达光电股份有限公司 半导体元件及其制作方法
CN103904086A (zh) * 2012-12-24 2014-07-02 上海天马微电子有限公司 一种薄膜晶体管阵列基板
CN104871321A (zh) * 2012-12-27 2015-08-26 乐金显示有限公司 薄膜晶体管及其制造方法以及包括薄膜晶体管的显示设备

Also Published As

Publication number Publication date
US20190207038A1 (en) 2019-07-04
US10910497B2 (en) 2021-02-02
CN107302032A (zh) 2017-10-27
WO2018233405A1 (zh) 2018-12-27

Similar Documents

Publication Publication Date Title
CN107302032B (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示面板
US11099437B2 (en) Display panel, method for manufacturing same, and display device
CN106684037B (zh) 优化4m制程的tft阵列制备方法
US11296122B2 (en) Array substrate, method for fabricating the same and display panel
EP3214492B1 (en) Colour filter on array substrate and fabrication method thereof
WO2016065797A1 (zh) 一种coa基板及其制作方法和显示装置
JP2002540630A (ja) 薄膜トランジスタ及びその製造方法
WO2018228108A1 (zh) 阵列基板及其制作方法、显示装置
CN107705704B (zh) 显示设备及其制造方法
US10355138B2 (en) LTPS TFT substrate and method for manufacturing the same
US10833104B2 (en) Array substrate and its fabricating method, display device
JP2020523787A (ja) 薄膜トランジスタ構造及びその製造方法
US11469328B2 (en) TFT array substrate and preparation method thereof
WO2016165517A1 (zh) 阵列基板及其制作方法和显示面板
WO2016101402A1 (zh) 低温多晶硅薄膜晶体管及其制造方法
US9721978B2 (en) Thin film transistor device, manufacturing method thereof, and display apparatus
CN107799603A (zh) 薄膜晶体管阵列面板及相关制造方法
CN104867877A (zh) 一种阵列基板及其制作方法、显示面板和显示装置
CN107425074B (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示面板
WO2018081953A1 (en) Array substrate, display panel and display apparatus having the same, and fabricating method thereof
US20150187825A1 (en) Method of Manufacturing Array Substrate of LCD
WO2016000363A1 (zh) 低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
US20070264597A1 (en) Method for manufacturing transflective liquid crystal display
CN109817723B (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示装置
US9484253B2 (en) Signal line fabrication method, array substrate fabrication method, array substrate and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant