[go: up one dir, main page]

CN108346620A - 阵列基板及其制作方法、显示装置 - Google Patents

阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN108346620A
CN108346620A CN201710049386.9A CN201710049386A CN108346620A CN 108346620 A CN108346620 A CN 108346620A CN 201710049386 A CN201710049386 A CN 201710049386A CN 108346620 A CN108346620 A CN 108346620A
Authority
CN
China
Prior art keywords
layer
active layer
array substrate
organic material
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710049386.9A
Other languages
English (en)
Inventor
方金钢
宋泳锡
孙宏达
李伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710049386.9A priority Critical patent/CN108346620A/zh
Priority to PCT/CN2017/093613 priority patent/WO2018133352A1/en
Priority to US15/745,773 priority patent/US10833104B2/en
Publication of CN108346620A publication Critical patent/CN108346620A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0241—Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种阵列基板的制作方法，包括：形成包括遮光件的图形；涂覆有机材料溶液；对所述有机材料溶液进行固化，以形成缓冲层；在所述缓冲层上方形成包括薄膜晶体管的有源层的图形，所述有源层的位置与所述遮光件的位置相对应；形成包括所述薄膜晶体管的栅极的图形，所述栅极位于所述有源层上方且与所述有源层绝缘间隔。相应地，本发明还提供一种阵列基板和显示装置。本发明能够改善由于遮光件的设置而导致的栅金属层断裂的现象。

Description

阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，具体涉及一种阵列基板及其制作方法、显示装置。
背景技术
阵列基板的薄膜晶体管结构主要分为两类：底栅型和顶栅型。与底栅型相比，顶栅型薄膜晶体管中，源漏电极与栅极之间没有重叠，因此可以减小寄生电容，减少信号延迟和失真，提高显示效果，从而使得顶栅型薄膜晶体管得到的广泛应用。另外，为了提高薄膜晶体管的迁移率、降低漏电流，可以采用非晶氧化物(如，IGZO)制作有源层，但是由于非晶氧化物对光照敏感，因此，为了保证顶栅型薄膜晶体管的性能，通常会在有源层1下方制作遮光件2(如图1所示)。
为了防止干刻过刻导致的接触电阻过大，会将遮光件2制作得较厚，这就导致遮光件2制作完后，其边缘处出现明显台阶，因此，在形成栅极3和与该栅极3相连的栅线4时，遮光件2边缘处(图1中的虚线圈内)的栅金属层容易发生断裂，从而导致薄膜晶体管因无法接收到信号而失效。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种阵列基板及其制作方法、显示装置，以减少栅金属层的断裂。
为了解决上述技术问题之一，本发明提供一种阵列基板的制作方法，包括：
形成包括遮光件的图形；
涂覆有机材料溶液；
对所述有机材料溶液进行固化，以形成缓冲层；
在所述缓冲层上方形成包括薄膜晶体管的有源层的图形，所述有源层的位置与所述遮光件的位置相对应；
形成包括所述薄膜晶体管的栅极的图形，所述栅极位于所述有源层上方且与所述有源层绝缘间隔。
优选地，所述有机材料溶液包括有机硅玻璃溶液。
优选地，涂覆有机材料溶液的步骤采用旋涂法进行。
优选地，对所述有机材料溶液进行固化的步骤采用热固化的方式，所述热固化的温度在220℃～250℃之间。
优选地，所述有源层包括与所述栅极对应的沟道区以及位于该沟道区两侧的源极接触区和漏极接触区；
对所述有机材料溶液进行固化，以形成缓冲层的步骤之后还包括：
在所述缓冲层上形成第一过孔，以将所述遮光件的一部分露出；
形成包括所述薄膜晶体管的栅极的图形的步骤之后还包括：
形成层间介质层；
在所述层间介质层上形成贯穿该层间介质层的第二过孔、第三过孔和第四过孔；其中，所述第二过孔将所述源极接触区的至少一部分露出，所述第三过孔将所述漏极接触区的至少一部分露出，所述第四过孔的位置与所述第一过孔对应，以将所述遮光件的一部分露出；
形成包括源极和漏极的图形，所述源极通过所述第二过孔与所述源极接触区相连，所述漏极通过所述第三过孔与所述漏极接触区相连、并通过所述第四过孔与所述遮光件相连。
优选地，所述有机硅玻璃溶液中混合有感光材料；
在所述缓冲层上形成第一过孔的步骤包括：
对所述缓冲层进行曝光并显影，以形成所述第一过孔。
优选地，在形成包括所述薄膜晶体管的栅极的图形的步骤和形成所述层间介质层的步骤之间还包括：
对所述源极接触区和所述漏极接触区进行导体化处理。
优选地，形成所述有源层的材料包括非晶氧化物半导体；
对所述源极接触区和所述漏极接触区进行导体化处理的步骤包括：
向工艺腔室内通入NH3、N2、H2气体中的任意一种，以使未被所述栅极覆盖的所述源极接触区和所述漏极接触区导体化。
相应地，本发明还提供一种阵列基板，所述阵列基板采用本发明提供的上述制作方法制成。
相应地，本发明还提供一种显示装置，包括本发明提供的上述阵列基板。
本发明中，在形成遮光件的步骤和有源层的步骤之间形成缓冲层；制作缓冲层时，先涂覆一层有机材料溶液，再对其进行固化。由于有机材料溶液具有良好的流动性，因此，有机材料溶液固化后形成的缓冲层表面更加平坦，在后续沉积栅金属层以制作栅极和栅线时，栅金属层在与所述遮光件边缘对应的位置不容易发生断裂，从而保证了薄膜晶体管能够接收到栅线的信号，提高了阵列基板的质量。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是现有技术中栅金属层的断裂位置示意图；
图2至图13是本发明实施例中提供的阵列基板制作过程的示意图；
图14是本发明实施例中提供的阵列基板的制作方法流程图。
其中，附图标记为：
1、现有技术中的有源层；2、现有技术中的遮光件；3、现有技术中的栅极；4、栅线；
10、衬底；11、本发明的遮光件；12、缓冲层；13、本发明中的有源层；131、沟道区；132、源极接触区；133、漏极接触区；14、栅极绝缘层；15、本发明中的栅极；16、层间介质层；17、源极；18、漏极；19、钝化层；20、平坦化层；21、电极；22、像素界定层；V1、第一过孔；V2、第二过孔；V3、第三过孔；V4、第四过孔；V5、第五过孔。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
作为本发明的一方面，提供一种阵列基板的制作方法，包括：
形成包括遮光件的图形；
涂覆有机材料溶液；
对所述有机材料溶液进行固化，以形成缓冲层；
在所述缓冲层上方形成包括薄膜晶体管的有源层的图形，所述有源层的位置与所述遮光件的位置相对应；
形成包括所述薄膜晶体管的栅极的图形，所述栅极位于所述有源层上方且与所述有源层绝缘间隔。
当利用化学气相沉积法形成缓冲层时，会形成厚度均匀的缓冲层，也就是说，缓冲层表面在对应于遮光件边缘的位置仍然会有明显的段差。而本发明提供的阵列基板的制作方法中，先涂覆一层有机材料溶液，再对其进行固化。由于有机材料溶液具有良好的流动性，因此，有机材料溶液固化后形成的缓冲层表面更加平坦，在后续沉积栅金属层以制作栅极和栅线时，栅金属层在与所述遮光件边缘对应的位置不容易发生断裂，从而保证了薄膜晶体管能够接收到栅线的信号，提高了阵列基板的质量。
图14为本发明提供的阵列基板的制作方法流程图；图2至图13给出了各步骤对应的结构示意图；结合图2至14所示，所述制作方法包括：
S1、如图2所示，形成包括遮光件11的图形。具体包括：提供透明的衬底10，该衬底可以为50nm～1000nm厚的康宁玻璃或旭硝子玻璃或其他如石英玻璃等；之后采用溅射工艺在衬底10上形成遮光材料层，该遮光材料层具体可以为金属层；然后对所述遮光材料层进行光刻构图工艺，从而形成包括遮光件11的图形。
S2、涂覆有机材料溶液；其中，涂覆方式具体可以为旋涂法，从而使得有机材料溶液涂覆得更均匀。所述有机材料溶液具体包括混合有感光材料的有机硅玻璃溶液，有机硅材料具有良好的耐高温性，且高温固化后的透明性较好。
S3、对所述有机材料溶液进行固化，以形成缓冲层12。固化方式可以为热固化，热固化的温度在220℃～250℃之间，时间约为1h。通过调节有机硅玻璃溶液的浓度、涂覆厚度等条件，使得缓冲层12的厚度在300nm～500nm之间。有机硅玻璃溶液固化后形成致密的硅的氧化物，从而提高后续制作的有源层13在衬底10上的附着力，并防止衬底10上的钾钠离子在高温退火的条件下扩散进入有源层中，进而保证薄膜晶体管良好的特性。
需要说明的是，在所述有机硅玻璃溶液中混合感光材料是为了便于后续在缓冲层12上形成过孔。
步骤S3之后还包括：
S4、在缓冲层12上形成第一过孔V1，如图3所示，以将遮光件11的一部分露出。形成第一过孔V1的目的是为了后续形成漏极18时(如图9所示)，使得漏极18与遮光件11相连，以防止由于遮光件11悬空(floating)导致的薄膜晶体管的I-V曲线不收敛现象。由于形成缓冲层12的材料还包括感光材料，因此，步骤S4具体包括：对缓冲层12进行曝光并显影，以形成所述第一过孔V1。这样，无需进行刻蚀即可形成第一过孔V1，从而简化了工艺。
S5、如图4所示，在缓冲层12上形成包括有源层13的图形。该步骤具体包括：
形成半导体材料层；半导体材料可以为IGZO、ZnON、ITZO等非晶氧化物半导体中的任意一种。
之后，对半导体材料层进行光刻构图工艺，形成包括有源层13的图形。其中，如图5和图9所示，有源层13包括与栅极15对应的沟道区131以及位于该沟道区131两侧的源极接触区132和漏极接触区133，源极接触区132为待与源极17接触的部分，漏极接触区133为待与漏极18接触的部分。
S6、依次形成绝缘材料层和栅金属材料层，所述绝缘材料层可以为硅的氮化物、硅的氧化物等；所述栅金属材料层可以为铝(Al)、钼(Mo)、铬(Cr)、铜(Cu)、钛(Ti)等金属中的任意一种，厚度在200nm～1000nm之间。
S7、利用同一光刻构图工艺形成包括栅极绝缘层14、栅极15和栅线的图形，如图5所示。具体地，先在栅金属材料层上形成光刻胶层；然后对所述光刻胶层进行曝光并显影，以保留栅极15和栅线位置处的光刻胶，去除其他区域的光刻胶；之后，利用湿法刻蚀工艺对所述栅金属材料层进行刻蚀，以形成包括栅极15和栅线(未示出)的图形；再利用干法刻蚀工艺对绝缘材料层进行刻蚀，以形成包括栅极绝缘层14的图形；最后，去除残留的光刻胶。
应当理解的是，有源层13厚度较小，有源层13的表面与缓冲层12表面之间的段差较小，因此，栅金属材料层在有源层13的边缘位置也不会发生断裂。
S8、对源极接触区132和漏极接触区133进行导体化处理，从而减少有源层13与源极17、漏极18之间的接触电阻。该步骤S7具体可以包括：向容纳有衬底的工艺腔室内通入NH3、N2、H2中的任意一种气体，如图6所示，以使得裸露的源极接触区132和漏极接触区133导体化。
S9、形成层间介质层16，如图7所示。该层间介质层16为硅的氮化物膜、硅的氧化物膜、硅的氮氧化物膜中的任意一种或任意几种的复合膜。层间介质层16可以采用化学气相沉积的方法进行，从而获得厚度分布均匀的层间介质层。
S10、在层间介质层16上形成贯穿该层间介质层16的第二过孔V2、第三过孔V3和第四过孔V4，如图8所示。其中，第二过孔V2将源极接触区132的至少一部分露出，第三过孔V3将漏极接触区133的至少一部分露出，第四过孔V4与第一过孔V1的位置对应，以将遮光件11的一部分露出。如图8所示，第三过孔V3与第四过孔V4也可连通。
当然，也可以先在层间介质层上形成第二过孔、第三过孔和第四过孔，然后再在缓冲层12上形成第一过孔。可以理解的是，之所以在缓冲层12中掺杂感光材料，并将第四过孔和第一过孔分开形成是因为:第二过孔、第三过孔和第四过孔均是贯穿层间介质层的，刻蚀时所刻掉的厚度相同，从而便于同时刻蚀。且单独形成第一过孔时，也只需要进行曝光和显影，不需使用昂贵的刻蚀设备。
S11、形成源漏金属层，该源漏金属层可以为铝(Al)、钼(Mo)、铬(Cr)、铜(Cu)、钛(Ti)等，厚度在200nm～1000nm之间，并对源漏金属层进行光刻构图工艺，从而形成包括源极17和漏极18的图形，如图9所示，源极17通过第二过孔V2与源极接触区132相连，漏极18通过第三过孔V3与漏极接触区133相连、并通过第四过孔V4与遮光件11相连。漏极18与遮光件11相连能够改善由于遮光件11悬空(floating)导致的在源漏电压取不同值时，薄膜晶体管的IV曲线发生平移的现象，从而改善薄膜晶体管的特性。
S12、依次形成钝化层19和平坦化层20，如图10所示。钝化层19可以为硅的氧化物膜、硅的氮化物膜、硅的氮氧化物中的任意一种或任意几种的复合膜，形成方法可以采用等离子体化学气相沉积(PECVD)工艺进行沉积；钝化层19的厚度在100nm～500nm之间。平坦化层20具体为有机材料层，例如，聚甲基丙烯酸甲酯(PMMA)层。
S13、形成贯穿钝化层19和平坦化层20的第五过孔V5，第五过孔V5的位置与漏极18相对应，如图11所示。
S14、形成包括电极21的图形，该电极21通过第五过孔V5与漏极18相连，如图12所示。
本发明中制作的阵列基板可以应用于液晶显示装置中，这种情况下，步骤S14中的电极21为透明的像素电极，具体采用氧化铟锡(ITO)等透明导电材料制成。
本发明中制作的阵列基板也可以应用于有机电致发光显示装置中，这种情况下，步骤S14中的电极21可以为发光单元的阳极。并且，当有机电致发光显示装置采用顶发射结构时，上述电极21具体可以采用铝(Al)、钼(Mo)等发射率较高的金属制成；当有机电致发光显示装置采用底发射结构时，上述电极具体可以采用氧化银锡(ITO)等透明导电材料制成。
可以理解，当所述阵列基板应用于有机电致发光显示装置时，步骤S15之后还可以包括：形成像素界定层22(如图13所示)和形成发光单元的步骤。
作为本发明的另一方面，提供一种阵列基板，所述阵列基板采用上述制作方法制成。如图13所示，所述阵列基板包括衬底10、设置在衬底10上的遮光件11和薄膜晶体管，所述薄膜晶体管包括有源层13和栅极15，栅极15位于有源层13上方且与有源层13绝缘间隔，有源层13位于遮光件11上方，有源层13与遮光件11之间设置有缓冲层12，缓冲层12由采用有机材料溶液固化后形成。其中，所述有机材料溶液包括混合有感光材料的有机硅玻璃溶液。采用有机材料溶液固化后，可以使得缓冲层12的表面更加平坦，防止栅金属层的断裂现象，提高阵列基板的质量。
作为本发明的再一方面，提供一种显示装置，包括本发明提供的上述阵列基板。由于上述阵列基板中缓冲层的表面更加平坦，防止栅金属层的断裂现象，因此，采用所述阵列基板的显示装置的质量更好。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，包括：
形成包括遮光件的图形；
涂覆有机材料溶液；
对所述有机材料溶液进行固化，以形成缓冲层；
在所述缓冲层上方形成包括薄膜晶体管的有源层的图形，所述有源层的位置与所述遮光件的位置相对应；
形成包括所述薄膜晶体管的栅极的图形，所述栅极位于所述有源层上方且与所述有源层绝缘间隔。
2.根据权利要求1所述的制作方法，其特征在于，所述有机材料溶液包括有机硅玻璃溶液。
3.根据权利要求1所述的制作方法，其特征在于，涂覆有机材料溶液的步骤采用旋涂法进行。
4.根据权利要求1所述的制作方法，其特征在于，对所述有机材料溶液进行固化的步骤采用热固化的方式，所述热固化的温度在220℃～250℃之间。
5.根据权利要求2至4中任意一项所述的制作方法，其特征在于，所述有源层包括与所述栅极对应的沟道区以及位于该沟道区两侧的源极接触区和漏极接触区；
对所述有机材料溶液进行固化，以形成缓冲层的步骤之后还包括：
在所述缓冲层上形成第一过孔，以将所述遮光件的一部分露出；
形成包括所述薄膜晶体管的栅极的图形的步骤之后还包括：
形成层间介质层；
在所述层间介质层上形成贯穿该层间介质层的第二过孔、第三过孔和第四过孔；其中，所述第二过孔将所述源极接触区的至少一部分露出，所述第三过孔将所述漏极接触区的至少一部分露出，所述第四过孔的位置与所述第一过孔对应，以将所述遮光件的一部分露出；
形成包括源极和漏极的图形，所述源极通过所述第二过孔与所述源极接触区相连，所述漏极通过所述第三过孔与所述漏极接触区相连、并通过所述第四过孔与所述遮光件相连。
6.根据权利要求5所述的制作方法，其特征在于，所述有机硅玻璃溶液中混合有感光材料；
在所述缓冲层上形成第一过孔的步骤包括：
对所述缓冲层进行曝光并显影，以形成所述第一过孔。
7.根据权利要求5所述的制作方法，其特征在于，在形成包括所述薄膜晶体管的栅极的图形的步骤和形成所述层间介质层的步骤之间还包括：
对所述源极接触区和所述漏极接触区进行导体化处理。
8.根据权利要求7所述的制作方法，其特征在于，形成所述有源层的材料包括非晶氧化物半导体；
对所述源极接触区和所述漏极接触区进行导体化处理的步骤包括：
向工艺腔室内通入NH3、N2、H2气体中的任意一种，以使未被所述栅极覆盖的所述源极接触区和所述漏极接触区导体化。
9.一种阵列基板，其特征在于，所述阵列基板采用权利要求1至8中任意一项所述的制作方法制成。
10.一种显示装置，其特征在于，包括权利要求9所述的阵列基板。
CN201710049386.9A 2017-01-23 2017-01-23 阵列基板及其制作方法、显示装置 Pending CN108346620A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710049386.9A CN108346620A (zh) 2017-01-23 2017-01-23 阵列基板及其制作方法、显示装置
PCT/CN2017/093613 WO2018133352A1 (en) 2017-01-23 2017-07-20 Array substrate and its fabricating method, display device
US15/745,773 US10833104B2 (en) 2017-01-23 2017-07-20 Array substrate and its fabricating method, display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710049386.9A CN108346620A (zh) 2017-01-23 2017-01-23 阵列基板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
CN108346620A true CN108346620A (zh) 2018-07-31

Family

ID=62907874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710049386.9A Pending CN108346620A (zh) 2017-01-23 2017-01-23 阵列基板及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US10833104B2 (zh)
CN (1) CN108346620A (zh)
WO (1) WO2018133352A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109509707A (zh) * 2018-12-11 2019-03-22 合肥鑫晟光电科技有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法
CN109585303A (zh) * 2018-11-23 2019-04-05 合肥鑫晟光电科技有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法
CN109585304A (zh) * 2018-11-23 2019-04-05 合肥鑫晟光电科技有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法
CN109599345A (zh) * 2018-10-31 2019-04-09 厦门市三安集成电路有限公司 一种异质结双极型晶体管金属连线不易断裂的方法
CN111430371A (zh) * 2020-03-31 2020-07-17 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11778914B2 (en) * 2021-04-22 2023-10-03 Taiwan Semiconductor Manufacturing Company Limited Organic gate TFT-type stress sensors and method of making and using the same

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1953186A (zh) * 2005-10-18 2007-04-25 三星电子株式会社 具有改善层间粘着的薄膜晶体管衬底
CN101000914A (zh) * 2006-01-11 2007-07-18 爱普生映像元器件有限公司 显示装置
CN103219431A (zh) * 2013-04-19 2013-07-24 京东方科技集团股份有限公司 光电二极管及其制造方法、x射线探测器基板及其制造方法
CN103746001A (zh) * 2009-12-04 2014-04-23 株式会社半导体能源研究所 显示装置
CN203850301U (zh) * 2014-04-30 2014-09-24 京东方科技集团股份有限公司 有源矩阵有机电致发光器件阵列基板和显示装置
CN104183601A (zh) * 2013-05-28 2014-12-03 乐金显示有限公司 具有氧化物薄膜晶体管的平板显示装置及其制造方法
CN104218183A (zh) * 2013-05-31 2014-12-17 三星显示有限公司 有机白光发射显示器设备
CN104681627A (zh) * 2015-03-10 2015-06-03 京东方科技集团股份有限公司 阵列基板、薄膜晶体管及制作方法、显示装置
CN104779171A (zh) * 2015-05-05 2015-07-15 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示装置
CN105097948A (zh) * 2015-08-14 2015-11-25 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法、显示面板和装置
CN105404048A (zh) * 2015-12-17 2016-03-16 武汉华星光电技术有限公司 液晶显示装置
CN105448823A (zh) * 2015-12-28 2016-03-30 昆山龙腾光电有限公司 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板
CN105575819A (zh) * 2016-02-26 2016-05-11 华南理工大学 一种顶栅结构金属氧化物薄膜晶体管及其制备方法
CN105826249A (zh) * 2016-04-11 2016-08-03 京东方科技集团股份有限公司 金属层制作方法、功能基板及其制作方法、以及显示装置
CN106206672A (zh) * 2016-09-09 2016-12-07 深圳市华星光电技术有限公司 Amoled器件及其制作方法
CN106293197A (zh) * 2015-06-26 2017-01-04 三星显示有限公司 柔性显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5139659B2 (ja) * 2006-09-27 2013-02-06 Ｄｏｗａエレクトロニクス株式会社 銀粒子複合粉末およびその製造法
KR101181389B1 (ko) * 2007-02-27 2012-09-19 가부시키가이샤 알박 반도체 소자의 제조 방법 및 반도체 소자의 제조 장치
TWI515911B (zh) * 2012-06-07 2016-01-01 群創光電股份有限公司 薄膜電晶體基板及其製作方法以及顯示器
KR20150027434A (ko) * 2013-09-03 2015-03-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
EP3084776B1 (de) * 2013-12-19 2018-06-20 Fraunhofer Gesellschaft zur Förderung der Angewand Transparente nanodrahtelektrode mit funktionaler organischer schicht
CN104091807B (zh) * 2014-06-19 2016-09-07 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN205789970U (zh) * 2016-05-03 2016-12-07 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN105932067A (zh) * 2016-06-07 2016-09-07 京东方科技集团股份有限公司 一种顶栅型薄膜晶体管、制备方法、阵列基板及显示面板
CN106158882B (zh) * 2016-09-27 2019-02-26 厦门天马微电子有限公司 一种显示装置、显示面板、阵列基板及其制作方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1953186A (zh) * 2005-10-18 2007-04-25 三星电子株式会社 具有改善层间粘着的薄膜晶体管衬底
CN101000914A (zh) * 2006-01-11 2007-07-18 爱普生映像元器件有限公司 显示装置
CN103746001A (zh) * 2009-12-04 2014-04-23 株式会社半导体能源研究所 显示装置
CN103219431A (zh) * 2013-04-19 2013-07-24 京东方科技集团股份有限公司 光电二极管及其制造方法、x射线探测器基板及其制造方法
CN104183601A (zh) * 2013-05-28 2014-12-03 乐金显示有限公司 具有氧化物薄膜晶体管的平板显示装置及其制造方法
CN104218183A (zh) * 2013-05-31 2014-12-17 三星显示有限公司 有机白光发射显示器设备
CN203850301U (zh) * 2014-04-30 2014-09-24 京东方科技集团股份有限公司 有源矩阵有机电致发光器件阵列基板和显示装置
CN104681627A (zh) * 2015-03-10 2015-06-03 京东方科技集团股份有限公司 阵列基板、薄膜晶体管及制作方法、显示装置
CN104779171A (zh) * 2015-05-05 2015-07-15 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示装置
CN106293197A (zh) * 2015-06-26 2017-01-04 三星显示有限公司 柔性显示装置
CN105097948A (zh) * 2015-08-14 2015-11-25 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法、显示面板和装置
CN105404048A (zh) * 2015-12-17 2016-03-16 武汉华星光电技术有限公司 液晶显示装置
CN105448823A (zh) * 2015-12-28 2016-03-30 昆山龙腾光电有限公司 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板
CN105575819A (zh) * 2016-02-26 2016-05-11 华南理工大学 一种顶栅结构金属氧化物薄膜晶体管及其制备方法
CN105826249A (zh) * 2016-04-11 2016-08-03 京东方科技集团股份有限公司 金属层制作方法、功能基板及其制作方法、以及显示装置
CN106206672A (zh) * 2016-09-09 2016-12-07 深圳市华星光电技术有限公司 Amoled器件及其制作方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109599345A (zh) * 2018-10-31 2019-04-09 厦门市三安集成电路有限公司 一种异质结双极型晶体管金属连线不易断裂的方法
CN109585303A (zh) * 2018-11-23 2019-04-05 合肥鑫晟光电科技有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法
CN109585304A (zh) * 2018-11-23 2019-04-05 合肥鑫晟光电科技有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法
CN109585303B (zh) * 2018-11-23 2023-03-10 合肥鑫晟光电科技有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法
CN109585304B (zh) * 2018-11-23 2023-04-28 合肥鑫晟光电科技有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法
CN109509707A (zh) * 2018-12-11 2019-03-22 合肥鑫晟光电科技有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法
CN109509707B (zh) * 2018-12-11 2023-04-28 合肥鑫晟光电科技有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法
CN111430371A (zh) * 2020-03-31 2020-07-17 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及制作方法
WO2021196877A1 (zh) * 2020-03-31 2021-10-07 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及制作方法

Also Published As

Publication number Publication date
US10833104B2 (en) 2020-11-10
WO2018133352A1 (en) 2018-07-26
US20200083258A1 (en) 2020-03-12

Similar Documents

Publication Publication Date Title
CN108346620A (zh) 阵列基板及其制作方法、显示装置
CN104332477B (zh) 薄膜晶体管组件、阵列基板及其制作方法、和显示装置
CN102723269B (zh) 阵列基板及其制作方法、显示装置
CN105489552B (zh) Ltps阵列基板的制作方法
CN110164873B (zh) 阵列基板的制作方法、阵列基板、显示面板及显示装置
CN103022149B (zh) 薄膜晶体管、阵列基板及制造方法和显示器件
WO2018227750A1 (zh) 柔性tft基板的制作方法
WO2017215138A1 (zh) 共平面型双栅电极氧化物薄膜晶体管及其制备方法
WO2015180269A1 (zh) 一种阵列基板、其制作方法及显示装置
CN103887245B (zh) 一种阵列基板的制造方法
WO2016086531A1 (zh) 阵列基板及其制作方法
CN104298040A (zh) 一种coa基板及其制作方法和显示装置
WO2016201609A1 (zh) 金属氧化物薄膜晶体管、显示面板及两者的制备方法
CN104952880A (zh) 双栅极tft基板的制作方法及其结构
CN106847830A (zh) 阵列基板及其制作方法、显示面板
WO2019061813A1 (zh) Esl型tft基板及其制作方法
CN105226015A (zh) 一种tft阵列基板及其制作方法
US9721978B2 (en) Thin film transistor device, manufacturing method thereof, and display apparatus
CN103413834B (zh) 一种薄膜晶体管及其制作方法、阵列基板及显示装置
CN104576526B (zh) 一种阵列基板及其制备方法和显示装置
CN105679705A (zh) 阵列基板的制作方法
CN106169441B (zh) 改善bito断裂的阵列基板及其制作方法与液晶显示面板
CN108711548A (zh) 金属氧化物薄膜晶体管及其制作方法、显示器
CN107706115A (zh) 一种薄膜晶体管及其制作方法
CN106876451A (zh) 薄膜晶体管及其制备方法、阵列基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180731