[go: up one dir, main page]

CN100378991C - 半导体器件,卡,系统以及初始化和检验半导体器件的真实性和身份的方法 - Google Patents

半导体器件,卡,系统以及初始化和检验半导体器件的真实性和身份的方法 Download PDF

Info

Publication number
CN100378991C
CN100378991C CNB028235983A CN02823598A CN100378991C CN 100378991 C CN100378991 C CN 100378991C CN B028235983 A CNB028235983 A CN B028235983A CN 02823598 A CN02823598 A CN 02823598A CN 100378991 C CN100378991 C CN 100378991C
Authority
CN
China
Prior art keywords
semiconductor device
actual value
actual
impedances
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028235983A
Other languages
English (en)
Other versions
CN1596471A (zh
Inventor
P·E·德乔赫
E·罗克斯
R·A·M·沃特斯
H·L·皮克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1596471A publication Critical patent/CN1596471A/zh
Application granted granted Critical
Publication of CN100378991C publication Critical patent/CN100378991C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/922—Active solid-state devices, e.g. transistors, solid-state diodes with means to prevent inspection of or tampering with an integrated circuit, e.g. "smart card", anti-tamper

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明的半导体器件包括一种由钝化结构(50)覆盖的电路。半导体器件设置有包括钝化结构(50)的局部区域的第一和第二安全元件(12A，12B)，并设置有第一和第二电极。安全元件(12A，12B)分别具有阻抗彼此不同的第一和第二阻抗。因为钝化结构具有在该电路之上横向变化的有效介电常数，由此实现本发明的半导体器件。通过测量装置测量阻抗的实际值并通过传送装置将阻抗的实际值转送到存取器件。存取器件包括或有权访问存储阻抗的中央数据库器件。而且，存取器件还可以用存储的阻抗值与实际值比较，以检验半导体器件的真实性或身份。

Description

半导体器件，卡，系统以及初始化和检验半导体器件的真实性和身份的方法
技术领域
本发明涉及一种设置有电路的半导体器件，该半导体器件包括有源元件，在衬底的一侧设置该电路并由钝化结构覆盖该电路，该半导体器件还设置有第一安全元件，该安全元件包括钝化结构的局部区域并具有第一阻抗。
本发明还涉及一种包括半导体器件和存取器件的系统。
本发明进一步涉及一种设置有半导体器件的卡。本发明进一步涉及一种初始化半导体器件的方法并涉及一种检验半导体器件的真实性的方法，以及涉及一种识别半导体器件的方法。
背景技术
由EP-A300864中知道这种系统、这种半导体器件和这种智能卡。已知器件的第一安全元件是具有两个电容器电极的电容器，该两个电容器电极通过钝化结构电容性地耦合在一起。器件优选包括多个安全元件。在检验器件的真实性时，将测量的电压与计算的参考电压进行比较。如果存在差异，就不能认可真实性。
已知器件的一个缺点是安全元件可能被避开。安全元件可以由具有相同电容的其它结构来替代，其并不干扰下面的电路。此外，为了观察电路，如果后来重新施加该电极和该钝化结构，就不能检测出该钝化结构和该电极是否移除(aremoval)。
发明内容
本发明的第一目的是提供一种在开篇中提及的半导体器件，其中以后可以检测钝化结构的移除。
本发明的第二目的是提供一种在开篇中提及的系统，该系统可以检测出钝化结构的移除。
实现第一目的，其中：
设置用于测量第一和第二阻抗的实际值的测量装置；以及
设置用于将实际值传送到外部存取器件的传送装置，外部存取器件包括或有权访问中央数据库器件。
在半导体器件和存取器件的系统中实现第二目的，其中：
设置根据本发明的半导体器件；
存取器件包括或有权访问中央数据库器件；以及
中央数据库器件包括适合于将第一和第二安全元件的实际值分别存储为第一和第二参考值的存储元件。
在根据本发明的系统中，半导体器件具有有阻抗的安全元件，阻抗取决于钝化结构的构成。因此，阻抗差值就与物理实现的特征相关。将参照半导体器件进行解释，钝化结构的构成可以按几种方式依据电路而改变。在常规环境下，钝化结构的移除和随后重新涂敷将导致安全元件的至少一个阻抗的变化。可以通过与仅在半导体器件之外出现的、例如作为在部分或连接到存取器件的中央数据库器件中的数据比较来检验实际值的正确性和由此检验半导体器件的真实性。可选择地，通过与所说数据比较，就可以识别半导体器件的身份。用于识别的常规标准例如帐户号码可以用于用户真实性的检测。
在本发明的半导体器件中，实际值没有存储在半导体器件上的存储器中，而是被代替传送到外围存取器件。这是出于安全原因的优点。这种存储器可用于检测重新涂敷的钝化结构是否符合原始数据。此外，即使移除了钝化结构，也可以修正器件的存储器或互连设计以便将正确的实际值提供到外部器件。为了实现其所提议目的，本发明的半导体器件具有三个特征：在不改变安全元件的阻抗的条件下原则上不可以移除并取代钝化结构；测量装置，用于测量所说的阻抗的实际值；以及传送装置，用于将所说的实际值传送到存取器件。
测量装置的实施将依据待测量的阻抗的具体类型。如果测量电容，可以采用指纹传感器领域中公知的测量装置。例如，这种测量装置是从US-A5325442中公知的驱动装置和检测装置的整体。可选择地，特别地如果安全元件的数量相对小，那么就可以用传统电路一个接一个地测量这些安全元件，其中测量设备并联于阻抗放置。应当理解，在本专利申请的上下文中，实际值的测量包括表示或代表它或对应于它的任何参数的测定。因为即使在不同频率下测量出不同结果的介电常数，应当清楚，这种实际值不必是任何其它方式单独获取的数值。然而，它是实际测量的实际值；并且如果在相同条件下在没有被攻击的器件中重复测量，它必然会提供相同的实际值。
在优选实施例中，测量装置包括振荡器和二进制计数器。利用振荡器可以测量选定的安全元件的阻抗的虚部，其产生依据阻抗的所说部分的频率的一个信号。二进制计数器将用标准频率与该频率进行比较。本实施例的优点在于使用标准元件，例如振荡器和二进制计数器。这些已经在集成电路中出现了，并可以应用于测量装置。可选择地并可优选地，可以增加附加的振荡器和二进制计数器。
为了提高测量装置的特定测量，可以增加第二振荡器和一处理器功能。第二振荡器将在不同频率下提供振荡。实际上，不仅在一个频率下而且还在第二频率下，重新涂敷的钝化结构必须具有与最初钝化结构的相同特性。
在另一个实施例中，通过将在半导体器件之中产生的一个已知频率和幅度的方波馈送到安全元件中可以测量阻抗。结果电流被测量。然后，通过半导体器件之中的A/D转换器装置来数字化处理计算的实际值。
传送装置通常是天线或电连接到在半导体器件形成其一部分的卡等之上设置的天线的任何电连接。可选择地，传送装置可以由允许与存取器件物理接触的接触焊盘组成。这种传送装置和传送实际值的方式对本领域技术人员是公知的。
为了提高传送实际值时的安全性，优选设置算法装置，用于将测量的实际值修正为传送的实际值。算法装置例如由微处理器构成。可选择地，它可以是一个电路，其中适应实际值的数据格式。
在优选实施例中，钝化结构具有在电路的横向方向上变化的有效介电常数，以致第一阻抗不同于第二阻抗。在具体层或叠层的特性的意义上，使用术语“有效介电常数”，每层可以是材料的混合物。该术语还意味着包括任何导电率和导磁率成分，它们在测量的实际值中有所反映。可以按照几种方式来改变这种构成。第一实例是钝化结构的厚度在电路上变化。第二实例是钝化结构包括具有基本上粗糙界面的至少两层。同样，可以部分混合或局部修改各层。此外，钝化结构可以由多层的叠层组成。
第一和第二安全元件可以是相同类型-例如电容器、电阻器、电感器、LC电路、变压器-但也可以是不同类型。而且，它们可以隐藏在包括大量的其它结构如互连线的层中。而且，可以在不同频率下测量第一和第二阻抗。
优选地，半导体器件包括多个安全元件，并且中央数据库器件包括有关的多个相应的存储器元件。优选地，该数量足以使钝化结构的整个表面被安全元件覆盖。由于实际原因，这些可以设置为安全元件阵列。多个安全元件的设置显著地提高了钝化结构的复杂性。
在有利的实施例中，钝化结构包括钝化层和安全层，该安全层包括在电路上非均匀分布的颗粒。在本实施例中，安全元件可以具有依据实际淀积工艺的阻抗。可以按几种形式来实现颗粒的非均匀分布：安全层可以含有在电路之上变化的不同尺寸、不同组分、不同形状、不同取向的颗粒以及浓度。优选地，颗粒具有安全元件的局部表面面积的数量级的尺寸。其结果是各个安全元件的阻抗不能预测。在初始化之前，它们是未知的。这就具有优点，即存储器元件将包含实际上唯一并可用于识别目的的参考值。依据淀积工艺的阻抗的另一个结果是一旦已经移除了安全层就完全不能提供相同的安全层。
优选选择安全层使其非常难于移除，并且不可能用任何显微镜来观测它。在一个优选实施例中，它包括陶瓷材料并可以应用溶胶-凝胶工艺。安全层的一个实例是基于WO-A99/65074中已知的单铝磷酸酯。这种基质材料的其它实例包括TiO2、SiO2(从四乙氧基原硅酸酯中提供)和旋涂聚合物。为了确保电路之下的有源元件不被污染，可以在钝化层上提供这种安全层。如果颗粒尺寸与安全元件的局部表面面积的尺寸相当，那么将自动非均匀地分布。可选择地，例如，可以应用填充有颗粒的基质材料的非均匀悬浮液来进行非均匀分布。
第一安全元件的第一和第二电极可以具有各种形状。如果第一安全元件-主要是-具有一匝的电感，那么第一和第二电极就可以通过一匝连接；即，它们是相同的金属线的一部分。如果第一和第二电极不是相同的金属线的一部分，那么就在钝化结构的相同侧面或两个侧面上设置它们。甚至可在钝化结构内侧设置电极之一，其它变化对普通技术人员将是清楚的。如果多于一个安全元件，且第二电极接地，那么几个第二电极就可以集成为一个。特别地，如果在钝化结构之上设置第二电极，那么就可以将这些第二电极排列为在一个点接地的基本上未构图层。可以采用一些其它导电层来代替金属层，例如导电聚合物的层或包括导电颗粒的层。还可以采用这种未构图的导电层作为ESD保护。
在优选实施例中，在金属层的顶上设置钝化结构，该金属层包括第一和第二电极。第一和第二电极构成一对交叉指型电极。在本实施例中，电极的表面面积非常大，其有益于阻抗的幅度。实施例特别适合于在第一和第二电极之间的阻抗的电容性部分的测量。通过选择不同于主材料介电常数或钝化结构中材料的介电常数的颗粒就可以实现电容的较大差异。因此，它们可以具有比较高的介电常数例如BaTiO3、SrTiO3、TiN、WO3或比较低例如空气(例如细孔)、有机介电材料或多孔烷代SiO2。
在进一步的实施例中，而且在金属层中设置按所需图形用于有源元件连接的互连。本实施例的优点是为了提供安全元件的电极不必淀积附加的金属层。另一个优点是电极可以隐藏在互连结构中，其中使它们为基本上相同的形状。
本发明的第三个目的是提供提高了安全性的一种卡。其中设置本发明的半导体器件来实现该目的。由于通过本发明的半导体器件和系统提供对反向工程的保护，在本发明的卡中就实现了该目的。本发明的卡优选是含有任何金融或个人数据或给出对任何建筑物或信息的存取的智能卡。用于这种智能卡的安全性要求呈现出稳定增长，其与增长的可信度和这些智能卡的使用相关。可选择地，这种卡可以是非接触读取的无线发射机应答器类型的卡。在此实施例中，在卡上设置天线，半导体器件连接到该天线。卡还可以是纸币。在此情况下，半导体器件必须非常薄。半导体器件的改进钝化结构就能够减少互连层的数量，由此降低器件的成本价格。卡的另一种类型是用于移动电话的SIM卡。
本发明的第四目的是提供一种初始化用于本发明的系统的本发明的半导体器件的方法。实现该目的，其中：
测量第一和第二阻抗的实际值；以及
将实际值传送到中央数据库器件以便分别在第一和第二存储器元件中存储为第一和第二参考值。
该方法并不限于具有实际不可预测的阻抗的钝化结构的半导体器件。在许多方面，其中钝化结构包括填充有颗粒的层的这种情况，只计算阻抗的平均值。实际值的测量和存储为第一参考值使得就能够获得更为精确的第一参考值。而且，半导体器件可以在某些条件下再次初始化。如果期望再次使用，则优选这种方法，如果处于安全的目的，则不这样做。这种再次使用可能是一种优点，例如，在上下文中，使用根据本发明的半导体器件来用于访问建筑物。
在一个实施例中，在第二频率下测量第二实际值。为了实现改善的安全性，优选在多于一个频率条件下来测量阻抗。结果，就应当测量该值以及将该值传送到在初始化期间用于存储的存取器件。
应当认识到，在将实际值传送到存取器件之前，可根据算法进行修正。例如，实际值可以乘以整数值，以至产生在0和1000之间范围的一个值。同样，可以修正实际值，以至产生一个整数或使其数字化。
本发明的第五目的是提供一种检测半导体器件的真实性的方法，该方法可以检测钝化结构的移除和钝化结构以及它的再次涂敷，该方法假定半导体器件已经通过本发明的初始化方法进行了初始化。提供检验本发明的具有身份的半导体器件的真实性的方法，包括步骤：
测量第一阻抗的实际值，
将实际值传送到存取器件；
将半导体器件的身份提供到中央数据库器件；
读取对应于半导体器件的第一参考值，
从中央数据库器件中将第一参考值提供到存取器件，以及
只要实际值和第一参考值之间的差值小于预定阈值，就认可半导体器件的真实性。
本发明的方法使用本发明的系统的特征。半导体器件的身份可以是数字或其它事件，并且通常通过半导体器件将其自动提供到存取器件，而用户不用任何特殊操作。
这里应当注意，在常规条件下，将存在具有阻抗的多个安全元件。因此，希望在完全识别半导体器件的真实性之前，所有阻抗或至少多个阻抗必须与相应的参考值进行比较。
应当认识到，在实际值与第一参考值进行比较之前，可以根据算法修正实际值。例如，实际值可以乘以整数值，以至产生一个在0和1000之间范围的值。可选择地，可以修正实际值，以至产生一个整数，或将其数字化。如果存在修正算法，在半导体器件中进行该修正算法，那么就不能被改编。在此方式下，应保证以相同方式来修正实际值和第一参考值。
预定阈值通常非常小，大约3-5％，并取决于安全元件的数量以及其它设计参数。为了校正测量的不确定性或温度和其它外界条件的影响，限定安全元件的数量以及其它设计参数。
本发明的第六目的是提供一种确定具有身份码的半导体器件的身份的方法，在半导体器件中没有存储该身份码。在本发明的系统中，在确定本发明的半导体器件的方法中实现该目的，该半导体器件：
已通过在第一和第二存储器元件中分别将第一和第二阻抗存储为第一和第二参考值完成初始化，以及
具有至少部分通过第一和第二阻抗的实际值的组合来限定的一个身份，
该方法包括步骤：
测量第一和第二阻抗的实际值，
将实际值传送到中央数据库器件；
只要至少实际值和第一参考值之间的差值小于预定阈值，就认可半导体器件的身份。
该识别方法允许反向识别和安全特征。例如，在识别银行帐户所有者的情况下，可以采用实际值的组合作为身份。银行帐号可以通过所有者依次提供并作为安全特征。可选择地，可以将本发明的方法用于提供访问建筑物或提供特定的数据串。在此情况下，实际值的组合可以使用为主要识别手段。这种实际值的组合还称为唯一芯片识别码。在许多情况下，特别需要这种唯一芯片识别码，其中用户不希望由系统作为特定个人进行识别。例如，这可以是医疗挡案存档的情况。
这里应当注意，在常规情况下，存在具有阻抗的多个安全元件。因此，希望在完全识别半导体器件的真实性之前，所有阻抗或至少多个阻抗必须与相应的参考值进行比较。这里还应当注意，除了本发明的方法之外，可以采用其它识别处理。因此实际值的组合仅仅是识别码的一部分。
应当认识到，在实际值与第一参考值进行比较之前，可以根据算法修正实际值。例如，实际值可以乘以整数值，以至产生一个在0和1000之间范围的值。可选择地，可以修正实际值，以至产生一个整数，或将其数字化。如果存在修正算法，在半导体器件中进行该修正算法，那么就不能被改编。在此方式下，应保证以相同方式来修正实际值和第一参考值。
预定阈值通常非常小，大约3-5％，并取决于安全元件的数量以及其它设计参数。为了校正测量的不确定性或温度和其它外界条件的影响，限定安全元件的数量以及其它设计参数。
将参照附图，进一步解释本发明的系统、半导体器件、卡、初始化方法和检测身份的方法的这些和其它特征。
附图说明
图1是半导体器件的第一实施例的简要剖面图；
图2是半导体器件的第二实施例的简要剖面图；
图3是半导体器件的第三实施例的简要剖面图；
图4是半导体器件的第四实施例的简要剖面图；
图5是系统的示意图；
图6示出了半导体器件的测量方法的一个实施例；以及
图7示出了半导体器件的测量方法的另一个实施例。
具体实施方式
附图是示意性绘制并不按实际比例，在不同附图中的参考数字指相应的元件。本领域技术人员应当清楚，在不脱离本发明实质精神下可以有替换且等效于本发明的实施例，并且本发明的范围仅仅将通过权利要求书进行限定。
在图1中，半导体器件11具有有第一面32的硅衬底31。在该面32上，器件11设置有第一有源元件33和第二有源元件43。在本实施例中，这些有源元件33、43是具有发射区34、44、基区33、43和集电极区36、46的双极晶体管。
在由构图的氧化硅绝缘层38覆盖的第一层37中设置所说的区34-36、44-46。构图绝缘层38，以致它具有在发射区34、44和基区35、45处的接触窗口。本领域普通技术人员公知，可以用场效应晶体管来代替双极晶体管或除双极晶体管之外还存在场效应晶体管。本领域普通技术人员还公知，可以在半导体器件中集成其它元件，例如电容器、电阻器和二极管。
在绝缘层3 8的这些接触窗口处，所说的区连接到互连39、40、41、42。在本实施例中，互连第一级和第二级延伸。众所周知，互连结构可以包含许多级。通常在互连和有源元件之间设置阻挡层(未示出)。例如，按照公知的方式用Al或Cu来制造互连39、40、41、42，优选互连39、40、41、42由低介电常数的电介质层47覆盖并彼此绝缘。此外，未示出设置的阻挡层。在这些电介质层47之间设置另一金属层28。在该金属层28中，以彼此4μm的距离限定出第一安全元件12A的电极14、15。第一安全元件还包括构成为钝化结构50的局部区域的电介质17。在本实施例中，该钝化结构包括0.50μm厚度的磷硅玻璃的粘接层51、0.60μm厚度的SiN的钝化层52和3.0μm厚度的单铝磷酸盐的安全层53。通过旋涂水中15重量％的单铝磷酸盐、20-50重量％的颗粒的成分、随后在约100-150℃下干燥来提供该层。可选择地，可以通过喷涂涂敷5-10重量％的单铝磷酸盐来提供它。在干燥之后，由于发生液相到固相的转变，因此在400-500℃下退火该层使其致密。平坦化安全层53，其上设置环氧材料作为封装54。例如，可以构图安全层53，以限定用于连接印刷电路板的接触焊盘。
在安全层53中含有的颗粒是TiO2、TiN、SrTiO3和/或改性的BaTiO3。例如，在US6078494中就公开了这种改性的BaTiO3。在表1中，示出了钝化结构50中的这些颗粒和其它材料的相对介电常数和导电率。
作用类型 组分 介电常数(ε<sub>r</sub>) 导电率(μΩcm)
介电 SiN 8
介电 磷硅酸盐玻璃 4.2
介电 单铝磷酸盐 5  -
介电 空气 ～1  -
介电 SiO<sub>2</sub> 4.2
介电 中孔甲代SiO<sub>2</sub> 1.9-2.3
导电 TiN - 21.7
导电 C(石墨) - 65
介电 TiO<sub>2</sub> ～100 -
介电(铁电) SrTiO<sub>3</sub> ～300-400 -
介电 改性的BaTiO<sub>3</sub> ～25.000
表1：在钝化结构中可能设置的几种材料的相对介电常数(相对真空的介电常数)和导电率
图2示出了本发明的半导体器件11的第二实施例。在本实施例的器件11中，第一安全元件12A是包括电容器和具有两个绕组55、56的线圈的LC结构，电容器具有第一电极14、第二电极15和电介质17。与图1的实施例相比，没有在钝化结构50的同一侧面上的相同层中设置第一和第二电极14、15。在钝化结构50和有源元件33、43之间的金属层28中设置第一电极14和第二绕组56。第一电极14和第二绕组56两者通过互连48连接到附加电路。在钝化结构50和封装54之间的附加金属层58中，设置彼此连接的第二电极15和第一绕组55。通过附加钝化层59来使附加金属层58受到封装54保护。
图3示出了本发明的半导体器件11的第三实施例。本实施例的器件11包括第一安全元件12A、第二安全元件12B和第三安全元件12C。所有这些安全元件12A、12B、12C是具有接地的公共第二电极15的电容器。安全元件12A、12B、12C具有不同的第一电极14A、14B、14C。这些可以很好地集成为一个阵列，并将参照图5进行进一步解释。
图4示出了本发明的半导体器件11的第四实施例。在该附图中，层31、37-42、47和28的整体组件显示为衬底131。本实施例的器件11包括第一、第二和第三安全元件12A、12B、12C。本实施例的钝化结构50包括不同材料的已构图层61、62、63、SiO2的金属间电介质层64、SiN钝化层52和TiN安全层。
第一安全元件12A是电容器并具有在金属层28中设置的第一和第二电极14A、15A。电介质17A是由中孔甲代SiO2形成的已构图层61的一部分，从1∶1的摩尔比的非极性表面活性剂的四乙氧基原硅酸酯(TEOS)和甲基三甲氧基硅(MTMS)中获得中孔甲代SiO2。其具有2.0的相对介电常数。电极14A、15A之间的距离为2.0μm，电极的长度为10μm，并且电极的高度为0.7μm。因此，第一安全元件12A具有6，3.10-5pF的容量，计算时不用考虑任何寄生电容。
第二安全元件12B是电容器并具有在金属层28中设置的第一和第二电极14B、15B以及中间电容器电极57。电介质17B包括SiO2的金属间电介质层64和SiN的已构图层62。第一和第二电极14B、15B之间的距离为0.5μm，电极的长度为40μm，并且电极的高度为0.7μm。电极的宽度为20μm，并且电极14B、15B和中间电极57之间的距离为0.1μm(0.04μm的SiN和0.06μm的SiO2)。因此，第二安全元件12B具有2.40.10-2pF的容量，当计算时不用考虑任何寄生电容。
第三安全元件12C是电容器并具有在金属层28中设置的第一和第二电极14C、15C。电介质17C具有沟道形状并且是SiO2的已构图层63的一部分。电极14B、15B之间的距离为0.5μm，沟道的长度为100μm，并且电极的高度为0.7μm。因此，第三安全元件12C具有5.4.10-3pF的容量，当计算时不用考虑任何寄生电容。
图5是具有存取器件2的半导体器件11的一个实施例的简图。半导体器件11包括测量装置4、控制装置8和传送装置6。而且，半导体器件包括多个安全元件12。控制装置8可以是微处理器或专用电路。控制装置8不必单独地专用于控制安全元件12的阻抗的测量，而是可以控制包含具有金融和识别数据的存储器的整个半导体器件11的操作。在本实施例中，安全元件12是电容器并在其一侧接地。
存取器件2通常是读卡器，但可以是一些其它器件，例如具有进行初始化的设备。它包括或连接到中央数据库器件3。同样，中央数据库器件3的一些信息可以存储在本地存储器中。该中央数据库器件3包含具有存储器元件7A、7B、7C、...的存储器7，其中将安全元件12A、12B、12C的实际值存储为参考值。存储器是传统型存储器并包括用于读取和存储的读控制和存储控制。设置验证控制用于比较实际值与参考值。它可以不是测量所有实际值，而且只是它的一部分。如果出现该部分的实际值和参考值之间的差值基本上为0，那么在确定条件下就可以放弃对其它安全元件12的阻抗测量。
在半导体器件11中的电路具有以下功能：从存取器件2中将信号传送到半导体器件11，请求测量第一安全元件12A的实际值，以及可能的其它或某些其它安全元件12B、12C、...的实际值。该信号输入控制装置8。控制装置8将信号传送到测量装置4，指示必须测量安全元件12。优选该信号是借其可以选择、测量并存储第一安全元件12的信号；在此情况下，在测量装置4中就不必包含微处理器。在本优选实施例中，从控制装置到达测量装置4的信号数量将等于或大于安全元件12的数量。在进行测量之后，必须在控制装置8的易失性存储器中存储第一阻抗的实际值，或者可以直接将它传送到存取器件2。
存取器件2将第一阻抗的实际值提供到中央数据库单元3。在初始化期间，实际值将存储在第一存储器元件7A中作为第一参考值。在检验半导体器件11的真实性期间，实际值与第一参考值进行比较，从第一存储器元件7A中读出该实际值。在识别半导体器件期间，第一参考值将与不同半导体器件的第一参考值进行比较。优选地，存储器7为数据库，并且可以在其中进行搜索。
在实际值与第一参考值进行比较中，如果两个值之间的差值小于预定阈值例如3％，那么就唯一地认可出半导体器件11的真实性或身份。预定阈值取决于测量装置的精度。特别地，如果安全元件的数量非常大，例如为10或更多，那么它可选择为10或20％。它也可选择为小于1％。
图6示出了半导体器件11的测量装置4的第一实施例。并且示出了安全元件12A、12B和12C。本实施例的测量装置4测量安全元件12的阻抗的安全虚部。事实上，振荡器82将信号提供到计数器84，它的频率取决于测量的安全元件12的所说的安全虚部。计数器84用具有时钟频率的信号与该频率进行比较。该信号来自具有电容器87和电阻器88的振荡器中，电容器87和电阻器88两者具有精确且公知的值。在二进制-计数器84中比较的结果是一个可存储的数字化信号。数字化信号表示出测量的安全元件12的阻抗的实际值。当不用与任何外部测量值进行比较时，实际值可以是任何类型的SI单位、或其它任何半导体特定值。设置选择单元81，用于选择待测量的安全元件12A、12B、12C。它传送信号，以致开关91、92、93之一开启，就测量安全元件12A、12B、12C中的一个。开关优选为晶体管。可选择地，可以测量所需的组合的安全元件12，以便使测量步骤数最小化或使安全性复杂化。在本申请的上下文中，这种同时多重测量将被理解为等效于测量第一安全元件12A的实际值。在测量步骤之后，选择单元还将信号提供到计数器84，以便清除其结果。
选择单元81可以是控制装置8的一部分。而且，振荡器86可以作为半导体器件11的时钟发生器。在此情况下，在测量装置4中可以不需要振荡器86，并且它的信号可以通过控制装置8传送到计数器84。为了获得足够精确的实际值和参考值，以致它们之间的差值小于3-5％的预定阈值，调节振荡器82、86以便校正为大约1％之内。按本领域普通技术人员公知的方式、优选通过提供适当设计来进行此步骤。
优选安全元件12C是其实际值已知的参考元件。例如，可以通过在互连结构中设置该元件12C来实现；尤其是如果钝化结构50包括具有非均匀分布的颗粒的安全层53的情况下也是如此。只要可适用，该基准安全元件12C就可以用于优化测量结果和用于对来自二极管计数器84的结果进行实际值的推论。
图7示出了半导体器件11的测量装置4的第二实施例，其很大程度上与第一实施例相同。在此情况下，提供具有电阻器95的第二振荡器94以及开关96。这里，选择单元81不仅选择待测量的安全元件12A、12B、12C，它还选择用其测量安全元件12A、12B、12C的振荡器82、94。由于放大振荡器82、94比例不同，它们的频率就不同。因此，本实施例使它能够在两种频率下测量阻抗。两个测量的实际值被传送到存取器件2。这些值可以在功能性位于后面的二进制计数器84的比较器中彼此进行比较。
本发明的半导体器件包括由钝化结构覆盖的电路。它提供有第一和第二安全元件，该安全元件包括钝化结构的局部区域并具有第一和第二电极。安全元件分别具有阻抗不同的第一和第二阻抗。完成本发明，其中钝化结构具有在电路的横向方向上变化的有效介电常数。
通过测量装置测量阻抗的实际值并通过传送装置传送到存取器件。存取器件包括或有权访问用于存储阻抗的中央数据库器件。而且，为了检验半导体器件的真实性或身份，存取器件可以用存储的阻抗值与实际值进行比较。

Claims (11)

1.一种半导体器件(11)，设置有包括有源元件(33，43)的电路，该电路设置在衬底(31)的一面(32)处并由钝化结构(50)覆盖，该半导体器件(11)还设置分别具有第一和第二阻抗的第一和第二安全元件(12A，12B)，其中还存在用于测量在第一频率下的第一和第二阻抗的实际值的测量装置(4)，和用于将实际值转送到外部存取器件(2)的传送装置(6)，该存取器件(2)包括或有权访问中央数据库器件，
其特征在于：
第一和第二安全元件(12A，12B)包括钝化结构(50)的一个局部区域和第一和第二电极(14，15)，
钝化结构(50)具有在电路之上横向变化的有效介电常数，以致第一阻抗不同于第二阻抗；
钝化结构(50)设置在金属层(28)的顶部，
第一安全元件(12A)的第一和第二电极(14，15)存在于金属层(28)中。
2.根据权利要求1中所述的器件，其特征在于设置算法装置以便根据预定算法将测量的实际值修改为传送的实际值。
3.根据权利要求1中所述的半导体器件(11)，其特征在于钝化结构(50)包括钝化层(52)和安全层(53)，该安全层(53)包括在电路之上非均匀分布的载流子材料和颗粒。
4.根据权利要求1或3中所述的半导体器件(11)，其特征在于：安全元件(12A，12B)的第一和第二电极构成一对交叉指型电极。
5.根据权利要求1中所述的半导体器件(11)，其特征在于还包括带有选择单元的控制装置，所述选择单元用于选择要测量的安全元件。
6.一种半导体器件(11)和存取器件(2)的系统，其特征在于：
设置权利要求1至5中任何一个所述的半导体器件(11)；
存取器件(2)包括或有权访问中央数据库器件(3)；以及
中央数据库器件(3)包括适合于将第一和第二阻抗的实际值分别存储为第一和第二参考值的存储元件(7A，7B)。
7.一种设置有权利要求1至5中任何一个所述的半导体器件(11)的卡。
8.一种初始化权利要求1中所述的半导体器件(11)的方法，包括：
测量第一和第二阻抗的实际值；以及
将实际值传送到中央数据库器件(3)以便在第一和第二存储元件(7A，7B)中将实际值分别存储为第一和第二参考值。
9.一种认可权利要求1的半导体器件(11)的真实性的方法，通过分别在第一和第二存储元件(7A，7B)中将第一和第二阻抗的实际值存储为第一和第二参考值已对该半导体器件(11)进行初始化，
该方法包括步骤：
测量第一阻抗的实际值；
将实际值传送到存取器件(2)；
将半导体器件(11)的身份提供到中央数据库器件(3)；
读取对应于半导体器件(11)的身份的第一参考值，
从中央数据库器件(3)中将第一参考值提供到存取器件(2)，以及
如果实际值和第一参考值之间的差值小于预定的阈值，就认可该半导体器件的真实性。
10.一种识别根据权利要求1所述的半导体器件(11)的方法，该半导体器件(11)：
通过在第一和第二存储元件(7A，7B)中将第一和第二阻抗的实际值分别存储为第一和第二参考值已被初始化，以及
具有由该第一和第二阻抗的实际值的组合至少部分限定的身份，
该方法包括步骤：
测量第一和第二阻抗的实际值，
将实际值传送到中央数据库器件；
如果至少实际值和第一参考值之间的差值小于预定的阈值，就认可半导体器件(11)的身份。
11.一种根据权利要求8、9和10中的任何一个所述的方法，其特征在于在传送测量的实际值之前，根据预定算法将实际值修该为传送的实际值。
CNB028235983A 2001-11-28 2002-11-28 半导体器件,卡,系统以及初始化和检验半导体器件的真实性和身份的方法 Expired - Fee Related CN100378991C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01204588.6 2001-11-28
EP01204588 2001-11-28

Publications (2)

Publication Number Publication Date
CN1596471A CN1596471A (zh) 2005-03-16
CN100378991C true CN100378991C (zh) 2008-04-02

Family

ID=8181323

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028235983A Expired - Fee Related CN100378991C (zh) 2001-11-28 2002-11-28 半导体器件,卡,系统以及初始化和检验半导体器件的真实性和身份的方法

Country Status (7)

Country Link
US (1) US7525330B2 (zh)
EP (1) EP1451871A2 (zh)
JP (1) JP4545438B2 (zh)
KR (1) KR20040060993A (zh)
CN (1) CN100378991C (zh)
AU (1) AU2002353267A1 (zh)
WO (1) WO2003046986A2 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003046802A2 (en) * 2001-11-28 2003-06-05 Koninklijke Philips Electronics N.V. Semiconductor device, card, methods of initializing, checking the authenticity and the identity thereof
US7840803B2 (en) * 2002-04-16 2010-11-23 Massachusetts Institute Of Technology Authentication of integrated circuits
CN100521191C (zh) 2003-05-26 2009-07-29 Nxp股份有限公司 半导体器件、鉴别方法和系统
DE602005008088D1 (de) 2004-10-15 2008-08-21 Nxp Bv Integrierte schaltung mit einem echten zufallszahlengenerator
WO2006053304A2 (en) * 2004-11-12 2006-05-18 Pufco, Inc. Volatile device keys and applications thereof
KR100998324B1 (ko) * 2005-08-18 2010-12-03 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 디바이스 식별 방법, 디바이스 제조 방법, 및 전자 디바이스
KR101366376B1 (ko) 2006-01-24 2014-02-24 베라요, 인크. 신호 제너레이터에 기반한 장치 보안
FR2910708A1 (fr) * 2006-12-20 2008-06-27 Commissariat Energie Atomique Protection de donnees confidentielles dans les circuits integres
US8138768B2 (en) 2007-01-30 2012-03-20 Nxp B.V. Sensing circuit for devices with protective coating
ATE544123T1 (de) * 2007-09-19 2012-02-15 Verayo Inc Authentifizierung mit physikalisch unklonbaren funktionen
DE102007051788A1 (de) * 2007-10-30 2009-05-14 Giesecke & Devrient Gmbh Halbleiterchip mit einer Schutzschicht und Verfahren zum Betrieb eines Halbleiterchip
WO2010044063A2 (en) * 2008-10-16 2010-04-22 Koninklijke Philips Electronics N.V. Device and method for identifying electronic/electric products
TWI498827B (zh) * 2008-11-21 2015-09-01 Verayo Inc 非連網射頻辨識裝置物理不可複製功能之鑑認技術
US8468186B2 (en) * 2009-08-05 2013-06-18 Verayo, Inc. Combination of values from a pseudo-random source
US8811615B2 (en) 2009-08-05 2014-08-19 Verayo, Inc. Index-based coding with a pseudo-random source
JP2012074674A (ja) 2010-09-02 2012-04-12 Canon Inc 半導体集積回路装置
US20130135080A1 (en) * 2011-11-28 2013-05-30 Upm Rfid Oy Tag forgery protection
US10236115B2 (en) * 2014-06-16 2019-03-19 Stmicroelectronics S.R.L. Integrated transformer
US20250156658A1 (en) * 2023-11-14 2025-05-15 International Business Machines Corporation Secure radio-frequency identification system
CN119418666B (zh) * 2024-12-13 2025-04-18 惠科股份有限公司 极性分区控制模块、显示面板、驱动模组及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5469363A (en) * 1994-05-19 1995-11-21 Saliga; Thomas V. Electronic tag with source certification capability
WO1999008192A1 (en) * 1997-08-07 1999-02-18 Hitachi, Ltd. Semiconductor device
US6047068A (en) * 1995-09-19 2000-04-04 Schlumberger Industries Method for determining an encryption key associated with an integrated circuit
US6078494A (en) * 1997-08-28 2000-06-20 U.S. Philips Corporation Multilayer capacitor comprising barium-titanate doped with silver and rare earth metal

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4353056A (en) * 1980-06-05 1982-10-05 Siemens Corporation Capacitive fingerprint sensor
US4423371A (en) * 1981-09-03 1983-12-27 Massachusetts Institute Of Technology Methods and apparatus for microdielectrometry
FR2617979B1 (fr) * 1987-07-10 1989-11-10 Thomson Semiconducteurs Dispositif de detection de la depassivation d'un circuit integre
FR2649817B1 (fr) * 1989-07-13 1993-12-24 Gemplus Card International Carte a microcircuit protegee contre l'intrusion
US5389738A (en) * 1992-05-04 1995-02-14 Motorola, Inc. Tamperproof arrangement for an integrated circuit device
US5861652A (en) * 1996-03-28 1999-01-19 Symbios, Inc. Method and apparatus for protecting functions imbedded within an integrated circuit from reverse engineering
FR2746962B1 (fr) * 1996-04-01 1998-04-30 Schlumberger Ind Sa Dispositif de securite d'une pastille semi-conductrice
DE19639033C1 (de) * 1996-09-23 1997-08-07 Siemens Ag Analysierschutz für einen Halbleiterchip
AT408925B (de) * 1996-10-22 2002-04-25 Posch Reinhard Dr Anordnung zum schutz von elektronischen recheneinheiten, insbesondere von chipkarten
JP3037191B2 (ja) * 1997-04-22 2000-04-24 日本電気アイシーマイコンシステム株式会社 半導体装置
EP0964361A1 (en) * 1998-06-08 1999-12-15 International Business Machines Corporation Protection of sensitive information contained in integrated circuit cards
JP2002518829A (ja) * 1998-06-10 2002-06-25 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ セラミック保護被覆を備えた集積回路を有する半導体装置及びこの装置を製造する方法
US6496119B1 (en) * 1998-11-05 2002-12-17 Infineon Technologies Ag Protection circuit for an integrated circuit
US7024565B1 (en) * 1999-12-17 2006-04-04 Intel Corporation Method and apparatus to detect circuit tampering
US7005733B2 (en) * 1999-12-30 2006-02-28 Koemmerling Oliver Anti tamper encapsulation for an integrated circuit
EP1182702B1 (de) * 2000-08-21 2007-01-03 Infineon Technologies AG Vorrichtung zum Schutz einer integrierten Schaltung
DE10120520A1 (de) * 2001-04-26 2002-11-14 Infineon Technologies Ag Halbleiterbauelement und Herstellungsverfahren
WO2003046802A2 (en) * 2001-11-28 2003-06-05 Koninklijke Philips Electronics N.V. Semiconductor device, card, methods of initializing, checking the authenticity and the identity thereof
EP1490902B1 (en) * 2002-03-21 2010-08-11 Nxp B.V. Semiconductor device with a protective security coating and method of manufacturing the same
WO2003085410A1 (en) * 2002-04-09 2003-10-16 Koninklijke Philips Electronics N.V. Method and arrangement for protecting a chip and checking its authenticity

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5469363A (en) * 1994-05-19 1995-11-21 Saliga; Thomas V. Electronic tag with source certification capability
US6047068A (en) * 1995-09-19 2000-04-04 Schlumberger Industries Method for determining an encryption key associated with an integrated circuit
WO1999008192A1 (en) * 1997-08-07 1999-02-18 Hitachi, Ltd. Semiconductor device
US6078494A (en) * 1997-08-28 2000-06-20 U.S. Philips Corporation Multilayer capacitor comprising barium-titanate doped with silver and rare earth metal

Also Published As

Publication number Publication date
WO2003046986A3 (en) 2004-03-18
JP4545438B2 (ja) 2010-09-15
WO2003046986A2 (en) 2003-06-05
AU2002353267A1 (en) 2003-06-10
KR20040060993A (ko) 2004-07-06
JP2005514674A (ja) 2005-05-19
US7525330B2 (en) 2009-04-28
CN1596471A (zh) 2005-03-16
US20050051351A1 (en) 2005-03-10
EP1451871A2 (en) 2004-09-01
AU2002353267A8 (en) 2003-06-10

Similar Documents

Publication Publication Date Title
CN100378991C (zh) 半导体器件,卡,系统以及初始化和检验半导体器件的真实性和身份的方法
CN100382307C (zh) 半导体器件、卡，初始化、检验其真实性和身份的方法
US6501284B1 (en) Capacitive finger detection for fingerprint sensor
CN100521191C (zh) 半导体器件、鉴别方法和系统
US6665428B1 (en) Resistive finger detection for fingerprint sensor
US8633525B2 (en) Scratch protection for direct contact sensors
US20010015431A1 (en) Semiconductor device for surface-shape recognition
US20020008301A1 (en) Monolithic high-q inductance device and process for fabricating the same
US20080314715A1 (en) Security Element and Methods for Manufacturing and Authenticating the Same
CN103728350A (zh) 包含热导式气体传感器的集成电路
US20140077314A1 (en) Integrated circuit comprising a capacitive gas sensor
US8378448B2 (en) Chip inductor with frequency dependent inductance
CN116266554B (zh) 使用再分布层电极之间的隔离断口的电流隔离
US6822472B1 (en) Detection of hard mask remaining on a surface of an insulating layer
US20240248059A1 (en) Monolithic humidity sensor devices and methods of manufacture
Husäk et al. Use of Absorption Resonance Frequency Meter in Measure Sensor System
JP2016150132A (ja) プリント配線板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20070817

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070817

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080402

Termination date: 20201128