CN100433330C - 驱动ic及驱动ic以及输出装置的检查方法 - Google Patents

Abstract

本发明提供一种不需要从外部提供各种检查模式信号，具有可以在IC内部提供检查模式信号功能的驱动器IC以及其检查方法。驱动IC(10)包括设置于分别连接在多个输出焊盘(20)的各个信号路径途中、根据控制信号转换成第一状态(实际使用状态)和第二状态(检查状态)的多个信号转换电路(30)。所述第一状态是指使来自于上流侧的信号以原状态通过的状态；所述第二状态是指使由所述输出焊盘输出的信号的电平模式固定为检查用电平模式的状态。

Description

驱动IC及驱动IC以及输出装置的检查方法

技术领域

本发明涉及一种内置检查功能的驱动IC及其驱动IC的检查方法。本发明进一步涉及由具有检查功能的驱动IC进行驱动的输出装置的检查方法，所述输出装置是指液晶、有机EL、LED等显示装置、或打印机等输出装置。

背景技术

驱动IC在IC芯片的至少长边方向设置有多个输出焊盘(bank触排)。该驱动IC在半导体晶片状态下、或封装后的完成状态下，被实施各种检查。该检查是继检查指令之后，将检查信号提供给驱动IC，通过监控来自于驱动IC的输出进行的。

作为这种检查的实例之一，有一种邻接间泄漏试验。例如显示驱动IC，在包括显示用RAM的显示驱动IC中，将检查数据写入RAM，使其从邻接的输出焊盘输出不同信号电平的信号，在显示驱动时，测定从驱动IC内部的电源流出的全部电流，并检查有无泄漏。

因此，对于内置RAM驱动IC的检查，如同从输出焊盘输出所述输出一样，需要对RAM的光带设定、显示工作状态(画面的一部分显示)设定以及显示ON设定的编程。

如后所述，驱动IC的输出焊盘的排列有多种，不限于沿驱动IC长边的一列设置输出焊盘。因此，对于邻接间泄漏试验，需要考虑输出焊盘排列，需要对每一种驱动IC分别进行手工试验，其作业不仅繁杂，而且要将大量的时间用于编程。这种作业不仅限于内置RAM的驱动IC，即使是没有内置RAM的类型，同样也需要从外部提供模式信号。

不仅限于邻接间泄漏试验，例如对由驱动IC驱动的输出装置，如液晶面板、有机EL面板、LED等显示装置或打印机等进行检查时，也需要向驱动IC提供各种模式信号后检查输出装置，也具有同样的问题。

以邻接间泄漏试验为题对现有技术进行检索，发现了下述专利文献1，但是，其IC本身不具有内置检查功能，因此与本发明的主题无关。

专利文献：日本专利特开平6-186279号公报

发明内容

鉴于现有技术存在的缺陷，本发明目的在于提供不从外部提供各种检查模式信号，而是兼有可以向IC内部提供检查模式信号功能的驱动IC以及其检查方法。

本发明的其他目的还在于提供一种能够利用驱动IC内部的检查功能，检查由驱动IC驱动的输出装置的检查方法。

根据本发明一个实施例的驱动IC，其特征在于包括：多个输出焊盘，和设置在分别连接于所述多个输出焊盘的各信号路径途中、根据控制信号进行第一状态或第二状态的切换的多个信号转换电路，所述第一状态是使来自于上流侧的信号以原状态通过的状态；所述第二状态是使由所述输出焊盘输出的信号的电平模式固定为检查用电平模式的状态。

根据本发明的一个实施例，可以由信号路径途中的信号转换电路提供检查用电平模式的信号，所以不需要向驱动IC提供检查模式信号。而且，通过将信号转换电路设为通过常态，可以在驱动IC的实际使用时，使信号转换电路上流侧的信号以原状态在下流侧通过。

根据本发明的一个实施例，如果将电平移相器设置在所述信号路径途中，则在电平移相器的所述信号路径途中的上流侧，可以排列所述多个信号转换电路。这样，构成信号转换电路的晶体管不需要使用高压晶体管，所以，可以减小电路的规模。

根据本发明的一个实施例，当设置用于存储从所述多个输出焊盘输出的逻辑信号的RAM、移相寄存器等信号源时，所述多个信号转换电路设置在从所述信号源起的所述信号路径途中的下流侧。若将信号转换电路设为通过状态，则可以使来自于上流侧信号源的信号以原状态通过。

一种驱动IC，其特征在于所述检查用电平模式包括使从邻接的两个输出焊盘分别输出的信号的电平相异的电平模式。

根据本发明的一个实施例，在所述驱动IC的短边方设置的M(M为自然数)段的各段上，沿所述驱动IC的长边设置所述多个输出焊盘。所述检查用电平模式如果包括使从所述驱动IC的长边方向邻接的两个输出焊盘分别输出的信号的电平相异的固定模式，则可以进行由在其长边方向邻接的输出焊盘连接的信号路径的邻接间泄漏检查。

如果段数M大于等于2时，所述检查用电平模式可以包括使从两个输出焊盘分别输出的信号的电平相异的固定模式，所述两个输出焊盘在所述驱动IC的短边方向邻接。此时，可以对在驱动IC短边方向邻接的输出焊盘所连接的信号路径的邻接间泄漏进行检查。

根据本发明的一个实施例，在信号转换电路的上流侧的驱动信号生成单元生成2值的信号的情况下，可以只设置与所述输出焊盘相等数量的所述信号转换电路。

此时，可以将第一及第二逻辑信号作为所述控制信号提供给所述多个信号转换电路的各电路。而且，所述多个信号转换电路的各电路可以根据所述第一逻辑信号选择所述第一及第二状态的任一状态，在根据所述第一逻辑信号选择了所述第二状态时，可以根据所述第二逻辑信号选择所述固定模式，在根据所述第一逻辑信号选择了所述第一状态时，可以根据所述第二逻辑信号使来自于所述上流侧的信号以原状态通过。

在上述情况下，所述多个信号转换电路的各电路，可以由用于输入所述第一逻辑信号及来自于所述上流侧的信号的第一电路；以及用于输入所述第二逻辑信号和所述第一电路的输出的所述第二电路构成。如果用以逻辑门形成第一、第二电路时，可以作为“与非”门。

所述M段的每一段，在与输出焊盘相等数量的信号转换电路上设置提供所述第一及第二逻辑信号的第一～第四控制信号线；与在所述M段的各段的所述输出焊盘相关联，可以将提供所述第一逻辑信号的第一控制信号线和提供所述第二逻辑信号的第二控制信号线共同连接于从一端开始为奇数序号的所述信号转换电路；可以将提供所述第一逻辑信号的第三控制信号线和提供所述第二逻辑信号的第四控制信号线共同连接于从一端开始为偶数序号的所述信号转换电路。

与上述不同，所述信号路径的一部分可以具有与所述多个输出焊盘的各焊盘对应的K(K为大于等于2的整数)条分支信号线。这就是在信号转换电路上流侧的驱动信号生成单元，生成大于2值的多值信号。

此时，所述信号转换电路可以包括分别设置在所述K条分支信号路径途中的K个电路模块。

所述K个电路模块在所述第一状态下使所述K条分支信号线的信号的电平模式以原状态通过，在所述第二状态下将所述K条分支信号线的信号的电平模式设定为所述固定模式。

进一步，对所述多个信号转换电路的每个电路提供所述第一、第二及第三逻辑信号以作为控制信号。根据所述第一及第二逻辑信号控制连接于两条分支信号线的两个电路模块的一个；根据所述第一及第三逻辑信号控制所述两个电路模块的另一个；根据所述第一逻辑信号控制其余的(K-2)个电路模块(K为大于等于3的整数)；而且，所述K个电路模块根据所述逻辑信号选择所述第一及第二状态的任一状态，当选择所述第二状态时，所述两个电路模块根据所述第二及第三逻辑信号选择所述固定模式，且将来自于所述(K-2)个电路模块的输出电位固定为恒定值；当选择所述第一状态时，所述两个电路模块根据所述第二逻辑信号、所述(K-2)个电路模块根据所述第一逻辑信号，分别使来自于所述分支信号线上流侧的信号以原状态通过。

为了进行如上所述的控制，在所述M段的各段上，将提供所述第一、第二及第三逻辑信号的第一～第六控制信号线设置于所述信号转换电路；关于配置于所述M段中的各段的所述输出焊盘，从一端开始在奇数序号的所述多个信号转换电路上同时连接：提供所述第一逻辑信号的第一控制信号线、提供所述第二逻辑信号的第二控制信号线、以及提供所述第三逻辑信号的第三控制信号线；从一端开始在为偶数序号的所述多个信号转换电路上同时连接：提供所述第一逻辑信号的第四控制信号线、提供所述第二逻辑信号的第五控制信号线、以及提供所述第三逻辑信号的第六控制信号线。

本发明的其他实施例，将上述的驱动IC设定为所述第一状态，从所述信号路径途中提供具有所述检查用电平模式的信号，并使其从所述多个输出焊盘输出，由此定义检查所述驱动IC的驱动IC检查方法。

而且，当所述检查用电平模式，包括使从邻接的两个输出焊盘分别输出的信号电平相异的电平模式时，可以进行邻接间泄漏检查。

根据本发明的其他实施例，定义了输出装置的输出装置检查方法，其特征在于：通过将上述的驱动IC设定为所述第一状态，且将由所述驱动IC驱动的输出装置连接于所述驱动IC，从所述驱动IC的所述信号路径途中提供具有所述检查用电平模式的信号，使所述多个输出焊盘输出，从而检查所述输出装置。

附图说明

图1为表示驱动IC的输出焊盘区域的俯视图；

图2为表示在图1的输出焊盘区域内的输出焊盘的一列直线排列及用于其邻接间泄漏检查的模式图1和2；

图3为表示在图1的输出焊盘区域内的输出焊盘的并行两列直线排列及用于其邻接间泄漏检查的模式图1～4；

图4为表示在图1的输出焊盘区域内的输出焊盘的并行两列交错排列及用于其邻接间泄漏检查的模式图1～4；

图5为表示在图1的输出焊盘区域内的输出焊盘的并行三列直线排列及用于其邻接间泄漏检查的模式图1～4；

图6为表示信号转换电路的一实施例的电路图；

图7为图6的信号转换电路动作状态的示意图；

图8为表示输出焊盘是图2的一列直线排列的驱动IC的控制信号线的连接图；

图9为图8所示的控制信号线的逻辑与图2的模式1的输出状态图；

图10为图8所示的控制信号线的逻辑与图2的模式2的输出状态图；

图11为输出焊盘为图3的并行两列直线排列或图4的并行两列交错排列的驱动IC的控制信号线的连接图；

图12为表示图11所示的控制信号线的逻辑和图3的模式1的输出状态图；

图13为表示图11所示的控制信号线的逻辑与图3的模式3的输出状态图；

图14为输出焊盘为图5的并行三列直线排列的驱动IC的控制信号线的连接图；

图15为表示图14所示的控制信号线的逻辑和图5的模式1的输出状态图；

图16为表示图14所示的控制信号线的逻辑和图5的模式3的输出状态图；

图17为图1所示的驱动IC的一个实施例的框图；

图18为图17所示的驱动单元的一个实施例的框图；

图19为由输出多值的驱动信号生成电路的分支信号线连接的电路块组成的信号转换电路的电路图；

图20为表示图19所示的信号转换电路的动作状态图。

具体实施方式

以下，参照附图，围绕本发明的实施例进行说明。

(输出焊盘排列和邻接间泄漏试验)

图1表示驱动IC 10的诸如沿长边设置的输出焊盘区域12。设置于该输出焊盘区域12的输出焊盘具有以下各种排列形态。

图2表示使输出焊盘20以横向一列方式排列在输出焊盘区域12的“一列直线排列”示意图。用于邻接间泄漏试验的信号模式如图2所示，从左端的输出焊盘20依次形成类型1即“0，1，0，1，....”的模式，或者形成类型2，即“1，0，1，0·，…”的模式。而且，从输出焊盘20输出的信号是模拟值，但是，模式1、模式2的信号是用数字值表示的。以下的信号模式也是同样的。

图3表示“并行两列直线排列”，即，在输出焊盘区域12中，使输出焊盘区12分别沿驱动IC 10的长边方向排列成驱动IC 10短边方向的两列。用于邻接间泄漏试验的信号模式如图3所示，从左端的输出焊盘20依次形成上段为“0，0，0，....”及下段为“1，1，1，....”的模式1类型、上段及下段均为“0，1，0....”的模式2类型、或者上段为“0，1，0，....”及下段为“1，0，1，....”的模式3类型、以及上段为“1，0，1，....”及下段为“0，1，0，....”的模式4类型。在图3的模式1中，可以进行在驱动IC 10的短边方向与邻接的输出焊盘区12连接的路径上的邻接间泄漏试验；利用图3的模式2，可以进行在在驱动IC 10的长边方向与邻接的输出焊盘区12连接的路径上的邻接间泄漏试验；利用图3的模式3及模式4，可以进行在驱动IC 10的短边方向及长边方向与邻接的输出焊盘区12连接的路径上的邻接间泄漏试验。

图4为图3的“并行两列直线排列”的变形，表示“并行两列交错排列”，即，使图2的“并行两列直线排列”的下排的输出焊盘20的位置在驱动IC 20的长边方向上只移位半个间距。用于邻接间泄漏试验的图4的信号模式1～4实际上与图3的信号模式1～4相同。

图5在图3的“并行两列直线排列”上再增加一段的“并行三列直线排列”的示意图。在邻接间泄漏试验中使用的图5的信号模式1～4，除了在输出焊盘20的段数上增加一段之外，其他实际上与图3的信号模式1～4相同。

在图2～图5的任一情况下，通过使从邻接的两个输出焊盘20输出的信号电平由“0”、“1”区别不同，其间，测定从驱动IC10内部电源输出的全部电流，从而检查有无邻接间泄漏。

此外，现有技术中，例如，进行图3模式1～4的检查时，则需要编制模式1的写入RAM→显示设定→显示接通→模式2写入RAM→显示设定→显示接通→模式3写入RAM→显示设定→显示接通→模式4写入RAM→显示设定→显示接通的程序。

(信号路径中的信号转换电路)

图6给出了在连接于图2～图5的输出焊盘20的信号路径途中增加的信号转换电路30。

该信号转换电路30是根据控制信号转换成第一状态及第二状态。第一状态是指使来自于上流侧，例如来自驱动信号生成电路40的信号以原状态通过的状态；第二状态是指使信号电平模式固定于检查用电平模式的状态。这里，所谓检查用电平模式是指使从在图1输出焊盘区域12邻接的两个输出焊盘20分别输出的信号的电平相异的电平模式，为图2～图5的各种模式所表示的“0”或“1”的固定模式。

设置图6所示的信号转换电路30的设置数量只与图1所示的输出焊盘区域12内的输出焊盘20相等。此时，作为控制信号，对多个信号转换电路30的各电路提供第一及第二逻辑信号A、B。

该多个信号转换电路30，根据第一逻辑信号A选择第一状态及第二状态的任一方。当根据第一逻辑信号A选择第二状态时，则根据第二逻辑信号选择固定模式(“0”或“1”)；当根据第一逻辑信号A选择第一状态时，则根据第二逻辑信号B使来自于上流侧驱动信号生成电路40的信号以原状态通过。

图6中的信号转换电路30包括输入第一逻辑信号A和来自于驱动信号生成电路40的信号的第一电路(第一“与非”门)32，及输入第二逻辑信号B和第一“与非”门电路32输出的第二电路(第二“与非”门)34。

图7给出了图6所示的信号转换电路30的真值表。如图7所示，当第一逻辑信号A为“1”时，通过将第二逻辑信号B设为“1”(不使用A＝1且B＝0)，所以来自于驱动信号生成电路40的信号通过第一及第二“与非”门32、34，选择其以原状态输出的第一状态。即，如果使用者使用该驱动IC 10，一般通过设定为上述第一状态，可以使信号转换电路30的上流侧信号以原状态向下流侧通过，且使通常使用成为可能。

另一方面，在进行邻接间泄漏检查等检查时，将第一逻辑信号设定为“0”。此时，如果将第二逻辑信号B设为“0”，如图7所示，信号转换电路30的输出被固定在“HIGH”，可以从输出焊盘20输出检查用信号电平“1”。如果将第二逻辑信号B设为“1”，则如图7所示，信号转换电路30的输出被固定在“LOW”，可以从输出焊盘20输出检查用信号电平“0”。

(输出焊盘配置和控制信号线的关系)

向设置在驱动IC 10内部的信号转换电路30提供第一及第二逻辑信号A、B的控制信号线，可以在M(M为自然数)的各段分别设置四条，共计设(4×M)条。

即，例如在图2的情况下，因为M＝1，所以设四条控制信号线；图3及图4，因为M＝2，所以设八条控制信号线；如图5时，因为M＝3，所以设定十二条控制信号线。

图8表示用于图2的一列直线排列的控制信号线50。如图8所示，在从一端开始与奇数序号对应的信号转换电路30上共同连接提供第一逻辑信号(A-1)的第一控制信号线51和提供第二逻辑信号(B-1)的第二控制信号线52，在从一端开始与偶数序号对应的信号转换电路上共同连接提供第一逻辑信号(A-2)的第三控制信号线53和提供第二逻辑信号(B-2)的第四控制信号线54。

通过这样的配线，可以使奇数序号的输出焊盘20的检查电平模式和偶数序号的输出焊盘20的检查电平模式不同，图2所示的模式1、2可以实施任何检查。即，如图9及图10所示，如果设定逻辑信号(A-1)～(B-2)，即使不从外部输入信号模式，也可以进行如图2所示的模式1及模式2的检查。而且，如果将逻辑信号(A-1)～(B-2)全部设定为“1”，在信号转换电路30上，可以使上流侧的信号流入下流侧，通常可以作为驱动IC 10使用。

图11是用于图3的并行两列直线排列的控制信号线50。如图11所示，将提供第一逻辑信号(A-1)的第一控制信号线51和提供第二逻辑信号(B-1)的第二控制信号线52共同连接于从第一段的输出焊盘20的一端开始与奇数序号对应的信号转换电路30。同样，将提供第一逻辑信号(A-2)的第三控制信号线53和提供第二逻辑信号(B-2)的第四控制信号线54共同连接于从第一段的输出焊盘20的一端开始与偶数序号对应的信号转换电路。

而且，在图11中，将提供第一逻辑信号(A-3)的第五控制信号线55和提供第二逻辑信号(B-3)的第六控制信号线56共同连接于从第二段的输出焊盘20的一端开始与奇数序号对应的信号转换电路30。同样，将提供第一逻辑信号(A-4)的第七控制信号线57和提供第二逻辑信号(B-4)的第八控制信号线58共同连接于从第二段的输出焊盘20的一端开始与偶数序号对应的信号转换电路。

通过这样的配线，可以使两行两列为一组的输出焊盘20的检查电平模式不同，也可以实施图3所示的模式1～4任一检查。例如，如图12及图13所示，如果设定逻辑信号(A-1)～(B-2)，即使不从外部输入信号模式，也可以进行如图3所示的模式1及模式3的检查。而且，如果将逻辑信号(A-1)～(B-4)全部设定为“1”，在信号转换电路30上，可以使上流侧的信号流入下流侧，通常可以作为驱动IC 10使用。

而且，可以做到图4所示的并行两列交错配置时的检查也使用图11的信号控制线。

图14表示在图5的并行三列直线排列中使用的控制信号线50。在图14中，包括图11所示的控制信号线51～58，将提供第一逻辑信号(A-5)的第九控制信号线59和提供第二逻辑信号(B-5)的第十控制信号线60共同连接在从第三段的输出焊盘20的一端开始与奇数序号对应的信号转换电路30上。同样，将提供第一逻辑信号(A-6)的第十一控制信号线61和提供第二逻辑信号(B-6)的第十二控制信号线62共同连接于从第三段的输出焊盘20的一端开始与偶数序号对应的信号转换电路。

而且，在图14中，将提供第一逻辑信号(A-3)的第五控制信号线55和提供第二逻辑信号(B-3)的第六控制信号线56共同连接于从第二段的输出焊盘20的一端开始与奇数序号对应的信号转换电路30。同样，将提供第一逻辑信号(A-4)的第七控制信号线57和提供第二逻辑信号(B-4)的第八控制信号线58共同连接于从第二段的输出焊盘20的一端开始与偶数序号对应的信号转换电路。

通过这样的配线，可以使三行三列为一组的输出焊盘20的检查电平模式不同，也可以实施图5所示的模式1～4任一个检查。例如，如图15及图16所示，如果设定逻辑信号(A-1)～(B-2)，即使不从外部输入信号模式，也可以进行如图5所示的模式1及模式3的检查。而且，如果将逻辑信号(A-1)～(B-4)全部设定为“1”，在信号转换电路30上，可以使上流侧的信号流入下流侧，通常可以作为驱动IC 10使用。

驱动IC

图17表示例如显示驱动IC 10的整体构成的一实施例的框图。该驱动IC包括在与设置输出焊盘区域12的长边相对的数据输入端子13。将门阵列14连接于数据输入端13。例如将两个RAM 15A、15B分别连接于门阵列14，将显示数据写入该RAM 15A、15B。将驱动单元16A、16B分别连接于RAM 15A、15B，该驱动单元16A、16B根据从RAM 15A、15B读出的显示数据生成显示信号，通过输出焊盘20输出显示信号。

图18表示驱动单元16A、16B的一个实施例。在RAM 15A的下位信号路径设置数据锁存器电路70、驱动信号生成电路40、信号转换电路30、驱动信号数据锁存器电路72、电平移相器74、输出驱动电路76及输出焊盘20。在本实施例中，检查时，从数据输入端输入13检查指令后，继续输入用于设定上述控制信号的数据。因此，不需要如同现有技术那样输入用于检查的信号模式。

在本实施例中，最好将信号转换电路30设置在电平移相器74的信号路径的上流侧。也可以将信号转换电路30设置在电平移相器74的下流，但是，此时，用于构成信号转换电路30的晶体管需要高压晶体管，这也是电路规模增大的原因。

信号转换电路30设置在信号路径的下流侧，靠近作为信号源的RAM 15A。在本实施例中，设置在输出与从输出焊盘20输出的模拟信号电平对应的2值数字数据的驱动信号生成电路40的下流。作为输出2值的数字数据的驱动信号生成电路40，可以列举出利用PWM(脉冲幅度调制)或者FLC(帧滞后控制)生成驱动信号的例子。此外，也可以将信号转换电路30设置在驱动信号数据锁存器电路72的下流侧。

多值输出驱动信号生成电路

在MLS(多线选择)方式等情况下，图19的驱动信号生成电路40的输出为多值，相对于一个输出焊盘20，存在K(K为大于等于2的整数)条信号线(分支信号线)。

图19表示信号转换电路90的一个实施例，该信号转换电路90从与一个输出焊盘20对应的驱动信号生成电路40，设置K＝5条分支信号线80，且由分别连接于该五条分支信号线80的五个电路块90A～90E组成。

该五个电路块90A～90E如上所述，在第一状态使来自于驱动信号生成电路40的信号以原状态通过，在第二状态，将五条分支信号线80的信号的电平模式设定为固定模式。

这里，即可以在检查状态时(第二状态)，将五条分支信号线中的特定的两条检查用电平模式变更为“0”或“1”，其他3条分支信号线80的检查用电平模式也可以是为“0”的恒定值。

因此，在图19中，其构成可以用电路块90A、90E选择检查用电平模式，这些电路块90A、90E都包括第一或“非门”100、第二“或非”门102及反相器104。其余电路块90B、90C、90D包括“与非”门110及反相器104。

作为控制信号，向图19所示的信号转换电路90提供第一逻辑信号A、第二逻辑信号B及第三逻辑信号C。在电路块90A上，通过反相器120向第一“或非”门100输入第一逻辑信号A、向第二“或非”门102输入第二逻辑信号B。在电路块90E上，通过反相器120向第一“或非”门100输入第一逻辑信号A、向第二“或非”门102输入第三逻辑信号C。在电路块90B、90C、90D上，向“与非”门110输入第一逻辑信号A。

图20表示图19所示的信号转换电路90的动作状态。五个电路块90A～90E在第一逻辑信号A为“1”时选择第一状态(通过状态)，此时，第二及第三逻辑信号B、C同时为“0”，使上流侧信号向下流侧通过。

五个电路块90A～90E在第一逻辑信号A为“0”时选择第二状态(检查状态)，此时，电路块90B、90C、90D的输出固定为“0”。另一方面，电路块90A、90E根据第二或第三逻辑信号B、C的逻辑固定为“0”或“1”。

如果使用图19的信号转换电路40，信号控制线的数量为M段的各段六条、共计为(6×M)条。即，为图2的“一列直线排列”时(A-1)～(C-2)共计六条，为图3的“并行两列直线排列”及图4“的并行两列交错排列”时，(A-1)～(C-4)共计十二条、图5的“并行三列直线排列”时，(A-1)～(C-6)共计十八条。

输出装置检查方法

通过根据驱动IC 10的输出焊盘20提供信号，可以检查连接于上述驱动IC的输出装置，例如液晶面板、有机EL面板、LCD等显示装置，以及打印机。此时，检查用电平模式也可以用信号转换电路40生成。而不需要用于形成检查用电平模式的复杂的编程。此时，输出装置如果是显示装置，可以使其显示规定的模式，如果是打印机，通过进行规定的打字动作，可以分别实施输出装置的功能检查。

而且，本发明并不限定于上述实施例，在本发明的要旨范围内可以进行各种变形。例如，驱动IC 10并不一定内置RAM，信号源也可以是用于传输来自于外部的数据的移位寄存器等。而且，适用本发明的驱动IC并不一定是输出显示数据和打印数据的信号用驱动IC，例如，也可以是与信号用驱动IC成对使用的扫描驱动IC等。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。

附图标记

10驱动IC、12输出焊盘区域、20输出焊盘、30信号转换电路、32第一电路(第一“与非”门)、34第二电路(第二“与非”门)、40驱动信号生成电路、51～62控制信号线、70数据锁存器电路、72驱动信号数据锁存器电路、74电平移相器、76输出驱动电路、80分支信号线、90信号转换电路、90A～90E电路块

Claims (10)

1.一种驱动IC，其特征在于包括：

多个输出焊盘；

多个信号转换电路，在分别与所述多个输出焊盘连接的各个信号路径的途中设置，根据控制信号进行第一状态和第二状态的切换，所述第一状态是使来自于上流侧的信号以原状态通过的状态；所述第二状态是使由所述输出焊盘输出的信号的电平模式固定为检查用电平模式的状态；

所述检查用电平模式包括使从邻接的两个输出焊盘分别输出的信号电平各异的电平模式；

在设置于形成为矩形的所述驱动IC短边方向的M段的各段，沿所述驱动IC长边排列所述多个输出焊盘，其中段数M为大于等于2的自然数；

所述检查用电平模式包括使从所述驱动IC长边方向邻接的两个输出焊盘分别输出的信号的电平不同的固定模式；以及所述检查用电平模式包括使从所述驱动IC短边方向邻接的两个输出焊盘分别输出的信号的电平各异的固定模式。

2.根据权利要求1所述的驱动IC，其特征在于，

只设置与所述输出焊盘数相等的所述信号转换电路；

将第一及第二逻辑信号作为所述控制信号提供给所述信号转换电路的各电路；

所述信号转换电路的各电路根据第一逻辑信号选择第一及第二状态的任意一方；

所述信号转换电路的各电路，在根据第一逻辑信号选中所述第二状态时，基于第二逻辑信号选择所述固定模式，当根据第一逻辑信号选中所述第一状态时，根据所述第二逻辑信号使来自于上流侧的信号以原状态通过。

3.根据权利要求2所述的驱动IC，其特征在于，所述信号转换电路的各电路分别包括输入第一逻辑信号和来自于上流侧的信号的所述第一电路、及输入所述第二逻辑信号和所述第一电路的输出的第二电路。

4.根据权利要求2所述的驱动IC，其特征在于，

在所述M段的每一段的所述信号转换电路上设置用于提供所述第一及第二逻辑信号的第一～第四控制信号线；

关于所述M段的各段上排列的所述输出焊盘，在从一端开始为奇数序号的所述信号转换电路上同时连接提供所述第一逻辑信号的第一控制信号线和提供所述第二逻辑信号的第二控制信号线；

在从一端开始为偶数序号的所述信号转换电路上同时连接提供所述第一逻辑信号的第三控制信号线和提供所述第二逻辑信号的第四控制信号线。

5.根据权利要求1所述的驱动IC，其特征在于：

所述信号路径的一部分对于所述多个输出焊盘的每一个焊盘包括K条分支信号线，其中K为大于等于2的整数；

所述信号转换电路包括在所述K条分支信号线途中分别设置的K个电路块；

所述K个电路块，在所述第一状态使所述K条分支信号线的上流侧的信号以原状态通过；在所述第二状态将所述K条分支信号线的信号的电平模式设定为所述固定模式。

6.根据权利要求5所述的驱动IC，其特征在于，

将第一、第二及第三逻辑信号作为所述控制信号提供给所述信号转换电路的各电路；

根据所述第一及第二逻辑信号控制在两条分支信号线上连接的两个电路块的一方，根据所述第一及第三逻辑信号控制所述两个电路块的另一方，根据所述控制信号控制其余的K-2个电路块，其中K为大于等于3的整数；

所述K个电路块根据所述第一逻辑信号选择第一及第二状态的任意一方；

当所述第二状态被选中时，所述两个电路块根据所述第二或第三逻辑信号选择所述固定信号电平，且将来自于所述K-2个电路块的输出电位固定为恒定值；

当所述第一状态被选中时，所述两个电路块根据所述第二或第三逻辑信号、所述K-2个电路块根据所述第一逻辑信号分别使来自于所述分支信号线的上流侧的信号以原状态通过。

7.根据权利要求6所述的驱动IC，其特征在于，

在所述M段的每一段的所述信号转换电路上设置提供所述第一、第二及第三逻辑信号的第一～第六控制信号线；

与在所述M段中的各段上配置的所述输出焊盘相关联，从一端开始为奇数序号的所述信号转换电路上同时连接：提供所述第一逻辑信号的第一控制信号线、提供所述第二逻辑信号的第二控制信号线、以及提供所述第三逻辑信号的第三控制信号线；

在从一端开始为偶数序号的所述信号转换电路上同时连接：提供所述第一逻辑信号的第四控制信号线、提供所述第二逻辑信号的第五控制信号线、以及提供所述第三逻辑信号的第六控制信号线。

8.一种驱动IC检查方法，其特征在于，通过将权利要求1所述的驱动IC设定为所述第二状态，从所述信号路径途中提供具有所述检查用电平模式的信号，然后使其由所述多个输出焊盘输出的方法，检查所述驱动IC。

9.一种驱动IC检查方法，其特征在于，通过将权利要求1至7的任一所述的驱动IC设定为所述第二状态，从所述信号路径途中提供具有所述检查用电平模式的信号，然后使其由所述多个输出焊盘输出的方法，进行在所述驱动IC上的邻接间泄漏检查。

10.一种输出装置的检查方法，其特征在于，通过将权利要求1至7的任一所述驱动IC设定为所述第二状态，且将由所述驱动IC驱动的输出装置连接于所述驱动IC，从所述驱动IC的所述信号路径途中提供具有所述检查用电平模式的信号，然后使其由所述多个输出焊盘输出的方法，检查所述输出装置。

Images