[go: up one dir, main page]

CN100511606C - 多晶硅薄膜晶体管的制作方法 - Google Patents

多晶硅薄膜晶体管的制作方法 Download PDF

Info

Publication number
CN100511606C
CN100511606C CN200510051939.1A CN200510051939A CN100511606C CN 100511606 C CN100511606 C CN 100511606C CN 200510051939 A CN200510051939 A CN 200510051939A CN 100511606 C CN100511606 C CN 100511606C
Authority
CN
China
Prior art keywords
silicon island
island
amorphous silicon
silicon
gate metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200510051939.1A
Other languages
English (en)
Other versions
CN1822334A (zh
Inventor
林家兴
陈昱丞
陈麒麟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Priority to CN200510051939.1A priority Critical patent/CN100511606C/zh
Publication of CN1822334A publication Critical patent/CN1822334A/zh
Application granted granted Critical
Publication of CN100511606C publication Critical patent/CN100511606C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种多晶硅薄膜晶体管的制作方法，是在基板上形成非晶硅层之后，即对非晶硅层进行图案化，以形成硅岛图形，使提前定义出组件主动区域。接着，利用单发长脉冲激光束，照射硅岛图形，以诱发硅岛图形内产生超级横向长晶行为，而由非晶硅转变为多晶硅。最后，再依序进行后续薄膜晶体管制作流程，即完成多晶硅薄膜晶体管的制作。

Description

多晶硅薄膜晶体管的制作方法
技术领域
本发明是有关于一种多晶硅薄膜晶体管的制作方法，且特别是一种具有规则分布的超级横向长晶晶粒的多晶硅薄膜制作方法，以应用于大面积化薄膜晶体管显示器的制造上。
背景技术
多晶硅(poly-silicon)因具有优于非晶硅的电气特性，以及低于单晶硅的成本优势，因而近几年在薄膜晶体管制造上广受重视，尤其是在薄膜晶体管驱动液晶显示器(TFT-LCD)的应用上。
然而，多晶硅结晶的粒径(grain size)大小直接对于电子迁移率(mobility)和组件特性有着很大的影响，因此，如何增大多晶硅的结晶晶粒粒径，以促进薄膜晶体管组件特性的提升，就是现今多晶硅薄膜制造技术中相当重要的发展趋势。以显示器技术为例，制作高效能的薄膜晶体管，以开发出更高性能的平面显示器，就是目前显示器技术发展的指针。
以往传统制造多晶硅薄膜的方法为固相结晶化法(Solid PhaseCrystallization)，然而因为玻璃基板的最高承受温度约只有650℃，故此种方法并不适用于平面显示器制造上。另外，还有直接气相沉积多晶硅薄膜的方法。但不论是上述的固相结晶化法或是直接气相沉积法所形成的多晶硅的晶粒都相当小，粒径约只有100nm，因此以这些方法所形成的多晶硅薄膜特性并不佳。
目前在多晶硅薄膜的制作上，最为普遍使用的是准分子激光回火(Excimer Laser Anneal；ELA)技术，虽然所能得到的多晶硅晶粒粒径约可达600nm，但对于要开发更高性能的平面显示器仍显不足。同时，一般现有的准分子激光回火技术，都必须通过高重复率的照射方式，来改善激光能量分布不均以及能量输出不稳的缺点，以降低晶粒粒径分布不均的现象产生。
其中，晶粒粒径分布不均的问题，会直接损害组件电性的均匀性以及组件间的临界电压或次临界摆荡值的一致性，而影响显示器朝大面积化发展时的制作品质。另外，高重复率照射的准分子激光回火制程，也会导致制作成本的提高以及生产率降低，因而更加不利于大面积化显示器的批量生产。
发明内容
本发明的目的之一是在提供一种多晶硅薄膜晶体管的制作方法，以形成具有超级横向长晶晶粒的多晶硅薄膜，且形成的多晶硅晶粒也同时具有排列规则以及粒径分布均匀的特性，因而使制作出的薄膜晶体管电性品质大幅提高。本发明利用非晶硅硅岛图形的形成，并配合单发长脉冲激光束的选用，以诱发非晶硅硅岛内发生超级横向长晶行为，而制作出多晶硅薄膜。
根据上述的目的，本发明提出一种多晶硅薄膜晶体管的制作方法。依照本发明的较佳实施例是先在基板上形成一非晶硅层，然后，对非晶硅层进行图案化，使形成非晶硅硅岛图形于基板上，以定义出组件主动区域。其中，基板的材质是例如为玻璃。接着，利用单发长脉冲激光束，照射非晶硅硅岛图形，使诱发非晶硅硅岛图形中产生超级横向长晶行为，于是，非晶硅即转变为多晶硅。
上述的非晶硅硅岛图形是例如为一长条型结构，当非晶硅硅岛图形通过激光加热而形成熔融态之后，将会接着由硅岛图形的长侧边位置处，逐渐往硅岛中央内部发生冷却，于是，非晶硅硅岛图形中的结晶行为，便为由非晶硅硅岛图形的长侧边上先产生结晶成核点，然后逐渐往该硅岛图形的内部进行横向长晶。如此，即形成具有超级横向长晶晶粒的多晶硅薄膜，并且，多晶硅晶粒也呈现规则的排列。
至于单发长脉冲激光束的光源是例如使用氯化氙(XeCl)紫外光源的准分子激光，同时，也选用脉冲时间约100～200ns的激光束作为长脉冲激光束，以使非晶硅的加热时间大幅增加，而延长非晶硅熔融结晶的时间，进而促使晶粒成长。
另外，在上述的非晶硅层形成之前，也可先形成一缓冲层于基板上，以隔离基板本身对组件制作所可能造成的污染，并且，在激光加热使非晶硅硅岛转变为多晶硅之后，即可接着进行一般的薄膜晶体管制作流程，以完成完整的薄膜晶体管组件制造；例如，栅极氧化层的形成、栅极金属制作、离子植入步骤、介电层形成、接触窗口定义以及源/漏极金属制作等步骤。
除此之外，用以定义组件主动区域的硅岛图形中具有信道区、源极区以及漏极区，而属于信道区的硅岛图形则例如可为单一长条型结构或者是多个长条形结构。其中，若是具有多个长条形结构的信道区，即代表为多重信道型态的设计，并且，与源极区或是漏极区相连接的每一个长条型结构的短边，皆必须小于多晶硅超级横向长晶行为的横向长晶长度的两倍，如此，将可规则控制信道区内的多晶硅的横向长晶行为，而获得粒径分布极为均匀且晶粒排列相当规则的多晶硅。
依照上述本发明的多晶硅薄膜晶体管的制作方式，是将一般的组件主动区定义步骤，提前在激光加热制程进行之前完成，因此，当进行激光照射时，自然在硅岛结构中产生散热情形不同的温度区域分布，而得以控制晶粒成核位置以及晶粒成长方向，并促使横向长晶行为发生。同时，由于长脉冲激光束的使用，可促使更多的热能传递至非晶硅下方的材质上，因而不仅可延长晶粒成长时间，并且，还得以进而提高激光能量分布于晶硅层中的均匀性。如此，将更有助于提升晶硅层结晶行为的粒径大幅成长，另外，还可降低激光能量传递与分布不均的现象，而提升晶硅层结晶行为的均一性，以形成晶粒分布均匀的多晶硅薄膜。故本发明仅需使用单发激光束，即可达到良好的激光结晶效果，如此，将免除激光束须重复照射的需求，而有效降低制作成本，进而有利于大面积化显示器的批量生产发展。
除此之外，若在激光结晶制程中，采用一般的短脉冲激光束，不仅无法诱发晶硅层产生良好的横向长晶行为，甚至会造成硅岛图形内发生急速的温度变化，而出现收缩变形的现象，以致影响组件主动区域的尺寸定义，进而破坏后续薄膜晶体管组件制作的品质以及产品的电性表现。因此，本发明特别提出长脉冲激光束的采用，也具有可使激光结晶制程后，硅岛图形仍维持良好的目的。
于是，采用本发明的方法，无须更改或影响一般多晶硅薄膜晶体管制作流程的条件或数目，即可制得电性品质良好的多晶硅薄膜晶体管组件。甚至，可将信道结构设计为多重信道的型态，通过每一信道宽度的控制，使更加提升多晶硅晶粒粒径与晶粒排列的均一度。因此，若将本发明的多晶硅薄膜晶体管的制作方法应用于显示器产品的制造上，必能有助于制作出高性能、高附加价值的组件产品，同时，也极为有利于显示器大面积化的发展与批量生产。
附图说明
为让本发明的上述特征、方法、目的及优点能更明显易懂，配合附图，加以说明如下：
图1是依照本发明第一较佳实施例的一种多晶硅薄膜晶体管制作方法的步骤流程图；
图2A是依照本发明第一较佳实施例的一种多晶硅薄膜晶体管制作的部分流程剖面示意图；
图2B是依照本发明第一较佳实施例的一种多晶硅薄膜晶体管中的结晶结构放大俯视示意图；
图3是依照本发明第二较佳实施例的一种多晶硅薄膜晶体管制作方法的步骤流程图；
图4A～4B是依照本发明第二较佳实施例的一种多晶硅薄膜晶体管的制作流程剖面示意图；
图5A是依照本发明第二较佳实施例的一种多晶硅薄膜晶体管的组件主动区域放大俯视示意图；
图5B是一种结晶控制不佳的多晶硅薄膜晶体管的组件主动区域放大俯视示意图；以及
图5C是依照本发明第二较佳实施例的一种具有双信道结构设计的组件主动区域放大俯视示意图。
附图标记说明：
111～114、311～319：步骤
200、400：基板            202、503：硅岛
202a：长边边缘            210、410：激光束
401：缓冲层                          402：非晶硅层
403：多晶硅硅岛                      403s、503s：源极区
403d、503d：漏极区                   404：栅极氧化层
405：栅极金属                        406：介电层
407：接触窗口                        409：源/漏极金属
503a：细小晶粒区                     503b：晶界
503c、503c’：信道区
具体实施方式
本发明是提出一种可同时增大多晶硅结晶粒径，以及提高结晶粒径分布均匀度的多晶硅薄膜晶体管的制作方法。在激光结晶制程进行前，先完成组件主动区域的图形定义步骤，以形成非晶硅硅岛结构，然后再利用长脉冲(long pulse)的激光束，对非晶硅硅岛进行激光加热，促使非晶硅硅岛中发生超级横向长晶行为，而转变为多晶硅结构，最后直接配合上一般的薄膜晶体管制造流程，即可制作出一多晶硅薄膜晶体管。以下将以实施例对本发明的方法加以详细说明。
实施例1：
本发明公开了一种多晶硅薄膜晶体管的制作方法，配合参照图1、图2A以及图2B所示，其中，图1为依照本发明第一较佳实施例的一种多晶硅薄膜晶体管制作方法的步骤流程图，而图2A则为依照本发明第一较佳实施例的一种多晶硅薄膜晶体管制作的部分流程剖面示意图，至于图2B则为依照本发明第一较佳实施例的一种多晶硅薄膜晶体管中的结晶结构放大俯视示意图。
首先，进行图1中的非晶硅层形成步骤111，接着，对非晶硅层进行定义组件主动区域的图案化步骤112，以形成非晶硅硅岛图形；配合参照图2A，即为形成非晶硅硅岛202于基板200之上。其中，基板200例如是玻璃材质，而非晶硅硅岛202的制作方法，是例如先采用电浆辅助化学气相沉积(Plasma Enhanced Chemical Vapor Phase Deposition；PECVD)或是物理气相沉积(Physical Vapor Deposition；PVD)技术形成非晶硅层，然后再以传统的黄光蚀刻制程，对非晶硅层进行定义组件主动区域的图案化步骤，以完成非晶硅硅岛202的制作。另外，可在非晶硅层形成后，进行一去氢步骤，以利后续的激光制程不会出现氢爆的现象。
接着，进行图1中的激光加热步骤113，并配合图2A所示，特别利用单发长脉冲的激光束210，对非晶硅硅岛202进行照射，使诱发非晶硅硅岛202中产生超级横向长晶行为，其中，激光束210的光源则是例如使用氯化氙(XeCl)紫外光源的准分子激光。
因为非晶硅硅岛202所具有的硅岛结构，会使非晶硅在接收激光能量，而形成熔融态之后，先由非晶硅硅岛202的边缘开始，逐渐朝向中央冷却，于是，当激光加热进行后，结晶成核点将被控制于非晶硅硅岛202的边缘产生，然后，开始由非晶硅硅岛202的边缘往中央方向，发生横向长晶行为。
同时，由于本发明发现选用长脉冲的激光束210进行激光加热制程，将因激光脉冲持续时间(pulse duration)的延长，而使非晶硅的加热时间大幅增加，以增加非晶硅熔融结晶的时间，并且，也足以使晶硅层所能获得的激光能量增加；另外，还可促使更多的热能传递至非晶硅下方的材质上，以及进而提高激光能量分布于晶硅层中的均匀性。如此，不仅能有助于提升晶硅层结晶行为的粒径成长，而有效增大非晶硅硅岛202中的横向长晶范围，以获得具有超级横向长晶晶粒的多晶硅薄膜，另外，还可降低激光能量传递与分布不均的现象，而提升晶硅层结晶行为的均一性，以形成晶粒分布较为均匀的多晶硅薄膜。所以在本发明的激光结晶过程中，只需使用单发激光束，即可达到良好的激光结晶效果。
除此之外，若在激光结晶制程中，直接采用一般的短脉冲激光束，例如脉冲时间小于50ns的激光束，将无法诱发晶硅层产生良好的横向长晶行为，而极容易在非晶硅硅岛202的边缘出现多数细小的晶粒，导致形成具有不规则成核密度的多晶硅薄膜，降低结晶品质，甚至影响晶粒粒径分布的均匀性。更为严重的是，一旦采用短脉冲激光束进行激光加热后，硅岛图形将因急速的温度变化，产生收缩变形的现象，以致造成硅岛图形的形状与尺寸改变，而影响组件主动区域的尺寸定义，进而破坏后续薄膜晶体管组件制作的品质以及产品的电性表现。
因此，本发明特别提出采用长脉冲的激光束，较佳是例如选用脉冲时间为100～200ns的激光束，以进行非晶硅硅岛202的激光结晶制程，使非晶硅硅岛202在发生良好的横向长晶行为的同时，仍维持固定的硅岛图形与尺寸。
通常定义组件主动区域的硅岛结构为一长条型结构，如图2A中所示，即为由硅岛202的短边(宽度)W侧来呈现立体剖面结构。其中，由于硅岛202的长边(图中未显示)长度远大于短边W的长度，因此，发生于硅岛202中的激光结晶行为，将主要由出现于硅岛202的长边侧的成核点主控，而产生由硅岛202两侧长边往中央内部横向成长的长晶行为，例如图2A中的箭头指向所示。
若再配合参照图2B，即可明显看出硅岛202中的多晶硅结晶状态，图2B所示的即为图2A的俯视结构，其中，硅岛202的长边L大于宽边W，因此，呈现于硅岛202内的晶粒结晶方向，一致地为由硅岛长边边缘202a朝向内部成长，而使硅岛202中的晶粒规则排列。
最后，回溯图1，当进行完激光加热步骤113，而使非晶硅硅岛202转变成为多晶硅型态之后，就可接着进行步骤114，亦即继续进行一般的薄膜晶体管的制造流程，以完成多晶硅薄膜晶体管的制作。
根据上述本实施例的方法，由于在激光加热制程前，就先行定义出硅岛图形的组件主动区域，因此，可使激光照射后的硅岛中产生散热速率不同的温度区域分布，而良好控制硅岛中的晶粒成核位置，以及晶粒的横向成长方向，同时，结合长脉冲激光束的选用，故可制作出具有超级横向长晶晶粒的多晶硅薄膜，例如可获得粒径达数微米等级的多晶硅薄膜，并且制作出的多晶硅薄膜也拥有晶粒排列规则以及晶粒尺寸分布均匀的特性。
于是，通过本发明的方法，无须更改或影响一般多晶硅薄膜晶体管制作流程的条件或数目，即可制得电性品质良好的多晶硅薄膜晶体管组件。
实施例2：
本发明又公开另一种多晶硅薄膜晶体管的制作方法，以上层栅极(topgate)结构的晶体管为较佳实施例，配合参照图3以及图4A～4B所示。其中，图3为依照本发明第二较佳实施例的一种多晶硅薄膜晶体管制作方法的步骤流程图，而图4A～4B则为依照本发明第二较佳实施例的一种多晶硅薄膜晶体管的制作流程剖面示意图。
首先，进行图3中的缓冲层以及非晶硅层的形成步骤311，配合图4A所示，即为分别依序形成缓冲层401以及非晶硅层402于基板400之上；其中，基板400同样例如是玻璃材质，而缓冲层401则例如可为氧化硅薄膜。接着，进行定义组件主动区域的图案化步骤312，亦即对非晶硅层402图案化以形成非晶硅硅岛图形于缓冲层401之上。另外，还可在非晶硅层402形成之后，随即进行一去氢步骤，以利后续的激光制程不会出现氢爆的现象。
然后，进行图3中的激光加热步骤313，利用单发长脉冲的激光束410，对非晶硅硅岛进行照射，如同第一实施例中所描述的，以诱发非晶硅硅岛中产生超级横向长晶行为，于是，非晶硅硅岛即转变为多晶硅态，而成为图4B中的多晶硅硅岛403。其中，非晶硅硅岛图形为一长条型结构，且硅岛图形的长边L的长度须明显大于硅岛图形的短边的长度，因此，由非晶硅硅岛转变成的多晶硅硅岛403内部，将拥有规则排列的超级横向长晶晶粒(如同图2B中所示的晶粒结构)。图4A以及图4B所绘示的结构，即为由硅岛的长边L侧截断的剖面结构图。
当进行完激光加热步骤313，而使非晶硅转变成为多晶硅之后，即可接着再进行薄膜晶体管的后续制作流程，并配合参照图4B所示的结构。继续在步骤313之后的制程，为栅极氧化层(gate oxide)的形成步骤314，例如利用化学气相沉积的方式形成一栅极氧化层404，使覆盖于多晶硅硅岛403图形以及缓冲层401之上，栅极氧化层404的材质一般是例如为氧化硅薄膜。
然后，进行步骤315，在栅极氧化层404上形成栅极金属(gate metal)405，其中，栅极金属405是利用物理气相沉积技术以及图形定义的方式予以制作出，而栅极金属405的材质则为导电性佳的金属，例如铝(Al)、钼(Mo)或钼钨化合物(MoW)。接着，再进行离子植入的步骤316，使用离子布植的方法，以栅极金属405为罩幕，分别对栅极金属405两侧的多晶硅硅岛403进行离子布值，以定义出源极区域(source region)403s与漏极区域(drain region)403d。
当源/漏极区域定义完成之后，即进行介电层的形成步骤317，例如利用电浆辅助化学气相沉积法在栅极金属405与栅极氧化层404之上沉积介电层406；然后，进行步骤318，同时将介电层406以与门极氧化层404予以图形化，以形成可暴露出源极区403s与漏极区403d的接触窗口(contact hole)407，其中，介电层406的材质是较佳例如可为氧化硅薄膜。
最后，再进行源/漏极金属的制作步骤319，将源/漏极金属409形成于介电层406之上，以及接触窗口407之中，以能与源极区403s以及漏极区403d相接触。这里所指的源/漏极金属409的材质也同样为导电性佳的金属，例如可为铝、钼或钼钨化合物。通过上述的制作流程，便可完成一多晶硅薄膜晶体管的制作。
其中在上述的激光加热步骤313中所使用的长脉冲激光束，即如同第一实施例一般，是较佳选用脉冲时间为100～200ns的激光束，以对非晶硅硅岛进行激光结晶制程，如此，不仅能促使非晶硅硅岛发生良好的横向长晶行为，而获得具有超级横向长晶的晶粒粒径的多晶硅薄膜，同时，也能在激光加热之后，仍维持固定的硅岛图形与尺寸，以有利于提升薄膜晶体管组件制作的品质与产品良率。
另外参照图5A，图5A为依照本发明第二较佳实施例的一种多晶硅薄膜晶体管的组件主动区域放大俯视示意图。在图5A中所示，多晶硅结晶的方向，是呈现由硅岛503的长边侧往中央内部进行侧向成长，因而，在组件信道区(channel region)503c中的晶粒排列相当规则，并且，加上本实施例配合使用长脉冲的激光束，所以粒径分布也极为均匀。如此，便可均一控制载子(carrier)流经信道区503c，而往来于源极区503s与漏极区503d之间时，所需通过的晶界503b数目，进而有效提高组件的电性表现。
除此之外，若当出现信道宽度W(硅岛短边)，明显大于多晶硅晶粒横向成长长度g的情形时，将会影响上述的晶粒超级横向成长的成效，如图5B所示。在图5B中，由于信道宽度W是明显大于晶粒横向成长长度g，因此，信道区503c内产生的多晶硅晶粒只有在硅岛的长边侧上，出现单一次的超级横向成长行为，而后即逐渐朝向信道内部，形成致密排列的细小晶粒(fine grains)区503a，导致无法在硅岛503内形成良好的多晶硅超级横向成长结构，甚至同时降低晶粒排列的规则性与粒径分布的均匀性。
为了防止如上述图5B中所出现的不良结晶现象，本发明甚至还提出可将信道区503c的几何结构设计为多重信道(multi-channel)的型态，以取代原有的单一信道结构，如图5C所示。
在图5C中，所示为一双信道结构设计的组件主动区域俯视示意图，其中，第一信道区503c与第二信道区503c’各自具有独立的信道宽度W1以及信道宽度W2，若将信道宽度W1加上信道宽度W2即为实际组件的整体信道宽度W。另外，不论是信道宽度W1或是信道宽度W2皆设计为小于两倍的晶粒横向成长长度g(亦即W1，W2<2g)。
由于每一信道的信道宽度设计成小于两倍的晶粒横向成长长度g，于是，每一信道的内部，将被良好控制成仅由排列规则的两列超级横向长晶晶粒所完整布满，如此，便可拥有粒径分布均匀以及晶粒排列规则的多晶硅薄膜信道，进而促使载子在信道内通过数量均一的晶界503b数目，以有效提升组件电性表现的均匀性，使有利于大面积化的显示器的批量生产发展。
当然，图5C只是一举例示范，多重信道型态的结构设计，并不局限信道数目的设置，重点是通过信道宽度划分的概念，使控制每一信道内的晶粒横向成长行为。
由上述本发明的实施例可知，应用本发明的方法，是将一般的组件主动区定义步骤，提前在激光加热制程进行之前即予以完成，因此，可利用主动区域定义的硅岛图形，使于激光照射时，自然在硅岛结构中产生散热情形不同的温度区域分布，而得以良好控制晶粒成核位置，以及晶粒的横向成长方向。同时，还结合长脉冲激光束的选用，所以可制作出具有超级横向长晶晶粒的多晶硅薄膜，并且通过本发明所制得的多晶硅薄膜也拥有晶粒排列规则，以及晶粒尺寸分布均匀的特性。
于是，采用本发明的方法，无须更改或影响一般多晶硅薄膜晶体管制作流程的条件或数目，即可制得电性品质良好的多晶硅薄膜晶体管组件。另外，也由于长脉冲激光束的使用，是具有可延长晶硅层熔融结晶时间的效果，故可降低激光能量在晶硅层中传递与分布不均的现象，以进而形成晶粒分布较为均匀的多晶硅薄膜；因此，在本发明的激光结晶过程中，只需使用单发激光束就可以达到良好的激光结晶效果。
除此之外，甚至可将信道结构设计为多重信道的型态，利用每一信道宽度的控制，使更加提升晶粒粒径与排列的均一度。因此，若将本发明的多晶硅薄膜晶体管的制作方法应用于显示器产品的制造上，必能有助于制作出高性能、高附加价值的组件产品，同时，也更加有利于显示器大面积化的发展与批量生产。
本发明的方法不仅局限使用于平面显示器的薄膜晶体管制造上，任何多晶硅薄膜晶体管驱动组件的制造都可利用本发明的方法而大幅提升产品效能。虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何熟悉此项技术的人，在不脱离本发明的创作思路和范围内，当可作各种变动与修饰，因此本发明的保护范围应当以权利要求书所界定的为准。

Claims (14)

1.一种多晶硅薄膜晶体管的制作方法，至少包含：
形成一非晶硅层于一基板上；
图案化该非晶硅层，以形成至少一硅岛图形于该基板上，而定义出至少一组件主动区域，其中该硅岛图形包括连接一个源极区以及一个漏极区的一个长条型结构；以及
利用一脉冲时间为100～200ns的单发长脉冲激光束，照射该硅岛图形，使诱发该硅岛图形中产生一超级横向长晶行为，于是，该硅岛图形转变成为一多晶硅，且该长条型结构的短边，小于该超级横向长晶行为的一横向长晶长度的两倍。
2.如权利要求1所述的方法，其特征在于，所述的非晶硅层的形成步骤之前，还包含形成一缓冲层于该基板上。
3.如权利要求1所述的方法，其特征在于，所述的基板的材质为玻璃。
4.如权利要求1所述的方法，其特征在于，所述的硅岛图形为一长条型结构。
5.如权利要求4所述的方法，其特征在于，所述的硅岛图形中产生的该超级横向长晶行为，是由该硅岛图形的一长侧边上形成多个结晶成核点，然后逐渐往该硅岛图形的内部进行横向长晶。
6.如权利要求1所述的方法，其特征在于，所述的硅岛图形所定义的该组件主动区域包含一信道区、一源极区以及一漏极区。
7.如权利要求1所述的方法，其特征在于，所述的激光束的光源为使用氯化氙紫外光源的准分子激光。
8.如权利要求1所述的方法，其特征在于，还至少包含：
形成一栅极氧化层，覆盖于该硅岛图形以及该基板之上；
形成一栅极金属于该栅极氧化层之上，使位于该硅岛图形的正上方；
离子植入该栅极金属两侧的硅岛图形中；
形成一介电层于该栅极金属以及该栅极氧化层之上；
图案化该介电层以及该栅极氧化层，以于该栅极金属的两侧各形成一接触窗口，而于该接触窗口中暴露出该硅岛图形；以及
制作二源/漏极金属于该介电层之上，同时，每一该源/漏极金属是位于每一该接触窗口中，而与该硅岛图形相连接。
9.一种多晶硅薄膜晶体管的制作方法，至少包含：
形成一缓冲层于一基板上；
形成一非晶硅层于该缓冲层上；
图案化该非晶硅层，以形成至少一长条硅岛图形于该缓冲层之上，从而定义出至少一组件主动区域，其中该长条硅岛图形中包含一信道区、一源极区以及一漏极区；以及
利用一脉冲时间为100～200ns的单发长脉冲激光束，照射该长条硅岛图形，使诱发该长条硅岛图形中产生一超级横向长晶行为，其中，该长条硅岛图形中所产生的该超级横向长晶行为，是由该长条硅岛图形的一长侧边上形成多个结晶成核点，然后逐渐往该长条硅岛图形的内部进行横向长晶，且该信道区的短边，小于该超级横向长晶行为的一横向长晶长度的两倍。
10.如权利要求9所述的方法，其特征在于，所述的基板的材质为玻璃。
11.如权利要求9所述的方法，其特征在于，所述的长条硅岛图形中的该信道区，是具有单一长条型结构或多个长条形结构。
12.如权利要求9所述的方法，其特征在于，所述的激光束的光源为使用氯化氙紫外光源的准分子激光。
13.如权利要求9所述的方法，其特征在于，还至少包含：
形成一栅极氧化层，覆盖于该长条硅岛图形以及该缓冲层之上；
形成一栅极金属于该栅极氧化层之上，使位于该长条硅岛图形的信道区的正上方；
离子植入该栅极金属两侧的长条硅岛图形中；
形成一介电层于该栅极金属以及该栅极氧化层之上；
图案化该介电层以及该栅极氧化层，以于该栅极金属的两侧各形成一接触窗口，而于该接触窗口中暴露出该长条硅岛图形；以及
制作二源/漏极金属于该介电层之上，同时，每一该源/漏极金属是位于每一该接触窗口中，从而与该长条硅岛图形相连接。
14.一种上层栅极结构的多晶硅薄膜晶体管组件的制作方法，至少包含：
形成一缓冲层于一基板上；
形成一非晶硅层于该缓冲层上；
图案化该非晶硅层，以形成至少一硅岛图形于该缓冲层之上，从而定义出至少一组件主动区域，其中该硅岛图形中包含一信道区、一源极区以及一漏极区；
利用一脉冲时间为100～200ns的单发长脉冲激光束，照射该硅岛图形，使诱发该硅岛图形中产生一超级横向长晶行为，于是，该硅岛图形转变成为一多晶硅，且该信道区的短边，小于该超级横向长晶行为的一横向长晶长度的两倍；
形成一栅极氧化层，覆盖于该硅岛图形以及该缓冲层之上；
形成一栅极金属于该栅极氧化层之上，使位于该硅岛图形的该信道区的正上方；
离子植入该栅极金属两侧的该硅岛图形中；
形成一介电层于该栅极金属以及该栅极氧化层之上；
图案化该介电层以及该栅极氧化层，以于该栅极金属的两侧各形成一接触窗口，而在该接触窗口中暴露出该硅岛图形；以及
制作二源/漏极金属于该介电层之上，同时，每一该源/漏极金属是位于每一该接触窗口中，从而与该硅岛图形相连接。
CN200510051939.1A 2005-02-17 2005-02-17 多晶硅薄膜晶体管的制作方法 Expired - Fee Related CN100511606C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200510051939.1A CN100511606C (zh) 2005-02-17 2005-02-17 多晶硅薄膜晶体管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200510051939.1A CN100511606C (zh) 2005-02-17 2005-02-17 多晶硅薄膜晶体管的制作方法

Publications (2)

Publication Number Publication Date
CN1822334A CN1822334A (zh) 2006-08-23
CN100511606C true CN100511606C (zh) 2009-07-08

Family

ID=36923532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510051939.1A Expired - Fee Related CN100511606C (zh) 2005-02-17 2005-02-17 多晶硅薄膜晶体管的制作方法

Country Status (1)

Country Link
CN (1) CN100511606C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103236399A (zh) 2013-04-12 2013-08-07 上海和辉光电有限公司 改善多晶硅结晶率的方法及装置
CN106033707A (zh) * 2015-03-10 2016-10-19 上海和辉光电有限公司 一种多晶硅膜制备方法
CN105514035B (zh) * 2016-01-21 2018-11-20 武汉华星光电技术有限公司 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
US11114606B2 (en) * 2019-09-23 2021-09-07 International Business Machines Corporation MRAM devices containing a harden gap fill dielectric material

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5529951A (en) * 1993-11-02 1996-06-25 Sony Corporation Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation
CN1387675A (zh) * 1999-09-03 2002-12-25 纽约市哥伦比亚大学托管会 用顺序横向固化制造均匀大晶粒和晶粒边界位置受控的多晶硅薄膜半导体的方法
US6528397B1 (en) * 1997-12-17 2003-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5529951A (en) * 1993-11-02 1996-06-25 Sony Corporation Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation
US6528397B1 (en) * 1997-12-17 2003-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same
CN1387675A (zh) * 1999-09-03 2002-12-25 纽约市哥伦比亚大学托管会 用顺序横向固化制造均匀大晶粒和晶粒边界位置受控的多晶硅薄膜半导体的方法

Also Published As

Publication number Publication date
CN1822334A (zh) 2006-08-23

Similar Documents

Publication Publication Date Title
JP4211967B2 (ja) マスクを利用したシリコンの結晶化方法
KR100437296B1 (ko) 박막트랜지스터및그제조방법
JP4190798B2 (ja) 薄膜トランジスタ及びその製造方法
JP4637410B2 (ja) 半導体基板の製造方法及び半導体装置
JP2004087535A (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
JP2004349415A (ja) アクティブ・マトリクス基板の製造方法およびこれを用いた画像表示装置
US6015720A (en) Method of forming polycrystalline semiconductor thin film
KR100577795B1 (ko) 다결정 실리콘막 형성방법
JP4203141B2 (ja) 非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法
CN100511606C (zh) 多晶硅薄膜晶体管的制作方法
KR101016510B1 (ko) 레이저 결정화방법 및 결정화 장치
JP3284899B2 (ja) 半導体素子及びその製造方法
KR100611040B1 (ko) 레이저 열처리 장치
CN100573886C (zh) 显示装置
TW200411773A (en) Method of laser crystallization
JPH1065180A (ja) 多結晶半導体薄膜、その形成方法、多結晶半導体ｔｆｔ、およびｔｆｔ基板
KR100803867B1 (ko) 비정질 실리콘층의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법
CN1892420B (zh) 用于连续横向固化技术的掩膜及用其形成多晶硅层的方法
JP2003151904A (ja) 半導体薄膜の結晶化方法、半導体薄膜、及び、薄膜半導体装置
KR20030015618A (ko) 결정질 실리콘의 제조방법
KR100366960B1 (ko) 실리콘 결정화 방법
KR20120106030A (ko) 선택적 박막 결정화 방법
JPH08139331A (ja) 薄膜トランジスタの製造方法
US20060172469A1 (en) Method of fabricating a polycrystalline silicon thin film transistor
KR100498635B1 (ko) 레이저 어닐링 방법을 적용한 다결정 실리콘 막 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090708

Termination date: 20180217

CF01 Termination of patent right due to non-payment of annual fee