[go: up one dir, main page]

CN101043208B - 放大电路及其增益控制方法 - Google Patents

放大电路及其增益控制方法 Download PDF

Info

Publication number
CN101043208B
CN101043208B CN2007100887994A CN200710088799A CN101043208B CN 101043208 B CN101043208 B CN 101043208B CN 2007100887994 A CN2007100887994 A CN 2007100887994A CN 200710088799 A CN200710088799 A CN 200710088799A CN 101043208 B CN101043208 B CN 101043208B
Authority
CN
China
Prior art keywords
voltage
transistors
transistor
switching elements
amplifying circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007100887994A
Other languages
English (en)
Other versions
CN101043208A (zh
Inventor
清水优
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101043208A publication Critical patent/CN101043208A/zh
Application granted granted Critical
Publication of CN101043208B publication Critical patent/CN101043208B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
    • H03G1/0029Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements using field-effect transistors [FET]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/366Multiple MOSFETs are coupled in parallel
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/72Indexing scheme relating to amplifiers the amplifier stage being a common gate configuration MOSFET
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/91Indexing scheme relating to amplifiers the amplifier has a current mode topology
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7206Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the bias circuit of the amplifier controlling a bias voltage in the amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

放大电路具有控制部,该控制部通过将多个第1开关元件及多个第2开关元件的连接状态分别切换到第1输入端子侧或第2输入端子侧,选择性地将第2电压或者第3电压分别提供给多个第2晶体管的栅极以及多个第3晶体管的栅极。

Description

放大电路及其增益控制方法
背景技术
本发明涉及放大电路及其增益控制方法。
移动电话等无线通信机具有根据控制信号来适应性地改变增益(输出电压/输入电压)的可变增益放大器。该可变增益放大器根据提供的控制信号来控制增益,同时通过放大输入电压,生成所期望的电压电平的输出电压。
下面是关于可变增益放大器的文献名。
特开平9-321577号公报
发明内容
根据本发明一个方式的放大电路,具有:
晶体管群,具有第1晶体管、多个第2晶体管及多个第3晶体管,上述第1晶体管、上述多个第2晶体管以及上述多个第3晶体管的源极共同连接,上述第1晶体管以及上述多个第2晶体管的漏极共同连接,上述多个第3晶体管的漏极共同连接;
转换部,与上述第1晶体管、上述多个第2晶体管以及上述多个第3晶体管的源极连接、将输入电压转换成电流;
负载,与上述多个第3晶体管的漏极连接;
第1电压生成部,与上述第1晶体管的栅极连接,生成所期望的第1电压并提供给上述第1晶体管的栅极;
多个第1开关元件,以输出端子与上述第2晶体管的栅极连接的方式分别与上述多个第2晶体管的栅极连接;
多个第2开关元件,以输出端子与上述第3晶体管的栅极连接的方式分别与上述多个第3晶体管的栅极连接;
第2电压生成部,与上述多个第1开关元件及上述多个第2开关元件分别具有的第1输入端子连接,生成与上述第1电压相同或不同的第2电压;
第3电压生成部,与上述多个第1开关元件及上述多个第2开关元件分别具有的第2输入端子连接,生成与上述共同连接的上述第1至第3晶体管源极电压之差小于上述第2电压的第3电压;以及
控制部,通过将上述多个第1开关元件及上述多个第2开关元件的连接状态分别切换到上述第1输入端子侧或者上述第2输入端子侧,选择性地将上述第2电压或者上述第3电压提供给上述多个第2晶体管的栅极及上述多个第3晶体管的栅极。
上述控制部分别切换上述多个第1开关元件及上述多个第2开关元件的连接状态,使上述多个第1开关元件及上述多个第2开关元件中,切换到上述第1输入端子侧的上述第1开关元件及上述第2开关元件所连接的上述第2晶体管及上述第3晶体管的栅宽的合计与上述第1晶体管的栅宽大致相等。
上述第1电压生成部以及上述第2电压生成部根据需要而改变上述第1电压以及/或者上述第2电压。
上述第1晶体管至第3晶体管具有大致相同的栅长。
上述第1晶体管至第3晶体管由MOS晶体管构成。
上述第1电压生成部以及第2电压生成部分别由可变电压源构成。
上述第3电压生成部生成0V来作为上述第3电压。
上述转换部由互导放大器构成。
上述放大电路还具有与上述第1晶体管以及上述多个第2晶体管的漏极连接的第2负载。
根据本发明一个方式的放大电路的增益控制方法,放大电路具有:
晶体管群,具有第1晶体管、多个第2晶体管及多个第3晶体管,上述第1晶体管、上述多个第2晶体管以及上述多个第3晶体管的源极共同连接,上述第1晶体管以及上述多个第2晶体管的漏极共同连接,上述多个第3晶体管的漏极共同连接;
转换部,与上述第1晶体管、上述多个第2晶体管以及上述多个第3晶体管的源极连接、将输入电压转换成电流;
负载,与上述多个第3晶体管的漏极连接;
第1电压生成部,与上述第1晶体管的栅极连接,生成所期望的第1电压并提供给上述第1晶体管的栅极;
多个第1开关元件,以输出端子与上述第2晶体管的栅极连接的方式分别与上述多个第2晶体管的栅极连接;
多个第2开关元件,以输出端子与上述第3晶体管的栅极连接的方式分别与上述多个第3晶体管的栅极连接;
第2电压生成部,与上述多个第1开关元件及上述多个第2开关元件分别具有的第1输入端子连接,生成与上述第1电压相同或不同的第2电压;以及
第3电压生成部,与上述多个第1开关元件及上述多个第2开关元件分别具有的第2输入端子连接,生成与上述共同连接的上述第1至第3晶体管源极电压之差小于上述第2电压的第3电压;
在控制放大电路的增益时,
将上述多个第1开关元件以及上述多个第2开关元件的连接状态分别切换到上述第1输入端子侧或者上述第2输入端子侧,
选择性地分别将上述第2电压或者上述第3电压提供给上述多个第2晶体管的栅极以及上述多个第3晶体管的栅极。
切换上述多个第1开关元件以及上述多个第2开关元件的连接状态时,分别切换上述多个第1开关元件及上述多个第2开关元件的连接状态,使上述多个第1开关元件及上述多个第2开关元件中,切换到上述第1输入端子侧的上述第1开关元件及上述第2开关元件所连接的上述第2晶体管及上述第3晶体管的栅宽的合计与上述第1晶体管的栅宽大致相等。
附图说明
[图1]是表示根据本发明实施方式的可变增益放大器结构的电路图。
[图2]是表示控制电压Vcont_ana与该可变增益放大器具有的增益控制部中的电流增益Gcont之间关系的一例的说明图。
[图3]是表示该可变增益放大器具有的增益控制部中的电流增益Gcont与增益改变灵敏度Gcont/Vcont_ana之间关系的一例的说明图。
[图4]是表示比较例中的可变增益放大器结构的电路图。
[图5]是表示控制电压Vcont与该可变增益放大器具有的增益控制部中的电流增益Gcont之间关系的一例的说明图。
[图6]是表示该可变增益放大器具有的增益控制部中的电流增益Gcont与增益改变灵敏度Gcont/Vcont之间关系的一例的说明图。
具体实施方式
下面参照附图说明本发明的实施方式。
图1表示根据本发明实施方式的可变增益放大器10的结构。该可变增益放大器10一边适应性地改变增益一边放大输入电压Vin,以生成所期望的电压电平的输出电压Vout+
可变增益放大器10具有用于控制增益的增益控制部20。该增益控制部20控制增益的方法有:根据提供的控制电压Vcont_ana来连续改变增益的模拟增益控制方法和离散地改变增益的数字增益控制方法。
这时,数字增益控制方法由增益控制部20具有的数字增益控制部30来进行。
由此,增益控制部20通过选择性地使用模拟增益控制方法或者数字增益控制方法,连续或离散地改变增益。
该增益控制部20与地GND之间连接了互导(gm)放大器(以下称为放大器)40,该放大器40将输入电压Vin转换为电流Isig
增益控制部20具有用于分割该电流Isig的NMOS晶体管(以下称为晶体管)M1、M21~M2n以及M31~M3n,该晶体管M1、M21~M2n以及M31~M3n中,晶体管M21~M2n以及M31~M3n包含在数字增益控制部30中。
晶体管M1、M21~M2n以及M31~M3n的源极共同连接,并且与放大器40的一端连接。晶体管M1及M21~M2n的漏极共同连接,并且与负载Z1的一端连接。晶体管M31~M3n的漏极共同连接,并且与负载Z2的一端连接。负载Z1及Z2的另一端与电源电压Vdd连接。也可以不设置负载Z1,而将晶体管M1及M21~M2n的漏极直接与电源电压Vdd连接。
晶体管M1的栅极与地之间连接了可变电压源50,该可变电压源50通过改变控制电压Vcont_ana来生成模拟控制电压Vbias-Vcont_ana/2,并施加在晶体管M1的栅极上。
晶体管M21~M2n的栅极分别与对应的开关SW21~SW2n的输出端子连接,同样,晶体管M31~M3n的栅极分别与对应的开关SW31~SW3n的输出端子连接。这些SW21~SW2n及SW31~SW3n包含在数字增益控制部30中。
开关SW21~SW2n及SW31~SW3n的第1输入端子a与地GND之间连接了可变电压源60,该可变电压源60通过改变控制电压Vcont_ana来生成模拟控制电压Vbias+Vcont_ana/2。另外,开关SW21~SW2n及SW31~SW3n的第2输入端子g与地GND连接。
开关SW21~SW2n及SW31~SW3n根据数字增益控制部30所具有的开关控制部70的控制来切换其连接状态。
即,开关SW21~SW2n及SW31~SW3n的连接状态切换到第1输入端子a侧时,模拟控制电压Vbias+Vcont_ana/2施加到晶体管M21~M2n以及M31~M3n的栅极上,其连接状态切换到第2输入端子g侧时,比模拟控制电压Vbias+Vcont_ana/2低很多的电压(即与共同连接的晶体管M1、M21~M2n以及M31~M3n的源极电压之差比模拟控制电压Vbias+Vcont_ana/2小的电压),如0V等,施加到晶体管M21~M2n以及M31~M3n的栅极上。
晶体管M21~M2n以及M31~M3n中,栅极上施加模拟控制电压Vbias+Vcont_ana/2的晶体管M,为导通状态,该晶体管M中有电流流动,与之相对,栅极上施加0V的晶体管M为截止状态,该晶体管M中没有电流流动。
这里,设晶体管M1的栅宽(沟道宽度)W为WM1。并且设通过将开关SW21~SW2n的连接状态切换到第1输入端子a侧而使晶体管M21~M2n中的因栅极上施加模拟控制电压Vbias+Vcont_ana/2而有电流流动的晶体管M的栅宽合计为WM2,a。同样,设通过将开关SW31~SW3n的连接状态切换到第1输入端子a侧而使晶体管M31~M3n中的因栅极上施加模拟控制电压Vbias+Vcont_ana/2而有电流流动的晶体管M的栅宽合计为WM3,a。而且,晶体管M1、M21~M2n以及M31~M3n的栅长(沟道长度)L全部一样。
这时,开关控制部70一边满足下式
[数1]
Figure G2007100887994D00061
所表示的条件,一边切换开关SW21~SW2n及SW31~SW3n的连接状态。即,开关控制部70切换开关SW21~SW2n及SW31~SW3n的连接状态,使晶体管M21~M2n以及M31~M3n中,栅极上施加了模拟控制电压Vbias+Vcont_ana/2的晶体管M的栅宽合计WM2,a+WM3,a大致与晶体管M1的栅宽WM1相等。
由此,从输入电压Vin得到的电流Isig,根据控制电压Vcont_ana,首先分割为电流Iana-和Iana+。进行该模拟增益控制方法的电路部分中的电流增益Gcont_ana由下式表示。
[数2]
G cont _ ana = I ana + I sig = 1 2 + 1 I tail k ′ 4 W M 1 L V cont _ ana 4 I tail k ′ ( W M 1 / L ) - V cont _ ana 2
这里,k′为器件的常数,取决于如沟道迁移率和栅绝缘膜的电容等,Itail为输入电压Vin没有输入时的直流偏置电流。
即,增益控制部20改变控制电压Vcont_ana,通过改变将电流Isig分割为电流Iana-和电流Iana+的分割比来控制电流增益Gcont_ana
分割后的电流Iana-和电流Iana+中,电流Iana+在数字增益控制部30中被再次分割为电流Idigi-和电流Idigi+。该数字增益控制部30中的电流增益Gcont_digi由下式表示。
[数3]
G cont _ digi = I digi + I ana + = W M 3 , a W M 2 , a + W M 3 , a
由此,由于数字增益控制部30中的电流增益Gcont_digi由栅宽W之比来决定,所以控制该电流增益Gcont_digi时,能够抑制制造偏差造成的影响,与模拟增益控制方法相比,能够正确改变增益。
因此,增益控制部20中的电流增益Gcont由下式表示。
G cont = I digi + I sig = G cont _ ana G cont _ digi
电流Idigi-和电流Idigi+中,电流Idigi-作为电流Iout-,由负载Z1转换为电压,电流Idigi+作为电流Iout+,由负载Z2转换为电压。可变增益放大器10将由负载Z2将电流Iout+转换为电压而生成的、在负载Z1一端与晶体管M31~M3n的漏极的连接点生成的电压作为输出电压Vout输出到外部。
图2表示控制电压Vcont_ana与增益控制部20中的电流增益Gcont之间关系的一例。该图2满足上述(1)式所表达的条件,数字增益控制部30中的电流增益Gcont_digi的值是从1/16、1/8、1/4、1/2、1中任意选择的值。
如图2所示,作为增益控制方法而选择模拟增益控制方法时,若改变控制电压Vcont_ana,则电流增益Gcont在图中横向连续变化。另外,作为增益控制方法而选择数字增益控制方法时,若改变电流增益Gcont_digi(即导通状态下晶体管M21~M2n的栅宽合计WM2,a与导通状态下晶体管M31~M3n的栅宽合计WM3,a之比),则电流增益Gcont在图中纵向离散地变化。
因此,例如要大幅减小电流增益Gcont时,使用与模拟增益控制方法相比制造偏差影响小的数字增益控制方法,通过改变上述栅宽之比,正确改变电流增益Gcont后,使用模拟增益控制方法,改变控制电压Vcont_ana,进行电流增益Gcont的微调整。由此,能够在广范围正确改变电流增益Gcont
由此,选择性地组合使用模拟增益控制方法和数字增益控制方法,例如图3所示,能够在广范围的电流增益Gcont中减小增益改变灵敏度Gcont/Vcont_ana,因此能够在广范围中以高精确度控制电流增益Gcont
图4表示作为比较例的、只使用模拟增益控制方法的可变增益控制器100的结构。与图1所示的要素相同的用同一符号表示,省略其说明。该比较例的可变增益放大器100的增益控制部110取代实施方式中的数字增益控制部30,与晶体管M10连接。
图5表示控制电压Vcont与增益控制部110中的电流增益Gcont之间关系的一例,图6表示增益控制部110中的电流增益Gcont与增益改变灵敏度Gcont/Vcont之间关系的一例。
如图6所示,根据电流增益Gcont的值,增益改变灵敏度Gcont/Vcont有很大不同,而且电流增益Gcont很低时,增益改变灵敏度Gcont/Vcont非常大,所以该比较例中的增益控制部110不能以很好的精确度来控制电流增益Gcont。与之相对,根据本实施方式,能够以高精确度来控制广范围的电流增益Gcont
上述实施方式是一个例子,本发明并不限定于此。例如晶体管M1、M21~M2n以及M31~M3n可以不是NMOS晶体管,可以由PMOS晶体管构成,由此,可以将可变增益放大器10(图1)所含的电路元件的正负调换。另外,可以另外设置与可变增益放大器10(图1)结构相同的电路,将输入电压Vin差动化,输入两个输入电压Vin。也可以将可变电压源50和60中任意一个电压源作为恒电压源。

Claims (18)

1.一种放大电路,其特征在于,具有:
晶体管群,具有第1晶体管、多个第2晶体管及多个第3晶体管,上述第1晶体管、上述多个第2晶体管以及上述多个第3晶体管的源极共同连接,上述第1晶体管以及上述多个第2晶体管的漏极共同连接,上述多个第3晶体管的漏极共同连接;
转换部,与上述第1晶体管、上述多个第2晶体管以及上述多个第3晶体管的源极连接、将输入电压转换成电流;
负载,与上述多个第3晶体管的漏极连接;
第1电压生成部,与上述第1晶体管的栅极连接,生成所期望的第1电压并提供给上述第1晶体管的栅极;
多个第1开关元件,以输出端子与上述第2晶体管的栅极连接的方式分别与上述多个第2晶体管的栅极连接;
多个第2开关元件,以输出端子与上述第3晶体管的栅极连接的方式分别与上述多个第3晶体管的栅极连接;
第2电压生成部,与上述多个第1开关元件及上述多个第2开关元件分别具有的第1输入端子连接,生成与上述第1电压相同或不同的第2电压;
第3电压生成部,与上述多个第1开关元件及上述多个第2开关元件分别具有的第2输入端子连接,生成与上述共同连接的上述第1至第3晶体管源极电压之差小于上述第2电压的第3电压;以及
控制部,通过将上述多个第1开关元件及上述多个第2开关元件的连接状态分别切换到上述第1输入端子侧或者上述第2输入端子侧,选择性地将上述第2电压或者上述第3电压提供给上述多个第2晶体管的栅极及上述多个第3晶体管的栅极。
2.根据权利要求1所述的放大电路,其特征在于,
上述控制部分别切换上述多个第1开关元件及上述多个第2开关元件的连接状态,使上述多个第1开关元件及上述多个第2开关元件中,切换到上述第1输入端子侧的上述第1开关元件及上述第2开关元件所连接的上述第2晶体管及上述第3晶体管的栅宽的合计与上述第1晶体管的栅宽大致相等。
3.根据权利要求1所述的放大电路,其特征在于,
上述第1电压生成部以及上述第2电压生成部根据需要而改变上述第1电压以及/或者上述第2电压。
4.根据权利要求1所述的放大电路,其特征在于,
上述第1晶体管至第3晶体管具有大致相同的栅长。
5.根据权利要求1所述的放大电路,其特征在于,
上述第1晶体管至第3晶体管由MOS晶体管构成。
6.根据权利要求1所述的放大电路,其特征在于,
上述第1电压生成部以及第2电压生成部分别由可变电压源构成。
7.根据权利要求1所述的放大电路,其特征在于,
上述第3电压生成部生成0V来作为上述第3电压。
8.根据权利要求1所述的放大电路,其特征在于,
上述转换部由互导放大器构成。
9.根据权利要求1所述的放大电路,其特征在于,还具有与上述第1晶体管以及上述多个第2晶体管的漏极连接的第2负载。
10.一种放大电路的增益控制方法,其特征在于,
放大电路具有:
晶体管群,具有第1晶体管、多个第2晶体管及多个第3晶体管,上述第1晶体管、上述多个第2晶体管以及上述多个第3晶体管的源极共同连接,上述第1晶体管以及上述多个第2晶体管的漏极共同连接,上述多个第3晶体管的漏极共同连接;
转换部,与上述第1晶体管、上述多个第2晶体管以及上述多个第3晶体管的源极连接、将输入电压转换成电流;
负载,与上述多个第3晶体管的漏极连接;
第1电压生成部,与上述第1晶体管的栅极连接,生成所期望的第1电压并提供给上述第1晶体管的栅极;
多个第1开关元件,以输出端子与上述第2晶体管的栅极连接的方式分别与上述多个第2晶体管的栅极连接;
多个第2开关元件,以输出端子与上述第3晶体管的栅极连接的方式分别与上述多个第3晶体管的栅极连接;
第2电压生成部,与上述多个第1开关元件及上述多个第2开关元件分别具有的第1输入端子连接,生成与上述第1电压相同或不同的第2电压;以及
第3电压生成部,与上述多个第1开关元件及上述多个第2开关元件分别具有的第2输入端子连接,生成与上述共同连接的上述第1至第3晶体管源极电压之差小于上述第2电压的第3电压;
在控制放大电路的增益时,
将上述多个第1开关元件以及上述多个第2开关元件的连接状态分别切换到上述第1输入端子侧或者上述第2输入端子侧,
选择性地分别将上述第2电压或者上述第3电压提供给上述多个第2晶体管的栅极以及上述多个第3晶体管的栅极。
11.根据权利要求10所述的放大电路的增益控制方法,其特征在于,
切换上述多个第1开关元件以及上述多个第2开关元件的连接状态时,
分别切换上述多个第1开关元件及上述多个第2开关元件的连接状态,使上述多个第1开关元件及上述多个第2开关元件中,切换到上述第1输入端子侧的上述第1开关元件及上述第2开关元件所连接的上述第2晶体管及上述第3晶体管的栅宽的合计与上述第1晶体管的栅宽大致相等。
12.根据权利要求10所述的放大电路的增益控制方法,其特征在于,
上述第1电压生成部以及上述第2电压生成部根据需要而改变上述第1电压以及/或者上述第2电压。
13.根据权利要求10所述的放大电路的增益控制方法,其特征在于,
上述第1晶体管至第3晶体管具有大致相同的栅长。
14.根据权利要求10所述的放大电路的增益控制方法,其特征在于,
上述第1晶体管至第3晶体管由MOS晶体管构成。
15.根据权利要求10所述的放大电路的增益控制方法,其特征在于,
上述第1电压生成部以及第2电压生成部分别由可变电压源构成。
16.根据权利要求10所述的放大电路的增益控制方法,其特征在于,
上述第3电压生成部生成0V来作为上述第3电压。
17.根据权利要求10所述的放大电路的增益控制方法,其特征在于,
上述转换部由互导放大器构成。
18.根据权利要求10所述的放大电路的增益控制方法,其特征在于,还具有与上述第1晶体管以及上述多个第2晶体管的漏极连接的第2负载。
CN2007100887994A 2006-03-22 2007-03-22 放大电路及其增益控制方法 Expired - Fee Related CN101043208B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-078522 2006-03-22
JP2006078522 2006-03-22
JP2006078522A JP4719044B2 (ja) 2006-03-22 2006-03-22 増幅回路

Publications (2)

Publication Number Publication Date
CN101043208A CN101043208A (zh) 2007-09-26
CN101043208B true CN101043208B (zh) 2010-06-23

Family

ID=38574611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100887994A Expired - Fee Related CN101043208B (zh) 2006-03-22 2007-03-22 放大电路及其增益控制方法

Country Status (3)

Country Link
US (1) US7456689B2 (zh)
JP (1) JP4719044B2 (zh)
CN (1) CN101043208B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8229043B2 (en) * 2008-03-21 2012-07-24 Qualcomm Incorporated Stepped gain mixer
JP5672975B2 (ja) * 2010-11-01 2015-02-18 富士通セミコンダクター株式会社 可変利得増幅器
US8698560B2 (en) * 2012-05-09 2014-04-15 Mstar Semiconductor, Inc. Variable-gain low noise amplifier
CN104065355A (zh) * 2013-03-19 2014-09-24 上海华虹宏力半导体制造有限公司 全差分低噪声放大器
JP6747774B2 (ja) * 2015-03-19 2020-08-26 キヤノンメディカルシステムズ株式会社 集積回路、光子検出装置、及び放射線分析装置
TWI799094B (zh) * 2022-01-20 2023-04-11 瑞昱半導體股份有限公司 具有線性度補償機制的可變增益放大電路及方法
CN118395093B (zh) * 2024-06-26 2024-09-06 广东海洋大学 一种基于传感器阵列的智能数据采集处理系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996031945A2 (en) * 1995-04-04 1996-10-10 Philips Electronics N.V. An amplifier stage having a switchable gain and reduced distortion
CN1389980A (zh) * 2001-05-18 2003-01-08 松下电器产业株式会社 可变增益放大器
US20050195035A1 (en) * 2004-03-02 2005-09-08 Wei Hu Variable gain amplifier having linear-in-decibel transconductance
CN1862954A (zh) * 2005-05-10 2006-11-15 安捷伦科技有限公司 集成宽带宽衰减和放大电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63153905A (ja) * 1986-12-18 1988-06-27 Victor Co Of Japan Ltd 利得制御回路
JPH0358603A (ja) * 1989-07-27 1991-03-13 Nec Corp 利得制御回路
JP3318697B2 (ja) * 1994-08-23 2002-08-26 ソニー株式会社 差動増幅回路
JP3335853B2 (ja) 1996-03-29 2002-10-21 株式会社東芝 可変減衰器
JPH11340760A (ja) * 1998-05-28 1999-12-10 Fuji Film Microdevices Co Ltd 可変利得増幅回路
US5999056A (en) * 1998-06-30 1999-12-07 Philips Electronics North Amercia Corporation Variable gain amplifier using impedance network
US6211737B1 (en) * 1999-07-16 2001-04-03 Philips Electronics North America Corporation Variable gain amplifier with improved linearity
US6392487B1 (en) * 2000-08-02 2002-05-21 Rf Micro Devices, Inc Variable gain amplifier
US6710657B2 (en) * 2001-10-12 2004-03-23 Anadigics, Inc. Gain control circuit with well-defined gain states
JP4095398B2 (ja) * 2002-09-30 2008-06-04 株式会社東芝 増幅器及びこれを用いた無線通信装置
JP2006013810A (ja) * 2004-06-24 2006-01-12 Sharp Corp 可変利得増幅回路
JP4354465B2 (ja) * 2006-03-24 2009-10-28 シャープ株式会社 可変利得増幅器及びこの可変利得増幅器を備えた通信装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996031945A2 (en) * 1995-04-04 1996-10-10 Philips Electronics N.V. An amplifier stage having a switchable gain and reduced distortion
CN1389980A (zh) * 2001-05-18 2003-01-08 松下电器产业株式会社 可变增益放大器
US20050195035A1 (en) * 2004-03-02 2005-09-08 Wei Hu Variable gain amplifier having linear-in-decibel transconductance
CN1862954A (zh) * 2005-05-10 2006-11-15 安捷伦科技有限公司 集成宽带宽衰减和放大电路

Also Published As

Publication number Publication date
US20070236290A1 (en) 2007-10-11
CN101043208A (zh) 2007-09-26
US7456689B2 (en) 2008-11-25
JP4719044B2 (ja) 2011-07-06
JP2007258888A (ja) 2007-10-04

Similar Documents

Publication Publication Date Title
CN101043208B (zh) 放大电路及其增益控制方法
US7737790B1 (en) Cascode amplifier and method for controlling current of cascode amplifier
US7088180B2 (en) Programmable gain current amplifier
EP2879292B1 (en) Amplifier arrangement
US20080024340A1 (en) Current driven D/A converter and its bias circuit
US7636015B2 (en) Differential amplifier and sampling and holding circuit
WO2007043389A1 (ja) 四端子二重絶縁ゲート電界トランジスタを用いたcmos増幅器、それを用いた多入力cmos増幅器、高利得多入力cmos増幅器、高利得高安定多入力cmos増幅器および多入力cmos差動増幅器
US20080030233A1 (en) Stacked buffers
US7786799B2 (en) Trimming technique for high voltage amplifiers using floating low voltage structures
KR20020056830A (ko) 증폭기
JP4334564B2 (ja) トランスコンダクタ
JP4699856B2 (ja) 電流発生回路及び電圧発生回路
US20130181777A1 (en) Voltage regulator
WO2017102547A1 (en) Active potentiometer circuit
CN100468963C (zh) 抽样信号放大器
KR100945723B1 (ko) 폴디드 캐스코드 전류원
JP2007129512A (ja) パワーアンプおよびそのアイドリング電流設定回路
US7602169B1 (en) Input cancellation circuit
KR100821122B1 (ko) 씨모스형 가변이득 증폭 장치
US7492225B2 (en) Gain-controlled amplifier
JP2006166306A (ja) 増幅回路
JP2005123821A (ja) 可変利得増幅器
JP2006033322A (ja) 可変利得増幅器
JPH10173452A (ja) 半導体集積回路
JP2004222104A (ja) 差動増幅器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100623

Termination date: 20170322

CF01 Termination of patent right due to non-payment of annual fee