[go: up one dir, main page]

CN101051632A - 互连结构及其制造方法 - Google Patents

互连结构及其制造方法 Download PDF

Info

Publication number
CN101051632A
CN101051632A CNA2007100898325A CN200710089832A CN101051632A CN 101051632 A CN101051632 A CN 101051632A CN A2007100898325 A CNA2007100898325 A CN A2007100898325A CN 200710089832 A CN200710089832 A CN 200710089832A CN 101051632 A CN101051632 A CN 101051632A
Authority
CN
China
Prior art keywords
dielectric material
conductive feature
metal
interconnect structure
oxidizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100898325A
Other languages
English (en)
Other versions
CN100514625C (zh
Inventor
杰弗里·P.·冈比诺
贾森·P.·吉尔
简恩·E.·怀恩
P.E.·希恩·斯密斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101051632A publication Critical patent/CN101051632A/zh
Application granted granted Critical
Publication of CN100514625C publication Critical patent/CN100514625C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供了一种互连结构，其包括位于电介质材料内提供的每一导电特征的顶上的含金属罩，其中含金属罩的表面区域在任何其它电介质材料随后沉积在其上之前被氧化。另外，位于导电特征之间的电介质材料表面上的金属微粒也可以与含金属罩的表面区域同时被氧化。这样做提供了具有低泄漏电流的结构。依照本发明，氧化步骤是在含金属罩的无电镀敷之后并且在电介质覆盖层或者覆盖层间或层内电介质材料的沉积之前执行的。

Description

互连结构及其制造方法
技术领域
本发明涉及一种半导体结构以及制造它的方法。更具体来讲，本发明涉及一种单或者双镶嵌类型的互连结构，其中采用了具有表面氧化物区域的低泄漏的含金属罩(metal-containing cap)。本发明还提供了一种制造这种半导体结构的方法。
背景技术
通常，半导体器件包括多个电路，所述多个电路形成了在半导体衬底上制造的集成电路。信号通路的复合网络一般被路由以便连接分布在衬底表面上的电路元件。跨越所述器件来有效路由这些信号要求构造多级或者多层的互连结构，例如单或者双镶嵌布线结构。在典型的互连结构内，金属过孔(via)与半导体衬底垂直，而金属线与半导体衬底平行。
与基于铝(Al)的互连相比，由于在电阻率和可靠性方面所有改进，基于铜(Cu)的互连在微电子技术产业中已被广泛接受。然而，随着器件的缩小，布线电容占整个电容的百分比变得越来越巨大，这造成信号延迟、功耗和噪声增加。因此，对于90纳米及以上技术节点而言，低k电介质(具有小于二氧化硅的介电常数)正成为主流。
令人遗憾的是，由于通常用来钝化Cu表面的电介质覆盖层(capping layer)例如SiN或者SiC的存在，这种互连的有效介电常数高于低k电介质的有效介电常数。
最近，已经显示出的是，可以通过在这种互连结构中使用自对准的CoWP罩(cap)而不是电介质覆盖层来减少电路延迟。例如参见由T.Ko等于2003年在VLSI Symp.Proc第109页发表的标题为“HighPerformance/Reliability Cu Interconnect with Selective CoWP Cap”的文章。所述CoWP罩是使用无电镀敷有选择地形成在含Cu特征(feature)上的，其详细内容例如可以在由A.Kohn等在Mater.Sci.Eng.A 302，18(2001)中发表的标题为“Characterization of electrolessdeposited Co(W，P)thin films for encapsulation of coppermetallization”的文章以及由C.-K Hu等在Microelec.Eng.70，406(2003)中发表的标题为“Reduced Cu interface diffusion by CoWPsurface coating”的文章中找到。
尽管在使用CoWP罩方面获得进展，但是仍然不清楚的是，在氧化工艺例如电介质沉积和抗蚀剂剥离期间，CoWP罩独自(在没有覆盖电介质罩的情况下)是否可以提供足够的阻挡(barrier)。在基于氧化物的电介质通过等离子增强型化学汽相沉积进行电介质沉积期间，所述CoWP罩暴露在从350°到400℃的温度范围内的氧化环境。Cu和Co都在低温(例如，低于400℃)下氧化是公知的。
J.Gambino等于2005年在Materials，Technology and Reliabilityof Advanced Interconnects-2005的第863卷第227页发表的标题为“Thermal Oxidation of Cu interconnects capped with CoWP”的文章提供了对包括CoWP罩的Cu互连的热氧化的调查报告。根据报告，由于CoWP破坏Cu互连，所以它不具有良好的阻碍热氧化的作用。
另外，虽然利用无电工艺来向含Cu特征选择性地沉积CoWP，但是金属微粒被形成在电介质材料的表面上，所述电介质材料位于含Cu特征之间。导电特征之间存在金属微粒或者残余物会导致较高的泄漏电流(与没有CoWP的类似结构相比，具有CoWP的泄漏大约为十倍或者更高)并导致可靠性降低。
鉴于上述内容，需要为导电特征提供一种金属罩，所述金属罩不增加互连结构的泄漏电流，同时避免在上述Gambino等的参考文献中提及的缺陷。
发明内容
本发明提供了一种互连结构，其包括位于存在于电介质材料内的每一导电特征(feature)顶上的含金属罩。依照本发明，含金属罩的表面区域在任何其它电介质材料随后沉积在其上之前被氧化。另外，位于导电特征之间的电介质材料表面上的金属微粒也可以与含金属罩的表面区域同时被氧化。这样做提供了具有降低的泄漏电流的结构。依照本发明，氧化步骤是在含金属罩的无电镀敷之后并且在电介质覆盖层和/或覆盖层间(interlayer)或层内(intralevel)电介质材料的沉积之前执行的。
概括地讲，本发明提供了一种互连结构，包括：
其中嵌入有至少一个导电特征的电介质材料，所述至少一个导电特征具有与电介质材料的上表面共面的表面；
设置在所述至少一个导电特征上的含金属罩，所述含金属罩具有氧化表面区域；以及
位于所述至少一个导电特征之间的所述电介质材料的所述表面上的氧化金属微粒。
本发明的互连结构还可以包括电介质覆盖层和/或另一电介质材料，所述另一电介质材料至少覆盖所述氧化金属微粒和所述含金属罩。
依照本发明的优选实施例，所提供的互连结构包括：
其中嵌入有至少一个含Cu导电特征的电介质材料，所述至少一个含Cu导电特征具有与电介质材料的上表面共面的表面；
设置在所述至少一个导电特征上的CoWP或者CoP罩，所述CoWP或者CoP具有氧化表面区域；以及
位于所述至少一个含Cu导电特征之间的所述电介质材料的所述表面上的氧化Co微粒。
本发明的这种互连结构还可以包括电介质覆盖层和/或另一电介质材料，所述另一电介质材料至少覆盖所述氧化Co微粒和所述CoWP或者CoP罩。
除上述的互连结构以外，本申请还提供了一种制造它的方法。概括地讲，本发明的方法包括：
提供一种结构，所述结构包括其中嵌入有至少一个导电特征的电介质材料，所述至少一个导电特征具有与电介质材料的上表面共面的表面；
通过无电镀敷在所述至少一个导电特征上设置含金属罩，其中在所述无电镀敷期间，在位于至少一个导电特征之间的电介质材料的表面上形成金属微粒；并且
氧化所述含金属罩以便在其上形成氧化表面区域，同时完全氧化所述金属微粒，附带条件是，所述氧化是在沉积覆盖电介质(例如，电介质罩和/或层间或层内电介质材料)之前进行的。
附图说明
图1是举例说明可适用于本发明的初始互连结构的图示(通过剖视图)。
图2是图1中所示结构进行选择性沉积含金属罩之后的图示(通过剖视图)。
图3是图2中所示结构在氧化之后的图示(通过剖视图)。
图4是图3中所示结构在形成电介质罩和第二电介质材料之后的图示(通过剖视图)。
具体实施方式
现在将通过参考如下论述以及伴随本申请的附图来更加详细地描述本发明，本发明提供了一种互连结构，所述互连结构包括位于导电特征顶上的低泄漏含金属罩，并且本发明提供了一种制造它的方法。应注意的是，本申请的附图是为了举例说明的目的而提供的，因此，没有按比例描绘它们。
在随后的描述中，提出了很多具体细节，诸如特殊的结构、组件、材料、尺寸、处理步骤和技术，以便提供对本发明的彻底理解。然而，本领域普通技术人员将理解的是，本发明可以在没有这些具体细节的情况下实现。在其它情况下，没有详细描述众所周知的结构或者处理步骤，以免模糊本发明。
另外，虽然本发明把低泄漏的含金属罩具体视为互连结构的元件，它也可以用作晶体管或者电容器的罩。
首先参考图1，其举例说明了可适用于本发明的初始互连结构10。所述初始互连结构10包括第一电介质材料12，所述第一电介质材料12具有嵌入第一电介质材料12中的一个或多个导电特征16。如图所示，扩散阻挡层14位于所述一个或多个导电特征16和第一电介质材料12之间。
图1中示出的初始互连结构10是利用本领域公知的标准互连工艺制成的。例如，所述初始互连结构10可以通过首先向衬底(未示出)表面施加第一电介质材料12而形成。所述衬底(未示出)可以包括半导体材料、绝缘材料、导电材料或者是它们的任意组合。当所述衬底由半导体材料组成时，可以使用诸如Si、SiGe、SiGeC、SiC、Ge合金、GaAs、InAs、InP以及其它III/V或者II/VI化合物半导体的任何半导体。除所列出的这些类型的半导体材料以外，本发明还设想了这样的情况，其中半导体衬底是分层的半导体，诸如Si/SiGe、Si/SiC、绝缘体上的硅(SOI)或者绝缘体上的硅锗(SGOI)。
当衬底是绝缘材料时，绝缘材料可以是有机的绝缘体、无机的绝缘体或者是它们的组合，包括多层的结构在内。当衬底是导电材料时，所述衬底例如可以包括多晶硅、基本金属、基本金属的合金、金属硅化物、金属氮化物或者其组合，包括多层结构在内。当所述衬底包括半导体材料时，可以在其上制造一个或多个半导体器件，例如互补金属氧化物半导体(CMOS)器件。
第一电介质材料12可以包括任何层间或层内电介质，它们包括无机的电介质或者有机的电介质。第一电介质材料12可以包括单一电介质材料或者多层的电介质材料堆。第一电介质材料12可以是有孔的或者无孔的。可以用作第一电介质材料12的合适电介质的某些例子包括但不局限于：SiO2、硅倍半氧烷(silsesquixoanes)、掺杂C的氧化物(即，有机硅酸盐)、热固聚亚芳基醚或者其多层的结构，所述掺杂C的氧化物包括Si、C、O和H原子。在此申请中使用术语“聚亚芳基(polyarylene)”来表示芳基部分或者惰性替代的芳基部分，它们通过键、稠环或者惰性联结基团联结在一起，所述惰性联结基诸如氧、硫、砜、亚砜、羰基等等。
第一电介质材料12通常具有约4.0或者更小的介电常数，约2.8或者更小的介电常数是更加典型的。与具有高于4.0的介电常数的电介质材料相比，这些电介质通常具有更低的寄生串扰。第一电介质材料12的厚度可以根据所使用的电介质材料以及被沉积的电介质的精确数值来变化。典型地，并且对于通常的互连结构来说，第一电介质材料12具有从200到450纳米左右的厚度。
第一电介质材料12具有嵌入其中(即，位于其内)的至少一个导电特征16。所述至少一个导电特征16包括导电材料，所述导电材料通过扩散阻挡层14与第一电介质材料12分离。所述导电特征16和扩散阻挡层14是通过光刻技术(即，向第一电介质材料12的表面施加光致抗蚀剂，使所述光致抗蚀剂暴露于所期望的照射图案，并且利用常规的抗蚀剂显影剂来显影暴露的抗蚀剂)、在第一电介质材料12中蚀刻(干蚀刻或者湿蚀刻)开口并且利用扩散阻挡层14然后利用形成导电特征16的导电材料填充已蚀刻的区域而形成的。所述扩散阻挡层14是通过沉积工艺形成的，所述扩散阻挡层14可以包括Ta、TaN、Ti、TiN、Ru、RuN、W、WN或者可以充当阻挡层以便防止导电材料通过其扩散的任何其它材料，所述沉积工艺诸如原子层沉积(ALD)、化学汽相沉积(CVD)、等离子增强的化学汽相沉积(PECVD)、物理汽相沉积(PVD)、溅射、化学溶液沉积或者镀敷等等。
扩散阻挡层14的厚度可以根据所采用的沉积工艺的确切手段和材料而变化。通常，所述扩散阻挡层14具有从4到40纳米左右的厚度，而从7到20纳米左右的厚度是更加典型的。
在扩散阻挡层14形成之后，第一电介质材料12内的开口的剩余区域被用于形成至少一个导电特征16的导电材料填充。用于形成至少一个导电特征16的导电材料例如包括多晶硅、导电金属、包括至少一种导电金属的合金、导电金属硅化物或者其组合。优选的是，用于形成每一个导电特征16的导电材料是诸如Cu、W或者Al的导电金属，在本发明中，Cu或者Cu合金(例如AlCu)是更加优选的。利用常规的沉积工艺把导电材料填充到第一电介质材料12中的剩余开口中，所述沉积工艺包括但不限于：CVD、PECVD、溅射、化学溶液沉积或者镀敷。在沉积之后，可以使用常规的平面化工艺，例如化学机械抛光(CMP)等等，以便提供这样的结构，其中扩散阻挡层14和至少一个导电特征16均具有基本上与第一电介质材料12的上表面共面的上表面。
应该注意的是，所述至少一个导电特征16可以是过孔、线或者过孔和线的组合，其中过孔位于线的下方。
图2示出了选择性地在至少一个导电特征16的暴露部分的顶上形成含金属罩18之后的结构。具体来讲，所述含金属罩18是通过无电镀敷形成的，这种工艺是本领域技术人员公知的。在一些实施例中，部分含金属罩18还可以延伸至扩散阻挡层14的顶上。然而，通常情况下，含金属罩18与下面的至少一个导电特征16自对准。也就是说，含金属罩18具有外边缘，所述外边缘与下面的至少一个导电特征16的外边缘对准。如图所示，在含金属罩18的选择性形成期间，金属微粒20形成在第一电介质材料12的暴露表面的顶上。由于金属微粒20的存在会产生高泄漏电流和低可靠性的结构，所以人们不希望它存在。应该注意的是，位于至少一个导电特征16之间的金属微粒20的大小和形状在本申请的附图中被夸大了。
含金属罩18和金属微粒20可以只包括元素Co，包括元素Co和P或B中的至少一个，可以只包括元素Ni，或者包括元素Ni和P或B中的至少一个。作为选择，还可以使用W。由此，本发明提供了这样一种含金属罩18，其包括Co、CoP、CoWP、CoB、CoWB、Ni、NiP、NiWP、NiB或者NiWB的其中一个。在这些材料中，对于含金属罩18来说，CoP或CoWP是优选的材料。
含金属罩18的厚度可以根据所采用的无电沉积工艺的具体条件来变化。总体上讲，含金属罩18的厚度从1到20纳米左右，而从4到10纳米左右的厚度是更加典型的。存在于第一电介质材料12上且位于导电特征16之间的金属微粒20是由一大团微粒组成的，其大小与形状不是本发明的关键。
通过无电镀敷进行金属沉积在工业上易于实施。在无电沉积工艺中，在衬底的表面上进行氧化还原(redox)反应，所述氧化还原反应涉及一个或多个可溶解还原剂的氧化以及一个或多个金属离子的还原。对于许多金属而言，包括Cu、Ni、Co、Au、Ag、Pd、Rh，新近沉积的表面足以起到使所述工艺继续进行的催化作用。
在无电镀敷工艺中，不导电的或半导体表面的活化可以通过将纳米大小的催化微粒并入到顶部表面层上来实现。这些催化微粒可以是Pd、Co、Ni，并且它们可以通过物理或者化学沉积来施加。
这些微粒的功能在于当把衬底浸入到无电镀敷槽中时，催化并且引发电化学沉积反应。无电镀敷槽在衬底的催化区域上沉积导电层，镀敷层的厚度主要取决于暴露于镀敷槽的时间。用于本发明的适合的无电镀敷系统是基于次磷酸盐还原剂的使用。在此系统中，次磷酸盐离子和钴离子的混合物连同柠檬酸稳定剂一起以适当的pH值和温度(通常在65°到75℃之间)被制成。当把如上所述的已活化的催化衬底浸入此镀敷槽上时，在衬底上出现如下反应：
然后，在衬底的催化Pd层的顶部上有选择地沉积金属。通过这种反应沉积的金属可以包括上述任何含金属的材料，CoP或CoWP是非常优选的，这取决于镀敷槽溶液的成分。所述催化层可以是Pd、Co或者Ni金属。所述催化层可以通过离子注入或其它类型的物理沉积方法被并入到衬底表面上，或者可以通过化学手段来施加。例如，包含悬浮的催化剂微粒的胶态催化溶液可以被注入到至少一个导电特征16上，并且它将向至少一个导电特征16沉积具有很好的粘附力的催化微粒。
在本发明的这一点，执行氧化工艺，其用于把至少一个导电特征16顶上的含金属罩18的表面区域转换为氧化表面区域22。在这种氧化作用期间，位于第一电介质材料12上的导电特征16之间的金属微粒20完全被氧化为氧化物微粒24。例如在图3中示出了在此氧化工艺已经执行之后形成的结构。如图所示，氧化作用在含金属罩18的表面处对其进行了部分氧化，同时完全氧化了不期望的金属微粒22。应注意的是，此氧化步骤是在可选电介质覆盖层和可选第二电介质材料的沉积之前执行的。应进一步注意的是，本发明的氧化步骤不同于在本申请的背景技术部分中提到的Gambino等人提出的参考文献中所采用的氧化步骤。在Gambino等人提出的参考文献中，氧化条件完全氧化C经_oWP罩，与此不同的是，本发明的氧化步骤氧化小于5纳米的含金属罩18，小于2纳米是更加优选的。
依照本发明，可以利用热氧化、等离子氧化、湿化学氧化或者它们的任意组合来执行氧化。当执行热氧化时，所述热氧化是以从300°到450℃左右的温度来执行的，而从350°到400℃左右的温度是更加优选的。热氧化是在含氧气体中执行的，其中氧气压力从0.001到760托左右，而从0.1到1.0托左右的氧气压力是更加优选的。所述含氧气体包括分子氧、原子氧、臭氧、NO、H2O、N2O及其混合物。在一些实施例中，所述含氧气体可以与惰性气体混合，所述惰性气体诸如He、Ar、Ne或其混合物。用于本发明的热氧化工艺的持续期间通常从5到200秒左右，而20到50秒左右的持续期间是更加优选的。
当执行等离子氧化时，利用本领域技术人员众所周知的工艺从上述含氧气体之一生成等离子。氧等离子是中性的、强电离的含氧气体，其包含中性的原子或分子、正离子和自由电子。含氧气体的电离通常是在反应器腔体中进行的，其中电离工艺是通过使氧源经历强DC或AC电磁场来实现的。或者，含氧气体的电离是通过利用适当的电子源轰击栅极原子来执行的。
可用于本发明的等离子氧化工艺是在从20°到300℃左右的温度执行的，而22°到40℃左右的温度是更加优选的。流入反应器中的含氧气体通常是从10到1000sccm左右，而100到250sccm左右的流速是更加优选的。用于本发明的氧等离子体工艺的压力从0.0001到2托左右，而从0.01到0.5托左右的压力是更加优选的。氧等离子体工艺的持续期间通常从5到200秒左右，而20到50秒左右的持续期间是更加优选的。
当采用湿化学氧化工艺时，使用了氧化剂，所述氧化剂能够把含金属罩18的表面区域转换为氧化表面区域22，同时把金属微粒20完全转换为金属氧化物微粒24。可以用于本发明的适当氧化剂包括但不局限于：H2O和H2O2的1∶1混合物。
依照本发明，湿化学氧化工艺是以20°到80℃左右的温度执行的，而从25°到40℃左右的温度是更加优选的。湿化学氧化工艺是在从10到200秒左右的时间段内执行的，而20到50秒左右的时间段是更加优选的。
应注意的是，在本发明的这一点，至少一个导电特征16之间的金属微粒20的氧化把因这种金属微粒引起的泄漏电流减小到小于相同的金属微粒通过后续电介质沉积氧化而获得的值的值。与相同金属微粒通过后续沉积被氧化的那些结构比较起来，泄漏电流量减少了十倍左右或者更大。
在执行氧化之后，通常、但不一定总是利用常规的沉积工艺在图3所示的结构表面上形成电介质覆盖层26，所述常规的沉积工艺诸如是CVD、PECVD、化学溶液沉积或蒸发。所述电介质覆盖层26包括任何适当的电介质覆盖材料，诸如SiC、Si4NH3、SiO2、经_掺杂碳的氧化物、掺杂氮和氢的碳化硅SiC(N，H)或其多层结构。电介质覆盖层26的厚度可以根据用于形成它的技术以及所述层的材料构成而变化。通常，所述电介质覆盖层26具有从15到55纳米左右的厚度，而从25到45纳米左右的厚度是更加典型的。
接下来，把第二电介质材料28可选择地形成在电介质覆盖层26的上方暴露表面的顶上(如果存在的话)，或者形成在图3中示出的结构的顶上。例如在图4中示出了包括电介质覆盖层26和第二电介质材料28的最终多级互连结构。当图3中示出的结构是互连结构的最上一级时，不需要第二电介质材料。第二电介质材料28可以包括与第一电介质材料12相同或者不同的电介质材料，优选的是包括相同的电介质材料。在此，第一电介质材料12的处理技术和厚度范围也适用于第二电介质材料28。
常规的互连处理技术现在可以执行以便形成嵌入第二电介质材料28中的导电区域。这些附加的导电特征可以通过至少另一种扩散阻挡层衬料与第二电介质材料28分离。还可以存在可选的金属籽晶层。在第二电介质材料28中形成其它导电特征之后，可以执行金属覆盖层沉积和氧化的上述处理步骤。
虽然已经具体示出并就本发明的优选实施例描述了本发明，但是本领域技术人员应该理解的是，在不脱离本发明的精神和范围的情况下，可以做出形式上和细节上的各种先前和其它变化。因此，本发明不意在被限制为所描述的并且图示的确切形式和细节，而是属于所附权利要求书的范围。

Claims (20)

1.一种互连结构，包括：
其中嵌入有至少一个导电特征的电介质材料，所述至少一个导电特征具有与电介质材料的上表面共面的表面；
设置在所述至少一个导电特征上的含金属罩，所述含金属罩具有氧化表面区域；以及
位于所述至少一个导电特征之间的所述电介质材料的所述表面上的氧化金属微粒。
2.如权利要求1所述的互连结构，其中所述电介质材料是SiO2、倍半硅氧烷、掺杂C的氧化物或者热固聚亚芳基醚中的一个，其中掺杂C的氧化物包括Si、C、O和H原子。
3.如权利要求1所述的互连结构，其中所述至少一个导电特征是过孔、线或者其组合。
4.如权利要求1所述的互连结构，其中所述至少一个导电特征包括Cu、W、Al、或者其合金。
5.如权利要求4所述的互连结构，其中所述至少一个导电特征包括Cu或者含Cu合金。
6.如权利要求1所述的互连结构，其中所述至少一个导电特征通过扩散阻挡层与所述电介质材料部分地分隔。
7.如权利要求1所述的互连结构，其中所述含金属罩包括元素Co、元素Ni、CoP、CoWP、CoB、CoWB、NiP、NiWP或者NiWB。
8.如权利要求7所述的互连结构，其中所述含金属罩包括CoWP或者CoP。
9.如权利要求1所述的互连结构，还包括用于覆盖所述含金属罩和所述氧化金属微粒的至少一个其它电介质材料，其中所述至少一个其它电介质材料包括电介质覆盖层、第二电介质材料中的一个，所述第二电介质材料与其中嵌入有所述至少一个导电特征的所述电介质材料相同或者不同。
10.一种互连结构，包括：
其中嵌入有至少一个含Cu导电特征的电介质材料，所述至少一个含Cu导电特征具有与电介质材料的上表面共面的表面；
设置在所述至少一个导电特征上的CoWP或者CoP罩，所述CoWP或者CoP具有氧化表面区域；以及
位于所述至少一个含Cu导电特征之间的所述电介质材料的所述表面上的氧化Co微粒。
11.如权利要求10所述的互连结构，还包括用于覆盖所述CoWP或CoP罩和所述氧化Co微粒的至少一个其它电介质材料，其中所述至少一个其它电介质材料包括电介质覆盖层或者第二电介质材料中的一个，所述第二电介质材料与其中嵌入有所述至少一个含Cu导电特征的所述电介质材料相同或者不同。
12.一种用于制造互连结构的方法，包括：
提供一种结构，所述结构包括其中嵌入有至少一个导电特征的电介质材料，所述至少一个导电特征具有与电介质材料的上表面共面的表面；
通过无电镀敷在所述至少一个导电特征上设置含金属罩，其中在所述无电镀敷期间，在位于至少一个导电特征之间的电介质材料的表面上形成金属微粒；并且
氧化所述含金属罩以便在其上形成氧化表面区域，同时完全氧化所述金属微粒，附带条件是所述氧化是在沉积覆盖电介质之前进行的。
13.如权利要求12所述的方法，其中所述氧化包括热氧化、等离子氧化或者湿化学氧化的其中一个。
14.如权利要求13所述的方法，其中所述氧化包括热氧化，并且所述热氧化是在含氧气体处于约100°至约450℃的温度内并在约0.1秒至约100秒左右的持续时间内执行的。
15.如权利要求13所述的方法，其中所述氧化包括等离子氧化，并且所述等离子氧化是在含氧等离子处于约20°至约300℃的温度并在约5秒至约200秒左右的持续时间内执行的。
16.如权利要求13所述的方法，其中所述氧化包括湿化学氧化，并且所述湿化学氧化是在氧化剂处于约20°至约80℃的温度中并在约10秒至约200秒的持续时间内执行的。
17.如权利要求12所述的方法，其中所述至少一个导电特征包括Cu、W、Al、或者其合金。
18.如权利要求17所述的方法，其中所述至少一个导电特征包括Cu或者含Cu合金。
19.如权利要求12所述的方法，其中所述含金属罩包括元素Co、元素Ni、CoP、CoWP、CoB、CoWB、NiP、NiWP或者NiWB。
20.如权利要求19所述的方法，其中所述含金属罩包括CoW或者CoWP。
CNB2007100898325A 2006-04-07 2007-04-05 互连结构及其制造方法 Expired - Fee Related CN100514625C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/279,019 US7598614B2 (en) 2006-04-07 2006-04-07 Low leakage metal-containing cap process using oxidation
US11/279,019 2006-04-07

Publications (2)

Publication Number Publication Date
CN101051632A true CN101051632A (zh) 2007-10-10
CN100514625C CN100514625C (zh) 2009-07-15

Family

ID=38574359

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100898325A Expired - Fee Related CN100514625C (zh) 2006-04-07 2007-04-05 互连结构及其制造方法

Country Status (3)

Country Link
US (2) US7598614B2 (zh)
CN (1) CN100514625C (zh)
TW (1) TW200739813A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468265A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 连接插塞及其制作方法
CN103426862A (zh) * 2012-05-18 2013-12-04 国际商业机器公司 铜互连结构及其形成方法
CN106971974A (zh) * 2016-01-14 2017-07-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN108231736A (zh) * 2016-12-22 2018-06-29 格芯公司 用于触点和互连金属化集成的腐蚀和/或蚀刻保护层

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8508018B2 (en) * 2010-09-24 2013-08-13 Intel Corporation Barrier layers
US8803321B2 (en) 2012-06-07 2014-08-12 International Business Machines Corporation Dual damascene dual alignment interconnect scheme
US9054164B1 (en) * 2013-12-23 2015-06-09 Intel Corporation Method of forming high density, high shorting margin, and low capacitance interconnects by alternating recessed trenches
US9748169B1 (en) * 2016-04-04 2017-08-29 International Business Machines Corporation Treating copper interconnects

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4181586A (en) 1978-06-19 1980-01-01 Ppg Industries, Inc. Cathode electrocatalyst
US5695810A (en) 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
US6180505B1 (en) 1999-01-07 2001-01-30 International Business Machines Corporation Process for forming a copper-containing film
US6531777B1 (en) * 2000-06-22 2003-03-11 Advanced Micro Devices, Inc. Barrier metal integrity testing using a dual level line to line leakage testing pattern and partial CMP
US6821909B2 (en) 2002-10-30 2004-11-23 Applied Materials, Inc. Post rinse to improve selective deposition of electroless cobalt on copper for ULSI application
JP4398783B2 (ja) 2003-09-03 2010-01-13 信越化学工業株式会社 高分子化合物、レジスト材料及びパターン形成方法
CN1645254B (zh) 2004-01-21 2010-05-12 住友化学株式会社 化学放大型正光刻胶组合物
US20050170650A1 (en) * 2004-01-26 2005-08-04 Hongbin Fang Electroless palladium nitrate activation prior to cobalt-alloy deposition
US20050181226A1 (en) * 2004-01-26 2005-08-18 Applied Materials, Inc. Method and apparatus for selectively changing thin film composition during electroless deposition in a single chamber
CN1819179A (zh) * 2005-02-10 2006-08-16 恩益禧电子股份有限公司 半导体器件及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468265A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 连接插塞及其制作方法
CN103426862A (zh) * 2012-05-18 2013-12-04 国际商业机器公司 铜互连结构及其形成方法
CN103426862B (zh) * 2012-05-18 2017-04-26 国际商业机器公司 铜互连结构及其形成方法
CN106971974A (zh) * 2016-01-14 2017-07-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN108231736A (zh) * 2016-12-22 2018-06-29 格芯公司 用于触点和互连金属化集成的腐蚀和/或蚀刻保护层
CN108231736B (zh) * 2016-12-22 2021-12-28 格芯美国公司 用于触点和互连金属化集成的腐蚀和/或蚀刻保护层

Also Published As

Publication number Publication date
US7598614B2 (en) 2009-10-06
TW200739813A (en) 2007-10-16
US20100021656A1 (en) 2010-01-28
US20070235875A1 (en) 2007-10-11
US7867897B2 (en) 2011-01-11
CN100514625C (zh) 2009-07-15

Similar Documents

Publication Publication Date Title
US7998864B2 (en) Noble metal cap for interconnect structures
US7524755B2 (en) Entire encapsulation of Cu interconnects using self-aligned CuSiN film
US7276796B1 (en) Formation of oxidation-resistant seed layer for interconnect applications
US8354751B2 (en) Interconnect structure for electromigration enhancement
US7834457B2 (en) Bilayer metal capping layer for interconnect applications
CN101958311B (zh) 半导体结构和形成方法
US7625815B2 (en) Reduced leakage interconnect structure
US8889546B2 (en) Discontinuous/non-uniform metal cap structure and process for interconnect integration
CN101079409A (zh) 互连结构及其制造方法
CN101278396A (zh) 用于势垒增强的包含氧/氮过渡区的电镀种子层
US7867897B2 (en) Low leakage metal-containing cap process using oxidation
US20140264872A1 (en) Metal Capping Layer for Interconnect Applications
US10256185B2 (en) Nitridization for semiconductor structures
US7482261B2 (en) Interconnect structure for BEOL applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180119

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20180119

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090715

Termination date: 20190405