CN101286527A - 具有双离子注入的pmos结构及其方法 - Google Patents
具有双离子注入的pmos结构及其方法 Download PDFInfo
- Publication number
- CN101286527A CN101286527A CNA2007100394234A CN200710039423A CN101286527A CN 101286527 A CN101286527 A CN 101286527A CN A2007100394234 A CNA2007100394234 A CN A2007100394234A CN 200710039423 A CN200710039423 A CN 200710039423A CN 101286527 A CN101286527 A CN 101286527A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- ion
- type semiconductor
- polysilicon gate
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000005468 ion implantation Methods 0.000 title abstract description 4
- 230000009977 dual effect Effects 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 229910052796 boron Inorganic materials 0.000 claims abstract description 25
- -1 boron ion Chemical class 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 229910015900 BF3 Inorganic materials 0.000 claims abstract description 17
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 claims abstract description 17
- 150000002500 ions Chemical class 0.000 claims description 27
- 229920005591 polysilicon Polymers 0.000 claims description 27
- 238000002347 injection Methods 0.000 claims description 16
- 239000007924 injection Substances 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- 238000000926 separation method Methods 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 238000002513 implantation Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种具有双离子注入的PMOS结构及其方法，其包括一N型半导体基底，一栅极氧化层，一多晶硅栅极，且有一源/漏极位于N型半导体基底内，其由较深的硼离子掺杂区与其内较浅的氟化硼离子掺杂区所组成。
Description
技术领域
本发明属于半导体的离子注入技术领域，特别涉及一种于N型半导体基底中，掺杂两种P型离子以形成PMOS结构。
背景技术
当今之半导体工艺已进入深亚微米的时代，往往必须在几平方公分大小的硅表面上，挤进数量高达数十万甚至数百万的晶体管，以增加单位面积内的晶体管数目。
然而，在朝向将晶体管尺寸缩小的过程中，就会产生一些问题，如在刻蚀过程中，半导体基底可能遭受毁损，源/漏极的接合深度变的较浅，就会缩短金属硅化层(silicide)与源/漏极底部之间的距离，而增加了接面漏电流(junction leakage current)，且若掺杂过程不佳，亦会使得接触电阻变大。
有鉴于此，本发明针对上述技术问题，提供一种具有双离子注入的PMOS结构及其方法，以克服上述缺点。
发明内容
本发明的主要目的在于，提供一种具有双离子注入的PMOS结构及其方法，其能够提供半导体组件有较良好的接触电阻。
本发明的另一目的在于，提供具有双离子注入的PMOS结构的制造方法，其能够减少半导体的接面漏电流。
为达上述目的，本发明在形成PMOS的一源极与一漏极时，通过先注入硼离子于一N型半导体基底中形成较深的硼离子掺杂区，再于其内注入氟化硼离子而形成较浅的氟化硼离子掺杂区，此即形成源极与漏极。这因氟化硼离子所形成高浓度浅型区域具有良好的接触电阻，且氟化硼离子的尺寸较大、重量也较重，故可以形成很浅的P型接面，而硼离子的重量较轻，故以相同的能量等级射入，硼离子可以穿入较深的部份能提高接面的质量，并减少接面的漏电流。
以下结合附图及实施例进一步说明本发明。
附图说明
图1为本发明具有双离子注入的PMOS结构一实施例示意图。
图2为本发明具有双离子注入的PMOS结构另一实施例示意图。
图3a～图3d为本发明具有双离子注入的PMOS结构的制造方法各步骤示意图。
图4a～图4b为本发明进行LDD注入步骤示意图及形成间隙物步骤示意图。
标号说明
10N型半导体基底
12栅极氧化层
14多晶硅栅极
16源极
18漏极
20a硼离子掺杂区
20b氟化硼离子掺杂区
22间隙物
24LDD掺杂区
26氧化层
28多晶硅层
具体实施方式
本发明提供一种具有双离子注入的PMOS结构与其制造方法，能够提供半导体组件有较良好的接触电阻与减少接面的漏电流。
图1为本发明具有双离子注入的PMOS结构图。如图所示，其包括一N型半导体基底10，一栅极氧化层12，其位于N型半导体基底10上，一多晶硅栅极14，其位于栅极氧化层12上，及一源极16与一漏极18，其位于N型半导体基底10内并分别位于该多晶硅栅极14的两侧。其中，源极16与漏极18由较深的硼离子掺杂区20a与其内较浅的氟化硼离子掺杂区20b所组成。
本发明提供的具有双离子注入的PMOS结构，亦可具有浅掺杂漏极(LDD)结构。如图2所示，有间隙物22在多晶硅栅极14的两侧，及LDD掺杂区24，其位于源极16与漏极18的侧边，而间隙物22作为侧壁，LDD掺杂区24由如硼离子所注入而成的。
图3a～图3d为本发明制造方法的各步骤示意图。如图3a所示，先提供一N型半导体基底10，成长一氧化层26于N型半导体基底10上，再沉积一多晶硅层28于氧化层上，接着形成一图案化光致抗蚀涂层于多晶硅层28上(图中未示)，然后利用此图案化光致抗蚀涂层为掩膜，去除未被图案化光致抗蚀涂层所覆盖的多晶硅层28与氧化层26，再移除图案化光致抗蚀涂层，即完成栅极氧化层12与多晶硅栅极14，如图3b所示。
之后，以多晶硅栅极14为掩膜，对N型半导体基底10进行第一次离子注入，注入硼离子而形成硼离子掺杂区20a，如第三c图所示，然后进行第二次离子注入，注入氟化硼离子于硼离子掺杂区内20a而形成较浅的氟化硼离子掺杂区20b，如图3d图所示，这样即形成本发明的源极16与漏极18。
图4a与图4b为本发明进行LDD注入步骤示意图与形成间隙物步骤示意图。本发明可在形成多晶硅栅极14步骤后，如图3b所示，以多晶硅栅极14为掩膜，先对该N型半导体基底10进行LDD注入，此即形成如图4a所示的浅掺杂区(LDD)24，再者如图4b所示，在多晶硅栅极14的两侧形成间隙物22以作为侧壁，之后再同前述的双离子注入步骤，以多晶硅栅极14为掩膜先后注入硼离子与氟化硼离子，以形成硼离子掺杂区20a和氟化硼离子掺杂区20b，则所形成的具有双离子注入的PMOS结构就会亦具有LDD的构造，如图2所示，而在形成源/漏极之后，还包括一退火步骤。其中，LDD注入可注入硼离子，而形成硼离子的浅掺杂区，而间隙物22材料可以是二氧化硅。
本发明提供的具有双离子注入的PMOS结构与其制造方法，于N型半导体基底中，依次掺杂硼离子与氟化硼离子形成源/漏极，通过尺寸较大且重量亦较重的氟化硼离子，形成很浅的P型接面，且氟化硼离子所形成高浓度浅型区域具有良好的接触电阻。硼离子的重量较轻，故以相同的能量等级射入，硼离子可以穿入较深的部份能提高接面的质量，而减少接面的漏电流。
以上所述的实施例仅用于说明本发明的技术思想及特点，其目的在使本领域内的技术人员能够了解本发明的内容并据以实施，当不能仅以本实施例来限定本发明的专利范围，即凡依本发明所揭示的精神所作的同等变化或修饰，仍落在本发明的专利范围内。
Claims (8)
1、 一种具有双离子注入的PMOS结构，其特征在于包括：
一N型半导体基底；
一栅极氧化层，其位于该N型半导体基底上；
一多晶硅栅极，其位于该栅极氧化层上；
一源/漏极，其位于该N型半导体基底内并分别位于该多晶硅栅极之两侧，而该源/漏极由较深的硼离子掺杂区与其内较浅的氟化硼离子掺杂区所组成。
2、 根据权利要求1所述的具有双离子注入的PMOS结构，其特征在于还包括：位于该多晶硅栅极两侧的间隙物；及位于该N型半导体基底内且在该间隙物下方并在该源/漏极的侧边的LDD掺杂区。
3、 一种具有双离子注入的PMOS结构的制造方法，其特征在于包括下列步骤：
提供一N型半导体基底；
在该N型半导体基底上形成一栅极氧化层；
在该栅极氧化层上形成一多晶硅栅极；及
以该多晶硅栅极为掩膜，对该N型半导体基底进行第一次离子注入，注入硼离子而形成硼离子掺杂区，之后进行第二次离子注入，注入氟化硼离子于该硼离子掺杂区内而形成较浅的氟化硼离子掺杂区，此即形成一源/漏极。
4、 根据权利要求3所述的具有双离子注入的PMOS结构的制造方法，其特征在于：该栅极氧化层与该多晶硅栅极的制造步骤包括：
成长一氧化层于该N型半导体基底上；
沉积一多晶硅层于该氧化层上；
形成一图案化光致抗蚀涂层于该多晶硅层上；
利用该图案化光致抗蚀涂层为掩膜，去除未被该图案化光致抗蚀涂层所覆盖的该多晶硅层与该氧化层；
移除该图案化光致抗蚀涂层，完成该栅极氧化层与该多晶硅栅极。
5、 根据权利要求3所述的具有双离子注入的PMOS结构的制造方法，其特征在于：更可在形成该多晶硅栅极步骤后，以该多晶硅栅极为掩膜，先对该N型半导体基底进行LDD注入，以形成浅掺杂区，之后在该多晶硅栅极的两侧形成间隙物以作为侧壁。
6、 根据权利要求5所述的具有双离子注入的PMOS结构的制造方法，其特征在于：该LDD注入可注入硼离子，形成硼离子的该浅掺杂区。
7、 根据权利要求4所述的具有双离子注入的PMOS结构的制造方法，其特征在于：于形成该源/漏极步骤后，还包括一退火步骤。
8、 根据权利要求5所述的具有双离子注入的PMOS结构的制造方法，其特征在于：该间隙物的材料为二氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007100394234A CN101286527A (zh) | 2007-04-12 | 2007-04-12 | 具有双离子注入的pmos结构及其方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007100394234A CN101286527A (zh) | 2007-04-12 | 2007-04-12 | 具有双离子注入的pmos结构及其方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101286527A true CN101286527A (zh) | 2008-10-15 |
Family
ID=40058592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007100394234A Pending CN101286527A (zh) | 2007-04-12 | 2007-04-12 | 具有双离子注入的pmos结构及其方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101286527A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102487007A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的形成方法 |
| CN102054700B (zh) * | 2009-11-10 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管的制造方法 |
| CN103972108A (zh) * | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | Pmos源漏区离子注入方法、pmos的制备方法 |
| CN109103111A (zh) * | 2018-09-27 | 2018-12-28 | 武汉新芯集成电路制造有限公司 | 一种pmos结构的形成方法 |
-
2007
- 2007-04-12 CN CNA2007100394234A patent/CN101286527A/zh active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102054700B (zh) * | 2009-11-10 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管的制造方法 |
| CN102487007A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的形成方法 |
| CN103972108A (zh) * | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | Pmos源漏区离子注入方法、pmos的制备方法 |
| CN103972108B (zh) * | 2014-05-20 | 2018-06-22 | 上海华力集成电路制造有限公司 | Pmos源漏区离子注入方法、pmos的制备方法 |
| CN109103111A (zh) * | 2018-09-27 | 2018-12-28 | 武汉新芯集成电路制造有限公司 | 一种pmos结构的形成方法 |
| CN109103111B (zh) * | 2018-09-27 | 2022-05-31 | 武汉新芯集成电路制造有限公司 | 一种pmos结构的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101811109B1 (ko) | 스크리닝층을 갖는 깊게 공핍된 mos 트랜지스터 및 그 방법 | |
| CN102388442A (zh) | 原位形成的包括应变诱导合金及梯度掺杂分布的源漏区 | |
| JP2005521265A5 (zh) | ||
| CN102403227B (zh) | 台阶状硅锗源/漏结构的制造方法 | |
| US8993424B2 (en) | Method for forming a semiconductor transistor device with optimized dopant profile | |
| CN105448916B (zh) | 晶体管及其形成方法 | |
| CN105161459B (zh) | 低温多晶硅阵列基板及其制作方法 | |
| CN103985716A (zh) | 薄膜晶体管阵列基板制造方法及薄膜晶体管阵列基板 | |
| CN103515238A (zh) | Nmos晶体管及形成方法、cmos结构及形成方法 | |
| CN101286527A (zh) | 具有双离子注入的pmos结构及其方法 | |
| CN101393893B (zh) | 具有不同侧壁层宽度的cmos器件及其制造方法 | |
| US7105413B2 (en) | Methods for forming super-steep diffusion region profiles in MOS devices and resulting semiconductor topographies | |
| US20140001571A1 (en) | Semiconductor structure with multiple transistors having various threshold voltages and method of fabrication thereof | |
| CN108831953B (zh) | 太阳能电池的制作方法 | |
| CN102479818B (zh) | 半导体器件及其制造方法 | |
| CN102194868B (zh) | 一种抗辐照的Halo结构MOS器件 | |
| CN106328505A (zh) | 半导体结构的形成方法 | |
| CN103000523B (zh) | Pmos晶体管结构及其制造方法 | |
| CN102097376A (zh) | 半导体器件的制作方法 | |
| CN104282538B (zh) | 一种制作半导体器件的方法 | |
| CN102110652B (zh) | 嵌入式半导体器件的制作方法 | |
| CN103137694A (zh) | 一种表面沟道场效应晶体管及其制造方法 | |
| CN102117751B (zh) | 小线宽沟槽dmos的实现方法 | |
| CN111834221A (zh) | Ldmos和其制作方法 | |
| CN102110614A (zh) | 高k金属栅mos晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |