[go: up one dir, main page]

CN101452878A - 半导体器件的阻挡层形成方法 - Google Patents

半导体器件的阻挡层形成方法 Download PDF

Info

Publication number
CN101452878A
CN101452878A CNA2007101717577A CN200710171757A CN101452878A CN 101452878 A CN101452878 A CN 101452878A CN A2007101717577 A CNA2007101717577 A CN A2007101717577A CN 200710171757 A CN200710171757 A CN 200710171757A CN 101452878 A CN101452878 A CN 101452878A
Authority
CN
China
Prior art keywords
contact hole
thickness
layer
film
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101717577A
Other languages
English (en)
Inventor
许坤赐
林竞尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNA2007101717577A priority Critical patent/CN101452878A/zh
Publication of CN101452878A publication Critical patent/CN101452878A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体器件中的TiN扩散阻挡层的形成方法,按本发明方法,用MOCVD方法,用钛有机化合物作淀积TiN扩散阻挡层的前体材料,将TiN扩散阻挡层的淀积速度控制在130~198/15秒,使接触孔侧壁上形成的TiN扩散阻挡层的厚度是层间绝缘层表面上的TiN扩散阻挡层的厚度的40~45%,使接触孔侧壁上形成的TiN扩散阻挡层中的杂质含量少,在形成钨导电接触栓塞所进行的WCVD处理中由杂质受热而产生的逸出气体少,逸出气体的压力小,在形成钨导电接触栓塞所用的前体材料WF6顺利进入接触孔,结果,在接触孔内形成无气泡的、完整的、导电性好、可靠性高的钨导电接触栓塞。

Description

半导体器件的阻挡层形成方法
技术领域
本发明涉及半导体器件的阻挡层形成方法,特别涉及减少半导体器件的接触孔中的钨接触栓塞中气泡的阻挡层形成方法。
背景技术
通常,半导体器件是在硅衬底上形成有杂质扩散层、层间绝缘层,和导电层等的多层结构的有源器件。在各个膜层上的构件之间,通过形成在层间绝缘层中的接触孔和由高熔点金属在接触孔中形成的导电接触栓塞连接各个膜层上按电路设计的互连线,由此构成设计的半导体器件。
一般而言,半导体器件的制造工艺中的关键部分是:布线,在互连各个膜层上形成的布线用的半导体器件层间绝缘层中形成的接触孔,和接触孔中由高熔点金属形成的导电接触栓塞(plug)。其原因是,半导体器件的工作速度、产品的合格率和器件的可靠性取决于半导体器件的布线和互连这些布线的接触孔中用高熔点金属形成的导电接触栓塞的连续的良好的导电性和可靠性。近年来,随着半导体集成电路的集成度越来越高,布线变得越来越细,接触孔变得越来越小,这些接触孔的直径约为半微米,甚至更小。而且,构成半导体器件的膜层的数量越来越多,特别是构成动态随机存取存储器(以下简称DRAM)的膜层的数量越来越多,因此,接触孔的深度越来越深,造成接触孔具有大的高宽比(aspect ratio),即孔的深度与直径之比很高,例如,DRAM的高宽比可以达到8~9,甚至更高。半导体器件的半导体衬底中的杂质注入区变得越来越薄。要在高宽比可以达到8~9以上的接触孔中用高熔点金属形成具有良好导电性能的无气泡的接触栓塞是本行业技术人员当前研究的课题。
当前,广泛使用掺1%硅(Si)的铝(Al)作为金属布线材料,用掺1%硅(Si)的铝(Al)作为金属布线材料时,在450℃的温度下进行热处理期间,硅(Si)会从Al中析出,形成硅的剩余物,而且,通过硅原子团的固相外延生长在接线处孔内形成硅球结,从而增大了布线电阻和接触电阻。为了防止硅衬底上形成的Al-Si布线层在其后进行的高温处理中形成的铝层从硅衬底吸收硅原子而产生Al结尖峰,和硅球结,因此,要在布线层与衬底之间,或者,在布线层与绝缘层之间,首先形成用难熔金属钛(Ti)构成的厚度范围在300~900
Figure A200710171757D0005123555QIETU
的欧姆接触层,然后在Ti欧姆接触层上形成扩散阻挡层(barrier layer),其厚度范围是600~2000
Figure A200710171757D0005123555QIETU
。再在布线层上形成铝布线,在接触孔中形成导电接触栓塞,在接触孔中形成导电接触栓塞形成后,为了除去层间绝缘层上多余的钨,随后进行工艺步骤中,为了减小钨接触栓塞损失(plugloss),在接触孔中的用例如钨的高熔点金属构成的导电接触栓塞与电介质层之间形成的Ti欧姆接触层上再形成氮化钛(TiN)膜构成的扩散阻挡层。
美国专利US4897709中公开了一种在接触孔的内壁上形成作为扩散阻挡膜的氮化钛(TiN)膜的形成方法。日本专利公开JP61-183942公开了用钛(Ti)和氮化钛(TiN)膜组成的双层膜,经热处理形成扩散阻挡层的方法。此外,还可以用氮化钛(TiN)膜或钨-钛合金(TiW)膜作为扩散阻挡层。但是,氮化钛(TiN)膜或钨-钛合金(TiW)膜中存在一种不能完全防止铝或硅在晶界处扩散的微结构缺陷。
J.B.Stimmet and B.N.Mehrotra等人发表在“应用于VLSI(超大规模集成电路)的钨和其他难熔金属III,1988年第375~382页”的标题为“氧在反应溅射的TiN膜上的效应”一文中,提出用氧填充方法来阻塞晶界处的扩散通道。具体的方法是,在含氧气氛中淀积TiN,和将淀积的TiN膜曝露在大气环境中进行热退火处理,使大气环境中的氧进入TiN膜中,由于在TiN膜阻挡层的表面和晶界处存在氧,从而增加了扩散阻挡效应。
但是扩散阻挡层进行热退火时引入的氧使扩散阻挡层表面氧化,会使铝布线与接触孔和导电接触栓塞的接触电阻增大,降低了半导体器件的可靠性。
中国专利局公开的,公开日为1999年11月3日、公开号为CN1233846A,发明名称为“半导体元件避免钨插塞损失阻挡层的制造方法”的中国专利申请,公开了一种具有氮化钛(TiN)膜的钨接触栓塞形成方法,包括:在具有高的高宽比的接触窗开口中用化学气相淀积(CVD)方法淀积一层氮化钛(TiN)共形膜;然后,用物理气相淀积(PVD)方法淀积一层氮化钛(TiN)膜;最后,用化学气相淀积(CVD)方法淀积一层钨膜,由此填充具有高的高宽比的接触窗开口,形成钨导电接触栓塞。
一般说来,用化学气相淀积(CVD)方法淀积的氮化钛(TiN)膜具有粗糙表面使铝布线层不平坦和不连续,因此,氮化钛(TiN)膜必须具有一定的厚度,例如,氮化钛(TiN)膜阻挡层的厚度达到600~2000
Figure A200710171757D0005123555QIETU
,才能保证铝布线层平坦而且连续。由于接触孔具有高的高宽比,也就是说,接触孔的直径很小但很深,而且,用金属有机化合物化学气相淀积(MOCVD)方法淀积氮化钛(TiN),也就是说,进行CVD方法淀积时,形成TiN膜所用的前体材料是金属Ti的有机化合物。这种方法的优点是具有良好的阶梯覆盖性,适用于形成DRAM的具有高宽比为8-9的导电接触栓塞的阻挡层TiN膜。但是,由于用金属有机化合物化学气相淀积(MOCVD)方法淀积氮化钛(TiN),其反应物是金属有机化合物,用金属有机化合物化学气相淀积(MOCVD)方法淀积的氮化钛(TiN)中含有20%的杂质,当晶片放到钨化学气相淀积(WCVD)室内时,由于形成钨接触栓塞的前体材料WF6输入钨化学气相淀积(WCVD)室内,在423~428℃的高温下,前体材料WF6经化学反应形成钨导电接触栓塞,形成的钨导电接触栓塞中含有大约20%的杂质,杂质受热产生逸出气体(outgas)。当杂质受热产生的逸出气体的气压大于形成钨接触栓塞的前体材料WF6的气体压力时,形成钨接触栓塞的前体材料WF6不能进入接触孔内,使钨导电接触栓塞内出现空隙(void),对钨导电栓塞的导电性和可靠性造成负面影响。
为了克服上述现有技术中存在的缺点,提出本发明。
发明内容
本发明的目的是,提出一种半导体器件的阻挡层形成方法,该方法可以减少或避免钨导电接触栓塞中产生空隙。
本发明的半导体器件的阻挡层形成方法,包括如下步骤:
在层间绝缘层中形成接触孔开口的构件上,用难熔金属膜形成欧姆接触层;
用难熔金属的金属有机化合物作为前体材料,在所述的欧姆接触层上形成难熔金属的氮化物扩散阻挡层;
形成扩散阻挡层的速度控制在130~198
Figure A200710171757D0005123555QIETU
/15秒。
根据本发明,首先在已形成有接触孔开口的Si晶片上,形成难熔金属钛膜作为欧姆接触层,采用溅射方法或化学气相淀积方法形成钛膜,其厚度是500~1000
Figure A200710171757D0005123555QIETU
然后,在CVD反应室内,在已形成接触孔及钛膜的层间绝缘层上,用MOCVD方法形成氮化钛(TiN)膜阻挡层,用钛有机化合物作为形成TiN膜的前体材料。所用的钛有机化合物,例如是,四(双甲基胺)钛Ti(N(CH3)2)4(Tetrakis(dimethylamido)titanium,TDMAT)。TiN膜的淀积速度是130~198
Figure A200710171757D0005123555QIETU
/15s,也就是说,在15秒钟淀积TiN膜的厚度达到130~198
Figure A200710171757D0005123555QIETU
根据本发明,通过控制反应室内温度为440~460℃,反应室内的压力是1.45~1.55Torr,晶片的温度范围是380~390℃,前体材料的流速是223~227sccm达到淀积速度130~198
Figure A200710171757D0005123555QIETU
/15s。更优选地,通过控制反应室内温度为450℃,反应室内的压力是1.5Torr,晶片的温度范围是380~390℃,前体材料的流速是225sccm,达到淀积速度130~198
Figure A200710171757D0005123555QIETU
/15s。
层间绝缘层表面上形成的氮化钛膜厚为150~250
Figure A200710171757D0005123555QIETU
通过将TiN膜的淀积速度控制在130~198
Figure A200710171757D0005123555QIETU
/15秒,使淀积在接触孔开口侧壁上的TiN膜的厚度d1是淀积在形成接触孔开口层间绝缘层表面上的TiN膜的厚度d2的40~45%,即,d1/d2=40~45%。这样,保证淀积在形成接触孔开口层间绝缘层表面上的TiN膜有足够的厚度d2,能使TiN膜平坦而连续,不会导致接触孔和导电接触栓塞与铝布线层的互连缺陷。
根据本发明,还优选形成的难熔金属氮化物扩散阻挡层在440~460℃的温度下进行热处理。更优选地,在440~460℃的温度下,在同一处理室内,H2/N2气氛下进行热处理,处理时间是35秒,以提高扩散阻挡层的扩散阻挡效应。
由于接触孔开口的侧壁上按本发明方法形成的TiN膜的厚度d1较薄,在随后进行的WCVD方法中形成钨导电接触栓塞时,WCVD处理室内的温度约为422~428℃,由于接触孔侧壁上TiN膜中的杂质含量小,杂质受热而产生的逸出气体少,不会产生大量的逸出气体,逸出气体的压力也小,因此,用WF6作反应气体进行WCVD处理时,WF6能进入高宽比为8~9的细长接触孔,在接触孔侧壁上形成有厚度为d1的TiN膜,高宽比为8~9的细长接触孔中能形成基本上没有气泡的完整的钨导电接触栓塞,所形成的钨导电接触栓塞具有良好的导电性能和可靠性。所形成的钨导电接触栓塞在随后的处理中的栓塞损失小。按照本发明的方法应用于工厂的大批量生产中,提高了产品合格率和产品的可靠性。
附图说明
附图是说明书的一个构成部分,附图中显示出本发明的实施例,附图和说明书以及实施例一起用于说明本发明的原理,其中:
图1是现有技术在不控制TiN扩散阻挡层的形成速度时,用MOCVD淀积方法形成TiN扩散阻挡层的接触孔中不能形成完整的钨导电接触栓塞的状态;
图2显示出按照本发明方法控制TiN扩散阻挡层的形成速度时,用MOCVD淀积方法形成TiN扩散阻挡层的接触孔中能形成完整的钨导电接触栓塞的状态;和
图3A~3M是一组照片,显示出按照本发明方法以不同速度形成TiN扩散阻挡层时的钨导电栓塞的形成状态。
附图标记说明
1       欧姆接触金属层
2       TiN4扩散阻挡层
3       接触孔中填充的W金属
4       逸出气体
5       层间绝缘层表面上的W金属
d1      接触孔侧壁上的TiN4厚度
d2      层间绝缘层表面上的TiN4厚度
01      动态随机存取存储器
2       接触孔及其中填充的钨金属
21      Ti/TiN
22         钨金属
具体实施方式
以下结合附图详细描述本发明。
首先,按照半导体器件的常规制造方法,在半导体器件的层间绝缘层中形成接触孔开口,包括以下步骤:
步骤1,用硅的局部氧化方法(LOCOD)在硅(Si)衬底上形成场氧化膜;
步骤2,在场氧化膜之间的硅衬底上通过掺杂形成要构成源/漏区的掺杂区;
步骤3,在所构成的结构上用常规的化学气相淀积(CVD)方法淀积层间绝缘层,例如SiO2
步骤4,在层间绝缘层上形成光刻胶(PR)层,用具有接触孔图形的掩模,用常规的光刻以及腐蚀方法,在层间绝缘层中形成接触孔开口。
参见图1,按照上述的常规方法的步骤形成的,层间绝缘层的接触孔开口的构件上,采用溅射方法(Sputtering)或化学气相淀积方法(CVD)形成难熔金属,例如钛(Ti)的膜构成的欧姆接触层,Ti膜的厚度范围是
Figure A200710171757D00091
然后,根据本发明方法,用金属有机化合物的化学气相淀积(MOCVD)方法,在已形成的构件上形成氮化钛(TiN)扩散阻挡层,形成(TiN)扩散阻挡层的前体材料是钛有机化合物。所用的钛有机化合物,例如是,四(双甲基胺)钛(Tetrakis(dimethylamido)titanium)Ti(N(CH3)2)4,也叫做TDMAT。TiN膜的淀积速度是130~198
Figure A200710171757D0005123555QIETU
/15s,也就是说,在15秒钟淀积TiN膜的厚度达到
Figure A200710171757D00092
淀积速度
Figure A200710171757D00093
/15s的控制方法,控制条件是:例如,反应室内的温度是450℃,反应室内的压力是1.5Torr,晶片(wafer)的温度范围是380~390℃,前体材料的流速是225sccm等等;
层间绝缘层表面上形成的TiN膜厚度范围、或接触孔侧壁上的TiN膜厚度范围是
Figure A200710171757D00094
然后,在440~460℃的温度下对形成的TiN膜进行热处理,以提高TiN扩散阻挡层的扩散阻挡效应。优选地,TiN膜在440~460℃的温度下同一处理室内进行热处理,处理时间是35秒和处理室内的气氛是H2/N2
在不同淀积速度下形成TiN扩散阻挡层时,填充的钨导电栓塞的效果数据见表1及图3A-3M。
表1
表中“TiN4×50”是指,在每淀积
Figure A200710171757D00102
的TiN后在H2/N2存在下进行等离子处理去除表面的杂质,然后再淀积
Figure A200710171757D00103
的TiN,共进行四次。
表1中的实验分别在三个反应室,调整温度补偿值(Co)而改变淀积速率,再调整淀积秒数以控制相同的TiN淀积厚度。
图3A-3M是一组照片,显示出按照本发明的方法以不同速度形成TiN扩散阻挡层时的钨导电栓塞的形成状态。其中左图是表示右侧边缘,右图表示顶边缘。
其中,图3A~3M分别对应表1中的速度。
图3A是淀积速度为
Figure A200710171757D00104
/15s时,钨导电栓塞的形成状态,接触孔侧壁W厚度/层间绝缘层W厚度(Side wall W/Top W*100%)(比值,以下同)为10%,填充失败;
图3B是淀积速度为/15s时,钨导电栓塞的形成状态,接触孔侧壁W厚度/层间绝缘层W厚度为10%,填充失败;
图3C是淀积速度为/15s时,钨导电栓塞的形成状态,接触孔侧壁W厚度/层间绝缘层W厚度为10%,填充失败;
图3D是淀积速度为
Figure A200710171757D00111
/15s时,钨导电栓塞的形成状态,接触孔侧壁W厚度/层间绝缘层W厚度为90%,填充效果好;
图3E是淀积速度为
Figure A200710171757D00112
/15s时,钨导电栓塞的形成状态,接触孔侧壁W厚度/层间绝缘层W厚度为85%,填充效果好;
图3F是淀积速度为
Figure A200710171757D00113
/15s时,钨导电栓塞的形成状态,接触孔侧壁W厚度/层间绝缘层W厚度为10%,填充失败;
图3G是淀积速度为
Figure A200710171757D00114
/15s时,钨导电栓塞的形成状态,接触孔侧壁W厚度/层间绝缘层W厚度为25%,填充效果差;
图3H是淀积速度为/15s时,钨导电栓塞的形成状态,接触孔侧壁W厚度/层间绝缘层W厚度为90%,填充效果好;
图3I是淀积速度为
Figure A200710171757D00116
/15s时,钨导电栓塞的形成状态,接触孔侧壁W厚度/层间绝缘层W厚度为90%,填充效果好;
图3J是淀积速度为/15s时,钨导电栓塞的形成状态,接触孔侧壁W厚度/层间绝缘层W厚度为90%,填充效果好;
图3K是淀积速度为
Figure A200710171757D00118
/15s时,钨导电栓塞的形成状态,接触孔侧壁W厚度/层间绝缘层W厚度为90%,填充效果好;
图3L是淀积速度为
Figure A200710171757D00119
/15s时,钨导电栓塞的形成状态,接触孔侧壁W厚度/层间绝缘层W厚度为90%,填充效果好;
图3M是淀积速度为/15s时,钨导电栓塞的形成状态,接触孔侧壁W厚度/层间绝缘层W厚度为90%,填充效果好。
从表1及图3A-3M中可容易地发现淀积速率大于130
Figure A200710171757D0005123555QIETU
/15s时,WF6可顺利进入接触孔中形成钨栓塞,而且这种方式可以避免产生空隙。
用本发明方法,通过控制淀积速度为130~198
Figure A200710171757D0005123555QIETU
/15s,使所形成的TiN膜在接触孔侧壁上的厚度d1是在层间绝缘层表面上的TiN膜的厚度d2的40~45%。由于在接触孔侧壁上的TiN膜厚度d1薄,因此,接触孔侧壁上TiN膜中的杂质含量少,TiN膜在随后进行的热处理中由于杂质受热而产生的逸出气体少,逸出气体的压力小。在随后进行的WCVD方法中,具有这样结构的晶片上在接触孔开口中要形成钨导电接触栓塞(W plug)时,WCVD处理室内的温度约为422~428℃,压力39.5~40.5Torr,接触孔侧壁上TiN膜中的杂质含量小,杂质受热而产生的逸出气体少,逸出气体的压力小,形成钨导电接触栓塞的前体材料WF6能顺利进入接触孔开口,结果,能形成没有空隙的完整的钨导电接触栓塞,这样形成的钨导电接触栓塞具有良好的导电性和可靠性。在随后进行的除去多余的钨(W)的钨化学机械研磨(WCMP)或钨回蚀(W etch back,WEB)时,栓塞损失(Plugloss)小。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明的范围内。本发明要求保护的范围由所附的权利要求书及其等效物界定。

Claims (13)

1.半导体器件的阻挡层形成方法,包括以下步骤:
在层间绝缘层中形成接触孔开口的构件上,用难熔金属膜形成欧姆接触层;
用难熔金属的金属有机化合物作为前体材料,在所述的欧姆接触层上形成难熔金属的氮化物扩散阻挡层;
形成扩散阻挡层的速度控制在130~198
Figure A200710171757C0002160432QIETU
/15秒。
2.如权利要求1所述的方法,其特征在于,所述的难熔金属是钛。
3.如权利要求2所述的方法,其特征在于,所述的钛膜欧姆接触层厚度是500~1000
Figure A200710171757C0002160432QIETU
4.如权利要求1所述的方法,其特征在于,采用溅射方法或化学气相淀积方法形成难熔金属的欧姆接触层。
5.如权利要求1所述的方法,其特征在于,所述的前体材料是钛有机化合物。
6.如权利要求5所述的方法,其特征在于,所述的钛有机化合物是四(双甲基胺)钛Ti(N(CH3)2)4
7.如权利要求1所述的方法,其特征在于,采用化学气相淀积方法形成难熔金属的氮化物扩散阻挡层。
8.如权利要求1~7中任一所述的方法,其特征在于,通过控制反应室内温度为440~460℃,反应室内的压力是1.45~1.55Torr,晶片的温度范围是380~390℃,前体材料的流速是223~227sccm达到淀积速度130~198
Figure A200710171757C0002160432QIETU
/15s。
9.如权利要求8所述的方法,其特征在于,通过控制反应室内温度为450℃,反应室内的压力是1.5Torr,晶片的温度范围是380~390℃,前体材料的流速是225sccm,达到淀积速度130~198
Figure A200710171757C0002160432QIETU
/15s。
10.如权利要求1所述的方法,其特征在于,层间绝缘层表面上形成的氮化钛膜厚d2为150~250
Figure A200710171757C0002160432QIETU
11.如权利要求10所述的方法,其特征在于,淀积在接触孔开口侧壁上的TiN膜的厚度d1的是淀积在形成接触孔开口层间绝缘层表面上的TiN膜的厚度d2的40~45%,即,d1/d2=40~45%。
12.如权利要求1所述的方法,其特征在于,形成的难熔金属氮化物扩散阻挡层在440~460℃的温度下进行热处理。
13.如权利要求12所述的方法,其特征在于,在440~460℃的温度下,在同一处理室内,H2/N2气氛下进行热处理,处理时间是35秒。
CNA2007101717577A 2007-12-04 2007-12-04 半导体器件的阻挡层形成方法 Pending CN101452878A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007101717577A CN101452878A (zh) 2007-12-04 2007-12-04 半导体器件的阻挡层形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007101717577A CN101452878A (zh) 2007-12-04 2007-12-04 半导体器件的阻挡层形成方法

Publications (1)

Publication Number Publication Date
CN101452878A true CN101452878A (zh) 2009-06-10

Family

ID=40735032

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101717577A Pending CN101452878A (zh) 2007-12-04 2007-12-04 半导体器件的阻挡层形成方法

Country Status (1)

Country Link
CN (1) CN101452878A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751236A (zh) * 2012-06-27 2012-10-24 上海宏力半导体制造有限公司 互连结构的形成方法
CN103177945A (zh) * 2011-12-20 2013-06-26 中芯国际集成电路制造(上海)有限公司 高介电常数金属栅极制造方法
CN104347418A (zh) * 2013-08-05 2015-02-11 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103177945A (zh) * 2011-12-20 2013-06-26 中芯国际集成电路制造(上海)有限公司 高介电常数金属栅极制造方法
CN103177945B (zh) * 2011-12-20 2016-03-30 中芯国际集成电路制造(上海)有限公司 高介电常数金属栅极制造方法
CN102751236A (zh) * 2012-06-27 2012-10-24 上海宏力半导体制造有限公司 互连结构的形成方法
CN104347418A (zh) * 2013-08-05 2015-02-11 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法
CN104347418B (zh) * 2013-08-05 2019-11-01 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法

Similar Documents

Publication Publication Date Title
US5733816A (en) Method for depositing a tungsten layer on silicon
US6284316B1 (en) Chemical vapor deposition of titanium
US6849544B2 (en) Forming a conductive structure in a semiconductor device
EP0159935B1 (en) Method for inhibiting dopant out-diffusion
US5084417A (en) Method for selective deposition of refractory metals on silicon substrates and device formed thereby
EP0212266B1 (en) Selective titanium silicide formation
US5047367A (en) Process for formation of a self aligned titanium nitride/cobalt silicide bilayer
US5635765A (en) Multi-layer gate structure
US5221853A (en) MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region
KR100456314B1 (ko) 반도체 소자의 게이트전극 형성 방법
US5202287A (en) Method for a two step selective deposition of refractory metals utilizing SiH4 reduction and H2 reduction
KR100331521B1 (ko) 콘택트 및 콘택트 형성 방법
CN101452878A (zh) 半导体器件的阻挡层形成方法
WO1986001640A1 (en) Diffusion barrier layer for integrated-circuit devices
US6433434B1 (en) Apparatus having a titanium alloy layer
KR100631937B1 (ko) 텅스텐 게이트 형성방법
KR20030050652A (ko) 텅스텐막의 형성 방법
KR100430687B1 (ko) 반도체소자의금속배선형성방법
Pauleau Interconnect materials
JPH11330365A (ja) 半導体装置の製造方法および半導体装置
KR100574481B1 (ko) 반도체장치의 게이트전극 형성방법
JP2001127159A (ja) 半導体装置の製造方法
CN101442023A (zh) 接触孔厚氮化钛膜裂缝的解决方法
KR20010084502A (ko) 반도체 장치의 금속층 형성 방법
JPH0722589A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20130208

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130208

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20090610

WD01 Invention patent application deemed withdrawn after publication