[go: up one dir, main page]

CN102244063A - 具有多边形芯片座的半导体封装件及其制法 - Google Patents

具有多边形芯片座的半导体封装件及其制法 Download PDF

Info

Publication number
CN102244063A
CN102244063A CN2010101810008A CN201010181000A CN102244063A CN 102244063 A CN102244063 A CN 102244063A CN 2010101810008 A CN2010101810008 A CN 2010101810008A CN 201010181000 A CN201010181000 A CN 201010181000A CN 102244063 A CN102244063 A CN 102244063A
Authority
CN
China
Prior art keywords
chip
chip carrier
polygon
polygonal
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101810008A
Other languages
English (en)
Inventor
李秀容
王愉博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CN2010101810008A priority Critical patent/CN102244063A/zh
Publication of CN102244063A publication Critical patent/CN102244063A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明公开了一种具有多边形芯片座的半导体封装件及其制法。该具有多边形芯片座的半导体封装件包括：具有至少五侧边的多边形芯片座；设于该多边形芯片座的周围的多个导脚，且该导脚与该多边形芯片座的侧边形成一预定的距离；设于该多边形芯片座上以通过焊线电性连接至该多个导脚的芯片；以及用以包覆该多边形芯片座、该多个导脚与该芯片的封装胶体。据此，通过将现有的四边形芯片座以多边形芯片座取代，可缩短导脚与芯片的距离，除了降低焊线成本外，还可减少焊线偏移发生的机率。本发明还提供一种能缩短焊线长度的半导体封装件的制法以及一种导线架结构。

Description

具有多边形芯片座的半导体封装件及其制法
技术领域
本发明涉及一种半导体封装件与其制法，特别是涉及一种能缩短导脚与芯片的距离的半导体封装件及其制法。 
背景技术
半导体封装件常见的问题在于导线架的四边形芯片座(Die Pad)中，其四个角落对应的导脚因空间的因素而与芯片的距离过大，使得焊线必须拉长而导致成本的增加。再者，较长的焊线在封胶(molding)时易发生焊线偏移(wire sweep)，也就是原本打好的焊线因为封胶的冲速过大而偏离或损坏。 
图1为现有的具有四边形芯片座102的半导体封装件10的示意图。如图所示，芯片座102上设置有芯片101，且沿芯片座102周围设置有导脚(lead)103。芯片101上的接合垫(bonding pad)1011通过焊线104电性连接该导脚。明显地，因为芯片座102的空间关系，导脚103无法向内延伸，使得对应芯片座102四个角落的导脚103与芯片101上接合垫1011的距离较大，因此必须使用较长的焊线104。然而，焊线104长度的增加不但会提高半导体封装件10的制作成本，也容易发生焊线偏移的状况。 
第5,168,368号美国专利公开一种半导体封装件，为了避免发生因焊线长度增加而产生的焊线偏移现象。在此件美国专利中，利用一种具有环状中间区域的导线架，使得焊线可由导脚先连接至该导线架的环状中间区域的接合垫，再由该接合垫连接至芯片上。如此，将现有技术中使用一段较长的焊线改进为使用两段较短的焊线，因此大大减少焊线偏移发生的区域。然而，此种作法会增加焊线的总使用量，因而大幅提高半导体封装件的制作成本，且仍未解决现有半导体封装件因为芯片座的空间关系而使导脚无法向内延伸的问题。 
所以，如何解决上述焊线偏移问题，并降低焊线的使用成本，实 为目前急欲解决的问题。 
发明内容
鉴于以上所述背景技术的缺点，本发明的目的是提供一种具有多边形芯片座的半导体封装件，以降低半导体封装件的制作成本，并减少焊线偏移发生的机率。 
为达到上述目的，本发明提供一种具有多边形芯片座的半导体封装件，包括：多边形芯片座，多个导脚，芯片，以及封装胶体。其中，所述多边形芯片座具有至少五侧边；所述导脚设于该多边形芯片座的周围，且与该多边形芯片座的侧边形成一预定的距离；所述芯片设于该多边形芯片座上，以通过焊线电性连接至该多个导脚；所述封装胶体用以包覆该多边形芯片座、该多个导脚与该芯片。 
在一较佳实施例中，上述的半导体封装件可包括沿着该多边形芯片座的侧边而连续或分段设置的接地环(ground ring)，亦或是包括连接该多边形芯片座或接地环的支撑条(supporting bar)。而该多边形芯片座的至少一侧边与其相邻侧边的夹角为钝角。 
本发明还提供一种半导体封装件的制法，其步骤包括，首先，提供一具有至少五侧边的多边形芯片座，然后，沿该多边形芯片座的周围设置多个导脚，且该多个导脚与该多边形芯片座的侧边形成一预定的距离，最后，将芯片设于该多边形芯片座上，以通过焊线将该芯片的接合垫电性连接该多个导脚。 
本发明又提供一种导线架结构，包括多边型芯片座以及多个导脚，该多边型芯片座具有至少五侧边；该多个导脚设于该多边型芯片座的周围，且与该多边型芯片座的侧边形成一预定的距离。 
由上述说明可知，本发明利用多边形芯片座取代透现有的四边形芯片座，使芯片座周围的导脚可向内延伸，缩短导脚与芯片的距离，因此可使用较现有技术更短的焊线来连接导脚与芯片。由于焊线的使用量减少，故可降低半导体封装件的制造成本。此外，还可减少焊线偏移发生的机率。 
附图说明
图1为现有半导体封装件的构造图； 
图2为本发明具有多边形芯片座的半导体封装件的一具体实施例的构造图； 
图3为图2的具有多边形芯片座的半导体封装件的示意图； 
图4A及图4B为本发明具有多边形芯片座的半导体封装件的其他具体实施例的示意图； 
图5为本发明具有多边形芯片座的半导体封装件的再一具体实施例的示意图。 
主要元件符号说明： 
10半导体封装件 
101、201、301、401、401’、501芯片 
102四边形芯片座 
103、203、303、503导脚 
104、204焊线 
1011接合垫 
20、30、50半导体封装件 
202、302八边形芯片座 
205、305、405、405’接地环 
206、306、406、406’、506支撑条 
402五边形芯片座 
402’六边形芯片座 
502十二边形芯片座 
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。 
请参阅图2，为本发明的具有多边形芯片座的半导体封装件的构造图。如图所示，半导体封装件20包括具有至少五侧边的多边形芯片座202、设于该多边形芯片座202的周围且与该多边形芯片座202的侧边形成一预定的距离的多个导脚203、设于该多边形芯片座202上以通过 焊线204电性连接至该多个导脚203的芯片201以及用以包覆该多边形芯片座202、该多个导脚203与该芯片201的封装胶体(未予以图示)。本实施例的半导体封装件20具有八边形的芯片座202，其主要的原理是通过对现有的四边形芯片座的四个角落进行切角而产生斜面(chamfer)，使四个角落所对应的导脚203能朝向芯片201延伸，因此能缩短焊线204长度。 
请同时参阅图1及图2，在图1中，现有芯片座102的四个角落所对应的导脚103必须使用最长的焊线(例如使用金线或铜线)与芯片上的接合垫1011电性连接。而在图2的本发明的半导体封装件中，通过对芯片座202四边切角，使四个角落所对应的导脚203所需的焊线长度缩短，且相比于其他导脚，四个角落对应的导脚203所需的焊线不再是最长的焊线，因此能大幅降低焊线使用的成本，同时，也能减少发生焊线偏移的机率。 
在一较佳实施例中，如图2所示，本发明的具有多边形芯片座的半导体封装件20还包括接地环205，其沿着该八边形芯片座202的侧边而连续设置。然而，该接地环205还可以分段方式设置，且该接地环205可呈对称或非对称的形状。另外，半导体封装件20还包括支撑条206，用以连接并支撑该八边形芯片座202及接地环205，其中，该八边形芯片座202的形状可为对称或非对称。 
在另一较佳实施例中，多个导脚203可依据对应的该焊线204长度与该八边形芯片座202的侧边形成不同的距离。如图2所示，导脚203与芯片座202的距离标示为d，然而，距离d可依据不同导脚203所需的焊线204长度进行调整，也就是说，某一导脚203与芯片座202的距离与其他导脚与芯片座202的距离可为相同或不相同，完全由设计上的需求来决定。 
请参阅图3，为图2的具有多边形芯片座的半导体封装件的示意图。为了清楚地表示出本发明的半导体封装件的架构，因此本图中并未绘示出焊线。如图所示，半导体封装件30包括八边形芯片座302、设于该八边形芯片座302的周围且与该八边形芯片座302的侧边形成一预定的距离的多个导脚303、设于该八边形芯片座302上的芯片301、沿着该八边形芯片座302的侧边设置的接地环305以及用以连接并支 撑该八边形芯片座302及接地环305的支撑条306。由于芯片座302各边对应的导脚303与芯片301的距离差距不大，因此能缩短焊线的使用长度。 
在一较佳实施例中，该芯片301可为对应该多边形芯片座的多边形。例如，若使用八边形芯片座302，则芯片301可使用八边形芯片，则可更进一步缩短焊线的使用长度。 
请参阅图4A及图4B，为本发明具有多边形芯片座的半导体封装件的其他具体实施例的示意图。 
在图4A中，半导体封装件具有芯片401、五边形芯片座402、对应该五边形芯片座402的接地环405以及连接该接地环405的支撑条406。在图4B中，半导体封装件具有芯片401’、六边形芯片座402’、对应该六边形芯片座402’的接地环405’以及连接接地环405’的支撑条406’。通过所述具体实施例可知，芯片座的设计可配合芯片上接合垫的线路布局(layout)，决定是否将其一角或多角进行切角，以形成至少五边的芯片座，而该多边形芯片座的至少一侧边与其相邻侧边的夹角为钝角。以图4A为例，该芯片座在左上方形成一切角的斜边，则至少会有一侧边(该斜边)与其相邻侧边的夹角为钝角。 
请参阅图5，为本发明具有多边形芯片座的半导体封装件的再一具体实施例的示意图。如图所示，半导体封装件50具有芯片501、十二边芯片座502、导脚503及支撑条506(为清楚起见并未绘示出焊线)。此实施例的设计原理在于，当对现有四边形芯片座进行切角时，可通过调整导脚的位置来缩短焊线长度，然而，当某一角进行切角后又会形成两个新的角，而靠近此两个新的角的导脚可能会需要较长的焊线，若对此两个新的角再进行切角，理论上可再缩短焊线长度。换句话说，当芯片座越多边时，其所需的总焊线长度会越少。因此，相比于前述五边形、六边形或八边形的芯片座，本实施例的十二边芯片座502所需的总焊线长度会最少。 
另外，本发明更提供一种半导体封装件的制法，其步骤包括：提供一具有至少五侧边的多边形芯片座；沿该多边形芯片座的周围设置多个导脚，且该多个导脚与该多边形芯片座的侧边形成一预定的距离；将芯片设于该多边形芯片座上，以通过焊线将该芯片的接合垫电性连 接该多个导脚；以及利用封装胶体包覆该多边形芯片座、该多个导脚与该芯片。 
在一较佳实施例中，本发明的半导体封装件的制法还包括沿着该多边形芯片座的侧边而连续或分段设置接地环的步骤。 
本发明又提供一种导线架结构，包括具有至少五侧边的多边型芯片座，以及设于该多边型芯片座的周围且与该多边型芯片座的侧边形成一预定的距离的多个导脚，其中，该多边形芯片座的形状可为对称或非对称，且该多边形芯片座的至少一侧边与其相邻侧边的夹角为钝角。在一较佳实施例中，该导线架结构还包括沿着该多边形芯片座的侧边而连续或分段设置的接地环，而该接地环可连接支撑条。另外，此种导线架结构也可包括连接该多边形芯片座的支撑条。通过此种多边形导线架结构，可缩短焊垫与芯片的距离，以减少焊线的使用量。 
由上述说明可知，本发明利用多边形芯片座取代现有的四边形芯片座，使芯片座周围的导脚可向内延伸，缩短导脚与芯片的距离，因此可使用较现有技术更短的焊线来连接导脚与芯片。由于焊线的使用量减少，故可降低半导体封装件的制造成本。此外，还可减少焊线偏移发生的机率。 
以上所述的具体实施例，仅用以例释本发明的特点及功效，而非用以限定本发明的可实施范畴，在未脱离本发明上述的精神与技术范畴下，任何运用本发明所揭示内容而完成的等效改变及修饰，均仍应为权利要求书的范围所涵盖。 

Claims (15)

1.一种具有多边形芯片座的半导体封装件，其特征在于，包括：
多边形芯片座，具有至少五侧边；
多个导脚，设于该多边形芯片座的周围，且与该多边形芯片座的侧边形成一预定的距离；
芯片，设于该多边形芯片座上，以通过焊线电性连接至该多个导脚；以及
封装胶体，用以包覆该多边形芯片座、该多个导脚与该芯片。
2.根据权利要求1所述的具有多边形芯片座的半导体封装件，其特征在于，还包括接地环，沿着该多边形芯片座的侧边而连续或分段设置。
3.根据权利要求2所述的具有多边形芯片座的半导体封装件，其特征在于，还包括连接该接地环的支撑条。
4.根据权利要求1所述的具有多边形芯片座的半导体封装件，其特征在于，还包括连接该多边形芯片座的支撑条。
5.根据权利要求1所述的具有多边形芯片座的半导体封装件，其特征在于，该多边形芯片座的形状为对称或非对称。
6.根据权利要求1所述的具有多边形芯片座的半导体封装件，其特征在于，该多边形芯片座的至少一侧边与其相邻侧边的夹角为钝角。
7.根据权利要求1所述的具有多边形芯片座的半导体封装件，其特征在于，该芯片为对应该多边形芯片座的多边形。
8.一种半导体封装件的制法，其特征在于，步骤包括：
提供一具有至少五侧边的多边形芯片座；
沿该多边形芯片座的周围设置多个导脚，且该多个导脚与该多边形芯片座的侧边形成一预定的距离；以及
将芯片设于该多边形芯片座上，以通过焊线将该芯片的接合垫电性连接该多个导脚。
9.根据权利要求8所述的半导体封装件的制法，其特征在于，还包括利用封装胶体包覆该多边形芯片座、该多个导脚与该芯片的步骤。
10.一种导线架结构，其特征在于，包括：
多边型芯片座，具有至少五侧边；以及
多个导脚，设于该多边型芯片座的周围，且与该多边型芯片座的侧边形成一预定的距离。
11.根据权利要求10所述的导线架结构，其特征在于，还包括接地环，沿着该多边形芯片座的侧边而连续或分段设置。
12.根据权利要求11所述的导线架结构，其特征在于，还包括连接该接地环的支撑条。
13.根据权利要求10所述的导线架结构，其特征在于，还包括连接该多边形芯片座的支撑条。
14.根据权利要求10所述的导线架结构，其特征在于，该多边形芯片座的形状为对称或非对称。
15.根据权利要求10所述的导线架结构，其特征在于，该多边形芯片座的至少一侧边与其相邻侧边的夹角为钝角。
CN2010101810008A 2010-05-14 2010-05-14 具有多边形芯片座的半导体封装件及其制法 Pending CN102244063A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101810008A CN102244063A (zh) 2010-05-14 2010-05-14 具有多边形芯片座的半导体封装件及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101810008A CN102244063A (zh) 2010-05-14 2010-05-14 具有多边形芯片座的半导体封装件及其制法

Publications (1)

Publication Number Publication Date
CN102244063A true CN102244063A (zh) 2011-11-16

Family

ID=44962027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101810008A Pending CN102244063A (zh) 2010-05-14 2010-05-14 具有多边形芯片座的半导体封装件及其制法

Country Status (1)

Country Link
CN (1) CN102244063A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468993A (en) * 1992-02-14 1995-11-21 Rohm Co., Ltd. Semiconductor device with polygonal shaped die pad
US6225685B1 (en) * 2000-04-05 2001-05-01 Advanced Micro Devices, Inc. Lead frame design for reduced wire sweep having a defined gap between tie bars and lead pins
CN101656234A (zh) * 2008-08-21 2010-02-24 日月光半导体制造股份有限公司 先进四方扁平无引脚封装结构及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468993A (en) * 1992-02-14 1995-11-21 Rohm Co., Ltd. Semiconductor device with polygonal shaped die pad
US6225685B1 (en) * 2000-04-05 2001-05-01 Advanced Micro Devices, Inc. Lead frame design for reduced wire sweep having a defined gap between tie bars and lead pins
CN101656234A (zh) * 2008-08-21 2010-02-24 日月光半导体制造股份有限公司 先进四方扁平无引脚封装结构及其制造方法

Similar Documents

Publication Publication Date Title
JP6261055B2 (ja) 集積回路モジュール
TWI325169B (en) Multi-row lead frame
CN105514078B (zh) 图案化的引线框架
CN1283004C (zh) 半导体装置及其制造方法、线路基板及电子机器
US10056343B2 (en) Packaged semiconductor device with interior polygonal pads
TWI716532B (zh) 樹脂密封型半導體裝置
CN111133571B (zh) 半导体装置、高频功率放大器及半导体装置的制造方法
CN101800211B (zh) 半导体装置
US10475730B2 (en) Preformed lead frame device and lead frame package including the same
CN104659010B (zh) 一种四方扁平无引脚型态封装的引线框结构与封装体结构
CN207731919U (zh) 一种功率器件封装结构
CN203774319U (zh) 堆叠式封装结构
US8704344B2 (en) Ultra-small chip package and method for manufacturing the same
CN102244063A (zh) 具有多边形芯片座的半导体封装件及其制法
TW200845322A (en) Package structure and manufacturing method thereof
CN101685809B (zh) 半导体封装件及其导线架
CN107579048A (zh) 一种改善多芯片堆叠装片的结构及其工艺方法
CN102931150B (zh) 无外引脚封装结构
CN207398115U (zh) 一种改善多芯片堆叠装片的结构
TW200830484A (en) Chip package structure
CN101232012B (zh) 堆栈式半导体封装结构
TW201138046A (en) Semiconductor package having multi-sided die base and method for forming the same
CN202352658U (zh) 一种新的半导体封装引线框架
CN102024778B (zh) 导线架及芯片封装体
CN100470782C (zh) 芯片封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111116