[go: up one dir, main page]

CN102246283B - 双极晶体管 - Google Patents

双极晶体管 Download PDF

Info

Publication number
CN102246283B
CN102246283B CN200980150271.2A CN200980150271A CN102246283B CN 102246283 B CN102246283 B CN 102246283B CN 200980150271 A CN200980150271 A CN 200980150271A CN 102246283 B CN102246283 B CN 102246283B
Authority
CN
China
Prior art keywords
layer
collector
bipolar transistor
collector layer
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980150271.2A
Other languages
English (en)
Other versions
CN102246283A (zh
Inventor
安藤裕二
宫本广信
中山达峰
冈本康宏
井上隆
大田一树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Renesas Electronics Corp filed Critical NEC Corp
Publication of CN102246283A publication Critical patent/CN102246283A/zh
Application granted granted Critical
Publication of CN102246283B publication Critical patent/CN102246283B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Bipolar Transistors (AREA)

Abstract

一种双极晶体管，包括衬底、集电极层、具有p导电型的基极层和具有n导电型的发射极层。所述集电极层形成在所述衬底上，并且包括第一氮化物半导体。具有p导电型的基极层形成在集电极层上，并且包括第二氮化物半导体。具有n导电型的发射极层形成在基极层上，并且包括第三氮化物半导体。集电极层、基极层和发射极层形成为相对于衬底的表面的晶体生长方向与衬底的[0001]方向平行。第一氮化物半导体包括InycAlxcGa1-xc-ycN，其中0≤xc≤1，0≤yc≤1，0＜xc+yc≤1。在第一氮化物半导体中，在表面侧上的a轴的长度比在衬底侧上的a轴的长度长。

Description

双极晶体管
技术领域
本发明涉及双极晶体管，更具体地涉及包含III族氮化物半导体作为主要材料的双极晶体管。
背景技术
已知下述双极晶体管，其包含III族氮化物半导体作为主要材料。图1是示出双极晶体管的典型构造的截面图。在例如下述文献中报告了这样的双极晶体管：L.S.McCarthy等人，″AlGaN/GaN HeterojunctionBipolar Transistor″，IEEE Electron Device Letters，Vol.20，No.6，pp.277，(1999)。
在图1中，双极晶体管包括：蓝宝石衬底100；子集电极层103，其包括高密度n型GaN；集电极层104，其包括低密度n型GaN；基极层105，其包括p型GaN；以及发射极层106，其包括n型Al0.1Ga0.9N。相对于衬底表面的晶体生长方向与[0001]方向平行。分别形成：发射极电极10E，其接触n型AlGaN发射极层106；基极电极10B，其接触p型GaN基极层105；以及集电极电极10C，其接触n型GaN子集电极层103。
作为现有技术，在国际专利公布No.WO2004/061971(对应于美国专利公开US2005/224831(A1))中公开了p型氮化物半导体结构和双极晶体管。该p型氮化物半导体结构具有p型氮化物半导体层，其包括在进行蚀刻处理的p型氮化物半导体上再生长的In。
此外，在日本专利公开No.JP2006-128554(A)中公开了双极晶体管及其制造方法。这种双极晶体管包括第一半导体层、第二半导体层和第三半导体层。这种双极晶体管具有绝缘膜，该绝缘膜具有形成在第二半导体层下面的开口部，并且第一半导体层的一部分形成为接触绝缘膜下面。
此外，在日本专利公开No.JP2008-4779(A)中公开了氮化物半导体双极晶体管和氮化物双极晶体管的制造方法。这种氮化物半导体双极晶体管具有形成为接触发射极电极或集电极电极的氮化物半导体层，其包括InAlGaN四元混合晶体。
此时，本发明人现在已经发现下面的事实。图2是示出图1中所示的双极晶体管的能带的图。该能带图示出在基极和发射极之间施加正向偏压并且在基极和集电极之间施加反向偏压的情况。根据能带计算，已知在相对于GaN的导带的底部，即伽马(Γ)波谷大约2.0电子伏特的高能带中存在L-M波谷和第二伽马(Γ)波谷。这些被统称为图2中描述的“上波谷”(在附图中由虚线表示)。
如图2中所示，在图1中所示的双极晶体管中，电场强度在基极层105和集电极层104之间的界面附近变得最大。因此，从基极层105注入到集电极层104中的电子变为高能，并且经历声子散射以容易地过渡到上波谷。因此，该双极晶体管具有降低高压操作下的载流子速度以降低截止频率的趋势。而且，因为电子易于在集电极层104中具有高能并且构成集电极层104的GaN具有较窄的带隙，因此容易出现雪崩击穿。因此，该双极晶体管具有集电极击穿电压低的问题。
引用列表
专利文献
[专利文献1]WO2004/061971
[专利文献2]JP2006-128554A
[专利文献3]JP2008-4779A
非专利文献
[非专利文献1]L.S.McCarthy等人，″AlGaN/GaN HeterojunctionBipolar Transistor″，IEEE Electron Device Letters，Vol.20，No.6，pp.277，(1999)
发明内容
本发明的目的是提供一种双极晶体管，所述双极晶体管在解决了上述问题的同时具有高集电极击穿电压并且即使在高压下也具有良好的电子传送特性。
本发明的双极晶体管包括衬底、集电极层、p导电型基极层和n导电型发射极层。集电极层形成在衬底上，并且包括第一氮化物半导体。p导电型基极层形成在集电极层上，并且包括第二氮化物半导体。n导电型发射极层形成在基极层上，并且包括第三氮化物半导体。集电极层、基极层和发射极层形成为相对于衬底的表面的晶体生长方向与衬底的[0001]方向平行。第一氮化物半导体包括InycAlxcGa1-xc-ycN(0≤xc≤1，0≤yc≤1，0＜xc+yc≤1)。第一氮化物半导体中的表面侧上的a轴的长度比衬底侧上的a轴的长度长。
根据本发明，能够提供一种双极晶体管，该双极晶体管具有高集电极击穿电压并且即使在高压下也具有良好的电子传送特性。
附图说明
通过下面结合附图描述的特定的优选示例性实施例，本发明的上面和其他目的、优点和特征将变得更清楚，在附图中：
图1是示出双极晶体管的典型构造的截面图；
图2是示出图1中所示的双极晶体管的能带的图；
图3是示出根据本发明的第一示例性实施例的双极晶体管的构造的截面图；
图4A是示出根据本发明的第一示例性实施例的双极晶体管中的Al组分分布、极化量分布和电荷分布的代表性示例的图形；
图4B是示出根据本发明的第一示例性实施例的双极晶体管中的Al组分分布、极化量分布和电荷分布的代表性示例的图形；
图4C是示出根据本发明的第一示例性实施例的双极晶体管中的Al组分分布、极化量分布和电荷分布的代表性示例的图形；
图5是示出根据本发明的第一示例性实施例的双极晶体管的能带的示例的图；
图6是示出根据本发明的第二示例性实施例的双极晶体管的构造的截面图；
图7是示出根据本发明的第二示例性实施例的双极晶体管的能带的示例的图；
图8是示出根据本发明的第三示例性实施例的双极晶体管的构造的截面图；
图9是示出根据本发明的第三示例性实施例的双极晶体管的能带的示例的图；
图10是示出根据本发明的第四示例性实施例的双极晶体管的构造的截面图；
图11是示出根据本发明的第四示例性实施例的双极晶体管的能带的示例的图；
图12是示出根据本发明的第五示例性实施例的双极晶体管的构造的截面图；
图13是示出根据本发明的第五示例性实施例的双极晶体管的能带的示例的图；
图14是示出根据本发明的第六示例性实施例的双极晶体管的构造的截面图；
图15是示出根据本发明的第六示例性实施例的双极晶体管的能带的示例的图；
图16是示出根据本发明的第七示例性实施例的双极晶体管的构造的截面图；
图17A是示出根据本发明的第七示例性实施例的双极晶体管中的(Al，In)组分分布、极化量分布和电荷分布的代表性示例的图形；
图17B是示出根据本发明的第七示例性实施例的双极晶体管中的(Al，In)组分分布、极化量分布和电荷分布的代表性示例的图形；
图17C是示出根据本发明的第七示例性实施例的双极晶体管中的(Al，In)组分分布、极化量分布和电荷分布的代表性示例的图形；以及
图18是示出根据本发明的第七示例性实施例的双极晶体管的能带的示例的图。
具体实施方式
下面将参考附图描述本发明的双极晶体管的示例性实施例。
(第一示例性实施例)
将描述根据本发明的第一示例性实施例的双极晶体管的构造。图3是示出根据本发明的第一示例性实施例的双极晶体管的构造的截面图。如图3中所示，双极晶体管包括衬底10、成核层11、缓冲层12、子集电极层13、集电极层14、基极层15、发射极层16、接触层17、发射极电极1E、基极电极1B和集电极电极1C。
衬底10是(0001)面碳化硅(SiC)衬底。成核层11形成在衬底10上并且包括AlN。缓冲层12形成在成核层11上，并且包括未掺杂的GaN。子集电极层13形成在缓冲层12上并且包括高密度n型GaN。集电极层14形成在子集电极层13上，并且包括未掺杂的AlGaN。基极层15形成在集电极层14上并且包括p型GaN。发射极层16形成在基极层15上并且包括n型AlGaN。接触层17形成在发射极层16上，并且包括高密度n型GaN。发射极电极1E形成在接触层17(n型GaN层)上并且与之接触。基极电极1B形成在基极层15(p型GaN层)上并且与之接触。并且集电极电极1C形成在子集电极层13(n型GaN层)上并且与之接触。每一个电极都形成欧姆接触。
在如下的制造处理(A)和(B)中制造双极晶体管。(A)初始，通过例如金属有机化学气相沉积(以下称为“MOCVD”)的方法，以下面所述的从上到下的顺序在SiC衬底10的(0001)面上层叠和生长其材料和膜厚度在下面进行描述的每层。
(A-1)成核层11：未掺杂的AlN，200nm。(A-2)缓冲层12：未掺杂的GaN，1微米。(A-3)子集电极层13：n型GaN(Si：3×1018cm-3)，1微米。(A-4)集电极层14：未掺杂的AlxcGa1-xcN(xc＝xc1至xc2)，500nm。(A-5)基极层15：p型GaN(Mg：1×1019cm-3)，100nm。(A-6)发射极层16：n型AlxeGa1-xeN(Si：5×1017cm-3)，500nm。(A-7)接触层17：N型GaN(Si：1×1019cm-3)，50nm。在这些膜中，晶体生长方向与衬底的[0001]方向平行。
在此，是AlGaN层的集电极层14具有倾斜组分结构或阶梯组分结构，其中，在膜厚度方向上调节Al组分xc。例如，在集电极层14中，假定Al组分在相对于是n型GaN层的子集电极层13的界面处为xc＝xc1，并且，假定Al组分在相对于是p型GaN层的基极层15的界面处为xc＝xc2。在该情况下，0≤xc2＜xc1≤1成立。即，集电极层14的Al组分xc从子集电极层13向基极层15减小。集电极层14比位错产生的临界厚度更薄，并且变为变形的晶格层，从抑制集电极层14的位错产生并且获得良好的晶体质量的视点看，优选的是，0≤xc2＜xc1≤0.5成立。在本示例性实施例的情况下，假定例如xc1＝0.2并且xc2＝0，并且集电极层14的厚度等于或小于1微米，厚度变为处于位错产生的临界厚度内。
此外，假定是AlGaN层的发射极层16的Al组分xe被设置为0≤xe≤1。从抑制发射极层16的位错产生并且获得良好的晶体质量的视点，优选的是，0≤xe≤0.5成立。在本示例性实施例的情况下，假定例如xe＝0.1，并且发射极层16的厚度等于或小于1微米，厚度变为处于位错产生的临界厚度内。
此外，硅(Si)被用作n型杂质。锰(Mg)被用作p型杂质。然而，铍(Be)可以被用作p型杂质。虽然作为集电极层14的AlGaN层没有被掺杂，但是可以使用具有1×1017cm-3或更小的程度的杂质密度的n型杂质。
(B)随后，在处理(A)中形成的层叠结构以下述顺序进行构图处理，以形成每一个电极，从而制造双极晶体管。
(B-1)初始，例如，使用化学气相沉积(以下称为“CVD”)方法来形成二氧化硅(SiO2)膜。(B-2)随后，对于SiO2膜执行发射极台面区域的构图处理(形成在预期形成基极电极的区域中具有开口部分的图案)。(B-3)其后，以构图的SiO2膜作为掩模，通过使用例如基于氯(Cl2)的气体的反应离子蚀刻(以下称为“RIE”)方法来部分地蚀刻掉接触层17和发射极层16(即，发射极台面蚀刻)。因此，是p型GaN层的基极层15被暴露，以形成外部基极区域。(B-4)接下来，例如，在外部基极区域中蒸发诸如钯(Pd)/金(Au)的金属。(B-5)其后，通过揭掉SiO2膜来形成基极电极1B。注意，诸如钛(Ti)/Au的其他材料可以用作p型欧姆电极的材料。
(B-6)接下来，再一次使用CVD方法来形成SiO2膜。(B-7)随后，对于SiO2膜执行基极台面区域的构图处理(形成在预期形成集电极电极的区域中具有开口部分的图案)。(B-8)其后，以构图的SiO2作为掩模，通过使用例如基于Cl2气体的RIE方法来部分地蚀刻掉接触层17、发射极层16、基极层15和集电极层14(即，基极台面蚀刻)。因此，是n型GaN层的子集电极层13被暴露以形成外部集电极区域。(B-9)随后，对于SiO2膜在预期形成发射极电极的区域中形成开口部分。(B-10)接下来，例如，在发射极台面区域和外部集电极区域中蒸发诸如Ti/铝(Al)/镍(Ni)/Au的金属。(B-11)其后，通过揭掉SiO2膜来分别形成发射极电极1E和集电极电极1C。注意，诸如Ti/Al/钼(Mo)/Au或Ti/Al/铌(Nb)/Au的其他材料可以用作n型欧姆电极的材料。
(B-12)最后，对于整个部分进行合金处理。因此，发射极电极1E、基极电极1B和集电极电极1C中的每一个形成为欧姆接触。
因此，制造了图3中所示的双极晶体管。
图4A至4C是均示出根据本发明的第一示例性实施例的双极晶体管中的Al组分分布、极化量分布和电荷分布的代表性示例的图形。在此，在附图中，集电极层14(AlGaN层)的晶体组分选择为表面侧上的a轴长度比衬底侧上的a轴长度长。例如，其被选择为a轴长度从子集电极层13向基极层15增加。此外，垂直轴以从顶部起的顺序分别和独立地指示Al组分分布、极化量分布和电荷分布。水平轴指示双极晶体管中的(基极层15(GaN层)、集电极层14(AlGaN层)和子集电极层13(GaN层)的各自的)位置。
图4A示出集电极层14(AlGaN层)具有按顺序由Alxc1Ga1-xc1N层141A和Alxc2Ga1-xc2N层141B形成的双层结构的情况。在此，如在上面的图形中所示，0≤xc2＜xc1≤1成立。在(0001)面生长的情况下，在GaN层(子集电极层13)上的AlGaN层(集电极层14)内形产生拉伸应变，并且在AlGaN层(集电极层14)内产生负极化。在此，假定在表面侧带正电的情况下，极化的符号是正的。在本示例性实施例的情况下，a轴长度从子集电极层13向基极层15增加。因此，如中间的图形中所示，压电极化在消除(减小)从基极层15向子集电极层13的负极化的方向上改变。然后，因为如在下面的图形中所示，产生与极化值的不连续数对应的空间电荷，所以在子集电极层13(GaN层)和AlGaN层141A之间的界面处产生正电荷。分别在AlGaN层141A和AlGaN层141B之间的界面处和在AlGaN层141B和基极层15(GaN层)之间的界面处产生负电荷。
例如，在xc1＝0.2和xc2＝0.1的情况下，在子集电极层13(GaN层)和AlGaN层141A之间的界面处产生具有1.1×1013cm-2的表面密度的正电荷。分别在AlGaN层141A和AlGaN层141B之间的界面处和在AlGaN层141B和基极层15(GaN层)之间的界面处产生具有5.4×1012cm-2的表面密度的负电荷。
图4B示出集电极层14(AlGaN层)具有四层结构的情况，该四层结构由Alxc1Ga1-xc1N层142A、AlxcbGa1-xcbN层142B、AlxccGa1-xccN层142C和Alxc2Ga1-xc2N层142D按顺序形成。在此，如在上面的图形中所示的，0≤xc2＜xcc＜xcb＜xc1≤1成立。在本示例性实施例的情况下，a轴长度从子集电极层13向基极层15增加。因此，同样在该情况下，如在中间的图形中所示，压电极化在消除(减小)从子集电极层13向基极层15的负极化的方向上改变。然后，因为如在下面的图形中所示，产生与极化值的不连续的量对应的空间电荷，所以在子集电极层13(GaN层)和AlGaN层142A之间的界面处产生正电荷。分别在AlGaN层142A和AlGaN层142B之间的界面处、在AlGaN层142B和AlGaN层142C之间的界面处、在AlGaN层142C和AlGaN层142D之间的界面处和在AlGaN层142D和基极层15(GaN层)之间的界面处产生负电荷。
例如，在xc1＝0.2、xcb＝0.15、xcc＝0.1并且xc2＝0.05的情况下，在子集电极层13(GaN层)和AlGaN层142A之间的界面处产生具有1.1×1013cm-2的表面密度的正电荷。分别在AlGaN层142A和AlGaN层142B之间的界面处、在AlGaN层142B和AlGaN层142C之间的界面处、在AlGaN层142C和AlGaN层142D之间的界面处和在AlGaN层142D和基极层15(GaN层)之间的界面处产生具有2.7×1012cm-2的表面密度的负电荷。
图4C示出集电极层14(AlGaN层)包括倾斜组分AlGaN层143使得Al组分xc从子集电极层13(GaN层)向基极层15(AlGaN层)从xc1向xc2逐渐地减小的情况。在此，如在上面的图形中所示，0≤xc2＜xc1≤1成立。这对应于图4B中的阶梯组分结构的阶梯数量很大的情况。因此，如在中间的图形中所示，AlGaN层143的极化的量平滑地改变。因此，如在下面的图形中所示，在AlGaN层143中连续地产生负电荷。
例如，在倾斜组分AlGaN层143的厚度在xc1＝0.2和xc2＝0的条件下是500nm的情况下，在子集电极层13(GaN层)和AlGaN层143之间的界面处产生具有1.1×1013cm-2的表面密度的正电荷。在AlGaN层143内产生具有2.2×1017cm-3体积密度的负电荷。
如上所述，因为在图4A、4B和4C中所示的情况的任何一种中在集电极层14(AlGaN层)内产生负电荷，所以能够获得与在执行p型掺杂的情况下的效果类似的效果。进一步描述图4C的情况作为一个示例。图5示出根据本发明的第一示例性实施例的双极晶体管的能带图的示例。这个能带图示出在图4C中的xe＝0.1、xc1＝0.2和xc2＝0的条件下在基极和发射极之间(即，在基极层15和发射极层16之间)施加正向偏压和在基极和集电极之间(即，在基极层15和集电极层14之间)施加反向偏压的情况。在此，关于在图的上部中描述的“极化电荷”，示意地示出(在图7、9、11、13、15、18和2中类似地示出)在价带中产生的极化电荷的产生位置(由子集电极层13、集电极层14、基极层15和发射极层16中的近似位置表示)及其相对的量(由正电荷和负电荷的近似量表示)。
在集电极层14(AlGaN层)内产生具有相对于电子向上突出的凸电势的内部电场。因此，在基极和集电极之间(即，在基极层15和集电极层14之间)的界面处的电场集中度得到缓解。同时，因为电场强度最大的位置移位到子集电极层13侧，所以从基极层15注入到集电极层14中的电子很难是高能量的。因此，抑制了波谷散射，由此提高了载流子速度，使得改进了截止频率。
此外，集电极层14(AlGaN层)的带隙在子集电极层13侧变大。电场强度最大的位置也移位到子集电极层13侧。因此，在电场强度最大的位置的带隙变大，使得抑制雪崩击穿的出现。因此，也可以改进集电极击穿电压。
在本示例性实施例中，在n型AlGaN层的发射极层16上接触地形成n型GaN层的接触层17。然而，也能够将倾斜组分AlGaN层插入到在发射极层16和接触层17之间的界面，使得Al组分可以平滑地从发射极层16向接触层17减小。在该情况下，由于异质结的导带偏移导致的对电子的势垒变小，使得发射极电阻减小。
此外，虽然在p型GaN层的基极层15上接触地形成基极电极1B，但是可以经由仅在外部基极区域上选择性地再生长的p型GaN层或p型InGaN层来形成基极电极。在该情况下，因为能够通过退火处理来恢复使用发射极台面形成通过RIE的外部基极层的晶体损坏，所以减小了基极电阻。
而且，也能够在外部基极区域之下的集电极层14和子集电极层13被离子注入例如氮化物(N)或硼(B)以具有高电阻率，使得可以形成绝缘区域。替代地，可以通过蚀刻来移除同一位置中的集电极层14和子集电极层13。在这些情况下，基极集电极电容减小，使得能够改善切换速度。
(第二示例性实施例)
下面描述根据本发明的第二示例性实施例的双极晶体管的构造。图6是示出根据本发明的第二示例性实施例的双极晶体管的构造的截面图。在第一示例性实施例中，集电极层14(AlGaN层)的厚度被限制到位错产生的临界厚度。因此，集电极层14不能充分厚，并且限制了集电极击穿电压。在第二示例性实施例中，能够去除集电极击穿电压的这样的限制。
如图6中所示，双极晶体管包括衬底10、成核层11、缓冲层12、子集电极层13、集电极层24、基极层15、发射极层16、接触层17、发射极电极1E、基极电极1B和集电极电极1C。
在本示例性实施例中，将第一示例性实施例中的双极晶体管中的集电极层14替换为集电极层24。集电极层24具有按顺序层叠的未掺杂GaN层24A和未掺杂倾斜组分AlxcGa1-xcN层24B的两层结构。
倾斜组分AlxcGa1-xcN层24B的Al组分xc从集电极层24向基极层15(p型GaN层)从xc1向xc2逐渐地减小。在此，0≤xc2＜xc1≤1成立。该倾斜组分AlxcGa1-xcN层24B的状态被例示为图4C中的集电极层14(AlGaN层)的状态。例如，在xc1＝0.2并且xc2＝0的条件下，GaN层24A的厚度是200nm，并且倾斜组分AlxcGa1-xcN层24B的厚度是500nm。在此，倾斜AlGaN层24B的厚度是位错产生的临界厚度或更小。本双极晶体管的制造方法与第一示例性实施例相同，除了一部分膜的材料不同。
本示例性实施例的特定特征在于下述事实：GaN层24A被插在n型GaN层的子集电极层13和倾斜组分AlGaN层24B之间。可以任意地确定GaN层24A的厚度，而没有临界厚度的限制。因此，能够增加集电极层24的厚度。因此，能够改进集电极击穿电压。
描述这样的双极晶体管的能带。图7示出根据本发明的第二示例性实施例的双极晶体管的能带图的示例。该能带图示出图6中所示的双极晶体管中xe＝0.1，xc1＝0.2并且xc2＝0的条件下在基极和发射极之间(即，在基极层15和发射极层16之间)施加正向偏压并且在基极和集电极之间(即，在基极层15和集电极层24之间)施加反向偏压的情况。
GaN层24A内的电场强度是均匀的。而在倾斜组分AlGaN层24B内产生负电荷。因此，产生具有相对于电子向上突出的凸电势的内部电场。因此，在基极和集电极之间(即，在基极层15和集电极层24之间)的界面处的电场集中度得到缓和。同时，因为电场强度最大的位置被移位到子集电极层13侧，所以从基极层15注入到倾斜组分AlGaN层24B内的电子很难是高能量。因此，抑制了波谷散射，由此增加了载流子速度，使得改进了截止频率。
此外，倾斜组分AlGaN层24B的带隙朝着子集电极层13(GaN层)变大。电场强度最大的位置也被移位到子集电极层13侧。因此，电场强度最大的位置中的带隙变大，使得抑制雪崩击穿的出现。因此，也能够改进集电极击穿电压。
(第三示例性实施例)
描述根据本发明的第三示例性实施例的双极晶体管的构造。图8是示出根据本发明的第三示例性实施例的双极晶体管的构造的截面图。在第一示例性实施例中，集电极层14(AlGaN层)的厚度被限制为位错产生的临界厚度。因此，集电极层14不能充分厚，并且限制了集电极击穿电压。在第三示例性实施例中，可以去除集电极击穿电压的这样的限制。
如图8中所示，双极晶体管包括衬底10、成核层11、缓冲层12、子集电极层13、集电极层34、基极层15、发射极层16、接触层17、发射极电极1E、基极电极1B和集电极电极1C。
在本示例性实施例中，将第一示例性实施例中的双极晶体管中的集电极层14替换为集电极层34。集电极层34具有按顺序层叠的未掺杂倾斜组分AlxcGa1-xcN层34A和未掺杂GaN层34B的两层结构。
倾斜组分AlxcGa1-xcN层34A的Al组分xc从子集电极层13(n型GaN层)向GaN层34B从xc1向xc2逐渐地减小。在此，0≤xc2＜xc1≤1成立。该倾斜组分AlxcGa1-xcN层34A的状态被例示为例如图4C中的集电极层14(AlGaN层)的状态。例如，在xc1＝0.2并且xc2＝0的条件下，倾斜组分AlxcGa1-xcN层34A的厚度是500nm，并且GaN层34B的厚度是500nm。在此，倾斜组分AlGaN层34A的厚度是位错产生的临界厚度或更小。本双极晶体管的制造方法与第一示例性实施例相同，除了一部分膜的材料不同。
本示例性实施例的一个特定特征在于下述事实：GaN层34B被插在倾斜组分AlGaN层34A和p型GaN层的基极层15之间。可以任意地确定GaN层34B的厚度，而没有临界厚度的限制。因此，可以增加集电极层34的厚度。所以，可以改进集电极击穿电压。
描述这样的双极晶体管的能带。图9示出根据本发明的第三示例性实施例的双极晶体管的能带图的示例。该能带图示出图8中所示的双极晶体管中xe＝0.1，xc1＝0.2和xc2＝0的条件下在基极和发射极之间(即，在基极层15和发射极层16之间)施加正向偏压并且在基极和集电极之间(即，在基极层15和集电极层34之间)施加反向偏压的情况。
在GaN层34B内的电场强度是均匀的。然而，在倾斜组分AlGaN层34A内产生负电荷。因此，产生具有相对于电子向上突出的凸电势的内部电场。因此，在基极和集电极之间(即，在基极层15和集电极层34之间)的界面处的电场集中度得到缓和。同时，因为电场强度最大的位置被移位到子集电极层13侧，所以从基极层15注入到集电极层34的GaN层34B中的电子很难是高能量。因此，抑制了波谷散射，由此增加了载流子速度，使得改进了截止频率。
此外，倾斜组分AlGaN层34A的带隙朝着子集电极层13(GaN层)变大。电场强度最大的位置也被移位到子集电极层13侧。因此，在电场强度最大的位置中的带隙变大，使得抑制雪崩击穿的出现。因此，也能够改进集电极击穿电压。
(第四示例性实施例)
描述根据本发明的第四示例性实施例的双极晶体管的构造。图10是示出根据本发明的第四示例性实施例的双极晶体管的构造的截面图。在上述示例性实施例中，在基极和集电极之间(即，在基极层和集电极层之间)的界面处的基极侧的材料和集电极侧的材料包括相同的GaN。因此，能够考虑出现所谓的克尔克效应，其中，由于基极层中的正空穴扩散到集电极层(AlGaN)内，使得基极长度实质上扩展，从而降低转换速度。在第四示例性实施例中，能够确定地防止克尔克效应的出现。
如图10中所示，双极晶体管包括衬底10、成核层11、缓冲层12、子集电极层13、集电极层44、基极层15、发射极层16、接触层17、发射极电极1E、基极电极1B和集电极电极1C。
在本示例性实施例中，将第一示例性实施例中的双极晶体管中的集电极层14替换为集电极层44。集电极层44具有按顺序层叠的未掺杂倾斜组分AlxcGa1-xcN层44A和未掺杂Alxc2Ga1-xc2N层44B的两层结构。
倾斜组分AlxcGa1-xcN层44A的Al组分xc从子集电极层13(n型GaN层)向AlGaN层44B从xc1向xc2逐渐地减小。在此，0≤xc2＜xc1≤1成立。该倾斜组分AlxcGa1-xcN层44A的状态被例示为例如图4C中的集电极层14(AlGaN层)的状态。例如，在xc1＝0.2并且xc2＝0的条件下，倾斜组分AlxcGa1-xcN层44A的厚度是250nm，并且Alxc2Ga1-xc2N层44B的厚度是500nm。在此，倾斜组分AlGaN层44A和Alxc2Ga1-xc2N层44B的厚度中的每一个是位错产生的临界厚度或更小。本双极晶体管的制造方法与第一示例性实施例相同，除了一部分膜的材料不同。
本示例性实施例的特定特征在于下述事实：中间组分AlGaN层44B被插在倾斜组分AlGaN层44A和p型GaN层的基极层15之间。AlGaN层44B的带隙比基极层15(p型GaN层)的带隙大。因此，价带偏移作为对于正空穴的势垒。所以，抑制了基极层15中的正空穴扩散到集电极层44的AlGaN层44B内，以防止克尔克效应出现。
描述这样的双极晶体管的能带。图11示出根据本发明的第四示例性实施例的双极晶体管的能带图的示例。该能带图示出图10中所示的双极晶体管中xe＝0.1，xc1＝0.2并且xc2＝0.1的条件下在基极和发射极之间(即，在基极层15和发射极层16之间)施加正向偏压并且在基极和集电极之间(即，在基极层15和集电极层44之间)施加反向偏压的情况。
Alxc2Ga1-xc2N层44B内的电场强度是均匀的。而在倾斜组分AlxcGa1-xcN层44A内产生负电荷。因此，产生具有相对于电子向上突出的凸电势的内部电场。因此，在基极和集电极之间(即，在基极层15和集电极层44之间)的界面处的电场集中度得到缓和。同时，因为电场强度最大的位置被移位到子集电极层13侧，所以从基极层15注入到集电极层44的Alxc2Ga1-xc2N 44B内的电子很难是高能量。因此，抑制了波谷散射，由此增加了载流子速度，使得改进了截止频率。
此外，AlGaN层44A的带隙朝着子集电极层13(GaN层)变大。电场强度最大的位置也被移位到子集电极层13侧。因此，在电场强度最大的位置中的带隙变大，使得抑制雪崩击穿的出现。因此，也能够改进集电极击穿电压。
(第五示例性实施例)
描述根据本发明的第五示例性实施例的双极晶体管的构造。图12是示出根据本发明的第五示例性实施例的双极晶体管的构造的截面图。在上述示例性实施例中，使用Al组分随着集电极层而变化的倾斜组分AlGaN层。为了形成这样的外延晶体层，需要随着时间的流逝改变原材料气体的流量，并且在晶体组分的可控性方面存在困难。因此，不易保持元件特性的高再现性和均一性。在第五示例性实施例中，能够高度地保持元件特性的再现性和均一性。
如图12中所示，双极晶体管包括衬底10、成核层11、缓冲层12、子集电极层13、集电极层54、基极层15、发射极层16、接触层17、发射极电极1E、基极电极1B和集电极电极1C。
在本示例性实施例中，将第一示例性实施例中的双极晶体管中的集电极层14替换为集电极层54。集电极层54具有按顺序层叠的均一组分未掺杂Alxc1Ga1-xc1N层54A和均一组分未掺杂Alxc2Ga1-xc2N层54B的两层结构。
假定Alxc1Ga1-xc1N层54A的Al组分xc1比Alxc2Ga1-xc2N层54B的Al组分xc2大。在此，0≤xc2＜xc1≤1成立。例如，在xc1＝0.2并且xc2＝0.1的条件下，Al0.2Ga0.8N层54A的厚度是100nm，并且Al0.1Ga0.9N层54B的厚度是500nm。在此，AlGaN层54A和AlGaN层54B的厚度中的每一个是位错产生的临界厚度或更小。本双极晶体管的制造方法与第一示例性实施例相同，除了一部分膜的材料不同。
本示例性实施例的特定特征在于下述事实：集电极层54由阶梯状组分AlGaN层形成，该阶梯状组分AlGaN层包括高Al组分AlGaN层54A和低Al组分AlGaN层54B。因为便利了外延生长，所以改进了晶体组分的可控性，使得能够改进元件特性的可再现性和均一性。
描述这样的双极晶体管的能带。图13示出根据本发明的第五示例性实施例的双极晶体管的能带图的示例。该能带图示出图12中所示的双极晶体管中xe＝0.1，xc1＝0.2并且xc2＝0.1的条件下在基极和发射极之间(即，在基极层15和发射极层16之间)施加正向偏压并且在基极和集电极之间(即，在基极层15和集电极层54之间)施加反向偏压的情况。
因为在AlGaN层54A和AlGaN层54B之间的界面处产生负电荷，所以电场变得不连续，并且电场强度最大的位置位于AlGaN层54A内。因此，从基极层15注入到集电极层54的AlGaN层54B中的电子变得很难是高能量。因此，抑制了波谷散射，由此增加了载流子速度，使得改进了截止频率。
此外，AlGaN层54A的带隙变得大于AlGaN层54B的带隙。而且，电场强度在AlGaN层54A处变为最大。因此，在其场强度最大的位置中的带隙变大，使得抑制了雪崩击穿的出现。因此，也能够改进集电极击穿电压。
而且，AlGaN层54B的带隙大于基极层15的带隙。因此，价带偏移作为对于正空穴的势垒。因此，抑制了基极层15中的正空穴扩散到集电极层54的AlGaN层54B内，以改进克尔克效应。
(第六示例性实施例)
描述根据本发明的第六示例性实施例的双极晶体管的构造。图14是示出根据本发明的第六示例性实施例的双极晶体管的构造的截面图。例如，在第一至第三示例性实施例中，在基极和集电极之间(即，在基极层和集电极层之间)的界面处的基极侧的材料和集电极侧的材料包括相同的GaN。因此，能够考虑出现所谓的克尔克效应，其中，由于在基极层中的正空穴扩散到集电极层34内，基极长度实质上扩展，由此降低切换速度。在第六示例性实施例中，可以确实地防止克尔克效应的出现。
如图14中所示，双极晶体管包括衬底10、成核层11、缓冲层12、子集电极层13、集电极层64、基极层65、发射极层16、接触层17、发射极电极1E、基极电极1B和集电极电极1C。
在本示例性实施例中，将第一示例性实施例中的双极晶体管中的集电极层14和基极层15分别替换为集电极层64和基极层65。集电极层64具有按顺序层叠的未掺杂倾斜组分AlxcGa1-xcN层64A和未掺杂Alxc2Ga1-xc2N层64B的两层结构。此外，基极层65包括p型InybGa1-ybN层。
倾斜组分AlxcGa1-xcN层64A的Al组分xc从子集电极层13(n型GaN层)向AlGaN层64B从xc1向xc2逐渐地减小。在此，0≤xc2＜xc1≤1成立。该倾斜组分AlxcGa1-xcN层64A的状态被例示为例如图4C中的集电极层14(AlGaN层)的状态。例如，在xc1＝0.2并且xc2＝0的条件下，倾斜组分AlxcGa1-xcN层64A的厚度是500nm，并且Alxc2Ga1-xc2N层64B(GaN层)的厚度是500nm。在此，倾斜组分AlGaN层64A的厚度是位错产生的临界厚度或更小。
假定p型InybGa1-ybN层的基极层65的In组分yb是0≤yb≤1。从抑制位错产生和获得良好的晶体质量的视点，优选的是，0≤yb≤0.1。在本示例性实施例的情况下，如果在yb＝0.05的条件下InGaN层65的厚度是100nm，则该厚度处于位错产生的临界厚度内。本双极晶体管的制造方法与第一示例性实施例相同，除了一部分膜的材料不同。
本示例性实施例的特定特征在于下述事实：基极层65由具有比GaN层的带隙小的带隙的InGaN层形成，并且集电极层64由倾斜组分AlGaN层64A和AlGaN层64B形成。具体地，在xc2＝0的情况下的GaN层64B的带隙大于基极层65的InGaN层的带隙。因此，价带偏移作为对于正空穴的势垒。因此，抑制了基极层65中的正空穴扩散到集电极层64的GaN层64B内，以改进克尔克效应。
描述了这样的双极晶体管的能带。图15示出根据本发明的第六示例性实施例的双极晶体管的能带图的示例。该能带图示出在图14中所示的双极晶体管中xe＝0.1，yb＝0.05，xc1＝0.2并且xc2＝0的条件下在基极和发射极之间(即，在基极层65和发射极层16之间)施加正向偏压并且在基极和集电极之间(即，在基极层65和集电极层64之间)施加反向偏压的情况。
GaN层64B内的电场强度是均一的。而在倾斜组分AlxcGa1-xcN层64A内产生负电荷。因此，产生具有相对于电子向上突出的凸电势的内部电场。因此，在基极和集电极之间(即，在基极层65和集电极层64之间)的界面处的电场集中度得到缓和。同时，因为电场强度最大的位置移位到子集电极层13侧，所以从基极层65注入到集电极层64的GaN层64B中的电子很难是高能量。因此，抑制了波谷散射，由此增加了载流子速度，使得改进了截止频率。
此外，AlGaN层64A的带隙朝着子集电极层13(GaN层)变大。电场强度最大的位置也被移位到子集电极层13侧。因此，在电场强度最大的位置中的带隙变大，使得抑制了雪崩击穿的出现。因此，也能够改进集电极击穿电压。
(第七示例性实施例)
描述根据本发明的第七示例性实施例的双极晶体管的构造。图16是示出根据本发明的第七示例性实施例的双极晶体管的构造的截面图。在上述示例性实施例中，集电极层中的AlGaN层的Al组分比率在(0001)面生长中从子集电极层向基极层减小。此时，因为AlGaN的a轴长度随着Al组分的减少而增加，所以在AlGaN层内产生负电荷。类似地，InAlGaN层的a轴长度伴随In组分的增加而增加。因此，即使在集电极层包括InAlGaN层使得In组分从子集电极层向基极层增加的情况下，也能够获得类似的效果。替代地，也可能的是，集电极层包括InAlGaN层，使得Al组分从子集电极层向基极层减小。因此，在第七示例性实施例中，集电极层包括InAlGaN层。
如图16中所示，双极晶体管包括衬底10、成核层11、缓冲层12、子集电极层13、集电极层74、基极层75、发射极层16、接触层17、发射极电极1E、基极电极1B和集电极电极1C。
在本示例性实施例中，将第一示例性实施例中的双极晶体管中的集电极层14和基极层15分别替换为集电极层74和基极层75。集电极层74包括未掺杂InycAlxcGa1-xc-ycN层，并且，基极层75包括p型InybGa1-ybN层。
集电极层74(InAlGaN层)具有倾斜组分结构或阶梯状组分结构，其中，在膜厚度方向上调节Al组分xc或In组分结构yc。在集电极层74中与子集电极层13(n型GaN层)的界面处，假定Al组分是xc＝xc1，并且假定In组分是yc＝yc1，并且在与基极层75(p型GaN层)的界面处，假定Al组分是xc＝xc2并且假定In组分是yc＝yc2。在该情况下，0≤xc2≤xc1≤1并且0≤yc1≤yc2≤1成立。因此，假定集电极层74(InAlGaN层)的Al组分xc从子集电极层13向基极层75减小或不变。而且，假定In组分yc从子集电极层13向基极层75增加或不变。集电极层74比位错产生的临界厚度薄，并且变为变形的晶格层。
在此，假定集电极层74(InAlGaN层)的平均Al组分是<xc>，并且其平均In组分是<yc>。因此，其中InAlGaN层的a轴长度与GaN的a轴长度一致的晶格匹配条件被表示如下：
<xc>＝4.6<yc>…(表达式1)
因此，为了抑制位错产生并且获得良好的晶体质量，满足如下的表达式2是足够的：
|<xc>-4.6<yc>|＜0.5…(表达式2)
假定基极层75(InGaN层)的In组分yb是0≤yb≤1。从抑制位错产生和获得良好的结晶质量的视点，优选的是，0≤yb≤0.1。本双极晶体管的制造方法与第一示例性实施例相同，除了一部分膜的材料不同。
图17A至17C中的每一个是示出根据本发明的第七示例性实施例的双极晶体管中的(Al，In)组分分布、极化量分布和电荷分布的代表性示例的图形。然而，在附图中，集电极层74(InAlGaN层)的晶体组分被选择为a轴长度从子集电极层13向基极层75增加。此外，垂直轴分别且独立地从顶部起按顺序指示In组分/Al组分、极化和电荷。在此，在向下方向上的Al组分是正的。水平轴指示双极晶体管中的(基极层75(InGaN层)、集电极层74(InAlGaN层)和子集电极层13(GaN层)的)位置。
图17A示出集电极层74(InycAlxcGa1-xc-ycN层)由InAlGaN层741形成的情况，InAlGaN层741具有满足0≤xc2＜xc1≤1并且0≤yc1＜yc2≤1的倾斜组分。如在上面的图形中所示，从子集电极层13向基极层75，InAlGaN层741的Al组分减小，并且其In组分增加。此外，因为a轴长度从子集电极层13向基极层75增加，所以如在中间的图形中所示，极化改变以减小从子集电极层13向基极层75的负极化。即，极化量在厚度方向上改变。然后，在(0001)面生长的情况下，如在下面的图形中所示，在子集电极层13(GaN层)和InAlGaN层741之间的界面处产生正电荷。然后，在InAlGaN层741内产生负电荷。
图17B示出集电极层74由InAlGaN层742形成的情况，InAlGaN层742具有满足0≤xc2＝xc1≤1并且0≤yc1＜yc2≤1的倾斜组分。如在上面的图形中所示，从子集电极层13向基极层75，在InAlGaN层742的Al组分不变的同时，In组分增加。此外，因为a轴长度从子集电极层13向基极层75增加，所以如在中间的图形中所示，极化量在厚度方向上改变。因此如在下面的图形中所示，在(0001)面生长的情况下，在子集电极层13(GaN层)和InAlGaN层742之间的界面处产生正电荷。在InAlGaN层742内产生负电荷。在InAlGaN层742和基极层75(InGaN层)之间的界面处产生负电荷。
图17C示出集电极层74包括InAlGaN层743的情况，InAlGaN层743具有满足0≤xc2＜xc1≤1并且0≤yc1＝yc2≤1的倾斜组分。如在上面的图形中所示，从子集电极层13向基极层75，在InAlGaN层743的In组分不变的同时，Al组分减小。此外，因为a轴长度从子集电极层13向基极层75增加，所以如在中间的图形中所示，极化量在厚度方向上改变。因此在(0001)面生长的情况下，在InAlGaN层743内产生负电荷。
如上所述，因为在图17A、17B和17C中所示的情况中的任何一种中，在集电极层74(InAlGaN层)内产生负电荷，所以能够获得与在执行p型掺杂的情况下的效果类似的效果。进一步描述图17B的情况作为一个示例。图18示出根据本发明的第七示例性实施例的双极晶体管的能带图的示例。该能带图示出在图17B中在基极和发射极之间(即，在基极层75和发射极层16之间)施加正向偏压并且在基极和集电极之间(即，在基极层75和集电极层74之间)施加反向偏压的情况。在此，假定结晶组分是xe＝0.1、yb＝0.05、xc1＝xc2＝0.2、yc1＝0并且yc2＝0.05。
在此，因为<xc>＝0.2并且<yc>＝0.025，所以获得|<xc>-4.6<yc>|＝0.085并且它满足公式2。基极层75(InGaN层)和集电极层74(InAlGaN层)中的每一个厚度被设置为位错产生的临界厚度或更小。例如，足够的是，基极层75的InGaN层的厚度被设置为100nm，并且集电极层74的倾斜组分InAlGaN层的厚度被设置为500nm。
在集电极层74(InAlGaN层)内产生具有相对于电子向上突出的凸电势的内部电场。因此，在基极和集电极之间(即，在基极层75和集电极层74之间)的界面处的电场集中度得到缓和。同时，因为电场强度最大的位置被移位到子集电极层13侧，所以从基极层75注入到集电极层74中的电子变得很难是高能量。因此，抑制了波谷散射，由此增加了载流子速度，使得改进了截止频率。
此外，集电极层74的带隙朝着子集电极层13变大。电场强度最大的位置也移位到子集电极层13侧。因此，在电场强度最大的位置中的带隙变大，使得抑制了雪崩击穿的出现。因此，也能够改进集电极击穿电压。
在本示例性实施例中，虽然集电极层74包括InAlGaN层，但是集电极层74可以包括InycAlGa1-ycN层，使得In组分yc可以从子集电极层13朝着基极层75增加。这对应于图16中设置为xc1＝xc2＝0的情况。而且，在该情况下，类似地在集电极层74内产生负电荷，使得在基极和集电极之间的界面处的电场集中度得到缓和，并且能够改进截止频率和集电极击穿电压。
在本示例性实施例中，虽然将碳化硅(SiC)用作衬底，但是可以使用其他衬底，诸如硅(Si)、蓝宝石(Al2O3)或氮化镓(GaN)。此外，虽然AlGaN被用作发射极层的材料，但是可以使用具有不小于基极层的带隙的带隙的其他III族氮化物半导体。例如，可以使用AlN、InAlN和InAlGaN。此外，虽然GaN或InGaN被用作基极层的材料，但是可以使用具有不小于集电极层的带隙的带隙的其他III族氮化物半导体。例如，可以使用InN、AlGaN、InAlN和InAlGaN。此外，虽然GaN被用作接触层和子集电极层的材料，但是可以使用其他III族氮化物半导体。例如，可以使用InN、InGaN、InAlN、AlGaN和InAlGaN。
在上述示例性实施例中，以发射极在上的结构的双极晶体管作为示例描述了本发明。然而，本发明的基本点在于下述事实：相对于衬底表面的晶体生长方向与[0001]方向平行，并且集电极层由(In)AlGaN形成，该(In)AlGaN具有组分调节，诸如a轴长度从衬底朝着表面增加，以产生负固定电荷。即使基极层和发射极层之间的位置关系相反，因为在集电极层内产生负电荷，所以也能够获得类似的效果。因此，在具有其中相对于衬底表面的晶体生长方向与[0001]方向平行的集电极在上的结构的双极晶体管中，集电极层可以由(In)AlGaN形成，该(In)AlGaN具有组分调节，诸如a轴长度从衬底朝着表面增加。
如上所述，本发明的双极晶体管包括：集电极层，其包括第一氮化物半导体，该第一氮化物半导体由组分式InycAlxcGa1-xc-ycN(0≤xc≤1，0≤yc≤1，0＜xc+yc≤1)表示，并且形成为相对于衬底表面的晶体生长方向与[0001]方向平行；p导电型基极层，其包括第二氮化物半导体；以及，n导电型发射极层，其包括第三氮化物半导体。在该双极晶体管中，集电极层的至少一部分形成为第一氮化物半导体的a轴从衬底朝着表面增增加。因为由于极化效应导致在InAlGaN层内产生负电荷，所以能够缓和基极-集电极界面处的电场集中度。因为从基极层注入到集电极层中的电子变得很难是高能量，所以抑制了波谷散射，由此增加了载流子速度，使得改进了截止频率。而且，因为在电场强度变得最大的位置处的带隙较大，所以抑制了雪崩击穿的出现，并且也能够改进集电极击穿电压。因此，在增加击穿电压和双极晶体管的加速方面有大的贡献。
虽然已经参考本发明的示例性实施例特别地示出和描述了本发明，但是本发明不限于这些示例性实施例。本领域内的普通技术人员可以明白，在不偏离由权利要求限定的本发明的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。而且，示例性实施例中的每一个可以彼此部分或整体地组合，只要在技术上的不产生彼此矛盾。
本申请基于并且要求在2008年10月21日提交的日本专利申请No.2008-270883的优先权，其公开通过引用整体包含在此。

Claims (11)

1.一种双极晶体管，包括：
衬底；
集电极层，所述集电极层被构造为形成在所述衬底上，并且包括第一氮化物半导体；
基极层，所述基极层具有p导电型，被构造为形成在所述集电极层上，并且包括第二氮化物半导体；以及
发射极层，所述发射极层具有n导电型，被构造为形成在所述基极层上，并且包括第三氮化物半导体；
其中，所述集电极层、所述基极层和所述发射极层形成为相对于所述衬底的表面的晶体生长方向与所述衬底的[0001]方向平行，
其中，所述第一氮化物半导体包括：
InycAlxcGa1-xc-ycN，其中0≤xc≤1,0≤yc≤1,0<xc+yc≤1，并且
其中，在所述第一氮化物半导体中，在表面侧上的a轴的长度比在衬底侧上的a轴的长度长，所述表面侧是指相反于所述衬底侧的所述第一氮化物半导体的另一侧。
2.根据权利要求1所述的双极晶体管，其中，所述集电极层形成为所述第一氮化物半导体的a轴从所述衬底侧朝着所述表面侧增加。
3.根据权利要求2所述的双极晶体管，其中，所述集电极层形成为所述第一氮化物半导体的Al组分xc从所述衬底侧朝着所述表面侧减小。
4.根据权利要求3所述的双极晶体管，其中，当所述第一氮化物半导体的平均Al组分和平均In组分分别是<xc>和<yc>时，所述第一氮化物半导体满足下面的表达式2：
|<xc>-4.6<yc>|<0.5。
5.根据权利要求3所述的双极晶体管，其中，所述集电极层进一步包括：
第四氮化物半导体，所述第四氮化物半导体被构造为接触地设置在所述第一氮化物半导体上，
其中，所述第四氮化物半导体包括：
Alxc2Ga1-xc2N，其中0≤xc2<xc≤1。
6.根据权利要求5所述的双极晶体管，其中，所述基极层包括：
InybGa1-ybN，其中0≤yb≤1。
7.根据权利要求2所述的双极晶体管，其中，所述集电极层形成为所述第一氮化物半导体的In组分yc从所述衬底侧朝着所述表面侧增加。
8.根据权利要求7所述的双极晶体管，其中，当所述第一氮化物半导体的平均Al组分和平均In组分分别是<xc>和<yc>时，所述第一氮化物半导体满足下面的表达式2：
|<xc>-4.6<yc>|<0.5。
9.根据权利要求1至8的任何一项所述的双极晶体管，其中，所述集电极层、所述基极层和所述发射极层依次形成在所述衬底上。
10.根据权利要求1至8的任何一项所述的双极晶体管，其中，所述集电极层和所述基极层形成为在所述集电极层和所述基极层之间的界面处，所述第一氮化物半导体的带隙大于所述第二氮化物半导体的带隙。
11.根据权利要求1至8的任何一项所述的双极晶体管，进一步包括：
子集电极，所述子集电极具有n导电型，被构造为接触地形成在所述集电极层上；
第一欧姆电极，所述第一欧姆电极被构造为电连接到所述发射极；
第二欧姆电极，所述第二欧姆电极被构造为电连接到所述基极；以及
第三欧姆电极，所述第三欧姆电极被构造为电连接到所述子集电极。
CN200980150271.2A 2008-10-21 2009-10-16 双极晶体管 Expired - Fee Related CN102246283B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-270883 2008-10-21
JP2008270883 2008-10-21
PCT/JP2009/067907 WO2010047280A1 (ja) 2008-10-21 2009-10-16 バイポーラトランジスタ

Publications (2)

Publication Number Publication Date
CN102246283A CN102246283A (zh) 2011-11-16
CN102246283B true CN102246283B (zh) 2014-08-06

Family

ID=42119321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980150271.2A Expired - Fee Related CN102246283B (zh) 2008-10-21 2009-10-16 双极晶体管

Country Status (4)

Country Link
US (1) US8395237B2 (zh)
JP (1) JP5628680B2 (zh)
CN (1) CN102246283B (zh)
WO (1) WO2010047280A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5628681B2 (ja) * 2008-10-21 2014-11-19 ルネサスエレクトロニクス株式会社 バイポーラトランジスタ
RU2517788C1 (ru) * 2012-12-25 2014-05-27 Федеральное Государственное Унитарное Предприятие "Научно-Производственное Предприятие "Пульсар" Биполярный транзистор свч
CN107169160B (zh) * 2017-04-12 2020-10-20 西安电子科技大学 一种异质结双极晶体管非电离能量损失的计算方法
CN110310989A (zh) * 2019-07-23 2019-10-08 上海科技大学 一种双异质结单极性晶体管的器件结构
CN113675259A (zh) * 2021-07-08 2021-11-19 深圳镓芯半导体科技有限公司 第三代半导体结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1204155A (zh) * 1997-06-27 1999-01-06 日本电气株式会社 带有微波双极晶体管的半导体器件
JP2003007715A (ja) * 2001-06-26 2003-01-10 Nippon Telegr & Teleph Corp <Ntt> バイポーラトランジスタ
CN1961412A (zh) * 2004-03-30 2007-05-09 日本电气株式会社 半导体器件
CN1965398A (zh) * 2004-07-01 2007-05-16 日本电信电话株式会社 异质结构双极型晶体管
JP2007188991A (ja) * 2006-01-12 2007-07-26 Nippon Telegr & Teleph Corp <Ntt> バイポーラトランジスタ

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2906407B2 (ja) 1987-11-18 1999-06-21 株式会社日立製作所 半導体装置
JP2576165B2 (ja) 1987-11-30 1997-01-29 日本電気株式会社 バイポーラトランジスタの製造方法
FR2692721B1 (fr) * 1992-06-17 1995-06-30 France Telecom Procede de realisation de transistor bipolaire a heterojonction et transistor obtenu.
JP3117831B2 (ja) * 1993-02-17 2000-12-18 シャープ株式会社 半導体装置
US5689122A (en) * 1995-08-14 1997-11-18 Lucent Technologies Inc. InP/InGaAs monolithic integrated demultiplexer, photodetector, and heterojunction bipolar transistor
JP3310514B2 (ja) * 1995-12-22 2002-08-05 シャープ株式会社 半導体装置
JP3392788B2 (ja) * 1999-08-19 2003-03-31 シャープ株式会社 半導体装置
FR2803102B1 (fr) 1999-12-23 2002-03-22 Thomson Csf Transistor bipolaire a heterojonction a collecteur en haut et procede de realisation
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP2001308103A (ja) * 2000-04-19 2001-11-02 Sharp Corp ヘテロ接合バイポーラトランジスタおよびその製造方法
US6849874B2 (en) * 2001-10-26 2005-02-01 Cree, Inc. Minimizing degradation of SiC bipolar semiconductor devices
JP3573737B2 (ja) * 2002-01-18 2004-10-06 Ｎｅｃ化合物デバイス株式会社 ヘテロ接合バイポーラ・トランジスタおよび半導体集積回路
JP4159828B2 (ja) * 2002-08-26 2008-10-01 独立行政法人物質・材料研究機構 二硼化物単結晶基板、それを用いた半導体レーザダイオード及び半導体装置並びにそれらの製造方法
JP2004140339A (ja) 2002-09-25 2004-05-13 Univ Chiba 窒化物系ヘテロ構造を有するデバイス及びその製造方法
US6806513B2 (en) * 2002-10-08 2004-10-19 Eic Corporation Heterojunction bipolar transistor having wide bandgap material in collector
WO2004061971A1 (ja) 2003-01-06 2004-07-22 Nippon Telegraph And Telephone Corporation ｐ型窒化物半導体構造及びバイポーラトランジスタ
WO2004073045A2 (en) * 2003-02-12 2004-08-26 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Epitaxial growth of a zirconium diboride layer on silicon substrates
US20050221515A1 (en) * 2004-03-30 2005-10-06 Katsunori Yanashima Method for producing semiconductor light emitting device, method for producing semiconductor device, method for producing device, method for growing nitride type III-V group compound semiconductor layer, method for growing semiconductor layer, and method for growing layer
WO2006003845A1 (ja) * 2004-07-01 2006-01-12 Nippon Telegraph And Telephone Corporation ヘテロ接合バイポーラトランジスタ
US7339255B2 (en) * 2004-08-24 2008-03-04 Kabushiki Kaisha Toshiba Semiconductor device having bidirectionally inclined toward <1-100> and <11-20> relative to {0001} crystal planes
JP2006128554A (ja) 2004-11-01 2006-05-18 Matsushita Electric Ind Co Ltd バイポーラトランジスタおよびその製造方法
JP4789489B2 (ja) 2005-03-11 2011-10-12 アンリツ株式会社 マイクロ波モノリシック集積回路
JP4777699B2 (ja) * 2005-06-13 2011-09-21 本田技研工業株式会社 バイポーラ型半導体装置およびその製造方法
JP2008004779A (ja) 2006-06-23 2008-01-10 Matsushita Electric Ind Co Ltd 窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法
US7569910B2 (en) * 2006-08-30 2009-08-04 Silicon Storage Technology, Inc. Multiple-transistor structure systems and methods in which portions of a first transistor and a second transistor are formed from the same layer
GB2447921B (en) * 2007-03-28 2012-01-25 Rfmd Uk Ltd A Transistor
US20090065811A1 (en) * 2007-09-07 2009-03-12 Ping-Chih Chang Semiconductor Device with OHMIC Contact and Method of Making the Same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1204155A (zh) * 1997-06-27 1999-01-06 日本电气株式会社 带有微波双极晶体管的半导体器件
JP2003007715A (ja) * 2001-06-26 2003-01-10 Nippon Telegr & Teleph Corp <Ntt> バイポーラトランジスタ
CN1961412A (zh) * 2004-03-30 2007-05-09 日本电气株式会社 半导体器件
CN1965398A (zh) * 2004-07-01 2007-05-16 日本电信电话株式会社 异质结构双极型晶体管
JP2007188991A (ja) * 2006-01-12 2007-07-26 Nippon Telegr & Teleph Corp <Ntt> バイポーラトランジスタ

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2003-007715A 2003.01.10
JP特开2007-188991A 2007.07.26

Also Published As

Publication number Publication date
US20110241075A1 (en) 2011-10-06
JP5628680B2 (ja) 2014-11-19
US8395237B2 (en) 2013-03-12
JPWO2010047280A1 (ja) 2012-03-22
CN102246283A (zh) 2011-11-16
WO2010047280A1 (ja) 2010-04-29

Similar Documents

Publication Publication Date Title
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
US8390091B2 (en) Semiconductor structure, an integrated circuit including a semiconductor structure and a method for manufacturing a semiconductor structure
JP4022708B2 (ja) 半導体装置
CN102365745B (zh) 反向扩散抑制结构
JP3751791B2 (ja) ヘテロ接合電界効果トランジスタ
JP4663156B2 (ja) 化合物半導体装置
CN108807527A (zh) 具有栅极堆叠中的隧道二极管的iiia族氮化物hemt
JP5628681B2 (ja) バイポーラトランジスタ
US11502170B2 (en) Semiconductor device and manufacturing method thereof
CN101002332A (zh) 半导体器件
JP2013235873A (ja) 半導体装置およびその製造方法
CN101027780A (zh) Ⅲ－v族高电子迁移率晶体管器件
JPWO2009081584A1 (ja) 半導体装置
JP2010171416A (ja) 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
JP2015065453A (ja) 半導体装置、電界効果トランジスタおよび電子装置
JP6225584B2 (ja) 半導体装置の評価方法、並びに半導体装置およびその製造方法
CN102246283B (zh) 双极晶体管
JP6242678B2 (ja) 窒化物半導体素子及びその製造方法
KR102764650B1 (ko) 베릴륨 도핑된 쇼트키 접촉층을 갖는 공핍 모드 고전자 이동도 전계 효과 트랜지스터(hemt) 반도체 장치
WO2020240725A1 (ja) ヘテロ接合バイポーラトランジスタおよびその作製方法
US9331169B2 (en) Nitride semiconductor Schottky diode and method for manufacturing same
CN117199124A (zh) 功率器件外延结构及其制备方法、功率器件
JP7170940B2 (ja) 半導体装置
CN115050830A (zh) 一种半导体器件的外延结构及其制备方法、半导体器件
JP5285252B2 (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20130807

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130807

Address after: Kanagawa, Japan

Applicant after: Renesas Electronics Corporation

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140806

Termination date: 20191016