[go: up one dir, main page]

CN102447521A - 一种解速率匹配方法及装置 - Google Patents

一种解速率匹配方法及装置 Download PDF

Info

Publication number
CN102447521A
CN102447521A CN2010105002024A CN201010500202A CN102447521A CN 102447521 A CN102447521 A CN 102447521A CN 2010105002024 A CN2010105002024 A CN 2010105002024A CN 201010500202 A CN201010500202 A CN 201010500202A CN 102447521 A CN102447521 A CN 102447521A
Authority
CN
China
Prior art keywords
data
num
address
separate
interleaver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105002024A
Other languages
English (en)
Other versions
CN102447521B (zh
Inventor
徐翼
朱志辉
黄良明
王明耀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keen (chongqing) Microelectronics Technology Co Ltd
Original Assignee
Chongqing Cyit Communication Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Cyit Communication Technologies Co Ltd filed Critical Chongqing Cyit Communication Technologies Co Ltd
Priority to CN201010500202.4A priority Critical patent/CN102447521B/zh
Publication of CN102447521A publication Critical patent/CN102447521A/zh
Application granted granted Critical
Publication of CN102447521B publication Critical patent/CN102447521B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Error Detection And Correction (AREA)

Abstract

本发明提供一种第三代移动通信长期演进系统解速率匹配方法及装置，所述方法首先判断是否进行重传合并，若是则将上一次解交织的数据写入存储器3再进行解重复解打孔，否则直接对接收数据进行解重复解打孔，其次分别对解比特收集分出的三路数据进行解交织，若进行重传合并操作，则将存储器3中的数据读出与本次解交织的数据进行合并，并再次写入存储器3，否则将本次解交织的数据写入存储器3中；并提供了相应装置；本发明中将单独分配用于存储解重复解打孔数据的存储器删除，并将重传合并延后进行，使得存储器3共用，从而节省了一块存储器，减少了硬件资源；并进而每次能同时计算P_NUM个地址，处理效率提高了P_NUM倍。

Description

一种解速率匹配方法及装置
技术领域
本发明涉及移动通信领域，特别是涉及一种第三代移动通信长期演进系统(简称3G LTE)解速率匹配方法及装置。
背景技术
在移动通信系统的上行链路中，传输信道的编码复用处理主要包括CRC附加(Cyclic Redundancy Code循环冗余校验码)、信道编码、速率匹配、交织和传输信道复用等步骤。传输信道的数据以一个传输块为单位。由于传输块可大可小，而turbo编码器对编码码块的长度有一定范围的限制，因此传输块要对大于turbo编码最大长度的传输块进行码块分割，分割长度见3GPP协议TS36.212表5.1.3-3，并在分割后的第一个码块的头部添加适当数量的虚比特来满足码块分割要求，而卷积编码则不用进行码块分割；
传输信道编码复用处理过程一般包括以下步骤：
1、对传输块附加CRC；
2、对传输块进行码块分割，对分割后的每个码块附加CRC；
3、对每个码块进行信道编码，信道编码为卷积编码或者Turbo编码，经过编码后的数据分为3路数据输出；
4、对信道编码后的数据进行速率匹配。
速率匹配的目的在于使编码后的比特数量满足分配的专用物理信道多能承载的比特数量。3GPP协议TS36.212规定的速率匹配包括：子块交织、比特收集和比特选择与修剪，如图1所示，子块交织是用3个块交织器进行交织，交织器输入分别表示为dk (0)、dk (1)和dk (2)，输出分别表示为Vk (0)、Vk (1)和Vk (2)；当子块长度不满足块交织器的总长度时还需要在每个子块的前面添加适当的虚比特后再交织；交织后需要对3个子块进行比特收集并将其合并成一个数据块wk；之后对这个数据块进行比特选择和修剪，在选择和修剪中首先要判断这个比特是否为虚比特，如果是就去掉此虚比特，然后根据分配给这个子块的物理信道比特数量进行重复(Repeated)或者打孔(Punctured)操作。
根据3GPP协议TS36.2125.1.4，速率匹配中的交织算法包括：
设定
Figure BSA00000293974800021
是矩阵的列数，矩阵列序号表示为0，1，2，...，
确定矩阵的行数
Figure BSA00000293974800023
通过寻找最小的整数
Figure BSA00000293974800024
满足：
D ≤ ( R subblock TC × C subblock TC )
这个矩形的矩阵的行序号表示为0，1，2，...，
Figure BSA00000293974800026
假如
Figure BSA00000293974800027
那么要添加个虚比特，如yk＝<NULL>，k＝0，1，...，ND-1。那么将输入的比特序列表示为
Figure BSA00000293974800029
k＝0，1，...，D-1，将这些数据从0行0列开始按行写入矩阵：
对Turbo编码与卷积编码不同编码方式，交织中采取不同的操作：
1)对于Turbo编码
和
Figure BSA000002939748000212
根据3GPP TS 36.212 5.1.4中表5.1.4-1的模式
Figure BSA000002939748000213
完成列间交换。这里P(j)是原始的第j个被交换列的原始的位置。通过列间交换后，列间交换的
Figure BSA000002939748000214
矩阵等
块交织器的输出是从列间交换的
Figure BSA000002939748000215
矩阵一列一列的输出。经过了子块交织后的比特表示为
Figure BSA000002939748000216
这里对应yP(0)，对应
Figure BSA000002939748000219
并且
Figure BSA000002939748000220
对于
经过子块交织后的数据表示为
Figure BSA000002939748000222
这里
Figure BSA000002939748000223
并且
Figure BSA000002939748000224
2)对于卷积编码
根据3GPP TS 36.212 5.1.4中表5.1.4-2的模式
Figure BSA00000293974800031
完成列间交换。这里P(j)是原始的第j个被交换列的原始的位置。通过列间交换后，列间交换的
Figure BSA00000293974800032
矩阵等
块交织器的输出是从列间交换的
Figure BSA00000293974800033
矩阵一列一列的输出。经过了子块交织后的比特表示为
Figure BSA00000293974800034
这里对应yP(0)，
Figure BSA00000293974800036
对应
Figure BSA00000293974800037
并且
Figure BSA00000293974800038
在移动通信系统的下行链路中，接收端则需要对接收到的数据进行解速率匹配，解速率匹配过程与速率匹配过程相对应，是其逆过程。
现有技术：
中国专利申请号200810232937.6公开了一种解速率匹配方法，计算出在码块分割和子块交织时添加的虚比特的位置，然后再将码块分割和子块交织时添加的虚比特添加到接收的数据中，最后对添加的虚比特数据按照速率匹配的逆过程进行解速率匹配。
由于卷积码与turbo码编码方式的不同，现有的turbo编码的解速率匹配方法步骤，如图2所示，具体实现步骤如下：
在进行步骤1之前需要根据传输块的大小，按照码块分割的方式计算出每个码块的大小和在码块分割时添加的虚比特个数；计算子块交织时添加的虚比特个数；根据上面前面中计算出的每个子块的大小个数在码块分割和子块交织时添加虚比特的总和按照子块交织和比特收集的方式计算出虚比特的位置；按照虚比特的位置将在码块分割和子块交织时添加的虚比特插入到接收数据中去；
根据每个码块物理信道的比特数量和码块的实际长度进行解重复(对重复的数据采用丢弃或合并操作)或者解打孔(对被打掉的数据采用填补操作)过程；
若为重传合并的情况，将当前编码块的解重复解打孔后的数据需要和上一次接收的该编码块的解重复解打孔的数据进行合并，否则直接进行第4步操作；
按照比特收集的方式进行解比特收集。由于此过程与比特收集互为逆过程，所以需要将码块分为3个子块进行；
对3个子块分别进行子块解交织，然后去掉子块交织中添加的虚比特。
现有的卷积码的解速率匹配方法步骤与上述turbo码的解速率匹配方法基本类似，但是由于卷积码不需要进行码块分割，故不需要对其进行码块分割时的虚比特填充操作，也不用计算码块分割中虚比特的个数和位置。
以上方法可以通过以下装置进行实现，如图3所示，包括：
接口模块：对参数寄存器、数据存储器的访问，并在运算结束时产生中断送出；
解重复解打孔模块：完成解重复解打孔操作；
重传合并模块：判断是否进行重传合并，进行重传合并操作；
解比特收集解交织模块：完成解比特收集和解交织操作
四个存储器，分别为：
存储器1：用于存储接口模块接收的数据，并供解重复解打孔模块使用；
存储器2：用于存储解重复解打孔处理过的数据，并供重传合并模块使用；
存储器3：用于存储用于重传合并的上一次数据；
存储器4：用于存储输出数据。
由上可知，现有的解速率匹配的实现方法或装置存在的问题在于：直接采用交织公式算法，每次只能计算出一个交织地址，从而每次只能处理一个数据，使得实现方法效率低下；在解重复解打孔后进行重传数据的合并，需要单独为上一次接收的当前编码块的解重复解打孔的数据单独分配一个存储器，加大了存储器开销。
发明内容
本发明所解决的技术问题在于提供一种解速率匹配方法，用于解决现有技术中存储器开销大、处理效率低下的问题。
为解决以上问题，本发明提出一种解速率匹配方法，如图4所示，包括：
201、判断是否重传合并。若是，则将上一次解交织的数据写入存储器3，若不需要，则直接进行步骤202；
202、对接收数据进行解重复解打孔；
203、进行解比特收集；
204、对解比特收集后的数据进行解交织。
205、判断是否需要重传合并，若是，则执行206，若否则执行207；
206、将解子块交织后的数据与当前编码块上次接收的解子块交织后的数据进行数据合并后写入存储器3，操作结束；
207、直接将交织后的数据写入存储器3，操作结束。优选地，所述步骤202对接收数据进行解重复解打孔为并行操作，具体包括：
202-1：分配P_NUM个交织器单元；
202-2：根据P_NUM个交织器单元的输入地址(交织后的地址)并行计算子块交织前的地址；
1、对于Turbo编码方式，在计算期间需要判断kn的大小；
如果kn＜K∏则交织前的地址：
Figure BSA00000293974800051
如果kn≥K∏，则判断kn的奇偶；
如果kn为奇数，则交织前的地址
Figure BSA00000293974800052
如果kn为偶数，判断是否小于K∏，若是，则交织前的地址：
Figure BSA00000293974800054
若否，则交织前的地址： &pi; ( k n ) = P ( p 1 ( k n ) ) + C subblock TC &times; p 2 ( k n ) + 1 - K &Pi; ;
2、对于卷积编码方式，则交织前的地址
Figure BSA00000293974800056
对于第1个交织器：kn＝k0+n×P_NUM
对于第2个交织器：kn＝k0+1+n×P_NUM
对于第3个交织器：kn＝k0+2+n×P_NUM
......
对于第P_NUM个交织器：kn＝k0+P_NUM-1+n×P_NUM
其中，P_NUM表示并行交织器的个数，其值为[1，K∏]，优选取值2u，0≤u≤log2K∏；K∏表示交织子矩阵的大小；n表示第n次并行计算P_NUM个交织器交织后的地址，取值范围为0，1，…，
Figure BSA00000293974800061
kn表示交织后的地址，以P_NUM为增量；π(kn)表示交织后的地址kn相对应的交织前的输入数据的地址；
Figure BSA00000293974800062
表示交织子矩阵的列数；
Figure BSA00000293974800063
表示交织子矩阵的行数；p1(kn)和p2(kn)是kn的函数，其值分别为：
Figure BSA00000293974800064
表示在子交织矩阵中k位置前所有的整数行数，
Figure BSA00000293974800065
表示向下取整；
Figure BSA00000293974800066
表示在子交织矩阵中k位置所在的列数，mod表示求余运算；P(p1(k))表示与交织后的列序号p1(k)对应的原始列序号；
202-3：判断子块交织前地址是否为虚比特数据，若是就插入零，否则，在该位置补上接收数据。
优选地，所述步骤204为并行操作，包括：
204-1：三路数据支路分别分配P_NUM个交织器单元；
204-2：根据P_NUM个交织器的输入地址(交织后的地址)并行计算对应的交织前的地址；
Turbo编码方式：
对于系统数据，则交织前的地址：
对于第一路校验数据，则交织前的地址：
Figure BSA00000293974800068
对于第二路校验数据，判断
Figure BSA00000293974800069
是否小于K∏，若是，则交织前的地址：
Figure BSA000002939748000610
若否，则交织前的地址： &pi; ( k n ) = P ( p 1 ( k n ) ) + C subblock TC &times; p 2 ( k n ) + 1 - K &Pi; ;
卷积编码方式，则三路数据的交织前的地址
其中，P_NUM表示并行交织器的个数，其值为[1，K∏]，优选取值2u，0≤u≤log2K∏；K∏表示交织子矩阵的大小；n表示第n次并行计算P_NUM个交织器交织后的地址，取值范围为0，1，…，
Figure BSA00000293974800072
kn表示交织后的地址，以P_NUM为增量；π(kn)表示交织后的地址kn相对应的交织前的输入数据的地址；
Figure BSA00000293974800073
表示交织子矩阵的列数；
Figure BSA00000293974800074
表示交织子矩阵的行数；p1(kn)和p2(kn)是kn的函数，其值分别为：
Figure BSA00000293974800075
表示在子交织矩阵中k位置前所有的整数行数，
Figure BSA00000293974800076
表示向下取整；表示在子交织矩阵中k位置所在的列数，mod表示求余运算；P(p1(k))表示与交织后的列序号p1(k)对应的原始列序号；
204-3：三路数据分别根据计算的地址进行P_NUM路并行解交织操作；
为解决以上问题，本发明还提供一种解速率匹配装置，包括：
接口模块：该模块完成外部对参数寄存器、数据存储器的访问，并在运算结束时产生中断送出；
解重复解打孔模块：完成解重复解打孔操作；将接收数据的地址转化为子块交织前地址，判断子块交织前地址是否为虚比特数据，若是就插入零，否则，在该位置补上接收数据；
解比特收集解交织模块：完成解比特收集和解交织操作，分成三条数据支路，并分别进行解交织操作；
重传合并模块：判断是否重传合并，若需要重传合并，将上一次解交织后数据写入存储器3，在本次解交织进行时将其读出，与本次接收的解子块交织后数据进行合并，将合并后数据写入存储器3；
三个存储器，分别存储用于分别存储上述模块的输入和输出数据，具体为：
存储器1用于存储接口模块接收的数据，并供解重复解打孔模块使用；
存储器2用于存储解重复解打孔处理过的数据，并供解比特收集解交织模块使用；
存储器3用于存储上一次解交织后的数据，供重传合并模块使用，存储本次重传合并数据作为输出数据。
优选地，所述解重复解打孔模块并行实现解重复解打孔操作，对重复的数据进行采用丢弃或合并操作，对打孔的数据采取填补操作；
优选地，解比特收集解交织模块：实现解比特收集操作，将解重复解打孔后的数据分为三路数据，并行实现解交织操作，将解比特收集的数据恢复为编码前的顺序；
现有的解速率匹配方法采用在解重复解打孔后进行重传数据的合并，其需要单独为上一次接收的当前编码块的解重复解打孔的数据单独分配一个存储器，加大该实现方法的存储器开销。本发明中将单独分配用于存储解重复解打孔数据的存储器删除，并将重传合并延后进行，即使用解交织后的数据进行重传合并，使得存储器3共用，从而节省了一块存储器，减少了硬件资源，减小了硬件面积。
附图说明
图1为现有技术速率匹配结构图；
图2为现有技术速率匹配流程图；
图3为现有技术解速率匹配装置结构图；
图4为发明解速率匹配方法流程图；
图5为发明解速率匹配装置结构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施方式，对本发明一种解速率匹配方法及装置作进一步详细说明，公知实现方式不再详述，以避免与本发明的内容存在不必要的混淆。
本发明提供一种解速率匹配方法，如图4所示，包括：
201、判断是否重传合并。若是，则将上一次解交织的数据写入存储器3，若不需要，则直接进行步骤202；
202、对接收数据进行解重复解打孔；
203、进行解比特收集；
204、对解比特收集后的数据进行解交织。
205、判断是否需要重传合并，若是，则执行206，若否则执行207；
206、将解子块交织后的数据与当前编码块上次接收的解子块交织后的数据进行数据合并后写入存储器3，操作结束；
207、直接将交织后的数据写入存储器3，操作结束。
首先判断是否需要进行重传合并，若是则将上一次解交织的数据写入存储器3再进行解重复解打孔，否则直接对接收数据进行解重复解打孔，即将接收数据的地址转化为子块交织前地址，判断子块交织前地址是否为虚比特数据，若是就插入零，否则，在该位置补上接收数据；其次对解重复解打孔的数据进行解比特收集，按照其特有的数据排列方式将其抽出分为三路数据，分别为一路系统数据，两路校验数据；最后分别对三路数据进行解交织，在此期间若需要进行重传合并操作，则将存储器3中的数据读出与本次解交织的数据进行合并，将其还原为子块交织前的数据，并再次写入存储器3，操作结束，若不需要，则将本次解交织的数据写入存储器3中，操作结束。本发明中，进行重传合并的数据是输出数据，即解交织后的数据，而现有技术中，进行重传合并的数据是中间数据，即解重复解打孔后的数据，这使得在实现功能的前提下，共用存储器3，节省了一块存储器，减少了硬件资源，减小了硬件面积。
进一步，在步骤201之前得知如下数据：
1)每个码块的大小B；
2)计算码块分割时添加虚比特的个数F；
3)子块交织时添加的虚比特的个数Nd和虚拟循环缓存器的大小Ncb；
4)解重复打孔的输入数据长度E以及解重复解打孔的起始位置k0；
5)将要处理的数据写入存储器1。
所述步骤202对接收数据进行解重复解打孔为根据现有技术串行操作，即将接收数据的地址逐个转化为子块交织前地址，判断子块交织前地址是否为虚比特数据，若是就插入零，否则，在该位置补上接收数据；
优选地，所述步骤202对接收数据进行解重复解打孔为并行操作，具体包括：
202-1：分配P_NUM个交织器单元；
202-2：根据P_NUM个交织器单元的输入地址(交织后的地址)并行计算子块交织前的地址；
对于Turbo编码方式，在计算期间需要判断kn的大小；
如果kn＜K∏则交织前的地址
Figure BSA00000293974800101
如果kn≥K∏，则判断kn的奇偶；
如果kn为奇数，则交织前的地址
Figure BSA00000293974800102
如果kn为偶数，判断
Figure BSA00000293974800103
是否小于K∏，若是，则交织前的地址
Figure BSA00000293974800104
若否，则交织前的地址 &pi; ( k n ) = P ( p 1 ( k n ) ) + C subblock TC &times; p 2 ( k n ) + 1 - K &Pi; ;
对于卷积编码方式，则交织前的地址
Figure BSA00000293974800106
对于第1个交织器：kn＝k0+n×P_NUM
对于第2个交织器：kn＝k0+1+n×P_NUM
对于第3个交织器：kn＝k0+2+n×P_NUM
......
对于第P_NUM个交织器：kn＝k0+P_NUM-1+n×P_NUM
其中，P_NUM表示并行交织器的个数，其值为[1，K∏]，优选取值2u，0≤u≤log2K∏；K∏表示交织子矩阵的大小；n表示第n次并行计算P_NUM个交织器交织后的地址，取值范围为0，1，…，
Figure BSA00000293974800111
kn表示交织后的地址，以P_NUM为增量；π(kn)表示交织后的地址kn相对应的交织前的输入数据的地址；
Figure BSA00000293974800112
表示交织子矩阵的列数；
Figure BSA00000293974800113
表示交织子矩阵的行数；p1(kn)和p2(kn)是kn的函数，其值分别为：
Figure BSA00000293974800114
表示在子交织矩阵中k位置前所有的整数行数，
Figure BSA00000293974800115
表示向下取整；
Figure BSA00000293974800116
表示在子交织矩阵中k位置所在的列数，mod表示求余运算；P(p1(k))表示与交织后的列序号p1(k)对应的原始列序号；
202-3：判断子块交织前地址是否为虚比特数据，若是就插入零，否则，在该位置补上接收数据。
本实施方式每次能同时计算P_NUM个地址，相对于现有技术中每次只能计算一个地址来说，处理效率提高了P_NUM倍，解决了现有技术中处理速度慢的缺点。
进一步，所述步骤203，将解重复解打孔的结果数据分成3条数据支路，包括如下步骤：
203-1：将解重复解打孔的结果数据中前K∏个数据抽出作为系统数据；
203-2：根据编码方式不同，采取不同处理；即对于Turbo编码的情况，校验一和校验二的数据依次交叉排列，按规则分别将其抽出；对于卷积编码的情况，校验一和校验二的数据按数据块顺序排列，按规则分别将其抽出；
所述步骤204对解比特收集后的数据进行解交织为根据现有技术对三条数据支路分别进行串行操作；
优选地，所述步骤204为并行操作，包括：
204-1：三路数据支路分别分配P_NUM个交织器单元；
204-2：根据P_NUM个交织器的输入地址(交织后的地址)并行计算对应的交织前的地址；
Turbo编码方式，
对于系统数据，则交织前的地址
对于第一路校验数据，则交织前的地址
Figure BSA00000293974800122
对于第二路校验数据，判断
Figure BSA00000293974800123
是否小于K∏，若是，则交织前的地址：
Figure BSA00000293974800124
若否，则交织前的地址： &pi; ( k n ) = P ( p 1 ( k n ) ) + C subblock TC &times; p 2 ( k n ) + 1 - K &Pi; ;
卷积编码方式，则三路数据的交织前的地址
Figure BSA00000293974800126
对于第1个交织器：kn＝k0+n×P_NUM
对于第2个交织器：kn＝k0+1+n×P_NUM
对于第3个交织器：kn＝k0+2+n×P_NUM
......
对于第P_NUM个交织器：kn＝k0+P_NUM-1+n×P_NUM
其中，P_NUM表示并行交织器的个数，其值为[1，K∏]，优选取值2u，0≤u≤log2K∏；K∏表示交织子矩阵的大小；n表示第n次并行计算P_NUM个交织器交织后的地址，取值范围为0，1，…，
Figure BSA00000293974800127
kn表示交织后的地址，以P_NUM为增量；π(kn)表示交织后的地址kn相对应的交织前的输入数据的地址；
Figure BSA00000293974800128
表示交织子矩阵的列数；
Figure BSA00000293974800129
表示交织子矩阵的行数；p1(kn)和p2(kn)是kn的函数，其值分别为：
Figure BSA000002939748001210
表示在子交织矩阵中k位置前所有的整数行数，
Figure BSA000002939748001211
表示向下取整；
Figure BSA000002939748001212
表示在子交织矩阵中k位置所在的列数，mod表示求余运算；P(p1(k))表示与交织后的列序号p1(k)对应的原始列序号；
204-3：三路数据分别根据计算的地址进行P_NUM路并行解交织操作；
本实施方式每次能同时计算P_NUM个地址，相对于现有技术中每次只能计算一个地址来说，处理效率提高了P_NUM倍，解决了现有技术中处理速度慢的缺点。
本发明提供一种解速率匹配装置，如图5所示，包括：
接口模块：该模块完成外部对参数寄存器、数据存储器的访问，并在运算结束时产生中断送出；
解重复解打孔模块：完成解重复解打孔操作；将接收数据的地址转化为子块交织前地址，判断子块交织前地址是否为虚比特数据，若是就插入零，否则，在该位置补上接收数据；
解比特收集解交织模块：完成解比特收集和解交织操作，分成三条数据支路，并分别进行解交织操作；
重传合并模块：判断是否重传合并，若需要重传合并，将上一次解交织后数据写入存储器3，在本次解交织进行时将其读出，与本次接收的解子块交织后数据进行合并，将合并后数据写入存储器3；
三个存储器，分别存储用于分别存储上述模块的输入和输出数据，具体为：
存储器1用于存储接口模块接收的数据，并供解重复解打孔模块使用；
存储器2用于存储解重复解打孔处理过的数据，并供解比特收集解交织模块使用；
存储器3用于存储上一次解交织后的数据，供重传合并模块使用，存储本次重传合并数据作为输出数据。
本装置在将单独分配用于存储解重复解打孔的数据的存储器删除，并将重传合并延后进行，使得在实现功能的前提下，共用存储器3，节省了一块存储器，减少了硬件资源，减小了硬件面积。
优选地，所述解重复解打孔模块并行实现解重复解打孔操作，对重复的数据进行采用丢弃或合并操作，对打孔的数据采取填补操作；
所述并行解重复解打孔操作，包括：
202-1：分配P_NUM个交织器单元；
202-2：根据P_NUM个交织器单元的输入地址(交织后的地址)并行计算子块交织前的地址；
对于Turbo编码方式，在计算期间需要判断kn的大小；
如果kn＜K∏则交织前的地址：
如果kn≥K∏，则判断kn的奇偶；
如果kn为奇数，则交织前的地址
Figure BSA00000293974800142
如果kn为偶数，判断
Figure BSA00000293974800143
是否小于K∏，若是，则交织前的地址：
Figure BSA00000293974800144
若否，则交织前的地址： &pi; ( k n ) = P ( p 1 ( k n ) ) + C subblock TC &times; p 2 ( k n ) + 1 - K &Pi; ;
对于卷积编码方式，则交织前的地址：
Figure BSA00000293974800146
对于第1个交织器：kn＝k0+n×P_NUM
对于第2个交织器：kn＝k0+1+n×P_NUM
对于第3个交织器：kn＝k0+2+n×P_NUM
......
对于第P_NUM个交织器：kn＝k0+P_NUM-1+n×P_NUM
其中，P_NUM表示并行交织器的个数，其值为[1，K∏]，优选取值2u，0≤u≤log2K∏；K∏表示交织子矩阵的大小；n表示第n次并行计算P_NUM个交织器交织后的地址，取值范围为0，1，…，
Figure BSA00000293974800147
kn表示交织后的地址，以P_NUM为增量；π(kn)表示交织后的地址kn相对应的交织前的输入数据的地址；表示交织子矩阵的列数；
Figure BSA00000293974800149
表示交织子矩阵的行数；p1(kn)和p2(kn)是kn的函数，其值分别为：
Figure BSA000002939748001410
表示在子交织矩阵中k位置前所有的整数行数，
Figure BSA000002939748001411
表示向下取整；
Figure BSA000002939748001412
表示在子交织矩阵中k位置所在的列数，mod表示求余运算；P(p1(k))表示与交织后的列序号p1(k)对应的原始列序号；
202-3：判断子块交织前地址是否为虚比特数据，若是就插入零，否则，在该位置补上接收数据。
优选地，解比特收集解交织模块：实现解比特收集操作，将解重复解打孔后的数据分为三路数据(分别为一路系统数据，两路校验数据)并行实现解交织操作，将解比特收集的数据恢复为编码前的顺序；
所述并行解交织操作，包括：
204-1：三路数据支路分别分配P_NUM个交织器单元；
204-2：根据P_NUM个交织器的输入地址(交织后的地址)并行计算对应的交织前的地址；
Turbo编码方式：
对于系统数据，则交织前的地址
Figure BSA00000293974800151
对于第一路校验数据，则交织前的地址
Figure BSA00000293974800152
对于第二路校验数据，判断是否小于K∏，若是，则交织前的地址：若否，则交织前的地址： &pi; ( k n ) = P ( p 1 ( k n ) ) + C subblock TC &times; p 2 ( k n ) + 1 - K &Pi; ;
卷积编码方式，则三路数据的交织前的地址
Figure BSA00000293974800156
对于第1个交织器：kn＝k0+n×P_NUM
对于第2个交织器：kn＝k0+1+n×P_NUM
对于第3个交织器：kn＝k0+2+n×P_NUM
......
对于第P_NUM个交织器：kn＝k0+P_NUM-1+n×P_NUM
其中，P_NUM表示并行交织器的个数，其值为[1，K∏]，优选取值2u，0≤u≤log2K∏；K∏表示交织子矩阵的大小；n表示第n次并行计算P_NUM个交织器交织后的地址，取值范围为0，1，…，
Figure BSA00000293974800161
kn表示交织后的地址，以P_NUM为增量；π(kn)表示交织后的地址kn相对应的交织前的输入数据的地址；
Figure BSA00000293974800162
表示交织子矩阵的列数；
Figure BSA00000293974800163
表示交织子矩阵的行数；p1(kn)和p2(kn)是kn的函数，其值分别为：
Figure BSA00000293974800164
表示在子交织矩阵中k位置前所有的整数行数，
Figure BSA00000293974800165
表示向下取整；
Figure BSA00000293974800166
表示在子交织矩阵中k位置所在的列数，mod表示求余运算；P(p1(k))表示与交织后的列序号p1(k)对应的原始列序号；
204-3：三路数据分别根据计算的地址进行P_NUM路并行解交织操作。
本装置每次能同时计算P_NUM个地址，相对于现有技术中每次只能计算一个地址来说，处理效率提高了P_NUM倍，解决了现有技术中处理速度慢的缺点。
本发明所举实施方式或者实施例对本发明的目的、技术方案和优点进行了进一步的详细说明，所应理解的是，以上所举实施方式或者实施例仅为本发明的优选实施方式而已，并不用以限制本发明，凡在本发明的精神和原则之内对本发明所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种解速率匹配方法，其特征在于，包括：
201、判断是否重传合并，若是，则将上一次解交织的数据写入存储器3，若不需要，则直接进行步骤202；
202、对接收数据进行解重复解打孔；
203、进行解比特收集；
204、对解比特收集后的数据进行解交织；
205、判断是否需要重传合并，若是，则执行206，若否则执行207；
206、将解子块交织后的数据与当前编码块上次接收的解子块交织后的数据进行数据合并后写入存储器3，操作结束；
207、直接将交织后的数据写入存储器3，操作结束。
2.如权利要求1所述解速率匹配方法，其特征在于，所述步骤202对接收数据进行解重复解打孔为并行操作，包括：
202-1：分配P_NUM个交织器单元；
202-2：根据P_NUM个交织器单元的输入地址(交织后的地址)并行计算子块交织前的地址；
对于Turbo编码方式，在计算期间需要判断kn的大小；
如果kn＜K∏则交织前的地址
如果kn≥K∏，则判断kn的奇偶；
如果kn为奇数，则交织前的地址
Figure FSA00000293974700012
如果kn为偶数，判断
Figure FSA00000293974700013
是否小于K∏，若是，则交织前的地址
Figure FSA00000293974700014
否则，交织前的地址 &pi; ( k n ) = P ( p 1 ( k n ) ) + C subblock TC &times; p 2 ( k n ) + 1 - K &Pi; ;
对于卷积编码方式，则交织前的地址
Figure FSA00000293974700016
对于第1个交织器：kn＝k0+n×P_NUM
对于第2个交织器：kn＝k0+1+n×P_NUM
对于第3个交织器：kn＝k0+2+n×P_NUM
......
对于第P_NUM个交织器：kn＝k0+P_NUM-1+n×P_NUM
其中，P_NUM表示并行交织器的个数，其值为[1，K∏]；K∏表示交织子矩阵的大小；n表示第n次并行计算P_NUM个交织器交织后的地址，取值范围为0，1，…，
Figure FSA00000293974700021
kn表示交织后的地址，以P_NUM为增量；π(kn)表示交织后的地址kn相对应的交织前的输入数据的地址；
Figure FSA00000293974700022
表示交织子矩阵的列数；表示交织子矩阵的行数；p1(kn)和p2(kn)是kn的函数，其值分别为：
Figure FSA00000293974700024
表示在子交织矩阵中k位置前所有的整数行数，
Figure FSA00000293974700025
表示向下取整；
Figure FSA00000293974700026
表示在子交织矩阵中k位置所在的列数，mod表示求余运算；P(p1(k))表示与交织后的列序号p1(k)对应的原始列序号；
202-3：判断子块交织前地址是否为虚比特数据，若是就插入零，否则，在该位置补上接收数据。
3.如权利要求1所述解速率匹配方法，其特征在于，所述步骤204为并行操作，包括：
204-1：三路数据支路分别分配P_NUM个交织器单元；
204-2：根据P_NUM个交织器的输入地址(交织后的地址)并行计算对应的交织前的地址；
若Turbo编码方式：
对于系统数据，则交织前的地址：
Figure FSA00000293974700027
对于第一路校验数据，则交织前的地址：
Figure FSA00000293974700028
对于第二路校验数据，判断
Figure FSA00000293974700029
是否小于K∏，若是，则交织前的地址：
Figure FSA00000293974700031
若否，则交织前的地址： &pi; ( k n ) = P ( p 1 ( k n ) ) + C subblock TC &times; p 2 ( k n ) + 1 - K &Pi; ;
若卷积编码方式，则三路数据的交织前的地址
Figure FSA00000293974700033
对于第1个交织器：kn＝k0+n×P_NUM
对于第2个交织器：kn＝k0+1+n×P_NUM
对于第3个交织器：kn＝k0+2+n×P_NUM
......
对于第P_NUM个交织器：kn＝k0+P_NUM-1+n×P_NUM
其中，P_NUM表示并行交织器的个数，其值为[1，K∏]；K∏表示交织子矩阵的大小；n表示第n次并行计算P_NUM个交织器交织后的地址，取值范围为0，1，…，kn表示交织后的地址，以P_NUM为增量；π(kn)表示交织后的地址kn相对应的交织前的输入数据的地址；
Figure FSA00000293974700035
表示交织子矩阵的列数；
Figure FSA00000293974700036
表示交织子矩阵的行数；p1(kn)和p2(kn)是kn的函数，其值分别为：表示在子交织矩阵中k位置前所有的整数行数，
Figure FSA00000293974700038
表示向下取整；
Figure FSA00000293974700039
表示在子交织矩阵中k位置所在的列数，mod表示求余运算；P(p1(k))表示与交织后的列序号p1(k)对应的原始列序号；
204-3：三路数据分别根据计算的地址进行P_NUM路并行解交织操作。
4.一种解速率匹配装置，包括：
接口模块：该模块完成外部对参数寄存器、数据存储器的访问，并在运算结束时产生中断送出；
解重复解打孔模块：完成解重复解打孔操作；将接收数据的地址转化为子块交织前地址，判断子块交织前地址是否为虚比特数据，若是就插入零，否则，在该位置补上接收数据；
解比特收集解交织模块：完成解比特收集和解交织操作，分成三条数据支路，并分别进行解交织操作；
重传合并模块：判断是否重传合并，若需要重传合并，将上一次解交织后数据写入存储器3，在本次解交织进行时将其读出，与本次接收的解子块交织后数据进行合并，将合并后数据写入存储器3；
三个存储器，分别存储用于分别存储上述模块的输入和输出数据，具体为：
存储器1用于存储接口模块接收的数据，并供解重复解打孔模块使用；
存储器2用于存储解重复解打孔处理过的数据，并供解比特收集解交织模块使用；
存储器3用于存储上一次解交织后的数据，供重传合并模块使用，存储本次重传合并数据作为输出数据。
5.如权利要求4所述解速率匹配装置，其特征在于，所述解重复解打孔模块：并行实现解重复解打孔操作，对重复的数据进行采用丢弃或合并操作，对打孔的数据采取填补操作。
6.如权利要求4所述解速率匹配装置，其特征在于，所述解比特收集解交织模块：实现解比特收集操作，将解重复解打孔后的数据分为三路数据，并行实现解交织操作，将解比特收集的数据恢复为编码前的顺序。
CN201010500202.4A 2010-09-30 2010-09-30 一种解速率匹配方法及装置 Active CN102447521B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010500202.4A CN102447521B (zh) 2010-09-30 2010-09-30 一种解速率匹配方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010500202.4A CN102447521B (zh) 2010-09-30 2010-09-30 一种解速率匹配方法及装置

Publications (2)

Publication Number Publication Date
CN102447521A true CN102447521A (zh) 2012-05-09
CN102447521B CN102447521B (zh) 2016-10-05

Family

ID=46009645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010500202.4A Active CN102447521B (zh) 2010-09-30 2010-09-30 一种解速率匹配方法及装置

Country Status (1)

Country Link
CN (1) CN102447521B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014187371A1 (zh) * 2013-05-24 2014-11-27 中兴通讯股份有限公司 一种lte下行解速率匹配方法及装置
CN104753653A (zh) * 2013-12-31 2015-07-01 中兴通讯股份有限公司 一种解速率匹配的方法、装置和接收侧设备
WO2018141292A1 (zh) * 2017-02-06 2018-08-09 华为技术有限公司 数据处理方法及设备
CN108631919A (zh) * 2017-03-24 2018-10-09 华为技术有限公司 极性码的速率匹配方法及设备
CN109510688A (zh) * 2018-12-18 2019-03-22 京信通信系统（中国）有限公司 速率匹配方法、解速率匹配方法、装置和基站
CN109768843A (zh) * 2018-12-18 2019-05-17 京信通信系统（中国）有限公司 速率匹配方法、解速率匹配方法、装置和基站
CN110249569A (zh) * 2017-02-13 2019-09-17 高通股份有限公司 针对无线通信的反馈重传重复编码
CN112202530A (zh) * 2020-09-30 2021-01-08 北京四季豆信息技术有限公司 信道盲检测方法和装置以及通信装置和存储介质
CN113300808A (zh) * 2020-02-24 2021-08-24 大唐移动通信设备有限公司 一种解速率匹配方法、装置、电子设备及存储介质
US11133832B2 (en) 2017-02-06 2021-09-28 Huawei Technologies Co., Ltd. Data processing method and device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101087181A (zh) * 2007-07-11 2007-12-12 中兴通讯股份有限公司 一种解交织和解速率匹配的方法
CN101388751A (zh) * 2008-10-28 2009-03-18 重庆重邮信科通信技术有限公司 解速率匹配方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101087181A (zh) * 2007-07-11 2007-12-12 中兴通讯股份有限公司 一种解交织和解速率匹配的方法
CN101388751A (zh) * 2008-10-28 2009-03-18 重庆重邮信科通信技术有限公司 解速率匹配方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
冯虹霖, 王家礼, 孙静静: "WCDMA移动通信系统中速率匹配的研究", 《现代电子技术》 *
胥凌燕，申敏: "TD-SCDMA中HARQ速率匹配的硬件实现", 《通信技术》 *

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014187371A1 (zh) * 2013-05-24 2014-11-27 中兴通讯股份有限公司 一种lte下行解速率匹配方法及装置
CN104753653A (zh) * 2013-12-31 2015-07-01 中兴通讯股份有限公司 一种解速率匹配的方法、装置和接收侧设备
CN104753653B (zh) * 2013-12-31 2019-07-12 中兴通讯股份有限公司 一种解速率匹配的方法、装置和接收侧设备
US11133832B2 (en) 2017-02-06 2021-09-28 Huawei Technologies Co., Ltd. Data processing method and device
WO2018141292A1 (zh) * 2017-02-06 2018-08-09 华为技术有限公司 数据处理方法及设备
CN110249569A (zh) * 2017-02-13 2019-09-17 高通股份有限公司 针对无线通信的反馈重传重复编码
CN110249569B (zh) * 2017-02-13 2022-04-19 高通股份有限公司 用于针对无线通信的反馈重传重复编码的方法和装置
CN108631919A (zh) * 2017-03-24 2018-10-09 华为技术有限公司 极性码的速率匹配方法及设备
CN108631919B (zh) * 2017-03-24 2023-11-17 华为技术有限公司 极性码的速率匹配方法及设备
CN109510688A (zh) * 2018-12-18 2019-03-22 京信通信系统（中国）有限公司 速率匹配方法、解速率匹配方法、装置和基站
CN109768843B (zh) * 2018-12-18 2021-09-03 京信网络系统股份有限公司 速率匹配方法、解速率匹配方法、装置和基站
CN109768843A (zh) * 2018-12-18 2019-05-17 京信通信系统（中国）有限公司 速率匹配方法、解速率匹配方法、装置和基站
CN113300808A (zh) * 2020-02-24 2021-08-24 大唐移动通信设备有限公司 一种解速率匹配方法、装置、电子设备及存储介质
CN113300808B (zh) * 2020-02-24 2022-07-05 大唐移动通信设备有限公司 一种解速率匹配方法、装置、电子设备及存储介质
CN112202530A (zh) * 2020-09-30 2021-01-08 北京四季豆信息技术有限公司 信道盲检测方法和装置以及通信装置和存储介质
CN112202530B (zh) * 2020-09-30 2024-03-22 芯象半导体科技(北京)有限公司 信道盲检测方法和装置以及通信装置和存储介质

Also Published As

Publication number Publication date
CN102447521B (zh) 2016-10-05

Similar Documents

Publication Publication Date Title
CN102447521A (zh) 一种解速率匹配方法及装置
CN101087181B (zh) 一种解交织和解速率匹配的方法
CN101388751B (zh) 解速率匹配方法
US8843799B2 (en) Serial processing method, parallel processing method of bit rate matching and device thereof
CN101938325B (zh) 有限长度循环缓存速率匹配的解速率匹配方法和装置
KR20090030206A (ko) 무선 이동 통신 시스템에서 데이터 정보와 제어 정보를 다중화 하는 방법
US10110349B2 (en) Rate dematching method, apparatus and receiving-side device
CN102546082A (zh) 解速率匹配方法及装置
JP2023508449A (ja) 復号化方法、装置、ネットワークデバイス及び記録媒体
CN101944972B (zh) 编解码方法、装置以及通信系统
KR20080041488A (ko) 병렬 인터리빙 장치 및 방법
KR20120029776A (ko) 레이트 매칭 장치 및 그것의 레이트 매칭 방법
US20010017901A1 (en) Transmission rate matching apparatus and method for next generation mobile communication system
CN103873188B (zh) 一种并行解速率匹配方法和装置
CN101237440B (zh) 一种数据的交织方法和装置
CN102769506B (zh) 一种解速率匹配的解交织方法和装置
CN103368685B (zh) 解速率匹配方法和装置
CN102118219B (zh) 一种速率匹配的串行处理方法及装置
CN102468902A (zh) LTE系统Turbo编码速率匹配/解速率匹配的方法
CN101667839B (zh) 交织方法
CN102340319A (zh) Turbo码速率匹配方法及装置
CN103840912B (zh) Lte/lte‑a系统业务信道解速率匹配的方法
CN102412938A (zh) 一种lte解速率匹配与harq合并的装置与方法
CN102136888B (zh) 一种子块解交织输入数据处理方法及装置
US8792375B2 (en) Data rate matching method and apparatus for use in mobile communication systems

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170426

Address after: Nanping Street 400060 Chongqing Nan'an District Nancheng Road No. 199 left attached to the floor 403

Patentee after: Keen (Chongqing) Microelectronics Technology Co., Ltd.

Address before: 400065 Chongqing Nan'an District huangjuezhen pass Chongqing University of Posts and Telecommunications shineford building 12

Patentee before: Chongqing City Communication & Technology Co., Ltd.