CN102522383A - 一种中心布线双圈排列ic芯片堆叠封装件及其生产方法 - Google Patents
一种中心布线双圈排列ic芯片堆叠封装件及其生产方法 Download PDFInfo
- Publication number
- CN102522383A CN102522383A CN2011104550524A CN201110455052A CN102522383A CN 102522383 A CN102522383 A CN 102522383A CN 2011104550524 A CN2011104550524 A CN 2011104550524A CN 201110455052 A CN201110455052 A CN 201110455052A CN 102522383 A CN102522383 A CN 102522383A
- Authority
- CN
- China
- Prior art keywords
- chip
- ring
- pins
- wire
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title description 6
- 238000003466 welding Methods 0.000 claims abstract description 67
- 239000003292 glue Substances 0.000 claims abstract description 18
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 17
- 238000007789 sealing Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 60
- 238000000926 separation method Methods 0.000 claims description 32
- 239000000047 product Substances 0.000 claims description 26
- 238000007796 conventional method Methods 0.000 claims description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 18
- 239000000853 adhesive Substances 0.000 claims description 18
- 230000001070 adhesive effect Effects 0.000 claims description 18
- 238000007689 inspection Methods 0.000 claims description 16
- 239000002313 adhesive film Substances 0.000 claims description 13
- 238000009713 electroplating Methods 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 238000011068 loading method Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 10
- 238000007772 electroless plating Methods 0.000 claims description 10
- 238000000227 grinding Methods 0.000 claims description 9
- 238000011417 postcuring Methods 0.000 claims description 9
- 238000007639 printing Methods 0.000 claims description 9
- 238000007747 plating Methods 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 6
- 239000011265 semifinished product Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000004080 punching Methods 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims 1
- 230000007797 corrosion Effects 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 abstract description 5
- 238000013461 design Methods 0.000 abstract description 4
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 230000032798 delamination Effects 0.000 abstract description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000002360 preparation method Methods 0.000 abstract description 2
- 238000012546 transfer Methods 0.000 description 19
- 235000012431 wafers Nutrition 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000012536 packaging technology Methods 0.000 description 6
- 238000000465 moulding Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000005491 wire drawing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Packaging Of Annular Or Rod-Shaped Articles, Wearing Apparel, Cassettes, Or The Like (AREA)
Abstract
一种中心布线双圈排列IC芯片堆叠封装件及其制备方法，引线框架载体上粘接、堆叠有二层IC芯片，第一IC芯片外侧设有中心布线环，中心布线环的外部设有两圈内引脚，中心布线环上设有内外两圈焊盘，所述内圈焊盘分别与第一IC芯片和第二IC芯片的焊盘打线，所述外圈焊盘分别与第一内引脚和第二内引脚打线。本发明把中心布线环和双圈排列凸点巧妙结合，中心布线环通过高强度胶与引线框架载体相接或镶嵌，增强了塑封料与框架的结合，减薄了框架厚度，防止分层，有利于提高产品的可靠性。中心布线环上2圈焊盘通过PCB设计线路相通，并作为IC芯片通过中心布线环内部线路的转换实现与内引脚间导通，减少焊线长度，节约焊线成本，尤其是金线的使用成本。
Description
技术领域
本发明涉及电子信息自动化元器件制造技术领域，尤其涉及一种中心布线双圈排列IC芯片堆叠封装件，本发明还包括该封装件的生产方法。
背景技术
长期以来，受蚀刻模板及蚀刻工艺技术的限制，QFN产品一直延续着90年代开发出来的单圈引线框架模式。QFN封装经过近几年的发展，特别是2006年以来，市场需求增加，推动了QFN封装技术的快速发展，材料配套技术、制造工艺技术和封装应用技术都有了突破性的进展，实现双圈QFN产品成为可能。QFN(Quad Flat No Lead Package) 型双圈排列封装的集成电路封装技术是近几年国外发展起来的一种新型微小形高密度封装技术，是最先进的表面贴装封装技术之一。目前，普通四边扁平无引脚封装（QFN）单面封装时引脚数少、焊线长、造成焊线成本高。
发明内容
本发明所要解决的技术问题是在已有的较为成熟的QFN集成电路封装技术和单圈扁平的无引脚封装技术的基础上，吸取BGA用中心布线环设计制作特点，提供一种把中心布线环和双圈排列凸点巧妙结合的中心布线双圈排列IC芯片堆叠封装件, 本发明的另一目的是提供一种上述封装件的制备方法。
为解决上述技术问题采用如下技术方案：
一种中心布线双圈排列IC芯片堆叠封装件，包括引线框架载体、框架引线内引脚、IC芯片、键合线及塑封体，所述引线框架载体上粘接第一IC芯片，所述第一IC芯片上堆叠有第二IC芯片，所述第一IC芯片外侧设有中心布线环，所述中心布线环的外部设有两圈内引脚，分别为第一内引脚和第二内引脚，所述两圈内引脚之间正面腐蚀出深度为引线框架厚度的1/2的第一凹坑,第一内引脚和第二内引脚底部腐蚀出深度为引线框架厚度的1/2的第二凹坑，所述中心布线环上设有内圈焊盘和外圈焊盘两圈焊盘，所述内圈焊盘分别与第一IC芯片和第二IC芯片的焊盘打线，所述外圈焊盘分别与第一内引脚和第二内引脚打线。
所述第一IC芯片与第二IC芯片打线连接形成第五键合线，所述第一IC芯片与中心布线环的内圈焊盘打线连接形成第一键合线和第二键合线；所述第二IC芯片与中心布线环的内圈焊盘打线连接形成第六键合线和第七键合线；所述外圈焊盘打线后拉弧在第一内引脚上形成第三键合线和第八键合线，打线后拉弧在第二内引脚上形成第四键合线和第九键合线。
所述中心布线环镶嵌或粘贴在引线框架载体上，所述内圈焊盘和外圈焊盘之间通过中心布线环相通。
所述一种中心布线双圈排列IC芯片堆叠封装件的制备工艺流程为减薄、划片、上芯、压焊、塑封、后固化、打印、分离引脚、电镀、产品分离、外观检验、包装，其中除压焊、电镀工序以外，其它工序均采用相关封装形式的常规方法，所述工艺过程为：
步骤1 减薄、划片
采用相关封装形式的常规方法进行；
步骤2 上芯
a、双芯片堆叠一次上芯
当第一IC芯片的各边长度比第二IC芯片的各边长度大于1.2mm时，堆叠封装的第一IC芯片和第二IC芯片采用一次分别上芯，一次烘烤；
b、双芯片堆叠二次上芯
当第一IC芯片的各边长度比第二IC芯片的各边长度小于1.2mm时，堆叠封装的第一IC芯片和第二IC芯片采用二次上芯分别烘烤；
所述步骤b双芯片堆叠二次上芯，当使用绝缘胶二次上芯时，在第一IC芯片正面先点上第二粘片胶绝缘胶，再将第二IC芯片吸附粘在第二粘片胶上面，粘完第二芯片后，将上芯好的半成品引线框架送烘烤，在150℃下烘烤3小时烤；
所述步骤b双芯片堆叠二次上芯，当使用胶膜片二次上芯时，使用具有胶膜片上芯功能的设备，划片前在第二IC芯片的背面贴上胶膜片，先固定好第二IC芯片的晶圆，衬底加热120℃～150℃，将带胶膜片的第二IC芯片吸附，放在第一IC芯片正面，粘完第二IC芯片后，上芯的引线框架半成品在150℃下烘烤3小时。
步骤3压焊
堆叠封装二次上芯压焊材料也是金线和铜线，第二IC芯片上的焊盘既与第一IC芯片进行焊线，又与中心布线环的内焊盘组间压焊，中心布线环的外焊盘组既与第一内引脚间打线，又与外圈第二内引脚间打线，要选择正打、反打，多种线弧形式，防止线与线间短路；
步骤4 塑封、后固化、打印
采用相关封装形式的常规方法对压焊后形成的器件进行塑封、后固化、打印；
步骤5分离引脚
a 磨削法分离，将打印完的半成品框架底部先进行腐蚀，引线框架背面腐蚀掉0.045mm～0.065mm，然后进行磨削，抛光厚度为0.065mm～0.045mm；
b 激光法分离，将打印完的半成品框架底部用激光方法将内外引脚的连筋切断，激光切口21的切割深度为0.11mm＋0.01mm；
步骤6电镀
a对磨削法分离引脚间连筋，采用化学镀方法先电镀一层8μm～10μm的铜，然后电镀7μm～15μm的纯锡；
b对激光法分离引脚间连筋，采用化学镀方法直接电镀7μm～15μm的纯锡。
步骤7产品分离、外观检验、包装
采用相关封装形式的常规方法对电镀后形成的器件进行产品分离、外观检验、包装。
本发明的中心布线环通过高强度胶与引线框架载体相接或镶嵌，载体通过4个边筋分别与中筋和框架相连；同列内引脚通过连筋分别与中筋和相邻框架的引脚相连，通过中筋和边筋与框架相连；直线式第一内引脚和第二内引脚相连，并且第一内引脚和第二内引脚之间的上表面和底面都有凹坑，上表面凹坑（第一凹坑）减少了分离引脚厚度，底面凹坑（第二凹坑）塑封料嵌入，增强了塑封料与框架的结合，又减薄了框架厚度（框架厚度的1/2）方便引脚分离，防止分层有利于提高产品的可靠性。中心布线环上有2圈焊盘通过PCB设计线路相通，并作为IC芯片通过中心布线环内部线路的转换实现与内引脚间导通，减少焊线长度，节约焊线成本，主要是金线。
附图说明
图1为本发明框架局部图；
图2为本发明分离引脚前剖面图；
图3为本发明背面蚀刻减薄后剖面示意图；
图4为本发明磨削分离引脚后剖面图；
图5为本发明激光分离引脚后剖面图。
图中：1—引线框架载体 ；2—中心布线环； 3—第一粘片胶（导电胶）；4—第一IC芯片；5—第一键合线 ；6—第二键合线；7—第三键合线 ；8—第四键合线 ；9—第二粘片胶（绝缘胶）；10—第二IC芯片；11—第五键合线；12—第六键合线；13—第七键合线； 14—第八键合线；15—第九键合线；16—胶膜片；17—第一内引脚；18—第一凹坑；19—第二内引脚；20—塑封体；21—激光切口；22—内焊盘组；23—外焊盘组；24—连筋；25—中筋；26—高强度胶；27—第二凹坑；28—边筋。
具体实施方式
下面结合附图对本发明做进一步的详细叙述：
如图所示，一种中心布线双圈排列IC芯片堆叠封装件，包括引线框架载体1、框架引线内引脚、凹坑、中心布线环2及内、外焊盘组、IC芯片、键合线及塑封体20。IC芯片分为第一IC芯片4和第二IC芯片10，引线框架载体1上通过粘片胶3粘接有第一IC芯片4，第一IC芯片4上堆叠有第二IC芯片10。该引线框架的中心布线环2通过高强度胶26与引线框架载体1相接或镶嵌，引线框架载体1通过4个边筋28分别与中筋25和框架相连；同列内引脚通过连筋分别与中筋和相邻框架的引脚相连，通过中筋和边筋与框架相连。第一IC芯片4外侧设有中心布线环2，中心布线环2的外部设有两圈内引脚，第一内引脚17和第二内引脚19，两圈内引脚之间正面腐蚀出深度为引线框架厚度的1/2的第一凹坑18，减少了分离引脚厚度。第一内引脚17和第二内引脚19底面腐蚀出深度为引线框架厚度的1/2的第二凹坑27，第二凹坑27塑封料嵌入，增强了塑封料与框架的结合，又减薄了框架厚度（框架厚度的1/2）方便引脚分离，防止分层有利于提高产品的可靠性。所述中心布线环2上设有内圈焊盘22和外圈焊盘23两圈焊盘，内圈焊盘22分别与第一IC芯片4和第二IC芯片10的焊盘打线，外圈焊盘23分别与第一内引脚17和第二内引脚19打线。中心布线环上2圈焊盘通过PCB设计线路相通，并作为IC芯片通过中心布线环2内部线路的转换实现与内引脚间导通，减少焊线长度，节约焊线成本，主要是金线。第一IC芯片4与第二IC芯片10打线连接形成第五键合线11，第一IC芯片4与中心布线环2的内圈焊盘22打线连接形成第一键合线5和第二键合线6；所述第二IC芯片10与中心布线环2的内圈焊盘22打线连接形成第六键合线12和第七键合线13；所述外圈焊盘23打线后拉弧在第一内引脚17上形成第三键合线7和第八键合线14，外圈焊盘23打线后拉弧在第二内引脚19上形成第四键合线8和第九键合线15。
实施例1
步骤1 减薄、划片
晶圆减薄厚度210μm，其中第一层IC芯片4的厚度为180μmμm，第二层IC芯片10的厚度为150μm；
步骤2 上芯
第一IC芯片4的各边长度比第二IC芯片10的各边长度大于1.2mm时，堆叠封装的第一IC芯片4和第二IC芯片10采用一次分别上芯，一次烘烤；
先在引线框架载体1上粘贴第一IC芯片4，粘贴第一IC芯片4后，将已完成第一IC芯片4上芯的半成品传递盒送回到上芯机的上料台，更换第二粘片胶9（绝缘胶）和第二IC芯片10晶圆，先在第一IC芯片4中央点上第二粘片胶9（绝缘胶），设备自动吸取第二IC芯片10放置在第二粘片胶10上，以此方法完成所有第二IC芯片10上芯；装成品送烘烤，采用防离层烘烤技术烘烤3小时，烘烤温度150℃；
步骤3压焊
先将粘有第二IC芯片10的中心布线环2的半成品引线框架传递盒放置在压焊机的上料台，然后将金线或铜线轴固定于压焊台上，启动压焊机的自动上料装置，成品引线框架传递盒自动上升到设定位置，推出一条半成品引线框架到轨道并送入压焊工作台加热，温度180℃，按设定程序进行焊线。堆叠封装件二次上芯压焊材料也是金线和铜线，第二IC芯片10上的焊盘既与第一IC芯片4进行焊线，又与中心布线环2的内焊盘组22间压焊，中心布线环2的外焊盘组23既与第一内引脚17间打线，又与第二内引脚19间打线，选择正打、反打，多种线弧形式，防止线与线间短路；
步骤4
采用相关封装形式的常规方法对压焊后形成的器件进行塑封、后固化、打印。
步骤5分离引脚
磨削法分离，将打印完的半成品框架底部先进行腐蚀，引线框架背面腐蚀掉0.065mm，然后进行磨削、抛光厚度为0.045mm；
步骤6电镀
对磨削法分离引脚间连筋，采用化学镀方法先电镀一层8μm的铜，然后电镀7μm的纯锡；
步骤7
采用相关封装形式的常规方法对电镀后形成的器件进行产品分离、外观检验、包装、入库，制成中心布线的四边扁平无引脚双圈排列单芯片封装件产品。
实施例2
步骤1 减薄、划片
晶圆减薄厚度110μm，其中第一层IC芯片4的厚度为210μmμm，第二层IC芯片10的厚度为110μm；
步骤2 上芯
第一IC芯片4的各边长度比第二IC芯片10的各边长度大于1.2mm时，堆叠封装的第一IC芯片4和第二IC芯片10采用一次分别上芯，一次烘烤；
先在引线框架载体1上粘贴第一IC芯片4，粘贴第一IC芯片4后，更换具有胶膜片16功能粘片的上芯机，固定好已划片的背面带胶膜片16的第二IC芯片10晶圆，调整上芯机衬底加热温度，将传递盒升降到设定位置，传送一条半成品框架到轨道中央，上芯机自动吸取1只第二IC芯片10放置在第一IC芯片4的中央，依次粘完本条框架的所有第二IC芯片10收进传递盒，粘完本批所有第二IC芯片10后装成品送烘烤，采用防离层烘烤技术烘烤3小时，烘烤温度150℃；
步骤3压焊
先将粘有第二IC芯片10的中心布线环2的半成品引线框架传递盒放置在压焊机的上料台，然后将金线或铜线轴固定于压焊台上，启动压焊机的自动上料装置，成品引线框架传递盒自动上升到设定位置，推出一条半成品引线框架到轨道并送入压焊工作台加热，温度为220℃，按设定程序进行焊线。堆叠封装件二次上芯压焊材料也是金线和铜线，第二IC芯片10上的焊盘既与第一IC芯片4进行焊线，又与中心布线环2的内焊盘组22间压焊，中心布线环2的外焊盘组23既与第一内引脚17间打线，又与第二内引脚19间打线，要选择正打、反打，多种线弧形式，防止线与线间短路；
步骤4塑封、后固化、打印
采用相关封装形式的常规方法对压焊后形成的器件进行塑封、后固化、打印。
步骤5分离引脚
磨削法分离，将打印完的半成品框架底部先进行腐蚀，引线框架背面腐蚀掉0.045mm，然后进行磨削、抛光厚度为0.065mm；
步骤6电镀
对磨削法分离引脚间连筋，采用化学镀方法先电镀一层10μm的铜，然后电镀15μm的纯锡；
步骤7分离、外观检验、包装
采用相关封装形式的常规方法对电镀后形成的器件进行产品分离、外观检验、包装，制成本发明的封装件产品。
实施例3
步骤1 减薄、划片
晶圆减薄厚度210μm，其中第一层IC芯片4的厚度为180μmμm，第二层IC芯片10的厚度为150μm；
步骤2 上芯
当第一IC芯片4的各边长度比第二IC芯片10的各边长度小于1.2mm时，堆叠封装的第一IC芯片4和第二IC芯片10采用二次上芯分别烘烤，其一次上芯同常规上芯；
绝缘胶二次上芯
本封装绝缘胶二次上芯，在第一IC芯片4正面先点上第二粘片胶9（绝缘胶QMI538），再将第二IC芯片吸附粘在第二粘片胶9（绝缘胶QMI538）的上面，粘完本条所有第二IC芯片10送到传递盒，依此方法粘完本批所有第二IC芯片10后，将上芯好的半成品引线框架送烘烤，在150℃下，采用防分层工艺烘烤3小时烤；
步骤3压焊
先将粘有第二IC芯片10的中心布线环2的半成品引线框架传递盒放置在压焊机的上料台，然后将金线或铜线轴固定于压焊台上，启动压焊机的自动上料装置，成品引线框架传递盒自动上升到设定位置，推出一条半成品引线框架到轨道并送入压焊工作台加热，温度200℃，按设定程序进行焊线。堆叠封装二次上芯压焊材料也是金线和铜线，第二IC芯片10上的焊盘既与第一IC芯片4进行焊线，又与中心布线环2的内圈焊盘22间压焊，中心布线环2的外圈焊盘23既与第一内引脚间17打线，又与第二内引脚19间打线，选择正打、反打，多种线弧形式，防止线与线间短路；
步骤4塑封、后固化、打印
采用相关封装形式的常规方法对压焊后形成的器件进行塑封、后固化、打印。
步骤5分离引脚
激光法分离，将打印完的半成品框架底部用激光方法将内外引脚的连筋切断，激光切口21的切割深度为0.11mm；
步骤6电镀
对激光法分离引脚间连筋，采用化学镀方法直接电镀7μm的纯锡。
步骤7产品分离、外观检验、包装
采用相关封装形式的常规方法对电镀后形成的器件进行产品分离、外观检验、包装，制成封装件产品。
实施例4
步骤1 减薄、划片
晶圆减薄厚度210μm，其中第一层IC芯片4的厚度为180μmμm，第二层IC芯片10的厚度为150μm；
步骤2 上芯
当第一IC芯片4的各边长度比第二IC芯片10的各边长度小于1.2mm时，堆叠封装的第一IC芯片4和第二IC芯片10采用二次上芯分别烘烤，其一次上芯同常规上芯；
胶膜片二次上芯
使用具有胶膜片16上芯功能的设备，划片前已在第二IC芯片10的背面贴上胶膜片16，先固定好带胶膜片16的第二IC芯片10的晶圆，设备自动上料后送一条已一次压焊的装成品框架到粘片台，衬底加热150℃，将带胶膜片16的第二IC芯片10吸附，放在第一IC芯片4正面，粘完本条所有第二IC芯片10送到传递盒，依此方法粘完本批所有第二IC芯片10上芯的框架半成品在150℃下，采用防分层工艺烘烤3小时烤；
步骤3压焊
先将粘有第二IC芯片10的中心布线环2的半成品引线框架传递盒放置在压焊机的上料台，然后将金线或铜线轴固定于压焊台上，启动压焊机的自动上料装置，成品引线框架传递盒自动上升到设定位置，推出一条半成品引线框架到轨道并送入压焊工作台加热，温度为180℃，按设定程序进行焊线。堆叠封装件二次上芯压焊材料也是金线和铜线，第二IC芯片10上的焊盘既与第一IC芯片4进行焊线，又与中心布线环2的内圈焊盘22间压焊，中心布线环2的外圈焊盘23既与第一内引脚17间打线，又与第二内引脚19间打线，选择正打、反打，多种线弧形式，防止线与线间短路；
步骤4塑封、后固化、打印
采用相关封装形式的常规方法对压焊后形成的器件进行塑封、后固化、打印。
步骤5分离引脚
激光法分离，将打印完的半成品框架底部用激光方法将内外引脚的连筋切断，激光切口21的切割深度为0.12mm；
步骤6电镀
对激光法分离引脚间连筋，采用化学镀方法直接电镀15μm的纯锡。
步骤7产品分离、外观检验、包装
采用相关封装形式的常规方法对电镀后形成的器件进行产品分离、外观检验、包装，制成封装件产品。
实施例5
步骤1 减薄、划片
晶圆减薄厚度210μm，其中第一层IC芯片4的厚度为180μmμm，第二层IC芯片10的厚度为150μm；
步骤2 上芯
当第一IC芯片4的各边长度比第二IC芯片10的各边长度小于1.2mm时，堆叠封装的第一IC芯片4和第二IC芯片10采用二次上芯分别烘烤，其一次上芯同常规上芯；
胶膜片二次上芯
使用具有胶膜片上芯功能的设备，划片前已在第二IC芯片10的背面贴上胶膜片16，先固定好带胶膜片16的第二IC芯片10的晶圆，设备自动上料后送一条已一次压焊的装成品框架到粘片台，衬底加热120℃，将带胶膜片16的第二IC芯片10吸附，放在第一IC芯片4正面，粘完本条所有第二IC芯片10送到传递盒，依此方法粘完本批所有第二IC芯片10上芯的框架半成品在150℃下，采用防分层工艺烘烤3小时烤；
步骤3压焊
先将粘有第二IC芯片10的中心布线环的半成品引线框架传递盒放置在压焊机的上料台，然后将金线或铜线轴固定于压焊台上，启动压焊机的自动上料装置，成品引线框架传递盒自动上升到设定位置，推出一条半成品引线框架到轨道并送入压焊工作台加热，温度为180℃，按设定程序进行焊线。堆叠封装件二次上芯压焊材料也是金线和铜线，第二IC芯片10上的焊盘既与第一IC芯片4进行焊线，又与中心布线环2的内圈焊盘22间压焊，中心布线环2的外圈焊盘23既与第一内引脚17间打线，又与第二内引脚19间打线，选择正打、反打，多种线弧形式，防止线与线间短路；
步骤4塑封、后固化、打印
采用相关封装形式的常规方法对压焊后形成的器件进行塑封、后固化、打印。
步骤5分离引脚
激光法分离，将打印完的半成品框架底部用激光方法将内外引脚的连筋切断，激光切口21的切割深度为0.12mm；
步骤6电镀
对激光法分离引脚间连筋，采用化学镀方法直接电镀15μm的纯锡。
步骤7产品分离、外观检验、包装
采用相关封装形式的常规方法对电镀后形成的器件进行产品分离、外观检验、包装、入库，制成封装件产品。
实施例6
步骤1 减薄、划片
晶圆减薄厚度210μm，其中第一层IC芯片4的厚度为180μmμm，第二层IC芯片10的厚度为150μm；
步骤2 上芯
当第一IC芯片4的各边长度比第二IC芯片10的各边长度小于1.2mm时，堆叠封装的第一IC芯片4和第二IC芯片10采用二次上芯分别烘烤，其一次上芯同常规上芯；
绝缘胶二次上芯
本封装绝缘胶二次上芯，在第一IC芯片4正面先点上第二粘片胶9（绝缘胶2025），再将第二IC芯片吸附粘在第二粘片胶9（绝缘胶2025））的上面，粘完本条所有第二IC芯片10送到传递盒，依此方法粘完本批所有第二IC芯片10后，将上芯好的半成品引线框架送烘烤，在150℃下，采用防分层工艺烘烤3小时烤；
步骤3压焊
先将粘有第二IC芯片10的中心布线环的半成品引线框架传递盒放置在压焊机的上料台，然后将金线或铜线轴固定于压焊台上，启动压焊机的自动上料装置，成品引线框架传递盒自动上升到设定位置，推出一条半成品引线框架到轨道并送入压焊工作台加热，温度200℃，按设定程序进行焊线。堆叠封装二次上芯压焊材料也是金线和铜线，第二IC芯片上的焊盘既与第一IC芯片进行焊线，又与中心布线环的内圈焊盘间压焊，中心布线环的外圈焊盘既与第一内引脚间打线，又与第二内引脚间打线，选择正打、反打，多种线弧形式，防止线与线间短路；
步骤4塑封、后固化、打印
采用相关封装形式的常规方法对压焊后形成的器件进行塑封、后固化、打印。
步骤5分离引脚
激光法分离，将打印完的半成品框架底部用激光方法将内外引脚的连筋切断，激光切口21的切割深度为0.11mm；
步骤6电镀
对激光法分离引脚间连筋，采用化学镀方法直接电镀7μm的纯锡。
步骤7
采用相关封装形式的常规方法对电镀后形成的器件进行产品分离、外观检验、包装、入库，制成中心布线的四边扁平无引脚双圈排列堆叠封装件及其生产方法
虽然结合优选实施例已经示出并描述了本发明，本领域技术人员可以人理解，在不违背所附权利要求限定的本发明的精神和范围的前提下可以进行修改和变换。
Claims (7)
1.一种中心布线双圈排列IC芯片堆叠封装件，包括引线框架载体、框架引线内引脚、IC芯片、键合线及塑封体，其特征在于：所述引线框架载体（1）上粘接第一IC芯片（4），所述第一IC芯片（4）上堆叠有第二IC芯片（10），所述第一IC芯片（4）外侧设有中心布线环（2），所述中心布线环（2）的外部设有两圈内引脚，分别为第一内引脚（17）和第二内引脚（19），所述两圈内引脚之间正面腐蚀出深度为引线框架厚度的1/2的第一凹坑（18）,第一内引脚（17）和第二内引脚（19）底部腐蚀出深度为引线框架厚度的1/2的第二凹坑（27），所述中心布线环（2）上设有内圈焊盘（22）和外圈焊盘（23）两圈焊盘，所述内圈焊盘（22）分别与第一IC芯片（4）和第二IC芯片（10）的焊盘打线，所述外圈焊盘（23）分别与第一内引脚（17）和第二内引脚（19）打线。
2.根据权利要求1所述的一种中心布线双圈排列IC芯片堆叠封装件，其特征在于：所述第一IC芯片（4）与第二IC芯片（10）打线连接形成第五键合线（11），所述第一IC芯片（4）与中心布线环（2）的内圈焊盘（22）打线连接形成第一键合线（5）和第二键合线（6）；所述第二IC芯片（10）与中心布线环（2）的内圈焊盘（22）打线连接形成第六键合线（12）和第七键合线（13）；所述外圈焊盘（23）打线后拉弧在第一内引脚（17）上形成第三键合线（7）和第八键合线（14），打线后拉弧在第二内引脚（19）上形成第四键合线（8）和第九键合线（15）。
3.根据权利要求1或2所述的一种中心布线双圈排列IC芯片堆叠封装件，其特征在于：所述中心布线环（2）镶嵌或粘贴在引线框架载体（1）上，所述内圈焊盘（22）和外圈焊盘（23）之间通过中心布线环（2）相通。
4.根据权利要求1所述的一种中心布线双圈排列IC芯片堆叠封装件的制备方法，工艺流程为减薄、划片、上芯、压焊、塑封、后固化、打印、分离引脚、电镀、产品分离、外观检验、包装、入库，其中除压焊、分离引脚、电镀工序以外，其它工序均采用相关封装形式的常规工艺方法，其特征在于所述工艺过程为：
步骤1 减薄、划片
采用相关封装形式的常规方法进行；
步骤2 上芯
a、双芯片堆叠一次上芯
当第一IC芯片（4）的各边长度比第二IC芯片（10）的各边长度大于1.2mm时，堆叠封装的第一IC芯片（4）和第二IC芯片（10）采用一次分别上芯，一次烘烤；
b、双芯片堆叠二次上芯
当第一IC芯片（4）的各边长度比第二IC芯片（10）的各边长度小于1.2mm时，堆叠封装的第一IC芯片（4）和第二IC芯片（10）采用二次上芯分别烘烤；
步骤3压焊
堆叠封装二次上芯压焊材料也是金线和铜线，第二IC芯片（10）上的焊盘既与第一IC芯片（4）进行焊线，又与中心布线环（2）的内焊盘组（22）间压焊，中心布线环（2）的外焊盘组（23）既与第一内引脚（17）间打线，又与外圈第二内引脚（19）间打线，要选择正打、反打，多种线弧形式，防止线与线间短路；
步骤4 塑封、后固化、打印
采用相关封装形式的常规方法对压焊后形成的器件进行塑封、后固化、打印；
步骤5分离引脚
磨削法分离，将打印完的半成品框架底部先进行腐蚀，引线框架背面腐蚀掉0.045mm～0.065mm，然后进行磨削、抛光厚度为0.065mm～0.045mm；
步骤6电镀
对磨削法分离引脚间连筋，采用化学镀方法先电镀一层8μm～10μm的铜，然后电镀7μm～15μm的纯锡；
步骤7产品分离、外观检验、包装
采用相关封装形式的常规方法对电镀后形成的器件进行产品分离、外观检验、包装。
5.根据权利要求4所述的一种中心布线双圈排列IC芯片堆叠封装件的制备方法，其特征在于所述步骤b双芯片堆叠二次上芯，当使用绝缘胶二次上芯时，在第一IC芯片（4）正面先点上第二粘片胶绝缘胶（9），再将第二IC芯片（10）吸附粘在第二粘片胶（9）上面，粘完第二IC芯片（10）后，将上芯好的半成品引线框架送烘烤，在150℃下烘烤3小时烤。
6.根据权利要求4所述的一种中心布线双圈排列IC芯片堆叠封装件的制备方法，其特征在于所述步骤b双芯片堆叠二次上芯，当使用胶膜片二次上芯时，使用具有胶膜片上芯功能的设备，划片前在第二IC芯片（10）的背面贴上胶膜片（16），先固定好第二IC芯片（10）的晶圆，衬底加热120℃～150℃，将带胶膜片（16）的第二IC芯片（10）吸附，放在第一IC芯片（4）正面，粘完第二IC芯片（10）后，上芯的引线框架半成品在150℃下烘烤3小时。
7.根据权利要求4所述的一种中心布线双圈排列IC芯片堆叠封装件的制备方法，其特征在于所述步骤5分离引脚：采用激光法分离，将打印完的半成品框架底部用激光方法将内外引脚的连筋切断，激光切口21的切割深度为0.11mm＋0.01mm；步骤6电镀：对激光法分离引脚间连筋，采用化学镀方法直接电镀7μm～15μm的纯锡。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110455052.4A CN102522383B (zh) | 2011-12-31 | 2011-12-31 | 一种中心布线双圈排列ic芯片堆叠封装件及其生产方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110455052.4A CN102522383B (zh) | 2011-12-31 | 2011-12-31 | 一种中心布线双圈排列ic芯片堆叠封装件及其生产方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102522383A true CN102522383A (zh) | 2012-06-27 |
| CN102522383B CN102522383B (zh) | 2015-08-12 |
Family
ID=46293251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110455052.4A Active CN102522383B (zh) | 2011-12-31 | 2011-12-31 | 一种中心布线双圈排列ic芯片堆叠封装件及其生产方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102522383B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102832189A (zh) * | 2012-09-11 | 2012-12-19 | 矽力杰半导体技术(杭州)有限公司 | 一种多芯片封装结构及其封装方法 |
| CN104091791A (zh) * | 2012-08-31 | 2014-10-08 | 天水华天科技股份有限公司 | 一种引线框架的宝塔式ic芯片堆叠封装件及其生产方法 |
| WO2018137224A1 (zh) * | 2017-01-25 | 2018-08-02 | 深圳市汇顶科技股份有限公司 | 晶片封装结构及封装方法 |
| US10381281B2 (en) * | 2016-01-22 | 2019-08-13 | Kyocera Corporation | Electronic component housing package, multi-piece wiring substrate, electronic apparatus, and electronic module having curved connection conductors |
| CN111865433A (zh) * | 2019-04-30 | 2020-10-30 | 深圳市聚飞光电股份有限公司 | 光电接收器及光电接收器的制作方法 |
| CN114582733A (zh) * | 2022-05-07 | 2022-06-03 | 广东气派科技有限公司 | 一种具有电磁屏蔽功能的芯片封装结构及封装方法 |
| CN114942493A (zh) * | 2022-05-05 | 2022-08-26 | 武汉光迅科技股份有限公司 | 一种芯片组件、光器件及组装方法 |
| CN114970441A (zh) * | 2022-06-06 | 2022-08-30 | 江苏泰治科技股份有限公司 | Ic芯片封装自动布线方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5386141A (en) * | 1992-03-31 | 1995-01-31 | Vlsi Technology, Inc. | Leadframe having one or more power/ground planes without vias |
| CN101599483A (zh) * | 2008-06-04 | 2009-12-09 | 奇景光电股份有限公司 | 堆叠式裸芯封装 |
| CN101626008A (zh) * | 2009-05-11 | 2010-01-13 | 天水华天科技股份有限公司 | 一种铜线键合ic芯片封装件的生产方法 |
| CN101694837A (zh) * | 2009-10-17 | 2010-04-14 | 天水华天科技股份有限公司 | 一种双排引脚的四面扁平无引脚封装件及其生产方法 |
| CN102074559A (zh) * | 2010-11-26 | 2011-05-25 | 天水华天科技股份有限公司 | SiP系统集成级IC芯片封装件及其制作方法 |
| CN202394891U (zh) * | 2011-12-31 | 2012-08-22 | 天水华天科技股份有限公司 | 一种中心布线双圈排列ic芯片堆叠封装件 |
-
2011
- 2011-12-31 CN CN201110455052.4A patent/CN102522383B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5386141A (en) * | 1992-03-31 | 1995-01-31 | Vlsi Technology, Inc. | Leadframe having one or more power/ground planes without vias |
| CN101599483A (zh) * | 2008-06-04 | 2009-12-09 | 奇景光电股份有限公司 | 堆叠式裸芯封装 |
| CN101626008A (zh) * | 2009-05-11 | 2010-01-13 | 天水华天科技股份有限公司 | 一种铜线键合ic芯片封装件的生产方法 |
| CN101694837A (zh) * | 2009-10-17 | 2010-04-14 | 天水华天科技股份有限公司 | 一种双排引脚的四面扁平无引脚封装件及其生产方法 |
| CN102074559A (zh) * | 2010-11-26 | 2011-05-25 | 天水华天科技股份有限公司 | SiP系统集成级IC芯片封装件及其制作方法 |
| CN202394891U (zh) * | 2011-12-31 | 2012-08-22 | 天水华天科技股份有限公司 | 一种中心布线双圈排列ic芯片堆叠封装件 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104091791A (zh) * | 2012-08-31 | 2014-10-08 | 天水华天科技股份有限公司 | 一种引线框架的宝塔式ic芯片堆叠封装件及其生产方法 |
| CN102832189A (zh) * | 2012-09-11 | 2012-12-19 | 矽力杰半导体技术(杭州)有限公司 | 一种多芯片封装结构及其封装方法 |
| CN102832189B (zh) * | 2012-09-11 | 2014-07-16 | 矽力杰半导体技术(杭州)有限公司 | 一种多芯片封装结构及其封装方法 |
| TWI562308B (zh) * | 2012-09-11 | 2016-12-11 | Silergy Semiconductor Technology Hangzhou Ltd | |
| US10832980B2 (en) | 2016-01-22 | 2020-11-10 | Kyocera Corporation | Electronic component housing package, multi-piece wiring substrate, electronic apparatus, and electronic module |
| US10381281B2 (en) * | 2016-01-22 | 2019-08-13 | Kyocera Corporation | Electronic component housing package, multi-piece wiring substrate, electronic apparatus, and electronic module having curved connection conductors |
| US10727196B2 (en) | 2017-01-25 | 2020-07-28 | Shenzhen GOODIX Technology Co., Ltd. | Chip packaging structure and packaging method |
| WO2018137224A1 (zh) * | 2017-01-25 | 2018-08-02 | 深圳市汇顶科技股份有限公司 | 晶片封装结构及封装方法 |
| CN111865433A (zh) * | 2019-04-30 | 2020-10-30 | 深圳市聚飞光电股份有限公司 | 光电接收器及光电接收器的制作方法 |
| CN114942493A (zh) * | 2022-05-05 | 2022-08-26 | 武汉光迅科技股份有限公司 | 一种芯片组件、光器件及组装方法 |
| CN114942493B (zh) * | 2022-05-05 | 2024-01-30 | 武汉光迅科技股份有限公司 | 一种芯片组件、光器件及组装方法 |
| CN114582733A (zh) * | 2022-05-07 | 2022-06-03 | 广东气派科技有限公司 | 一种具有电磁屏蔽功能的芯片封装结构及封装方法 |
| CN114582733B (zh) * | 2022-05-07 | 2022-07-26 | 广东气派科技有限公司 | 一种具有电磁屏蔽功能的芯片封装结构及封装方法 |
| CN114970441A (zh) * | 2022-06-06 | 2022-08-30 | 江苏泰治科技股份有限公司 | Ic芯片封装自动布线方法 |
| CN114970441B (zh) * | 2022-06-06 | 2023-11-28 | 江苏泰治科技股份有限公司 | Ic芯片封装自动布线方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102522383B (zh) | 2015-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102522383A (zh) | 一种中心布线双圈排列ic芯片堆叠封装件及其生产方法 | |
| CN102222657B (zh) | 多圈排列双ic芯片封装件及其生产方法 | |
| CN102629604B (zh) | 一种bt基板的悬梁式ic芯片堆叠封装件及其生产方法 | |
| WO2013082970A1 (zh) | 密节距小焊盘铜线键合双ic芯片堆叠封装件及其制备方法 | |
| WO2012068763A1 (zh) | 一种无载体栅格阵列ic芯片封装件及其制备方法 | |
| CN110690189A (zh) | 一种大功率驱动电路的eHSOP5L引线框架及其封装件和生产方法 | |
| CN102522392B (zh) | 一种具有接地环的e/LQFP平面封装件及其生产方法 | |
| CN102569272A (zh) | 一种基板的多层隔片式ic芯片堆叠封装件及其生产方法 | |
| CN102522391B (zh) | 一种具有接地环的e/LQFP堆叠封装件及其生产方法 | |
| CN102231376B (zh) | 多圈排列无载体双ic芯片封装件及其生产方法 | |
| CN102263080B (zh) | 带双凸点的四边扁平无引脚三ic芯片封装件及其生产方法 | |
| CN102543931B (zh) | 一种中心布线双圈排列单ic芯片封装件的制备方法 | |
| CN112490208A (zh) | 具有电感的芯片封装结构 | |
| CN102231372A (zh) | 多圈排列无载体ic芯片封装件及其生产方法 | |
| US11670622B2 (en) | Stacked semiconductor package and packaging method thereof | |
| CN104091791A (zh) | 一种引线框架的宝塔式ic芯片堆叠封装件及其生产方法 | |
| CN107146777A (zh) | 一种免切割封装结构及其制造工艺 | |
| CN102222658A (zh) | 多圈排列ic芯片封装件及其生产方法 | |
| CN102263077A (zh) | 一种双扁平无载体无引脚的ic芯片封装件 | |
| CN107492534A (zh) | 细节距单ic芯片封装件及其制备方法 | |
| CN202394891U (zh) | 一种中心布线双圈排列ic芯片堆叠封装件 | |
| CN202394964U (zh) | 一种基板的多层隔片式ic芯片堆叠封装件 | |
| CN207149554U (zh) | 引线框架和半导体器件 | |
| CN202394966U (zh) | 一种具有接地环的e/LQFP堆叠封装件 | |
| CN202196776U (zh) | 一种扁平无载体无引线引脚外露封装件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |