[go: up one dir, main page]

CN102985975A - 闪存的低密度奇偶校验擦除译码 - Google Patents

闪存的低密度奇偶校验擦除译码 Download PDF

Info

Publication number
CN102985975A
CN102985975A CN201180023737XA CN201180023737A CN102985975A CN 102985975 A CN102985975 A CN 102985975A CN 201180023737X A CN201180023737X A CN 201180023737XA CN 201180023737 A CN201180023737 A CN 201180023737A CN 102985975 A CN102985975 A CN 102985975A
Authority
CN
China
Prior art keywords
flash memory
read
types
storage
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180023737XA
Other languages
English (en)
Other versions
CN102985975B (zh
Inventor
钟浩
李焱
拉多斯拉夫·达尼拉克
厄尔·T·柯亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seagate Technology LLC
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of CN102985975A publication Critical patent/CN102985975A/zh
Application granted granted Critical
Publication of CN102985975B publication Critical patent/CN102985975B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
    • H03M13/3715—Adaptation to the number of estimated errors or to the channel state
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1108—Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/373—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with erasure correction and erasure determination, e.g. for packet loss recovery or setting of erasures for the decoding of Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Error Detection And Correction (AREA)
  • Storage Device Security (AREA)

Abstract

固态硬盘（SSD）控制器使用LDPC译码从而实现延迟和/或纠错能力得到改进的闪存存取。对于BER小于预定值的SLC闪存，SSD控制器使用1比特读取（一次读取）硬判决LDPC译码器来存取闪存。如果硬判决LDPC译码器检测到无法纠正的错误，则SSD控制器使用1.5比特读取（两次读取）擦除判决LDPC译码器从而存取闪存。对于原始BER在两个其他预定值之间的闪存，SSD控制器只使用擦除判决LDPC译码器来存取闪存，而不使用硬判决LDPC译码器。SSD控制器的变形类似地存取MLC技术。一些SSD控制器根据动态译码器选择标准在硬决策和基于擦除的译码器之间动态地切换。

Description

闪存的低密度奇偶校验擦除译码
相关申请的交叉引用
本申请主张的优先权利益在附带的申请资料表、请求或传送单里面注明（视情况而定，如果有的话）。在即时申请类型允许的范围内，以下申请通过引用结合于本申请，以下所有申请都由本即时申请的所有人拥有：
2010年3月12日递交的标题为“LDPC Erasure Decoding for FlashMemories”的美国临时申请（备案号：SF-10-01，序号：61/313,681），第一发明人：Hao Zhong。
技术领域
为了提高使用性能、效率和实用性，需要闪存存取方面的提升。
背景技术
除非明确指出是公开或熟知的，否则本文所提到的技术和概念（包括：上下文、定义或比较目的）不应当被理解为承认这种技术和概念是早先公开已知的或者是现有技术的一部分。本文引用的所有参考文献（如果有的话），包括：专利、专利申请和出版物，无论是否是专门结合的，都通过参考全部结合本申请中，以用于所有的目的。
发明内容
本发明能够以多种方式实现，包括：实现为工艺、制品、设备、系统、组合物和诸如计算机可读存储介质的计算机可读介质（例如，诸如磁盘的以光和/或磁质量存储设备的介质，或诸如闪存存储器的具有非易失性存储器的集成电路），或程序指令通过光或电子通信链路发送的计算机网络。在本说明书中，这些实现方式或本发明可以采用的任何其他形式可以称为技术。具体实施方式对本发明的一个或多个实施方式进行了说明，这些实施方式能够在上述指出的领域中提高使用性能、效率和实用性。具体实施方式包括有助于快速理解该具体实施方式其余部分的引言。该引言包括根据本文所述概念的一个或多个系统、方法、制品和计算机可读介质的示例实施方式。正如在结论中详细讨论的，本发明涵盖在公布的权利要求书的范围内所有可能的修改和变化。
附图说明
图1A示出了固态硬盘（SSD）的实施方式的选定详情，该固态硬盘包括采用基于低密度奇偶校验（LDPC）码的闪存存取的SSD控制器。
图1B示出了包括图1A的SSD的系统的实施方式的选定详情。
图1C示出了包括图1A的SSD的系统的实施方式的选定详情。
图2A示出了经由一次读取单层单元（SLC）来获得硬判决信息的实施方式的选定详情，图2B示出了经由三次读取SLC获得软判决信息的实施方式的选定详情，以及图2C示出了经由两次读取SLC获得擦除判决信息的实施方式的选定详情。图2A到图2C示出了：i）对应于单元中写入的各种逻辑状态，跨所有单元的阈值电压分布，和ii）根据实施方式使用的感测电压电平（虚线所示）以检索单元内存储的原始数据。
图3示出了各种技术的纠错性能，诸如，各种速率8/9码。
图4A、图4B和图4C示出了基于LDPC译码的SSD的实施方式的操作的选定详情。
图5A示出了经由七次读取每单元2比特的多层单元（MLC）获得信息的实施方式的选定详情，图5B示出了经由五次读取每单元2比特的MLC获得擦除判决信息的实施方式的选定详情。图5A和图5B示出了：i）对应于单元中写入的各种逻辑状态，跨所有单元的阈值电压分布，和ii）根据实施方式使用的感测电压电平（虚线所示）以检索单元中存储的原始数据。
具体实施方式
下面连同示出了本发明选定详情的附图对本发明的一个或多个实施方式进行详细描述。结合实施方式对本发明进行描述。本申请的实施方式可认为仅仅是示例性的，本发明显然并不限于任何或所有本文的这些实施方式，或不受这些实施方式的限制，并且本发明涵盖多种替换物、变形例和等同物。为了避免说明的单调，各组实施方式可采用多种词语标签（包括，但不限于：第一、最后、某个、各种、更多、其他、特定、选择、一些和显著的）；当在本申请中使用时，这些标签明显并不意味着表达质量，或任何形式的优先选择或偏见，而仅仅是便于区分各组实施方式。所公开的处理的一些操作顺序在本发明的范围内是可变的。无论在什么情况下，多个实施方式都用于描述处理、方法和/或程序指令功能的变化，根据预定或动态确定标准所构想的其他实施方式执行分别对应于多个实施方式的操作模式之一的静态和/或动态选择。在下面的描述中对许多具体细节进行了阐述，以能够透射理解本发明。提供细节是为了进行示例的目的，并且可在没有一些或所有这些细节的情况下根据权利要求可以实践本发明。为了清楚起见，没有对本发明相关的技术领域内熟知的技术材料进行描述，从而本发明会很容易理解。
引言
包括该引言仅是为了便于更快理解具体实施方式；本发明并不限于引言中所呈现的概念（包括：详细示例，如果有的话），因为任何引言的段落必然是整个主题的删减视角，而不是详尽或限制性的描述。例如，下面的引言提供了仅对于某些实施方式的空间和组织受限的信息概览。存在了包括最终从中撰写了权利要求书的多个其他实施方式，其贯穿说明书的其他部分来讨论。
缩写
在本文的其他地方，各种缩写缩略词或缩写表示某元件。至少一些缩写的描述如下。
  缩写   说明
  BCH   博斯-查德胡里-霍昆格母
  BER   比特误码率
  CD   光盘
  CF   紧凑式闪存
  CMOS   互补金属氧化物半导体
  CPU   中央处理单元
  CRC   循环冗余检验
  DDR   双倍数据速率
  DMA   直接存储器存取
  DVD   多功能数码光盘/视频光盘
 ECC 误差校正码
 HDD 硬盘驱动器
 LBA 逻辑块地址
 LDPC 低密度奇偶校验
 MLC 多层单元
 MMC 多媒体卡
 NCQ 原生命令队列
 ONFI 开放NAND闪存接口
 PC 个人计算机
 PCIe 外设部件互连高速（PCI高速）
 PDA 个人数字助理
 RAID 廉价/独立磁盘冗余阵列
 RS 里德索洛蒙
 SAS 串行连接小型计算机系统接口（串行SCSI）
 SATA 串行高级技术附件（串行ATA）
 SD 安全数字
 SLC 单层单元
 SMART 自我监视、分析和报告技术
 SSD 固态硬盘/驱动
 USB 通用串行总线
一些类型的NAND闪存使用一系列浮动栅极晶体管来存储信息。每个比特单元（例如：浮动栅极晶体管）能存储单比特信息（已知为SLC）或可替换地，能存储多比特信息（已知为MLC）。CMOS技术比例缩减，减少了存储在浮动栅极中电子的数量。日益增加的存储容量和/或密度增加了每个单元所存储的比特的数量。因此，由于技术比例缩减，因此相对小的电压范围表示单元中存储的值。存储的电子的数量随时间的检测和/或变化的不确定性增加了数据读取错误。在一些实现方式和/或使用场景中，ECC能正确检索其他损坏的数据。
一些类型的SSD使用闪存来提供非易失性存储器（例如，在不施加电力的情况下保持信息）。一些SSD与诸如HDD、CD驱动器和DVD驱动器的磁和/或光非易失性存储器使用的形状因子、电接口和/或协议兼容。一些SSD使用RS和/或BCH码进行纠错。
固态硬盘（SSD）控制器使用低密度奇偶校验（LDPC）译码从而实现具有改善的延迟和/或纠错能力的闪存存取。在一些实施方式中，如果单层单元（SLC）技术闪存的原始比特误码率（BER）小于预定值，则SSD控制器使用1比特读取（单次读取）硬判决LDPC译码器来存取闪存。如果硬判决LDPC译码器检测到无法纠正的错误，则SSD控制器使用1.5比特读取（两次读取）擦除判决LDPC译码器来存取闪存。在一些实施方式中，如果闪存的原始BER在两个其他预定值之间，则SSD控制器只使用擦除判决LDPC译码器来存取闪存，而不使用硬判决LDPC译码器。SSD控制器的变体使用类似的技术来存取多层单元（MLC）技术闪存。一些SSD控制器根据动态译码器选择标准在硬判决和基于擦除的译码器之间切换。该标准包括程序/擦除循环数、读取干扰事件计数、写入干扰事件计数、先前可纠正错误计数和/或先前无法纠正错误计数。
示例实施方式
结束了对于具体实施方式的引言，接下来是示例实施方式集合，包括：至少一些明确列出为示例组合（EC），根据本文描述的概念对多个实施方式类型进行了额外说明；这些示例并不意味着相互排斥、穷尽或限制；并且本发明并不限于这些示例实施方式，而是涵盖所公开的权利要求书范围内所有可能的修改和变化。
EC 1）一种系统，包括：
用于响应于接收的对于闪存中特定位置存储的数据的请求来请求在该特定位置进行一次或多次初始读取的装置；
响应于该初始读取的完成，用于基于该初始读取的结果经由基于硬判决的低密度奇偶校验（LDPC）译码来检测无法纠正的错误的装置；
响应于用于检测的装置，用于请求在该特定位置进行一次或多次额外读取的装置；以及
响应于该额外读取的完成，用于基于该额外读取的相应结果执行擦除判决LDPC译码的装置。
EC 2）EC154的系统，其中，闪存包括单层单元（SLC）技术闪存，该初始读取在数量上为一次，该额外读取在数量上为两次，每次额外读取处于相应的读取电压。
EC 3）EC154的系统还包括：用于针对每个额外读取提供相应的电压说明符（specifier）的装置。
EC 4）EC154的系统，其中，至少一个电压说明符是以下各项之一：显式电压电平、多个预定电压电平之一的标识符、以及多个读取请求类型之一的唯一标识。
EC5）EC154的系统，其中，闪存包括多层单元（MLC）技术闪存。
EC6）EC154的系统，其中，接收与多种接口标准中的一种或多种兼容，该接口标准包括：
串行高级技术附件（SATA）接口标准，
串行连接小型计算机系统接口（SAS）接口标准，
外设部件互连高速（PCIe）接口标准，
光纤信道接口标准，以及
以太网接口标准。
EC 7）EC154的系统，其中，用于请求初始读取的装置和用于请求额外读取的装置经由控制器，该控制器和闪存包含在被实现为多个非易失性存储组件类型之一的存储器子系统中，该非易失性存储组件类型包括：
通用串行总线（USB）存储组件类型，
紧凑式闪存（CF）存储组件类型，
多媒体卡（MMC）存储组件类型，
安全数字（SD）存储组件类型，
记忆棒存储组件类型，和
xD图像卡存储组件类型。
EC 8）一种方法，包括：
响应于接收的对于闪存中特定位置存储的数据的请求，请求在该特定位置进行一次或多次初始读取；
响应于该初始读取的完成，基于该初始读取的结果经由基于硬判决的低密度奇偶校验（LDPC）译码来检测无法纠正的错误；
响应于该检测，请求在该特定位置进行一次或多次额外读取；以及
响应于该额外读取的完成，基于该额外读取的相应结果执行擦除判决LDPC译码。
EC 9）EC154的方法，其中，闪存包括单层单元（SLC）技术闪存，该初始读取在数量上为一次，该额外读取在数量上为两次，每次额外读取处于相应的读取电压。
EC 10）EC154的方法，还包括：针对每个额外读取提供相应的电压说明符。
EC 11）EC154的方法，其中，至少一个电压说明符是以下各项之一：显式电压电平、多个预定电压电平之一的标识符、以及多个读取请求类型之一的唯一标识。
EC 12）EC154的方法，其中，闪存包括多层单元（MLC）技术闪存。
EC 13）EC154的方法，其中，接收与多种接口标准中的一种或多种兼容，该接口标准包括：
串行高级技术附件（SATA）接口标准，
串行连接小型计算机系统接口（SAS）接口标准，
外设部件互连高速（PCIe）接口标准，
光纤信道接口标准，以及
以太网接口标准。
EC 14）EC154的方法，其中，请求初始读取和请求额外读取是经由控制器，该控制器和闪存包含在被实现为多个非易失性存储组件类型之一的存储器子系统中，该非易失性存储组件类型包括：
通用串行总线（USB）存储组件类型，
紧凑式闪存（CF）存储组件类型，
多媒体卡（MMC）存储组件类型，
安全数字（SD）存储组件类型，
记忆棒存储组件类型，和
xD图像卡存储组件类型。
EC 15）一种系统，包括：
接口；以及
控制器，该控制器能够：
响应于经由该接口接收的对于闪存中特定位置存储的数据的请求，请求在该特定位置进行一次或多次初始读取；
响应于该初始读取的完成，基于该初始读取的结果经由基于硬判决的低密度奇偶校验（LDPC）译码来检测无法纠正的错误；
响应于该检测，请求在该特定位置进行一次或多次额外读取；以及
响应于该额外读取的完成，基于该额外读取的相应结果执行擦除判决LDPC译码。
EC 16）EC154的系统，其中，闪存包括单层单元（SLC）技术闪存，该初始读取在数量上为一次，该额外读取在数量上为两次，每次额外读取处于相应的读取电压。
EC 17）EC154的系统，其中，控制器还能为每个额外读取提供相应的电压说明符。
EC 18）EC154的系统，其中，至少一个电压说明符是以下各项之一：显式电压电平、多个预定电压电平之一的标识符、以及多个读取请求类型之一的唯一标识。
EC 19）EC154的系统，其中，闪存包括多层单元（MLC）技术闪存。
EC 20）EC154的系统，其中，该控制器和闪存包含在被实现为多个非易失性存储组件类型之一的存储器子系统中，该非易失性存储组件类型包括：
通用串行总线（USB）存储组件类型，
紧凑式闪存（CF）存储组件类型，
多媒体卡（MMC）存储组件类型，
安全数字（SD）存储组件类型，
记忆棒存储组件类型，和
xD图像卡存储组件类型。
EC 21）一种存储有一组指令的有形计算机可读介质，当被处理元件执行时，这组指令使处理元件进行下列操作，包括：
响应于接收的对于闪存中特定位置存储的数据的请求，请求在该特定位置进行一次或多次初始读取；
响应于该初始读取的完成，基于该初始读取的结果经由基于硬判决的低密度奇偶校验（LDPC）译码来检测无法纠正的错误；
响应于该检测，请求在该特定位置进行一次或多次额外读取；以及
响应于该额外读取的完成，基于该额外读取的相应结果执行擦除判决LDPC译码。
EC 22）EC21的有形计算机可读介质，其中，闪存包括单层单元（SLC）技术闪存，该初始读取在数量上为一次，该额外读取在数量上为两次，每次额外读取处于相应的读取电压。
EC 23）EC22的有形计算机可读介质，其中，操作还包括针对每个额外读取提供相应的电压说明符
EC 24）EC23的有形计算机可读介质，其中，至少一个电压说明符是以下各项之一：显式电压电平、多个预定电压电平之一的标识符、以及多个读取请求类型之一的唯一标识。
EC 25）EC21的有形计算机可读介质，其中，闪存包括多层单元（MLC）技术闪存。
EC 26）EC21的有形计算机可读介质，其中，接收与多种接口标准中的一种或多种兼容，该接口标准包括：
串行高级技术附件（SATA）接口标准，
串行连接小型计算机系统接口（SAS）接口标准，
外设部件互连高速（PCIe）接口标准，
光纤信道接口标准，以及
以太网接口标准。
EC 27）EC21的有形计算机可读介质，其中，处理元件包含在控制器中，该控制器和闪存包含在被实现为多个非易失性存储组件类型之一的存储器子系统中，该非易失性存储组件类型包括：
通用串行总线（USB）存储组件类型，
紧凑式闪存（CF）存储组件类型，
多媒体卡（MMC）存储组件类型，
安全数字（SD）存储组件类型，
记忆棒存储组件类型，和
xD图像卡存储组件类型。
EC 28）一种系统，包括：
响应于接收的对于闪存中特定位置存储的数据的请求，用于请求在该特定位置进行一次或多次初始读取的装置；
响应于该初始读取的完成，用于基于该初始读取的结果经由基于硬判决的低密度奇偶校验（LDPC）译码来检测无法纠正的错误的装置；
响应于用于检测的装置，用于请求在该特定位置进行一次或多次额外读取的装置；以及
响应于该额外读取的完成，用于基于该额外读取的相应结果执行擦除判决LDPC译码的装置。
EC 29）EC28的系统，其中，闪存包括单层单元（SLC）技术闪存，该初始读取在数量上为一次，该额外读取在数量上为两次。
EC 30）EC29的系统，其中，每次额外读取处于相应的读取电压。
EC 31）EC30的系统还包括：用于针对每个额外读取提供相应的电压说明符的装置。
EC 32）EC31的系统，其中，至少一个电压说明符是以下各项之一：显式电压电平、多个预定电压电平之一的标识符、以及多个读取请求类型之一的唯一标识。
EC 33）EC28的系统，其中，闪存包括多层单元（MLC）技术闪存。
EC 34）EC33的系统，其中，每次初始读取处于相应的读取电压。
EC 35）EC34的系统还包括：用于针对每次初始读取提供相应的电压说明符的装置。
EC 36）EC35的系统，其中，至少一个电压说明符是以下各项之一：显式电压电平、多个预定电压电平之一的标识符、以及多个读取请求类型之一的唯一标识。
EC 37）EC28的系统，其中，接收与多种接口标准中的一种或多种兼容，该接口标准包括：
串行高级技术附件（SATA）接口标准，
串行连接小型计算机系统接口（SAS）接口标准，
外设部件互连高速（PCIe）接口标准，
光纤信道接口标准，以及
以太网接口标准。
EC 38）EC28的系统，其中，用于请求初始读取的装置和用于请求额外读取的装置经由控制器，该控制器和闪存包含在被实现为多个非易失性存储组件类型之一的存储器子系统中，该非易失性存储组件类型包括：
通用串行总线（USB）存储组件类型，
紧凑式闪存（CF）存储组件类型，
多媒体卡（MMC）存储组件类型，
安全数字（SD）存储组件类型，
记忆棒存储组件类型，和
xD图像卡存储组件类型。
EC 39）EC28的系统还包括：用于经由闪存接口将初始读取和额外读取接口至闪存的装置。
EC 40）EC39的系统，其中，闪存接口包括以下各项中的一项或多项：
异步接口，
同步接口，
双倍数据速率（DDR）同步接口，
开放式NAND闪存接口（ONFI）兼容接口，和
切换模式（Toggle-mode）兼容闪存接口。
EC 41）EC28的系统，其中，数据请求来自主机。
EC 42）EC41的系统，其中，主机包括以下各项中的一项或多项：
计算机，
工作站计算机，
服务器计算机，
存储服务器，
个人计算机（PC），
膝上型计算机，
笔记本计算机，
上网本计算机，
个人数字助理（PDA），
媒体播放器，
媒体记录器，
数码相机，
蜂窝手机，
无绳电话手机，和
电子游戏机。
EC 43）一种方法，包括：
响应于接收的对于闪存中特定位置存储的数据的请求，请求在该特定位置进行一次或多次初始读取；
响应于该初始读取的完成，基于该初始读取的结果经由基于硬判决的低密度奇偶校验（LDPC）译码来检测无法纠正的错误；
响应于该检测，请求在该特定位置进行一次或多次额外读取；以及
响应于该额外读取的完成，基于该额外读取的相应结果执行擦除判决LDPC译码。
EC 44）EC43的方法，其中，闪存包括单层单元（SLC）技术闪存，该初始读取在数量上为一次，该额外读取在数量上为两次。
EC 45）EC44的方法，其中，每次额外读取处于相应的读取电压。
EC 46）EC45的方法，还包括：针对每次额外读取提供相应的电压说明符。
EC 47）EC46的方法，其中，至少一个电压说明符是以下各项之一：显式电压电平、多个预定电压电平之一的标识符、以及多个读取请求类型之一的唯一标识。
EC 48）EC43的方法，其中，闪存包括多层单元（MLC）技术闪存。
EC 49）EC48的方法，其中，每次初始读取处于相应的读取电压。
EC 50）EC49的方法，还包括：针对每次初始读取提供相应的电压说明符。
EC 51）EC50的方法，其中，至少一个电压说明符是以下各项之一：显式电压电平、多个预定电压电平之一的标识符、以及多个读取请求类型之一的唯一标识。
EC 52）EC43的方法，其中，接收与多种接口标准中的一种或多种兼容，该接口标准包括：
串行高级技术附件（SATA）接口标准，
串行连接小型计算机系统接口（SAS）接口标准，
外设部件互连高速（PCIe）接口标准，
光纤信道接口标准，以及
以太网接口标准。
EC 53）EC43的方法，其中，请求初始读取和请求额外读取经由控制器，该控制器和闪存包含在被实现为多个非易失性存储组件类型之一的存储器子系统中，该非易失性存储组件类型包括：
通用串行总线（USB）存储组件类型，
紧凑式闪存（CF）存储组件类型，
多媒体卡（MMC）存储组件类型，
安全数字（SD）存储组件类型，
记忆棒存储组件类型，和
xD图像卡存储组件类型。
EC 54）EC43的方法，还包括：经由闪存接口将初始读取和额外读取接口至闪存。
EC 55）EC54的方法，其中，闪存接口包括以下各项中的一项或多项：
异步接口，
同步接口，
双倍数据速率（DDR）同步接口，
开放式NAND闪存接口（ONFI）兼容接口，和
切换模式兼容闪存接口。
EC 56）EC43的方法，其中，数据请求来自主机。
EC 57）EC56的方法，其中，主机包括以下各项中的一项或多项：
计算机，
工作站计算机，
服务器计算机，
存储服务器，
个人计算机（PC），
膝上型计算机，
笔记本计算机，
上网本计算机，
个人数字助理（PDA），
媒体播放器，
媒体记录器，
数码相机，
蜂窝手机，
无绳电话手机，和
电子游戏机。
EC 58）一种系统，包括：
接口；以及
控制器，该控制器能够：
响应于经由接口接收的对于闪存中特定位置存储的数据的请求，请求在该特定位置进行一次或多次初始读取；
响应于该初始读取的完成，基于该初始读取的结果经由基于硬判决的低密度奇偶校验（LDPC）译码来检测无法纠正的错误；
响应于该检测，请求在该特定位置进行一次或多次额外读取；以及
响应于该额外读取的完成，基于该额外读取的相应结果执行擦除判决LDPC译码。
EC 59）EC58的系统，其中，闪存包括单层单元（SLC）技术闪存，该初始读取在数量上为一次，该额外读取在数量上为两次。
EC 60）EC59的系统，其中，每次额外读取处于相应的读取电压。
EC 61）EC60的系统，其中，控制器还能够针对每次额外读取提供相应的电压说明符。
EC 62）EC61的系统，其中，至少一个电压说明符是以下各项之一：显式电压电平、多个预定电压电平之一的标识符、以及多个读取请求类型之一的唯一标识。
EC 63）EC58的系统，其中，闪存包括多层单元（MLC）技术闪存。
EC 64）EC63的系统，其中，每次初始读取处于相应的读取电压。
EC 65）EC64的系统，其中，控制器还能够针对每次初始读取提供相应的电压说明符。
EC 66）EC65的系统，其中，至少一个电压说明符是以下各项之一：显式电压电平、多个预定电压电平之一的标识符、以及多个读取请求类型之一的唯一标识。
EC 67）EC58的系统，其中，接收与多种接口标准中的一种或多种兼容，该接口标准包括：
串行高级技术附件（SATA）接口标准，
串行连接小型计算机系统接口（SAS）接口标准，
外设部件互连高速（PCIe）接口标准，
光纤信道接口标准，以及
以太网接口标准。
EC 68）EC58的系统，其中，该控制器和闪存包含在被实现为多个非易失性存储组件类型之一的存储器子系统中，该非易失性存储组件类型包括：
通用串行总线（USB）存储组件类型，
紧凑式闪存（CF）存储组件类型，
多媒体卡（MMC）存储组件类型，
安全数字（SD）存储组件类型，
记忆棒存储组件类型，和
xD图像卡存储组件类型。
EC 69）EC58的系统，其中，接口为主机接口并且还包括能够向闪存提供初始读取和额外读取的闪存接口。
EC 70）EC69的系统，其中，闪存接口包括以下各项中的一项或多项：
异步接口，
同步接口，
双倍数据速率（DDR）同步接口，
开放式NAND闪存接口（ONFI）兼容接口，和
切换模式兼容闪存接口。
EC71）EC58的系统，其中，接口能够将来自主机的数据请求进行通信。
EC 72）EC71的系统，其中，主机包括以下各项中的一项或多项：
计算机，
工作站计算机，
服务器计算机，
存储服务器，
个人计算机（PC），
膝上型计算机，
笔记本计算机，
上网本计算机，
个人数字助理（PDA），
媒体播放器，
媒体记录器，
数码相机，
蜂窝手机，
无绳电话手机，和
电子游戏机。
EC 73）一种存储了指令集的有形计算机可读介质，当被处理元件执行时，该指令集使处理元件执行下列操作，包括：
响应于接收的对于闪存中特定位置存储的数据的请求，请求在该特定位置进行一次或多次初始读取；
响应于该初始读取的完成，基于该初始读取的结果经由基于硬判决的低密度奇偶校验（LDPC）译码来检测无法纠正的错误；
响应于该检测，请求在该特定位置进行一次或多次额外读取；以及
响应于该额外读取的完成，基于该额外读取的相应结果执行擦除判决LDPC译码。
EC 74）EC73的有形计算机可读介质，其中，闪存包括单层单元（SLC）技术闪存，该初始读取在数量上为一次，该额外读取在数量上为两次。
EC 75）EC74的有形计算机可读介质，其中，每次额外读取处于相应的读取电压。
EC 76）EC75的有形计算机可读介质，其中，操作还包括针对每次额外读取提供相应的电压说明符。
EC 77）EC76的有形计算机可读介质，其中，至少一个电压说明符是以下各项之一：显式电压电平、多个预定电压电平之一的标识符、以及多个读取请求类型之一的唯一标识。
EC 78）EC73的有形计算机可读介质，其中，闪存包括多层单元（MLC）技术闪存。
EC 79）EC78的有形计算机可读介质，其中，每次初始读取处于相应的读取电压。
EC 80）EC79的有形计算机可读介质，其中，操作还包括针对每次初始读取提供相应的电压说明符。
EC 81）EC80的有形计算机可读介质，其中，至少一个电压说明符是以下各项之一：显式电压电平、多个预定电压电平之一的标识符、以及多个读取请求类型之一的唯一标识。
EC 82）EC73的有形计算机可读介质，其中，接收与多种接口标准中的一种或多种兼容，该接口标准包括：
串行高级技术附件（SATA）接口标准，
串行连接小型计算机系统接口（SAS）接口标准，
外设部件互连高速（PCIe）接口标准，
光纤信道接口标准，以及
以太网接口标准。
EC 83）EC73的有形计算机可读介质，其中，处理元件包含在控制器中，该控制器和闪存包含在被实现为多个非易失性存储组件类型之一的存储器子系统中，该非易失性存储组件类型包括：
通用串行总线（USB）存储组件类型，
紧凑式闪存（CF）存储组件类型，
多媒体卡（MMC）存储组件类型，
安全数字（SD）存储组件类型，
记忆棒存储组件类型，和
xD图像卡存储组件类型。
EC 84）EC73的有形计算机可读介质，其中，初始读取和额外读取经由闪存接口来接口至闪存。
EC 85）EC84的有形计算机可读介质，其中，闪存接口包括以下各项中的一项或多项：
异步接口，
同步接口，
双倍数据速率（DDR）同步接口，
开放式NAND闪存接口（ONFI）兼容接口，和
切换模式兼容闪存接口。
EC 86）EC73的有形计算机可读介质，其中，数据请求来自主机。
EC 87）EC86的有形计算机可读介质，其中，主机包括以下各项中的一项或多项：
计算机，
工作站计算机，
服务器计算机，
存储服务器，
个人计算机（PC），
膝上型计算机，
笔记本计算机，
上网本计算机，
个人数字助理（PDA），
媒体播放器，
媒体记录器，
数码相机，
蜂窝手机，
无绳电话手机，和
电子游戏机。
EC 88）一种系统，包括：
用于请求在特定位置的闪存的两次擦除判决读取的装置；以及
用于基于该两次擦除判决读取的结果执行纠删低密度奇偶校验（LDPC）译码的装置。
EC 89）EC88的系统，还包括：
用于响应于对于在特定位置存储的数据的请求，来请求在该特定位置的闪存的硬判决读取的装置；
用于基于该硬判决读取的结果执行基于硬判决的LDPC译码的装置；以及
其中，用于请求两次擦除判决读取的装置响应于用于执行基于硬判决的LDPC译码的装置的无法纠正错误的结果来请求两次擦除判决读取。
EC 90）EC88的系统，还包括：
响应于用于执行纠删LDPC译码的装置失败，用于请求在特定位置的闪存的一次或多次软判决读取的装置；以及
用于基于软判决读取的结果执行软判决LDPC译码的装置。
EC 91）EC88的系统还包括：至少一部分闪存。
EC 92）EC91的系统，其中，闪存包括多层单元（MLC）技术。
EC 93）一种方法，包括：
请求在特定位置的闪存的两次擦除判决读取；以及
基于两次擦除判决读取的结果执行纠删低密度奇偶校验（LDPC）译码。
EC 94）EC93的方法，还包括：
响应于对于特定位置存储的数据的请求，来请求在该特定位置的闪存的硬判决读取；
基于硬判决读取的结果执行基于硬判决的LDPC译码；以及
其中，请求两次擦除判决读取是响应于基于硬判决的LDPC译码的无法纠正错误结果。
EC 95）EC93的方法，还包括：
响应于纠删LDPC译码失败来请求在该特定位置的闪存的一次或多次软判决读取；以及
基于软判决读取的结果执行软判决LDPC译码。
EC 96）EC93的方法还包括：至少一部分闪存。
EC 97）EC96的方法，其中，闪存包括多层单元（MLC）技术。
EC 98）一种系统，包括：
控制器，能够请求在特定位置的闪存的两次擦除判决读取；以及
纠删低密度奇偶校验（LDPC）译码器，能够对于该两次擦除判决读取的结果进行操作。
EC 99）EC98的系统，还包括：
基于硬判决的LDPC译码器，能够对硬判决读取的结果进行操作；
其中，该控制器还能够响应于对于存储在特定位置的数据的请求来请求在特定位置的闪存的硬判决读取；以及
其中，请求两次擦除判决读取是响应于基于硬判决的LDPC译码器的无法纠正错误结果。
EC 100）EC98的系统，还包括：
软判决LDPC译码器，能够对于一次或多次软判决读取的结果进行操作；以及
其中，该控制器还能够响应于纠删LDPC译码器失败来请求在特定位置的闪存的软判决读取。
EC 101）EC98的系统还包括：至少一部分闪存。
EC 102）EC101的系统，其中，闪存包括多层单元（MLC）技术。
EC 103）一种系统，包括：
用于请求在特定位置的闪存的第一和第二读取并分别接收响应的第一和第二结果的装置；以及
用于基于第一和第二结果执行纠删低密度奇偶校验（LDPC）译码的装置。
EC 104）EC103的系统，还包括：用于响应于对于在特定位置存储的数据的请求来请求在该特定位置的闪存的第三读取的装置。
EC 105）EC104的系统，其中，第三读取先于第一和第二读取，并且响应于第三读取得出的无法纠正错误来请求第一和第二读取。
EC 106）EC105的系统，还包括：用于基于第三读取的结果执行基于硬判决的LDPC译码的装置。
EC 107）EC106的系统，其中，用于执行基于硬判决的LDPC译码的装置确定是否发生无法纠正错误。
EC 108）EC103的系统，其中，闪存包括多层单元（MLC）技术。
EC 109）一种系统，包括：
对于计算主机的接口；
对于闪存的接口；以及
控制器，该控制器能够：
接收来自计算主机的数据请求，
响应于该数据请求，指示闪存接口来请求在特定位置的闪存的第一和第二读取，并且接收分别响应于第一和第二读取的来自闪存的相应的第一和第二结果，以及
基于第一和第二结果执行纠删低密度奇偶校验（LDPC）译码。
EC 110）EC109的系统，其中，该控制器还能够响应于经由对于计算主机的接口所接收的对于存储在特定位置的数据的请求，来请求在该特定位置的闪存的第三次读取闪存。
EC 111）EC110的系统，其中，第三读取先于第一和第二读取，并且响应于第三读取得出的无法纠正错误来请求第一和第二读取。
EC 112）EC109的系统，还包括：耦接至计算主机接口的计算主机。
EC 113）EC109的系统，还包括：耦接至闪存接口的闪存。
EC 114）EC113的系统，其中，闪存包括多层单元（MLC）技术。
EC 115）EC113的系统，其中，第一和第二读取请求提供相应的电压说明符。
EC 116）EC115的系统，其中，至少一个电压说明符是以下各项之一：显式电压电平、多个预定电压电平之一的标识符、以及多个读取请求类型之一的唯一标识。
EC 117）EC109的系统，其中，接口和控制器包含在固态硬盘（SSD）中。
EC 118）EC109的系统，还包括：闪存和存储子系统控制元件，该存储子系统控制元件包括接口和控制器，其中，闪存和存储子系统控制元件被实现为多个非易失性存储组件类型之一，该非易失性存储组件类型包括：
通用串行总线（USB）存储组件类型，
紧凑式闪存（CF）存储组件类型，
多媒体卡（MMC）存储组件类型，
安全数字（SD）存储组件类型，
记忆棒存储组件类型，和
xD图像卡存储组件类型。
EC 119）EC109的系统，其中，对于计算主机的接口与多种接口标准中的一种或多种兼容，该接口标准包括：
串行高级技术附件（SATA）接口标准，
串行连接小型计算机系统接口（SAS）接口标准，
外设部件互连高速（PCIe）接口标准，
光纤信道接口标准，以及
以太网接口标准。
EC 120）一种方法，包括：
请求在特定位置的闪存的第一和第二读取并分别接收响应的第一和第二结果；以及
基于第一和第二结果执行纠删低密度奇偶校验（LDPC）译码。
EC 121）EC120的方法，还包括：响应于对于特定位置存储的数据的请求，根据纠删LDPC译码返回数据。
EC 122）EC120的方法，其中，闪存包括单层单元（SLC）技术。
EC 123）EC120的方法，其中，至少部分纠删LDPC译码在硬件中执行。
EC 124）EC123的方法，其中，硬件包括至少一个硬件异或电路。
EC 125）一种存储有指令集的计算机可读介质，当被处理元件执行时，该指令集使处理元件执行下列操作，包括：
请求在特定位置的闪存的第一和第二读取并分别接收响应的第一和第二结果；以及
基于第一和第二结果执行纠删低密度奇偶校验（LDPC）译码。
EC 126）一种存储有指令集的计算机可读介质，当被处理元件执行时，该指令集使处理元件执行下列操作，包括：
收集译码器选择标准，该译码器选择标准包括以下各项中的任一项或多项：程序/擦除循环数、读取干扰事件数、写入干扰事件数、可以纠正的错误计数、以及无法纠正的错误计数；
至少部分地基于译码器选择标准来指示动态选择多种译码器类型之一，该译码器类型包括硬判决译码器类型和纠删译码器类型；以及
向闪存控制器电路提供选定的译码器类型的表示，该闪存控制器电路包括对应于硬判决译码器类型和纠删译码器类型的相应的译码器电路。
EC 127）EC126的计算机可读介质，其中，操作还包括选择性地控制闪存控制器电路执行在闪存中指定位置的一次或多次读取，该一次或多次读取中的每一次使用不同的读取电压。
EC 128）EC126的计算机可读介质，其中，译码器类型还包括软判决译码器类型，闪存控制器电路还包括对应于软判决译码器类型的译码器电路。
EC 129）EC126的计算机可读介质，其中，一种或多种译码器类型至少部分地基于低密度奇偶校验（LDPC）编码。
EC 130）EC126的计算机可读介质，其中，所有的译码器类型至少部分地基于低密度奇偶校验（LDPC）编码。
EC 131）一种系统，包括：
如果针对闪存器件的原始比特误码率（BER）高于预定水平，则执行纠删低密度奇偶校验（LDPC）译码的装置；以及
如果原始BER低于预定水平则执行硬判决LDPC译码的装置。
EC 132）EC131的系统，其中，至少部分地经由包含在固态硬盘（SSD）中的硬件逻辑块实现这些装置。
EC 133）一种系统，包括：
如果闪存器件包括多层单元（MLC）技术，则执行纠删低密度奇偶校验（LDPC）译码的装置；以及
如果闪存器件包括单层单元（SLC）技术，则执行硬判决LDPC译码的装置。
EC 134）EC133的系统，其中，至少部分地经由包含在固态硬盘（SSD）中的硬件逻辑块实现这些装置。
EC 135）一种方法，包括：
如果针对闪存器件的原始比特误码率（BER）高于预定水平，则执行纠删低密度奇偶校验（LDPC）译码；以及
如果原始BER低于预定水平则执行硬判决LDPC译码。
EC 136）EC135的方法，其中，至少部分地经由包含在固态硬盘（SSD）中的硬件逻辑块实现译码动作。
EC 137）一种方法，包括：
如果闪存器件包括多层单元（MLC）技术，则执行纠删低密度奇偶校验（LDPC）译码；以及
如果闪存器件包括单层单元（SLC）技术，则执行硬判决LDPC译码。
EC 138）EC137的方法，其中，至少部分地经由包含在固态硬盘（SSD）中的硬件逻辑块实现译码动作。
EC 139）一种系统，包括：
用于请求在某位置的闪存的第一读取并接收响应的第一结果的装置；
如果根据硬判决低密度奇偶校验（LDPC）译码器，第一结果包括无法纠正的错误，则请求在该位置的闪存的第二和第三读取并且接收响应的各个第二和第三结果的装置；以及
用于至少基于第二和第三结果来执行纠删LDPC译码的装置。
EC 140）EC139的系统，其中，用于请求第一读取的装置响应于对于该位置的所有或任何部分数据的请求。
EC 141）EC139的系统，还包括：用于请求该位置的所有或任何部分数据的装置。
EC 142）一种系统，包括：
对于计算主机的接口；
对于闪存的接口；以及
控制器，该控制器能够：
接收数据请求，
响应于该数据请求，指示闪存接口请求在耦接至闪存接口的闪存的某个位置的第一读取并响应于第一读取从闪存接收第一结果，
根据硬判决低密度奇偶校验（LDPC）译码器来确定第一结果是否包括无法纠正的错误，如果有，则指示闪存接口请求在该位置的闪存的第二和第三读取，并从闪存接收分别响应于第二和第三读取的相应的第二和第三结果，以及
至少基于第二和第三结果执行纠删LDPC译码。
EC 143）EC142的系统，其中，计算主机接口、闪存接口和控制器包含在固态硬盘（SSD）中。
EC 144）EC142的系统，其中，计算主机接口、闪存接口和控制器包含在非易失性存储组件中。
EC 145）EC144的系统，其中，非易失性存储组件包括以下各项中的一个或多个：通用串行总线（USB）存储组件、紧凑式闪存（CF）存储组件、多媒体卡（MMC）存储组件、安全数字（SD）存储组件、记忆棒存储组件、以及xD存储组件。
EC 146）EC142的系统，还包括：耦接至计算主机接口的计算主机。
EC 147）EC146的系统，其中，计算主机是以下各项中的一个或任意组合：计算机、工作站计算机、服务器计算机、存储服务器、个人计算机（PC）、膝上型计算机、笔记本计算机、上网本计算机、个人数字助理（PDA）、媒体播放器、媒体记录器、数码相机、蜂窝手机、无绳电话手机和电子游戏机。
EC 148）EC142的系统，还包括：耦接至闪存接口的闪存。
EC 149）一种方法，包括：
请求在某个位置的闪存的第一读取并接收响应的第一结果；
根据硬判决低密度奇偶校验（LDPC）译码器，如果第一结果包括无法纠正的错误，则请求在该位置的闪存的第二和第三读取并且接收响应的各个第二和第三结果；以及
至少基于第二和第三结果执行纠删LDPC译码。
EC 150）EC149的方法，其中，请求第一读取是响应于对于该位置的所有或任何部分的数据的请求。
EC 151）EC149的方法，还包括：请求该位置的所有或任何部分数据。
EC 152）一种存储有指令集的计算机可读介质，当被处理元件执行时，该指令集使处理元件执行下列操作，包括：
请求在某个位置的闪存的第一读取并接收响应的第一结果；
如果根据硬判决低密度奇偶校验（LDPC）译码器，第一结果包括无法纠正的错误，则请求在该位置的闪存的第二和第三读取并且接收响应的各个第二和第三结果；以及
至少基于第二和第三结果来执行纠删LDPC译码。
EC 153）EC149的计算机可读介质，其中，第一读取请求是响应于对于该位置的所存储的数据的请求。
EC 154）EC149的计算机可读介质，其中，操作还包括：根据至少部分纠删LDPC译码提供在该位置存储的所有或任何部分数据。
系统
图1A示出了固态硬盘（SSD）的实施方式的选定详情，该固态硬盘包括采用基于低密度奇偶校验（LDPC）码的闪存存取的SSD控制器固态硬盘。SSD控制器100经由一个或多个外部接口110通信地耦接至主机（未示出）。根据各种实施方式，外部接口110为以下各项中的一个或多个：SATA接口；SAS接口；PCIe接口；光纤信道接口；以太网接口（例如：10Gb以太网）；任何上述接口的非标准版本；定制接口；或用于与存储和/或通信和/或计算设备互连的其他任何类型接口。例如，在一些实施方式中，SSD控制器100包括SATA接口和PCIe接口。
SSD控制器100还经由一个或多个设备接口190通信地耦接至包括一个或多个存储设备（例如，闪存设备192）的非易失性存储器199。根据各种实施方式，设备接口190为以下各项中的一个或多个：异步接口；同步接口；DDR同步接口；ONFI兼容接口，例如，ONFI 2.2或ONFI 3.0兼容接口；切换模式兼容闪存接口；任何上述接口的非标准版本；定制接口；或用于连接至存储设备的任何其他类型接口。
在一些实施方式中，闪存设备192具有一个或多个单独的闪存芯片（die）194。根据闪存设备192的其中一种特定类型，该特定闪存设备192中的多个闪存芯片194是可选的和/或选择性地并行存取。闪存设备192仅仅表示能与SSD控制器100通信耦接的存储设备的一种类型。在各种实施方式中，可使用任何类型的存储设备，例如，SLC NAND闪存、MLCNAND闪存、NOR闪存、只读存储器、静态随机存取存储器、动态随机存取存储器、铁磁性存储器、相变存储器、赛道形存储器、或其他任何类型的存储设备或存储介质。
根据各种实施方式，设备接口190被组织为：一条或多条总线，其中，每条总线一个或多个闪存设备192；一个或多个总线组，其中，每条总线一个或多个闪存设备192，其中，一组中的总线通常被并行存取；或闪存设备192至设备接口190的任何其他组织。
继续图1A，SSD控制器100具有一个或多个模块，例如：主机接口111、数据处理121、缓冲器131、映射141、回收站151、ECC 161、设备接口逻辑191、以及CPU 171。图1A所示的具体模块和互连仅仅表示一个实施方式，可以想到一些或所有模块以及未示出的其他模块的多种布置和互连。在第一示例中的一些实施方式，存在两个以上主机接口111来提供双通道。在第二示例中的一些实施方式，数据处理121和/或ECC 161与缓冲器131组合。在第三示例中的一些实施方式，主机接口111直接与缓冲器131耦接，并且数据处理121可选地和/或选择性地对于存储在缓冲器131中的数据进行操作。在第四示例中的一些实施方式，设备接口逻辑191直接与缓冲器131耦接，并且ECC 161可选地和/或选择性地对于存储在缓冲器131中的数据进行操作。
主机接口111经由外部接口110发送和接收命令和/或数据，并且，在一些实施方式中，经由标签跟踪113来跟踪单独命令的进程。例如，在一些实施方式中，主机接口111与SATA协议兼容，并且，通过NCQ命令能具有最多32条待处理命令，每条命令有表示为数字0到31的唯一标签。在一些实施方式中，标签跟踪113能够将针对经由外部接口110接收的命令的外部标签与用于在SSD控制器100处理过程中跟踪命令的内部标签关联。
根据各种实施方式，以下各项中的一个或多个：数据处理121可选地和/或选择性地处理在缓冲器131与外部接口110之间发送的一些或所有数据；以及数据处理121可选地和/或选择性地处理存储在缓冲器131中的数据。在一些实施方式中，数据处理121使用一个或多个引擎123来执行以下各项中的一项或多项：加密；解密；压缩；解压；格式化；重新格式化；转码；以及任何其他的数据处理和/或操控任务。
缓冲器131存储从设备接口190发送至外部接口110的数据，以及从外部接口110发送至设备接口190的数据。在一些实施方式中，缓冲器131还存储系统数据，例如SSD控制器100对于闪存设备192进行管理所使用的一些或所有的映射表。在各种实施方式中，缓冲器131具有下列一个或多个：用于临时存储数据的存储器197；用于控制数据到和/或来自缓冲器131的数据的移动的DMA 133；用于提供较高水平纠错功能的ECC-X135，例如：跨多个闪存设备192和/或闪存芯片194执行的RAID；和其他数据移动和/或操控功能。
根据各种实施方式，下面一个或多个：ECC 161可选地和/或选择性地处理在缓冲器131和设备接口190之间发送的一些或所有数据；以及ECC 161可选地和/或选择性地处理存储在缓冲器131内的数据。在一些实施方式中，ECC 161实现下面其中一个或多个：CRC码；汉明码；RS码；BCH码；LDPC码；维特比码；Trellis码；硬判决码；软判决码；擦除码；任何错误检测和/或纠正码；以及上述的任意组合。在一些实施方式中，ECC 161包括一个或多个译码器（例如：LDPC译码器），从概念上讲，如硬、软和基于擦除的译码器169。
设备接口逻辑191经由设备接口190控制闪存设备192。设备接口逻辑191能根据闪存设备192的协议将数据发送到或从闪存设备192发送数据。设备接口逻辑191包括调度193，从而经由设备接口190选择性地顺序控制闪存设备192。例如，在一些实施方式中，调度193能排队对于闪存设备192的操作，并且当单独的闪存设备192（或闪存芯片194）可用时，选择性地将操作发送至单独的闪存设备192（或闪存芯片194）。
映射141能将外部接口110上使用的数据寻址与设备接口190上使用的数据寻址之间转换。例如，在一些实施方式中，在外部接口110上使用的LBA被映射141转换成定位一个或多个闪存芯片194的块和/或页地址。在一些实施方式中，映射141的粒度是固定的，例如：将外部接口110上使用的第一固定大小逻辑块映射至设备接口190上使用的第二固定大小块。在其他实施方式中，映射141的粒度是可变的，并且在外部接口110或设备接口190上使用的所有块的大小不一定相同。
在一些实施方式中，映射141使用表143从而在外部接口110上使用的地址和设备接口190上使用的数据寻址之间执行和/或查询转化。根据各种实施方式，表143为下面中的一个或多个：一层映射；二层映射；多层映射；映射缓存；压缩映射；一个地址空间到另一个地址空间的任何类型映射；以及上述的任意组合。根据各种实施方式，表143包括下面中的一个或多个：静态随机存取存储器；动态随机存取存储器；非易失性存储器（例如：闪存）；缓存存储器；片上存储器；片外存储器；和上述的任意组合。
在一些实施方式中，回收站（recycler，再循环器）151执行无用数据收集。例如，在一些实施方式中，闪存设备192包含在可重写前必须擦除的块。回收站151能够（例如，通过扫描映射141保存的映射）确定闪存设备192的哪些部分正在有效使用中，然后使闪存设备192的未使用部分通过对其进行擦除而可用于写入。在另外的实施方式中，回收站151能移动存储在闪存设备192内的数据，以使闪存设备192的更大的连续部分可用于写入。
CPU 171控制SSD控制器100的各个部分。CPU 171包括CPU内核172。根据各种实施方式，CPU内核172为一个或多个单核或多核处理器。在一些实施方式中，CPU内核172中的各个处理器内核是多线程的。CPU内核172包括指令和/或数据缓存器和/或存储器。例如，指令存储器包括能使CPU内核执行软件（有时候称为固件）以控制SSD控制器100的指令。在一些实施方式中，CPU内核172执行的一些或所有固件存储在闪存设备192上。
在各种实施方式中，CPU 171还包括：在经由外部接口110接收的命令处于进程的同时来跟踪和控制该命令的命令管理173；控制缓冲器的分配和使用的缓冲器管理175；控制映射141的转化管理177；控制数据寻址的一致性并避免例如外部数据存取和回收数据存取之间冲突的一致性管理179；控制设备接口逻辑191的设备管理181；以及其他可选的管理单元。需要注意，根据各种实施方式，CPU 171执行的任何或所有管理功能是由硬件、软件（例如：在CPU内核172或经由外部接口110连接的主机上执行的软件）或其任何组合进行控制和/或管理的。
在一些实施方式中，CPU 171能执行其他管理任务，例如，以下各项中的一个或多个：收集和/或报告性能统计；实现SMART；控制电力排序、控制和/或监测和/或调整电力消耗；对电力故障做出响应；控制和/或监测和/或调整时钟速率；以及其他管理任务。
各种实施方式包括与SSD控制器100类似并且与各种计算主机的操作兼容的计算主机闪存控制器，例如，经由主机接口111和/或外部接口110适配。各种计算主机包括以下各项中的一个或其任何组合：计算机、工作站计算机、服务器计算机、存储服务器、PC、膝上型计算机、笔记本计算机、上网本计算机、PDA、媒体播放器、媒体记录器、数码相机、蜂窝手机、无绳电话手机和电子游戏机。
图1B示出了包括图1A的SSD的系统的实施方式的选定详情。SSD101包括经由设备接口190与非易失性存储器199耦接的SSD控制器100。SSD经由外部接口110与主机102耦接。
图1C示出了包括图1A的SSD的系统实施方式的选定详情。如图1B所示，SSD 101包括经由设备接口190与非易失性存储器199耦接的SSD控制器100。SSD经由外部接口110与主机102耦接，其中，该外部接口与中间控制器103耦接然后经由中间接口104与主机102耦接。在各种实施方式中，SSD控制器100经由一个或多个中间层的其他控制器（例如，RAID控制器）与主机耦接。
在各种实施方式中，与一个或多个非易失性存储器组合的SSD控制器和/或计算主机控制器被实现为非易失性存储组件，例如，USB存储组件、CF存储组件、MMC存储组件、SD存储组件、记忆棒存储组件、以及xD存储组件。
在抽象层，命令管理173中，“读取”命令发起一个或多个读取处理以从非易失性存储器199检索信息。在SLC和MLC较低层上下文中，术语“读取”是指具有单个读取电压的单元层读取。在一些实施方式中，闪存在没有任何对于闪存外部的显式控制的情况下（例如：不同电压下的读取“隐藏”在闪存中），以不同的读取电压（所有电压处于相同的指定读取地址）执行多单元层读取。在其他实施方式中，闪存外部的控制代理（以及在设备管理181层运行）显式地指示以不同的读取电压下的多个单元层读取发生。在各种实施方式中，多个单元层读取为额外和/或可选读取，以获得针对SLC和/或MLC单元的软判决和/或擦除判决信息、针对MLC单元的硬判决信息（例如：针对每单元2比特的MLC的三次读取）或其组合。
除非明确限定，否则控制、设置或调整“读取电压”的参考泛指直接或间接控制或设置读取电压，例如经由表示一个或多个实际的读取电压的一个或多个电压说明符或多个实际的读取电压电平序列的选择。在各种实施方式中，提供电压说明符的控制代理知晓实际的读取电压电平，而在其他各种实施方式中，控制代理不知晓实际的读取电压电平。术语“读取电压”和“感测电压”可互换使用。
SLC操作
不像有些基于字符的RS或BCH译码器那样仅使用来自闪存的硬判决信息（例如：每个存储位为一个比特）作为输入，一些LDPC译码器能使用软信息来改进纠错。因此，从闪存读取软判决信息（例如：每个存储位不止一个比特）以提高纠错能力。将SLC作为示例来说明如何从闪存获得硬判决或软判决信息。该技术同样适用于MLC。为了从闪存获得硬判决信息，如图2A所示，只进行具有程控电压t0的一次读取（读取阈值电压290）。为了从闪存获得二比特的软判决信息，如图2B所示，进行具有三个不同电压（t-1、t0和t1）的三次读取（分别为读取阈值电压292、读取阈值电压290和读取阈值电压291）。闪存提供了能设置读取电压的能力。都具有相应电压的多次读取用于获得软判决信息。
在一些实施方式和/或使用场景中，读取软判决信息会增加闪存的存取时间（例如：对于图2A和图2B，增加了3倍）。如本申请所述，在一些实施方式和/或使用场景中该技术能提高存取、电力和延迟中的一个或多个的效率。
在一些实施方式和/或使用场景中，当擦除LDPC译码器提供有硬判决信息和擦除信息时（例如：当由于高不确定性导致比特未确定时），该擦除LDPC译码器优于硬判决译码器。执行具有电压t’-1和t’1的两次读取（如图2C所示，例如：分别为读取阈值电压294和读取阈值电压293）以提供相当于每个存储位1.5比特的信息。在图2C中，用于读取的两个电压（由相应的虚线表示）从概念上讲表示三个范围。外部范围分别对应于第一逻辑状态和第二逻辑状态（例如：分别为零和一，反之亦然，由系统设计限制或设计选择建立特定的分配）。内部范围对应于“擦除”（错误编码概念，这里表示推断在该范围的数据值不正确）。在一些实施方式和/或使用场景中，擦除LDPC的纠错性能与基于三次读取的2比特软判决LDPC（如图2B所示）相当或更好。在一些情况下，存取速度和电力消耗改善了三分之一，延迟减少了三分之一，例如，这是因为擦除LDPC译码是基于两次读取而非针对2比特软判决LDPC译码的三次读取。
在各种实施方式中，硬判决LDPC译码器（例如：图1A中基于硬、软和擦除判决的译码器169的所有或任何部分）处理硬判决信息（例如：与图2A相关）。在多个实施方式中，软判决LDPC译码器（例如：图1A中基于硬、软和擦除判决的译码器169的所有或任何部分）处理软判决信息（例如：与图2B相关）。在各种实施方式中，擦除判决LDPC译码器（例如：图1A中基于硬、软和擦除判决的译码器169的所有或任何部分）处理擦除判决信息（例如：与图2C相关）。
图3示出了各种技术（例如：各种速率8/9码）的纠错性能示意。在附图的图例中，“fixpt”表示“固定点”。图例“4KB LDPC，fixpt 1b”对应于单次读取技术（例如：如图2A所示）。图例“4KB LDPC，fixpt擦除1.5b”对应于两次读取技术（例如：如图2C所示）。图例“4KB LDPC，fixpt 2b”对应于三次读取技术（例如：如图2B所示）。图例“4KB LDPC，fixpt 3b”和“4KB LDPC，fipt 4b”分别对应于七次和十五次读取技术。
在其中的SSD具有LDCP译码器（例如：基于图3所示的4KB LDCP码）的实施方式，按照如下操作：
1.如图4A所示，对于原始BER低于预定水平（例如：3×10-3）的闪存设备：
a.SSD开始于采用1比特读取（如图2A所示的一次读取）的硬判决LDPC译码（硬判决LDPC译码402A）。
b.如果根据硬判决LDPC译码存在（错误403AY）无法纠正的错误（错误？403A），则SSD经由两次额外读取（额外读取404A和擦除判决LDPC译码405A）使用软判决信息来执行（擦除判决）LDPC译码，提供相当于每个存储位1.5比特（如图2C所示）。
c.如果无法纠正的错误相对不频繁，则平均速度相对接近硬判决译码器。
2.如图4B所示，在某些情况下（例如：当技术比例缩小并且密度增加时），闪存设备的BER高于预定水平（例如：7×10-3）但是低于另一预定水平（4×10-3）：
a.SSD开始于采用1.5比特读取的擦除LDPC译码（如图2C所示的两次读取）。因此，在某些情况下，擦除LDPC译码性能比2比特输入软译码器更快（如图2C所示的两次读取对比如图2B所示的三次读取），而纠错能力则相当或更好。是使用硬判决LDPC译码（例如：硬判决LDPC译码404B）还是使用擦除LDPC译码（例如：擦除判决LDPC译码403B）的判决（例如：擦除/硬LDPC？402B）例如是基于安装在SSD内的闪存类型（例如：SLC对MLC）、环境条件、操作速度和/或其他因素。
3.如图4C所示，根据多种实施方式，例如：在硬判决（例如：硬判决LDPC译码404C）、擦除（例如：擦除判决LDPC译码405C）和软判决（例如：软判决LDPC译码406C）之间的动态切换译码器类型（例如：动态切换403C）是根据各种标准（标准402C）来执行的。标准包括程序/擦除循环数、读取干扰（读取相同和/或相邻的页/块的数）、写入干扰、之前无错读取速率和/或计数、之前可以纠正的错误比率和/或计数、之前无法纠正的错误比率和/计数、和/或其他因素。在一些实施方式中，比率和/或计数进一步区分为在硬、软或擦除译码的各种上下文中出现。在一些实施方式中，相对特定的间隔（例如：距设备制造、距上一次设备通电或距其他任何预定的事件）定义计数。在逐块的基础上，基于与正被读取的块相关的历史记录，对于块内的页是利用硬判决LDPC译码一次读取（如图2A所示）还是利用擦除LDPC译码两次读取（如图2C所示）进行判决。在各种实施方式中，判决和历史记录是基于页面或其他方面的，在任何时候做出判决，该判决在基于硬判决与基于擦除和其他变化之间来回切换。
在一些实施方式中，当使用硬判决LDPC并且检测到无法纠正的错误时，重新读取页（或块或其他正在使用的单元）一次或多次，并且利用另一技术（例如：如图2C所示的擦除LDPC）尝试纠正。
在一些实施方式中，如图2A所示执行硬判决译码。在其他一些实施方式中，图2A的电压t0向右或向左边调整以接近图2C中t’-1或t’1其中之一。该调节以硬判决错误率上升（通过偏置“1”对“0”判决）为代价，节省了为了获得擦除信息的第二读取、和/或执行一次额外读取从而使用擦除代码，可选地利用某些偏置来确定哪些比特被擦除。在一些实施方式中，如上所述，对是否调整电压和/或调整量进行动态判决。此外，根据各种实施方式，按照一种或多种标准来确定第一读取的偏置方向和/或偏置大小。该标准包括数据中1还是0占优势，以及知晓特定设备类型和该特定设备类型是否更有可能获取或失去单元内的电荷。该标准还包括正在被读取的具体设备和/或具体块/页的之前历史记录的了解程度，例如：之前操作的类型（由于在一些情况下读取干扰趋向于在特定方向上移动单元，而附近的写入则趋向做相反的动作）、之前错误历史记录（错误是否是1->0或0->1）和其他因素。
在一些实施方式中，用于获取硬判决信息的第一读取（如图2A所示）的结果被用作输入以控制第二读取的电压，从而通过一次额外读取产生信息（如图2C所示）。第一读取的结果保存在设备内，例如：页缓冲器，或者可替换地，如果进行第二读取则返回给该设备。在一些实施方式中，如果前一次读取返回“1”，则第二读取的电压可设置成（每个单元）t’1，如果前一次读取返回“0”，则可设置成t’-1。进行一次额外读取以确定额外0.5比特的信息。例如，如果第一读取针对给定单元返回“1”，则只需要消除“1”与“e”模棱两可的情况，因为单元不为“0”。
在一些实施方式中，在第一读取中返回的0与1的计数提供了用于确定例如特定页面内的单元内电荷已经漂移的方式的偏向，并且如果0对1的数目不在预计的范围内，则相应调整用于执行额外读取的读取电压。例如，在加密所有写入闪存数据的实施方式中，考虑到大的页面大小，0和l差额接近50-50。预计范围外的偏差表示特定页面上的电荷偏移，一些实施方式通过调整图2C中的读取电压进行补偿。有些闪存设备的电荷偏移的原因很多，并且给定页面是否已经偏向更多0或l的先验并不知晓。在一些实施方式中，加密或扰码存储在闪存内的数据，并且通过0和l的额定50-50的差额（其他统计变化）或其他已知的0和l的差额来有效地使这些数据随机化。
在一些实施方式中，如果擦除译码失败，则进行进一步的软判决译码。例如，额外读取用于确定4比特的软判决信息，并且使用4比特定点软判决LDPC译码器。
MLC操作
图5A示出了经由七次读取（读取507A到507G）每个单元2比特的MLC所获得信息的实施方式的选定详情，图5B示出了经由五次读取（读取505A到505E）每个单元2比特的MLC所获得擦除判决信息的实施方式的选定详情。在使用每个单元2比特的MLC技术的一些实施方式中，有“下”页面（左一半或右一半）和“上”页面（每一半的左四分之一对右四分之一部分）。如针对SLC所述的（见本申请中“SLC操作”部分），执行从下半页面获得信息。从上页面获得信息使用额外读取（例如，如图5A和图5B所示）。
在一些实施方式中，从上页面获取硬判决信息使用三次读取，第一次读取确定页面的哪半边，第二次读取确定上半部分内的哪个四分之一部分（左四分之一部分对右四分之一部分），第三次读取确定下半部分的哪个四分之一部分（左四分之一部分对右四分之一部分）。在一些MLC实施方式中，所有单元具有共同的读取电压，并且因为一些下页面单元存储零而一些存储一，因此从上页面获得信息包括设置每个半边内的电压以确定值是基于哪个下页面值。
变形例
多种实施方式采用多个代码，这些代码可用于擦除译码，例如：LDPC、RS和BCH码。
在一些实施方式中，硬判决和擦除码是不同的。
多种实施方式例如在闪存页面、其（大小固定或大小变化的闪存页面）的一部分、页面的任何倍数（整数倍数或非整数倍数）、大小固定、大小可变以及其他组合的多种单位上执行ECC。例如，可通过打孔和缩短代码来实现大小可变的代码。
示例实现方式技术
在一些实施方式中，计算主机闪存控制器或SSD控制器（例如：图1A的SSD控制器100）执行的所有或部分操作以及提供这些操作的一部分或全部的处理器、微处理器、片上系统、专用集成电路、硬件加速器或其他电路的各种组合是由与计算机系统处理兼容的规格指定的。该规格是根据各种描述，例如：硬件描述语言、电路描述、网表描述、掩码描述或布局描述。示例描述包括：Verilog、VHDL、SPICE、SPICE的变体（例如：PSpice）、IBIS、LEF、DEF、GDS-II、OASIS或其他描述。在各种实施方式中，处理包括译码、编译、方针和合成的任何组合以生成、验证或指定适于包含在一个或多个集成电路上的逻辑和/或电路。根据各种实施方式，每个集成电路可根据多种技术来设计和/或制造。该技术包括可编程技术（例如：场或掩码可编程门阵列集成电路）、半定制技术（例如：整体或部分基于单元的集成电路）和全定制技术（例如：基本上专用的集成电路），及其任何组合，或与集成电路的设计和/或制造兼容的其他任何技术。
在一些实施方式中，通过执行和/或解释一个或多个程序指令，通过解释和/或编译一个或多个源和/或脚本语言，或通过或执行通过编译、转化和/或解释以编程和/或脚本语言语句表达的信息生成的二进制指令来进行所有或部分如计算机可读介质所述的操作的各种组合，该计算机可读介质存储有一组指令。语句与任何标准的编程或脚本语言（例如：C、C++、Fortran、Pascal、Ada、Java、VBscript和Shell）兼容。一个或多个程序指令、语言语句或二进制指令可选地存储在一个或多个计算机可读存储介质元件上。在各种实施方式中，一些、所有或各个部分的程序指令实现为一种或多种功能、例程、子例程、线内例程、过程、宏或其部分。
结论
在该说明书中作出的某些选择仅仅是便于准备文本和附图，除非有相反的指示，否则这些选择本身不应解释为表达所述实施方式的结构或操作相关的额外信息。选择的示例包括：用于数字编号的设计的特定组织或分配以及用于标识和参考实施方式的功能和元件的元件指示符（例如：插图编号或数字标志符）的特定组织或分配。
词语“包括（include）”或“包括（including）”具体是理解为描述开放范围的逻辑组合的抽象概念，并不是表达实际包括的意思，除非后面明确有词语“在其中”。
尽管为了说明和理解清楚起见已经对上述实施方式进行相当详细的描述，但是本发明并不限于上述详细说明。本发明有很多实施方式。公开的实施方式只是实例性而非限制性的。
可以理解的是构成、设置和使用中的多种变换可能是与描述一致的，并且在所公开专利的权利要求的范围内。例如，根据每个组件块的各种实施方式，使用技术的互联和功能单元比特宽度、时钟速度和类型是可变的。互联和逻辑的命名仅仅是示例性的，并且不应理解为限制所述概念。根据各种实施方式，流程图和流程图过程、动作以及功能元件的顺序和布置是可变的。同样，除非有具体相反的说明，否则限定的值范围、使用的最大和最小值或其他特定的规格（例如：闪存技术类型；和寄存器和缓冲器内条目或级数）仅仅是所述实施方式的那些用来跟踪实现技术的改进和变化，而不应理解为限制。
可使用在本技术领域所知的功能相当的技术，来代替被描述为实现各种组件、子系统、操作、功能、例程、子例程、线内例程、步骤、宏或其部分的技术。还可理解的是，根据实施方式相关的设计限制以及更快处理（便于把之前硬件内的功能迁移到软件内）和更高集成密度（便于把之前软件内的功能迁移到硬件内）的技术趋势，实施方式多个功能方面可选择性地在硬件（即：一般专用电路）或软件（即：通过编程的控制器或处理的一些方式）内实现。各种实施方式的具体变化包括，但不限于：
分区差异；不同形式的因素和配置；使用不同的操作系统和其他系统软件；使用不同的接口标准、网络协议或通信链路；以及当根据特定应用中独特的技术和业务限制实现本申请所述概念时其他预计的变化。
已经通过详细的环境背景在实现所述实施方式多个方面最小实现的要求上对实施方式进行了很好的描述。本领域的技术人员会意识到一些实施方式在没有改变剩余元件之间的基本配合的情况下省去了公开的组件或功能。因此，可以理解的是，公开的详细说明并不都是实现所述实施方式的各种方面所需的。在现有技术能区分剩余元件的范围内，省去的组件和功能并不限制本申请所述的概念。
所有这些设计上的变化都是所述实施方式表达言论的非实体变化。还可以理解的是，本申请所述的实施方式对于其他计算和组网应用具有广泛的实用性，并且并不限于所述实施方式的特定应用或产业。因此，本发明应理解为包括发布专利的权利要求范围内所有可能的修改和变化。

Claims (20)

1.一种系统，包括：
用于响应于接收的对于闪存中特定位置存储的数据的请求来请求在所述特定位置的一次或多次初始读取的装置；
用于响应于所述初始读取的完成来基于所述初始读取的结果经由基于硬判决的低密度奇偶校验（LDPC）译码来检测无法纠正的错误的装置；
用于响应于用于检测的所述装置来请求在所述特定位置的一次或多次额外读取的装置；以及
用于响应于所述额外读取的完成来基于所述额外读取的相应结果执行擦除判决LDPC译码的装置。
2.根据权利要求1所述的系统，其中，所述闪存包括单层单元（SLC）技术闪存，所述初始读取在数量上为一次，所述额外读取在数量上为两次，每次所述额外读取处于相应的读取电压。
3.根据权利要求2所述的系统，还包括：用于向每个所述额外读取提供相应的电压说明符的装置。
4.根据权利要求3所述的系统，其中，至少一个所述电压说明符是以下各项之一：显式电压电平、多个预定电压电平之一的标识符、以及多个读取请求类型之一的唯一标识。
5.根据权利要求1所述的系统，其中，所述闪存包括多层单元（MLC）技术闪存。
6.根据权利要求1所述的系统，其中，所述接收与多种接口标准中的一种或多种兼容，所述接口标准包括：
串行高级技术附件（SATA）接口标准，
串行连接小型计算机系统接口（SAS）接口标准，
外设部件互连高速（PCIe）接口标准，
光纤信道接口标准，以及
以太网接口标准。
7.根据权利要求1所述的系统，其中，用于请求初始读取的所述装置和用于请求额外读取的所述装置经由控制器，所述控制器和所述闪存包含在被实现为多个非易失性存储组件类型之一的存储器子系统中，所述非易失性存储组件类型包括：
通用串行总线（USB）存储组件类型，
紧凑式闪存（CF）存储组件类型，
多媒体卡（MMC）存储组件类型，
安全数字（SD）存储组件类型，
记忆棒存储组件类型，以及
xD图像卡存储组件类型。
8.一种方法，包括：
响应于接收的对于闪存中特定位置存储的数据的请求，请求在所述特定位置的一次或多次初始读取；
响应于所述初始读取的完成，基于所述初始读取的结果经由基于硬判决的低密度奇偶校验（LDPC）译码来检测无法纠正的错误；
响应于所述检测，请求在所述特定位置的一次或多次额外读取；以及
响应于所述额外读取的完成，基于所述额外读取的相应结果执行擦除判决LDPC译码。
9.根据权利要求8所述的方法，其中，所述闪存包括单层单元（SLC）技术闪存，所述初始读取在数量上为一次，所述额外读取在数量上为两次，每次所述额外读取处于相应的读取电压。
10.根据权利要求9所述的方法，还包括：针对每个所述额外读取提供相应的电压说明符。
11.根据权利要求10所述的方法，其中，至少一个所述电压说明符是以下各项之一：显式电压电平、多个预定电压电平之一的标识符、以及多个读取请求类型之一的唯一标识。
12.根据权利要求8所述的方法，其中，所述闪存包括多层单元（MLC）技术闪存。
13.根据权利要求8所述的方法，其中，所述接收与多种接口标准中的一种或多种兼容，所述接口标准包括：
串行高级技术附件（SATA）接口标准，
串行连接小型计算机系统接口（SAS）接口标准，
外设部件互连高速（PCIe）接口标准，
光纤信道接口标准，以及
以太网接口标准。
14.根据权利要求8所述的方法，所述请求初始读取和所述请求额外读取是经由控制器，所述控制器和所述闪存包含在被实现为多个非易失性存储组件类型之一的存储器子系统中，所述非易失性存储组件类型包括：
通用串行总线（USB）存储组件类型，
紧凑式闪存（CF）存储组件类型，
多媒体卡（MMC）存储组件类型，
安全数字（SD）存储组件类型，
记忆棒存储组件类型，和
xD图像卡存储组件类型。
15.一种系统，包括：
接口；以及
控制器，所述控制器能够：
响应于经由所述接口接收的对于闪存中特定位置存储的数据的请求，请求在所述特定位置的一次或多次初始读取；
响应于所述初始读取的完成，基于所述初始读取的结果经由基于硬判决的低密度奇偶校验（LDPC）译码来检测无法纠正的错误；
响应于所述检测，请求在所述特定位置的一次或多次额外读取；以及
响应于所述额外读取的完成，基于所述额外读取的相应结果执行擦除判决LDPC译码。
16.根据权利要求15所述的系统，其中，所述闪存包括单层单元（SLC）技术闪存，所述初始读取在数量上为一次，所述额外读取在数量上为两次，以及每次所述额外读取处于相应的读取电压。
17.根据权利要求16所述的系统，其中，所述控制器还能够针对每次所述额外读取提供相应的电压说明符。
18.根据权利要求17所述的系统，其中，至少一个所述电压说明符是以下各项之一：显式电压电平、多个预定电压电平之一的标识符、以及多个读取请求类型之一的唯一标识。
19.根据权利要求15所述的系统，其中，所述闪存包括多层单元（MLC）技术闪存。
20.根据权利要求15所述的系统，其中，所述控制器和所述闪存包含在被实现为多个非易失性存储组件类型之一的存储器子系统中，所述非易失性存储组件类型包括：
通用串行总线（USB）存储组件类型，
紧凑式闪存（CF）存储组件类型，
多媒体卡（MMC）存储组件类型，
安全数字（SD）存储组件类型，
记忆棒存储组件类型，以及
xD图像卡存储组件类型。
CN201180023737.XA 2010-03-12 2011-03-11 闪存的低密度奇偶校验擦除译码 Expired - Fee Related CN102985975B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US31368110P 2010-03-12 2010-03-12
US61/313,681 2010-03-12
PCT/US2011/028244 WO2011113034A2 (en) 2010-03-12 2011-03-11 Ldpc erasure decoding for flash memories

Publications (2)

Publication Number Publication Date
CN102985975A true CN102985975A (zh) 2013-03-20
CN102985975B CN102985975B (zh) 2016-12-14

Family

ID=

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105023613A (zh) * 2014-04-22 2015-11-04 群联电子股份有限公司 解码方法、存储器存储装置及存储器控制电路单元
CN105162492A (zh) * 2015-05-26 2015-12-16 中国科学院微电子研究所 一种无线体域网重复码解扩频系统和方法
CN105529049A (zh) * 2014-10-21 2016-04-27 爱思开海力士有限公司 控制器、半导体存储系统、数据储存系统及其操作方法
CN105913879A (zh) * 2015-02-23 2016-08-31 爱思开海力士有限公司 控制器、半导体存储系统及其操作方法
CN105976869A (zh) * 2015-03-10 2016-09-28 株式会社东芝 存储器控制器、数据存储装置及数据写入方法
CN112506443A (zh) * 2020-12-22 2021-03-16 长江存储科技有限责任公司 三维存储器的读取方法及设备
CN113014269A (zh) * 2021-02-08 2021-06-22 中山大学 具有纠错能力的NAND Flash控制器及控制方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080013411A1 (en) * 2006-07-12 2008-01-17 Tyler Thorp Electronic Library for Managing Data on Removable Storage Devices
CN101232346A (zh) * 2007-01-25 2008-07-30 华为技术有限公司 低密度奇偶校验码译码方法和译码装置
CN101345532A (zh) * 2008-08-15 2009-01-14 苏州大学 Ldpc信道编码的译码方法
US20090059658A1 (en) * 2003-06-03 2009-03-05 Samsung Electronics Co., Ltd. Memory system, memory device and apparatus including writing driver circuit for a variable resistive memory
CN101405943A (zh) * 2005-10-03 2009-04-08 摩托罗拉公司 用于低密度奇偶校验解码器的方法和装置
US20100017684A1 (en) * 2008-07-17 2010-01-21 Xueshi Yang Data recovery in solid state memory devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090059658A1 (en) * 2003-06-03 2009-03-05 Samsung Electronics Co., Ltd. Memory system, memory device and apparatus including writing driver circuit for a variable resistive memory
CN101405943A (zh) * 2005-10-03 2009-04-08 摩托罗拉公司 用于低密度奇偶校验解码器的方法和装置
US20080013411A1 (en) * 2006-07-12 2008-01-17 Tyler Thorp Electronic Library for Managing Data on Removable Storage Devices
CN101232346A (zh) * 2007-01-25 2008-07-30 华为技术有限公司 低密度奇偶校验码译码方法和译码装置
US20100017684A1 (en) * 2008-07-17 2010-01-21 Xueshi Yang Data recovery in solid state memory devices
CN101345532A (zh) * 2008-08-15 2009-01-14 苏州大学 Ldpc信道编码的译码方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105023613A (zh) * 2014-04-22 2015-11-04 群联电子股份有限公司 解码方法、存储器存储装置及存储器控制电路单元
CN105023613B (zh) * 2014-04-22 2019-06-14 群联电子股份有限公司 解码方法、存储器存储装置及存储器控制电路单元
CN105529049A (zh) * 2014-10-21 2016-04-27 爱思开海力士有限公司 控制器、半导体存储系统、数据储存系统及其操作方法
CN105529049B (zh) * 2014-10-21 2020-11-06 爱思开海力士有限公司 控制器、半导体存储系统、数据储存系统及其操作方法
CN105913879A (zh) * 2015-02-23 2016-08-31 爱思开海力士有限公司 控制器、半导体存储系统及其操作方法
CN105913879B (zh) * 2015-02-23 2020-08-28 爱思开海力士有限公司 控制器、半导体存储系统及其操作方法
CN105976869A (zh) * 2015-03-10 2016-09-28 株式会社东芝 存储器控制器、数据存储装置及数据写入方法
CN105162492A (zh) * 2015-05-26 2015-12-16 中国科学院微电子研究所 一种无线体域网重复码解扩频系统和方法
CN105162492B (zh) * 2015-05-26 2018-05-18 中国科学院微电子研究所 一种无线体域网重复码解扩频系统和方法
CN112506443A (zh) * 2020-12-22 2021-03-16 长江存储科技有限责任公司 三维存储器的读取方法及设备
CN113014269A (zh) * 2021-02-08 2021-06-22 中山大学 具有纠错能力的NAND Flash控制器及控制方法

Also Published As

Publication number Publication date
WO2011113034A3 (en) 2012-01-19
KR101541040B1 (ko) 2015-08-03
US20130139035A1 (en) 2013-05-30
KR20130006472A (ko) 2013-01-16
KR20140047740A (ko) 2014-04-22
WO2011113034A2 (en) 2011-09-15
JP2013522735A (ja) 2013-06-13
TW201203269A (en) 2012-01-16
EP2545554A2 (en) 2013-01-16
US10230406B2 (en) 2019-03-12
TWI579854B (zh) 2017-04-21
JP5806792B2 (ja) 2015-11-10
US8935595B2 (en) 2015-01-13
US20170155409A1 (en) 2017-06-01
KR101466555B1 (ko) 2014-12-02
EP2545554A4 (en) 2015-03-11

Similar Documents

Publication Publication Date Title
KR101541040B1 (ko) 플래시 메모리들을 위한 ｌｄｐｃ 소거 디코딩
US20200042223A1 (en) System and method for facilitating a high-density storage device with improved performance and endurance
US20190252035A1 (en) Decoding method, memory storage device and memory control circuit unit
US10318414B2 (en) Memory system and memory management method thereof
CN103329103B (zh) 使用用于基于闪存的数据存储的自适应ecc技术的方法和设备
KR102201697B1 (ko) 리텐션 드리프트 이력 기반 비휘발성 메모리 판독 임계치 최적화
US9329948B2 (en) Measuring cell damage for wear leveling in a non-volatile memory
CN106169312B (zh) 用于快闪存储的广义乘积码
US8782329B2 (en) Method for performing data shaping, and associated memory device and controller thereof
US9201785B2 (en) Data writing method, memory controller and memory storage apparatus
KR102840980B1 (ko) 데이터 입출력 속도에 따라 버퍼의 사용을 결정할 수 있는 메모리 시스템 및 그의 동작 방법
US9098410B2 (en) Cross-decoding for non-volatile storage
KR20130118370A (ko) 상위-레벨 리던던시 정보 계산
US20150358036A1 (en) Decoding method, memory storage device and memory control circuit unit
US20190073297A1 (en) Garbage collection of a storage device
US9952978B2 (en) Method for improving mixed random performance in low queue depth workloads
CN113971103A (zh) 数据存储中针对极端温度使用条件改进的数据可靠性
KR102791220B1 (ko) 쓰기 버퍼를 이용한 중복-쓰기 동작을 수행하는 메모리장치 및 메모리장치의 읽기 및 쓰기 방법
TWI548991B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
CN116775368A (zh) 用于以不同码率在分区之间回拷的多层码率架构
TWI545432B (zh) 資料管理方法、記憶體控制電路單元以及記憶體儲存裝置
US10979077B2 (en) Generating hamming weights for data
CN106158046B (zh) 用于turbo乘积码的误校正避免
KR20140113851A (ko) 메모리 컨트롤러, 및 이의 동작 방법
US8276033B2 (en) Data writing method for a flash memory, and flash memory controller and flash memory storage apparatus using the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1179404

Country of ref document: HK

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160222

Address after: California, USA

Applicant after: Seagate Technology LLC

Address before: California, USA

Applicant before: LSI Corp.

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1179404

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161214