[go: up one dir, main page]

CN102983134B - 显示装置、阵列基板及其制备方法 - Google Patents

显示装置、阵列基板及其制备方法 Download PDF

Info

Publication number
CN102983134B
CN102983134B CN201210540758.5A CN201210540758A CN102983134B CN 102983134 B CN102983134 B CN 102983134B CN 201210540758 A CN201210540758 A CN 201210540758A CN 102983134 B CN102983134 B CN 102983134B
Authority
CN
China
Prior art keywords
tft
array substrate
source electrode
area
peripheral wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210540758.5A
Other languages
English (en)
Other versions
CN102983134A (zh
Inventor
于海峰
封宾
林鸿涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210540758.5A priority Critical patent/CN102983134B/zh
Publication of CN102983134A publication Critical patent/CN102983134A/zh
Priority to US14/102,170 priority patent/US9059048B2/en
Application granted granted Critical
Publication of CN102983134B publication Critical patent/CN102983134B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/931—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs characterised by the dispositions of the protective arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及显示技术领域，特别是涉及一种显示装置、阵列基板及其制备方法。该阵列基板包括像素区域和周边布线区域，周边布线区域设有ESD组件和短路条，ESD组件包括多个TFT，TFT的源电极和漏电极设置在短路条上。本发明提供一种显示装置、阵列基板及制备方法，通过将ESD中TFT的源电极和漏电极设置在短路条上，可有效减少基板显示区域两侧ESD器件所占用的水平距离，同时使得整体外围电路的位置像显示区域偏移，可有效降低显示区与玻璃边缘之间的距离，较好地实现显示产品的窄边框性能，提高产品的市场竞争力。

Description

显示装置、阵列基板及其制备方法
技术领域
本发明涉及显示技术领域，特别是涉及一种显示装置、阵列基板及其制备方法。
背景技术
近几年来，随着TFT-LCD(Thin Film Transistor Liquid CrystalDisplay薄膜晶体管液晶显示器)液晶显示器技术的不断发展和完善，窄边框的显示性能越来越受到用户的广泛追捧。
在TFT-LCD制作工艺中，静电的防护是整个工艺管控的关键。为了避免静电对产品质量的影响，现有技术中通常利用二极管反接组成的ESD(Electro-Static discharge，静电释放)组件对静电起到较好的防护作用。
但由于设置的防静电ESD组件需要占用基板上显示区域的空间，这样，基板上的显示区域需要为ESD留有一定的区域，导致组装后的产品边框较宽，无法较好地实现窄边框的产品性能，对显示产品实现窄边框性能造成一定阻碍。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是提供一种显示装置、阵列基板及其制备方法，以克服现有的阵列基板采用ESD组件释放静电，占用了一定显示区域空间，导致显示产品无法较好地实现窄边框性能的缺陷。
(二)技术方案
为了解决上述技术问题，本发明一方面提供一种阵列基板，包括像素区域和周边布线区域，所述周边布线区域设有ESD组件和短路条，所述ESD组件包括多个TFT，所述TFT的源电极和漏电极设置在所述短路条上。
优选地，所述ESD组件包括两个TFT，所述第一TFT和所述第二TFT的漏电极相对设置。
优选地，所述像素区域的栅线延伸至所述周边布线区域，所述栅线的延伸部分与所述短路条交叉设置。
优选地，所述两个TFT的栅极与所述像素区域的栅线同层设置，所述第一TFT的栅极与所述栅线一体成型。
具体地，所述第一TFT的栅极与所述第一TFT的源电极电连接，所述第二TFT的栅极与所述第二TFT的源电极电连接。
本发明还提供一种显示装置，包括上述的阵列基板。
本发明还提供一种如上所述的阵列基板的制备方法，所述阵列基板包括像素区域和周边布线区域，所述周边布线区域包括ESD组件，所述ESD组件包括多个TFT，所述制备方法包括以下步骤：
步骤S1：在周边布线区域形成所述TFT的栅极；
步骤S2：在周边布线区域形成短路条和ESD组件中TFT的源电极和漏电极，所述TFT的源电极与漏电极形成在所述短路条上；
步骤S3：在周边布线区域形成过孔，所述TFT的栅极与所述源电极通过过孔连接，所述像素区域的栅线延伸至所述周边布线区域，且与所述TFT的源电极通过过孔连接。
优选地，所述阵列基板还包括像素区域，所述TFT的栅极与所述像素区域的栅线采用一次构图工艺形成。
优选地，所述阵列基板还包括像素区域，所述短路条、所述TFT的源电极和漏电极与所述像素区域的数据线采用一次构图工艺形成。
优选地，所述阵列基板还包括像素区域，所述周边布线区域的过孔与所述像素区域的过孔采用一次构图工艺形成。
(三)有益效果
本发明技术方案具有如下优点：本发明提供一种显示装置、阵列基板及其制备方法，通过将ESD中TFT的源电极和漏电极设置在短路条上，可有效减少基板显示区域两侧ESD器件所占用的水平距离，同时使得整体外围电路的位置像显示区域偏移，可有效降低显示区与玻璃边缘之间的距离，较好地实现显示产品的窄边框性能，提高产品的市场竞争力。
附图说明
图1为本发明实施例阵列基板中其中一侧静电释放结构示意图；
图2为本发明实施例阵列基板中另外一侧静电释放结构示意图；
图3为本发明实施例阵列基板的制备方法流程图。
图中：
1：栅线；2:透明导电层；3：漏电极；4：源电极；5：短路条；6：栅极。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
如图1-2所示，本发明实施例提供一种阵列基板，包括：
像素区域和周边布线区域，所述周边布线区域设有ESD组件和短路条5，所述ESD组件包括多个TFT，所述TFT的源电极4和漏电极3设置在所述短路条5上。
通过将ESD中TFT的源电极4和漏电极3设置在短路条5上，可有效减少基板显示区域两侧ESD器件所占用的水平距离，同时使得整体外围电路的位置向显示区域偏移，可有效降低显示区与玻璃边缘之间的距离，较好地实现显示产品的窄边框性能，提高产品的市场竞争力。
具体的，该ESD组件包括两个TFT，两个TFT的漏电极3相对设置。
其中，该阵列基板中像素区域的栅线1延伸至周边布线区域，且与短路条5交叉设置，该像素区域的栅线1的延长部分与TFT的源电极4电连接。具体的，该栅线1上设有过孔，该源电极4上设有过孔，通过透明导电层2将栅线1和源电极4实现连接。该透明导电层2可采用沉积ITO(Indium Tin Oxide，氧化铟锡)实现。
具体的，两个TFT的栅极与所述像素区域的栅线同层设置，即可以采用同一步构图工艺形成。在制作过程中，可以将第一TFT的栅极与像素区域的栅线1延伸至周边布线区域的部分一体形成，第二TFT的栅极与第一TFT的栅极相对设置，但不连接。例如，可以将栅线延伸部分设置为L型，与短路条重叠的部分为第一TFT的栅极，与重叠部分相对设置且不连接的为第二TFT的栅极。
当栅线1上存在大量静电时，静电可以通过透明导电层2传导到源电极4和TFT漏电极3上，TFT处于打开状态，进而将源电极4上的静电从短路条上疏散掉。该短路条5将静电疏散掉，起到较好地防护静电作用。
该阵列基板上其他结构层同现有技术中的结构层相同，并且该ESD的制作方法可同其他结构层一同完成，并不会将阵列基板的制作工艺步骤复杂化。
本发明提供的阵列基板，通过将ESD中TFT的源电极和漏电极设置在短路条上，可有效减少基板显示区域两侧ESD器件所占用的水平距离，同时使得整体外围电路的位置像显示区域偏移，可有效降低显示区与玻璃边缘之间的距离，较好地实现显示产品的窄边框性能，提高产品的市场竞争力。
如图3所示，本发明提供一种阵列基板的制备方法，具体包括：
步骤S1：在周边布线区域形成所述TFT的栅极；
具体的，该TFT的栅极可以与阵列基板的栅线采用同一次构图工艺形成。
优选地，ESD组件包括两个TFT，在此种情况下，可以将栅线延伸部分设置为L型，延伸部分与后续形成的短路条的重叠部分为第一TFT的栅极，与第一TFT的栅极相对设置，且与栅线采用同步构图工艺形成，且也与短路条重叠的部分为第二TFT的栅极。
步骤S2：在周边布线区域形成短路条和ESD组件中TFT的源电极和漏电极，所述TFT的源电极与漏电极形成在所述短路条上；
具体的，短路条和ESD组件中TFT的源电极和漏电极可以与数据线采用同步构图工艺形成，该TFT的源电极和漏电极形成在短路条上，具体可以通过构图工艺在短路条上形成TFT的源电极和漏电极图形。
步骤S3：在周边布线区域形成过孔，所述TFT的栅极与所述源电极通过过孔连接，所述像素区域的栅线延伸至所述周边布线区域，且与TFT的源电极通过过孔连接。
具体的，在形成像素区域的过孔(如形成像素电极与像素TFT的漏极连接用过孔)时，采用一步构图工艺形成周边布线区域的过孔，使得ESD组件中的TFT的栅极与该TFT的源电极通过过孔连接，像素区域的栅线延伸至周边布线区域，该延伸部分通过过孔与TFT的源电极连接。
另外，本发明实施例还提供一种显示装置，包括上述阵列基板，所述显示装置可以为：液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
本发明提供的显示装置，该显示装置中的阵列基板通过将ESD中TFT的源电极和漏电极设置在短路条上，可有效减少基板显示区域两侧ESD器件所占用的水平距离，同时使得整体外围电路的位置像显示区域偏移，可有效降低显示区与玻璃边缘之间的距离，较好地实现显示产品的窄边框性能，提高产品的市场竞争力。
本发明以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (9)

1.一种阵列基板，包括像素区域和周边布线区域，其特征在于，
所述周边布线区域设有ESD组件和短路条，所述ESD组件包括多个TFT，所述TFT的源电极和漏电极设置在所述短路条上，所述像素区域的栅线延伸至所述周边布线区域，所述栅线的延伸部分与所述短路条交叉设置。
2.如权利要求1所述的阵列基板，其特征在于，所述ESD组件包括两个TFT，第一TFT的漏电极和第二TFT的漏电极相对设置。
3.如权利要求2所述的阵列基板，其特征在于，所述两个TFT的栅极与所述像素区域的栅线同层设置，所述第一TFT的栅极与所述栅线一体成型。
4.如权利要求3所述的阵列基板，其特征在于，所述第一TFT的栅极与所述第一TFT的源电极电连接，所述第二TFT的栅极与所述第二TFT的源电极电连接。
5.一种显示装置，其特征在于，包括权利要求1-4任一项所述的阵列基板。
6.一种如权利要求1-4任一项所述的阵列基板的制备方法，其特征在于，所述阵列基板包括像素区域和周边布线区域，所述周边布线区域包括ESD组件，所述ESD组件包括多个TFT，所述制备方法包括以下步骤：
步骤S1：在周边布线区域形成所述TFT的栅极；
步骤S2：在周边布线区域形成短路条和ESD组件中TFT的源电极和漏电极，所述TFT的源电极与漏电极形成在所述短路条上；
步骤S3：在周边布线区域形成过孔，所述TFT的栅极与所述源电极通过过孔连接，所述像素区域的栅线延伸至所述周边布线区域，且与所述TFT的源电极通过过孔连接。
7.如权利要求6所述的阵列基板的制备方法，其特征在于，所述阵列基板还包括像素区域，所述TFT的栅极与所述像素区域的栅线采用一次构图工艺形成。
8.如权利要求6所述的阵列基板的制备方法，其特征在于，所述阵列基板还包括像素区域，所述短路条、所述TFT的源电极和漏电极与所述像素区域的数据线采用一次构图工艺形成。
9.如权利要求6所述的阵列基板的制备方法，其特征在于，所述阵列基板还包括像素区域，所述周边布线区域的过孔与所述像素区域的过孔采用一次构图工艺形成。
CN201210540758.5A 2012-12-13 2012-12-13 显示装置、阵列基板及其制备方法 Active CN102983134B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210540758.5A CN102983134B (zh) 2012-12-13 2012-12-13 显示装置、阵列基板及其制备方法
US14/102,170 US9059048B2 (en) 2012-12-13 2013-12-10 Array substrate with ESD assembly and short-circuit ring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210540758.5A CN102983134B (zh) 2012-12-13 2012-12-13 显示装置、阵列基板及其制备方法

Publications (2)

Publication Number Publication Date
CN102983134A CN102983134A (zh) 2013-03-20
CN102983134B true CN102983134B (zh) 2015-03-25

Family

ID=47857004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210540758.5A Active CN102983134B (zh) 2012-12-13 2012-12-13 显示装置、阵列基板及其制备方法

Country Status (2)

Country Link
US (1) US9059048B2 (zh)
CN (1) CN102983134B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104218042B (zh) * 2014-09-02 2017-06-09 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示装置
CN105425489B (zh) * 2016-01-04 2018-11-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN106950775A (zh) * 2017-05-16 2017-07-14 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN109449168B (zh) * 2018-11-14 2021-05-18 合肥京东方光电科技有限公司 导线结构及其制造方法、阵列基板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202183003U (zh) * 2011-08-19 2012-04-04 北京京东方光电科技有限公司 一种阵列基板的防静电结构
CN102543009A (zh) * 2010-12-27 2012-07-04 上海天马微电子有限公司 一种液晶显示器及其终端设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9416899D0 (en) * 1994-08-20 1994-10-12 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film circuitry
JP5409024B2 (ja) * 2008-02-15 2014-02-05 株式会社半導体エネルギー研究所 表示装置
CN102257547B (zh) * 2010-01-06 2014-07-23 松下电器产业株式会社 有源矩阵基板、显示面板以及它们的检查方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543009A (zh) * 2010-12-27 2012-07-04 上海天马微电子有限公司 一种液晶显示器及其终端设备
CN202183003U (zh) * 2011-08-19 2012-04-04 北京京东方光电科技有限公司 一种阵列基板的防静电结构

Also Published As

Publication number Publication date
US20140306227A1 (en) 2014-10-16
CN102983134A (zh) 2013-03-20
US9059048B2 (en) 2015-06-16

Similar Documents

Publication Publication Date Title
EP2743766B1 (en) Manufacturing method for array substrate
CN103699284B (zh) 一种电容式内嵌触摸屏及其制备方法、显示装置
CN104090434B (zh) 阵列基板及显示装置
US10698552B2 (en) Touch substrate and touch display device
CN103021940B (zh) 阵列基板及其制造方法、显示装置
CN109449167B (zh) 一种显示面板及显示装置
CN211654824U (zh) 透明oled基板、透明显示面板、阵列基板、显示屏及显示设备
US20160372490A1 (en) Array substrate and manufacturing method thereof, and display panel
KR20160149385A (ko) 플렉서블 디스플레이 장치와, 이의 제조 방법
CN106356381B (zh) 一种阵列基板及其制备方法、显示面板
WO2022062879A9 (zh) 触控基板及显示面板
CN103077944B (zh) 显示装置、阵列基板及其制作方法
CN106057824A (zh) 阵列基板及其制作方法、显示装置
CN110018753B (zh) 显示面板及显示装置
CN102929060B (zh) 阵列基板及其制作方法、显示装置
CN210573114U (zh) 显示基板和显示面板
CN112310183B (zh) 显示基板及其制备方法、显示装置
US20220391040A1 (en) Touch substrate and touch display device
CN102983134B (zh) 显示装置、阵列基板及其制备方法
CN107422547A (zh) 一种显示面板及显示装置
WO2022156341A1 (zh) 触控面板及其制备方法、显示触控装置
CN107611181A (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
CN202794786U (zh) 一种阵列基板及显示装置
CN103928471B (zh) 一种阵列基板及其制备方法、显示装置
CN114695389B (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant