CN103247527A - 一种去除硅纳米晶的方法 - Google Patents
一种去除硅纳米晶的方法 Download PDFInfo
- Publication number
- CN103247527A CN103247527A CN2012100298505A CN201210029850A CN103247527A CN 103247527 A CN103247527 A CN 103247527A CN 2012100298505 A CN2012100298505 A CN 2012100298505A CN 201210029850 A CN201210029850 A CN 201210029850A CN 103247527 A CN103247527 A CN 103247527A
- Authority
- CN
- China
- Prior art keywords
- silicon
- layer
- nanocrystal
- silicon nitride
- hto
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 72
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 72
- 239000010703 silicon Substances 0.000 title claims abstract description 72
- 239000002159 nanocrystal Substances 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims abstract description 58
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 37
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 37
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 19
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 12
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000010306 acid treatment Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 13
- 230000008901 benefit Effects 0.000 abstract description 3
- 238000005498 polishing Methods 0.000 abstract 3
- 239000000126 substance Substances 0.000 abstract 2
- 238000010923 batch production Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000011031 large-scale manufacturing process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Landscapes
- Weting (AREA)
Abstract
本发明公开了一种去除硅纳米晶的方法，该方法是采用化学机械研磨的方法实现的，该化学机械研磨是以氮化硅作为研磨的终止层，并且该化学机械研磨是在二氧化硅/氮化硅/硅纳米晶/HTO四层结构生成之后进行的。本发明提供的去除硅纳米晶的方法，用于清除存储器件以外区域的硅纳米晶，具有工艺窗口大，方法简单，可靠性高，与传统CMOS工艺兼容性好，易于批量生产。
Description
技术领域
本发明涉及硅纳米晶制作技术领域，特别涉及一种去除硅纳米晶的方法。
背景技术
随着微电子工艺节点的不断推进，基于多晶硅浮栅的传统闪存技术面临着严重的技术难题，其中最重要的问题是器件尺寸按等比例微缩化与器件可靠性之间的矛盾无法得到有效解决。为解决这个矛盾，S.Tiwari在1996年提出了基于分立存储的硅纳米晶存储器。这种存储器具有擦写速度快、可靠性高、制作工艺简单、成本低、与传统CMOS工艺完全兼容等优点，是闪存微缩化发展的替代方案之一，也是最接近产业化生产的新一代非挥发性存储器。
但是对于硅纳米晶浮栅存储器也存在着工艺集成上的问题，特别是纳米晶的去除工艺问题。硅纳米晶浮栅层以外区域的纳米晶不能去除干净，会造成后续工艺参数的歧变，使得外围电路器件特性变差。同时也会对相关的工艺机台造成颗粒污染，从而影响其它产品。因此，在硅纳米晶大规模生产过程中，如何干净彻底地去除硅纳米晶极其重要。
传统去除硅纳米晶的方法有两种：干法刻蚀和湿法刻蚀。用干法刻蚀工艺参数很难控制，很容易会刻蚀不足造成硅纳米晶去除不干净，或者过度刻蚀造成对硅材料衬底的损伤；用湿法刻蚀会产生过多地侧向刻蚀，从而造成栅长的过多损失。因此相应去除硅纳米晶的工艺窗口非常小，工艺参数很难控制。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于提供一种去除硅纳米晶的方法，以快速有效的去除硅纳米晶。
(二)技术方案
为达到上述目的，本发明提供了一种去除硅纳米晶的方法，该方法是采用化学机械研磨的方法实现的，该化学机械研磨是以氮化硅作为研磨的终止层，并且该化学机械研磨是在二氧化硅/氮化硅/硅纳米晶/HTO四层结构生成之后进行的。
上述方案中，所述氮化硅只存在于需要去除的纳米晶所在区域，所述硅纳米晶存在于整片区域，需要被保留的硅纳米晶处于单层二氧化硅之上。
上述方案中，该方法具体包括以下步骤：在硅衬底上热氧化一层二氧化硅；采用LPCVD方法在二氧化硅上淀积一层氮化硅；对氮化硅和二氧化硅进行光刻，直至露出硅衬底，得到需要刻蚀的区域；在光刻后的氮化硅及硅衬底上淀积第一HTO层；采用稀氢氟酸处理第一HTO层的表面，并用LPCVD方法在第一HTO层表面淀积一层硅纳米晶；在硅纳米晶上淀积第二HTO层；采用化学机械研磨的方法，以氮化硅为终止层，去除氮化硅层之上的第二HTO层、硅纳米晶和第一HTO层三层结构；以及去除氮化硅。
上述方案中，所述采用LPCVD方法在二氧化硅上淀积一层氮化硅的步骤中，该氮化硅的厚度范围为50～60nm。所述在光刻后的氮化硅及硅衬底上淀积第一HTO层的步骤中，该第一HTO层的厚度范围为4～7nm。所述在硅纳米晶上淀积第二HTO层的步骤中，该第二HTO层的厚度范围为7～12nm。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、利用本发明，可以快速有效的去除硅纳米晶，使得外围电路区域的纳米晶污染完全得到清除，从而避免在硅纳米晶存储器的制造过程中对自身器件和对机台的污染。
2、利用本发明，可以避免湿法刻蚀带来的侧向刻蚀，从而可以避免器件栅长的损失，提高去除硅纳米晶的工艺窗口。
3、本发明提供的去除硅纳米晶的方法，用于清除存储器件以外区域的硅纳米晶，具有工艺窗口大，方法简单，可靠性高，与传统CMOS工艺兼容性好，易于批量生产。
附图说明
图1是依照本发明实施例的去除硅纳米晶的方法流程图；
图2-1至图2-8是依照本发明实施例的去除硅纳米晶的工艺流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
针对上述如何有效快速有效的去除硅纳米晶问题，本发明是采用氮化硅作为研磨的终止层，使得要去除的硅纳米晶与需要保留的硅纳米晶不处于同一平面，这样就可以通过化学机械研磨的方式去除掉不需要的硅纳米晶，效率极高。
采用化学机械研磨的方法，只需要增加氮化硅作为研磨的终止层，方法简单，而且与传统CMOS工艺完全兼容，仅需增加一道光刻步骤，费用低廉，非常适合大规模生产的广泛应用。
本发明提供的去除硅纳米晶的方法，是用化学机械研磨的方法实现的，该化学机械研磨是以氮化硅作为研磨的终止层，并且该化学机械研磨是在二氧化硅/氮化硅/硅纳米晶/HTO四层结构生成之后进行的。其中，氮化硅只存在于需要去除的纳米晶所在区域，硅纳米晶存在于整片区域，需要被保留的硅纳米晶处于单层二氧化硅之上。
如图1和图2所示，图1是依照本发明实施例的去除硅纳米晶的方法流程图，图2-1至图2-8示出了依照本发明实施例的去除硅纳米晶的工艺流程图，该方法具体包括以下步骤：
如图2-1所示，先在硅衬底上热氧化一层二氧化硅；
如图2-2所示，采用LPCVD方法在二氧化硅上淀积一层氮化硅，厚度范围为50～60nm；
如图2-3所示，对氮化硅和二氧化硅进行光刻，直至露出硅衬底，得到需要刻蚀的区域，即有源区；
如图2-4所示，在光刻后的氮化硅及硅衬底上淀积第一二氧化硅(HTO)层，厚度范围为4～7nm；
如图2-5所示，采用稀氢氟酸处理第一HTO层的表面，并用LPCVD方法在第一HTO层表面淀积一层高密度的硅纳米晶；
如图2-6所示，在硅纳米晶上淀积第二HTO层，厚度范围为7～12nm；
如图2-7所示，采用化学机械研磨(CMP)的方法，以氮化硅为终止层，去除氮化硅层之上的第二HTO层、硅纳米晶和第一HTO层三层结构；
如图2-8所示，最后再去除氮化硅，完成硅纳米晶的去除。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种去除硅纳米晶的方法，其特征在于，该方法是采用化学机械研磨的方法实现的，该化学机械研磨是以氮化硅作为研磨的终止层，并且该化学机械研磨是在二氧化硅/氮化硅/硅纳米晶/HTO四层结构生成之后进行的。
2.根据权利要求1所述的去除硅纳米晶的方法，其特征在于，所述氮化硅只存在于需要去除的纳米晶所在区域，所述硅纳米晶存在于整片区域，需要被保留的硅纳米晶处于单层二氧化硅之上。
3.根据权利要求1所述的去除硅纳米晶的方法，其特征在于，该方法具体包括以下步骤：
在硅衬底上热氧化一层二氧化硅；
采用LPCVD方法在二氧化硅上淀积一层氮化硅；
对氮化硅和二氧化硅进行光刻，直至露出硅衬底，得到需要刻蚀的区域；
在光刻后的氮化硅及硅衬底上淀积第一HTO层；
采用稀氢氟酸处理第一HTO层的表面，并用LPCVD方法在第一HTO层表面淀积一层硅纳米晶；
在硅纳米晶上淀积第二HTO层；
采用化学机械研磨的方法，以氮化硅为终止层，去除氮化硅层之上的第二HTO层、硅纳米晶和第一HTO层三层结构；以及
去除氮化硅。
4.根据权利要求3所述的去除硅纳米晶的方法，其特征在于，所述采用LPCVD方法在二氧化硅上淀积一层氮化硅的步骤中，该氮化硅的厚度范围为50～60nm。
5.根据权利要求3所述的去除硅纳米晶的方法，其特征在于，所述在光刻后的氮化硅及硅衬底上淀积第一HTO层的步骤中，该第一HTO层的厚度范围为4～7nm。
6.根据权利要求3所述的去除硅纳米晶的方法，其特征在于，所述在硅纳米晶上淀积第二HTO层的步骤中，该第二HTO层的厚度范围为7～12nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100298505A CN103247527A (zh) | 2012-02-10 | 2012-02-10 | 一种去除硅纳米晶的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100298505A CN103247527A (zh) | 2012-02-10 | 2012-02-10 | 一种去除硅纳米晶的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103247527A true CN103247527A (zh) | 2013-08-14 |
Family
ID=48926956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012100298505A Pending CN103247527A (zh) | 2012-02-10 | 2012-02-10 | 一种去除硅纳米晶的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103247527A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007005190A2 (en) * | 2005-06-29 | 2007-01-11 | Freescale Semiconductor | Source side injection storage device and method therefor |
| US20070020840A1 (en) * | 2005-07-25 | 2007-01-25 | Freescale Semiconductor, Inc. | Programmable structure including nanocrystal storage elements in a trench |
| CN102187455A (zh) * | 2008-10-20 | 2011-09-14 | 飞思卡尔半导体公司 | 制造分裂栅存储器单元的方法 |
-
2012
- 2012-02-10 CN CN2012100298505A patent/CN103247527A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007005190A2 (en) * | 2005-06-29 | 2007-01-11 | Freescale Semiconductor | Source side injection storage device and method therefor |
| US20070020840A1 (en) * | 2005-07-25 | 2007-01-25 | Freescale Semiconductor, Inc. | Programmable structure including nanocrystal storage elements in a trench |
| CN102187455A (zh) * | 2008-10-20 | 2011-09-14 | 飞思卡尔半导体公司 | 制造分裂栅存储器单元的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100580876C (zh) | 一种选择性刻蚀硅纳米线的方法 | |
| CN102593062B (zh) | 分栅式闪存结构制造方法以及分栅式闪存结构 | |
| CN104979295B (zh) | 嵌入式分栅闪存器件的制造方法 | |
| JP6504178B2 (ja) | ３次元ｎａｎｄメモリ構造体におけるトンネル酸化物層形成の方法および関連するデバイス | |
| CN107331733A (zh) | 一种单面多晶硅的制备方法 | |
| CN104241204B (zh) | 3d nand闪存的形成方法 | |
| CN103633123A (zh) | 一种纳米线衬底结构及其制备方法 | |
| CN103295967B (zh) | 嵌入逻辑电路的分离栅极式快闪存储器的制作方法 | |
| CN105261594A (zh) | 自对准分离栅闪存的形成方法 | |
| CN105702621A (zh) | 一种形成硅外延层的方法 | |
| CN109920794A (zh) | 一种三维铁电存储器及其制造方法 | |
| CN101807548B (zh) | 纳米晶分栅式闪存的制造过程 | |
| CN103247527A (zh) | 一种去除硅纳米晶的方法 | |
| CN101651097B (zh) | 非挥发性存储单元及其制造方法 | |
| CN103943625B (zh) | 一种nand闪存器件及其制造方法 | |
| CN106129060B (zh) | 一种浮栅型闪存及其制备方法 | |
| CN106158613A (zh) | 一种提高浮栅器件电子保持性的方法及浮栅结构 | |
| CN103021957A (zh) | 提高闪存中控制栅极对浮栅耦合系数的方法 | |
| TW201507003A (zh) | 於金氧半場效電晶體形成遮蔽閘之方法 | |
| CN104609360B (zh) | 一种纳米线及阵列的形成方法 | |
| CN107658223A (zh) | 一种闪存结构中多晶硅插塞的制备工艺 | |
| CN107946304A (zh) | 一种用于尺寸缩减NORFlash单元工艺集成方法 | |
| CN102945834B (zh) | 提高分离栅闪存擦除和耐久性性能的方法 | |
| CN106783859A (zh) | 一种浮栅生成方法、闪存浮栅生成方法及闪存制造方法 | |
| CN103296029B (zh) | 一种凹槽式的硅纳米晶存储器及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130814 |