CN103383945A - 一种阵列基板、显示装置及阵列基板的制造方法 - Google Patents
一种阵列基板、显示装置及阵列基板的制造方法 Download PDFInfo
- Publication number
- CN103383945A CN103383945A CN2013102770798A CN201310277079A CN103383945A CN 103383945 A CN103383945 A CN 103383945A CN 2013102770798 A CN2013102770798 A CN 2013102770798A CN 201310277079 A CN201310277079 A CN 201310277079A CN 103383945 A CN103383945 A CN 103383945A
- Authority
- CN
- China
- Prior art keywords
- pattern
- array substrate
- drain
- gate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 91
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 94
- 238000002161 passivation Methods 0.000 claims abstract description 44
- 239000011347 resin Substances 0.000 claims abstract description 26
- 229920005989 resin Polymers 0.000 claims abstract description 26
- 239000010409 thin film Substances 0.000 claims abstract description 16
- 238000000059 patterning Methods 0.000 claims description 59
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 37
- 239000010408 film Substances 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 20
- 239000011149 active material Substances 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 114
- 239000011241 protective layer Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000002834 transmittance Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6732—Bottom-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6746—Amorphous silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
Abstract
本发明公开了一种阵列基板、显示装置及阵列基板的制造方法，所述阵列基板包括衬底基板和位于衬底基板之上的多个薄膜晶体管单元，所述薄膜晶体管单元包括：位于衬底基板之上的第一栅极，位于所述第一栅极之上的栅极绝缘层，位于所述栅极绝缘层之上且与所述第一栅极位置相对的有源层，位于所述有源层之上的源极和漏极，所述源极和漏极之间设置有间隙，以及位于所述源极和漏极之上的感光树脂钝化层。对比于现有技术，本发明的阵列基板在制造过程中，省去了沟道保护层工序，大大简化了生产工艺，有效地降低了生产成本，同时提高了产品的良品率。
Description
技术领域
本发明涉及薄膜晶体管液晶显示技术领域，特别是涉及一种阵列基板、显示装置及阵列基板的制造方法。
背景技术
在平板显示装置中，TFT-LCD（Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示器）具有体积小、功耗低、制造成本相对较低和无辐射等特点，在当前的平板显示装置市场占据了主导地位。
由于感光树脂钝化层具有表面平坦，低介电常数的特点，因此，在TFT-LCD阵列基板的实际生产中，通常引入感光树脂钝化层以进一步提高TFT-LCD产品的开口率和显示亮度，降低TFT-LCD产品的信号延迟，最终提高产品的竞争力。
ADS（Advanced Super Dimension Switch，高级超维场转换技术）模式是平面电场宽视角核心技术，其核心技术特性描述为：通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。ADS模式的开关技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹（push Mura）等优点。针对不同应用，ADS技术的改进技术有高透过率I-ADS技术、高开口率H-ADS和高分辨率S-ADS技术等。
如图1所示，以ADS模式的TFT-LCD阵列基板为例，该阵列基板包括：衬底基板1、多个位于衬底基板1之上的薄膜晶体管单元和GOA（Gate Driveron Array，阵列基板行驱动）单元，通常阵列基板的各个图层都是通过构图工艺形成的，而每一次构图工艺通常包括掩模、曝光、显影、刻蚀和剥离等工序。
现有阵列基板在制造过程中，形成有源层4的图形之后，依次形成沟道保护层7和感光树脂钝化层8的图形，因此，阵列基板的制造成本较高，且制造工艺较为复杂，容易导致产品缺陷。
发明内容
本发明的目的是提供一种阵列基板、显示装置及阵列基板的制造方法，能够有效地降低阵列基板的制造成本，大大地简化制造工艺，进一步提高产品的良品率。
为了达到上述目的，本发明提供如下技术方案：
一种阵列基板，包括：衬底基板和位于衬底基板之上的多个薄膜晶体管单元，
所述薄膜晶体管单元包括：位于所述衬底基板之上的第一栅极，位于所述第一栅极之上的栅极绝缘层，位于所述栅极绝缘层之上且与所述第一栅极位置相对的有源层，位于所述有源层之上的源极和漏极，所述源极和漏极之间设置有间隙，以及位于所述源极和漏极之上的感光树脂钝化层。
一种显示装置，包括前述任一技术方案所述的阵列基板。
一种阵列基板的制造方法，包括：
步骤S11：在有源层预图形之上形成源极和漏极金属薄膜，通过构图工艺形成包括源极和漏极的预图形；
步骤S12：在包括源极和漏极的预图形之上形成感光树脂钝化层，通过构图工艺形成包括第一过孔的感光树脂钝化层的图形，所述第一过孔位于所述源极和漏极的预图形的上方；
步骤S13：在步骤S12形成的图形之上形成透明导电金属薄膜，通过构图工艺形成包括第一透明电极的图包括有源层的图形以及源极和漏极之间的间隙。
在本发明技术方案中，由于感光树脂钝化层位于源极和漏极之上，因此，在阵列基板的制造过程中，形成包括源极和漏极的预图形之后，省去了沟道保护层的制造，对比于现有技术，本发明有效地降低了阵列基板的制造成本，大大地简化了制造工艺，有效地提高了TFT-LCD产品的显示亮度，提高了产品的良品率。
附图说明
图1为现有阵列基板的截面结构示意图（ADS模式）；
图2为本发明阵列基板一实施例的的截面结构示意图（以ADS模式为例）；
图3为本发明阵列基板制造方法一实施例的流程示意图（以ADS模式为例）；
图4为本发明阵列基板制造方法另一实施例的流程示意图（以ADS模式为例）；
图5为本发明方法一实施例形成栅极的图形后的截面结构示意图；
图6为本发明方法一实施例形成有源层的图形后的截面结构示意图；
图7为本发明方法一实施例形成栅极绝缘层的图形后的截面结构示意图；
图8为本发明方法一实施例形成源极和漏极的预图形后的截面结构示意图；
图9为本发明方法一实施例形成感光树脂钝化层的图形后的截面结构示意图；
图10为本发明方法一实施例形成透明导电金属薄膜后的截面结构示意图；
图11为本发明方法一实施例涂覆光刻胶完成图案转移后一实施例的截面结构示意图；
图12为本发明方法一实施例形成有源层的图形以及源极和漏极之间的间隙后的截面结构示意图；
图13为本发明方法一实施例露出第一透明电极狭缝处的透明导电金属薄膜后的截面结构示意图；
图14为本发明方法一实施例形成有源层的图形和第一透明电极的图形后的截面结构示意图；
图15为本发明方法一实施例涂覆光刻胶完成图案转移后另一实施例的截面结构示意图；
图16为本发明方法一实施例形成第二钝化层的图形后的截面结构示意图。
附图标记：
具体实施方式
本发明的目的是提供一种阵列基板、显示装置及阵列基板的制造方法，与现有技术相比，阵列基板的感光树脂钝化层位于源极和漏极之上，在阵列基板的制造过程中，形成包括源极和漏极的预图形之后，省去了沟道保护层的制造，本发明能够有效地降低了阵列基板的制造成本，大大地简化了制造工艺，有效地提高了产品的良品率。
如图2所示，本发明提供的阵列基板，包括衬底基板1和位于衬底基板1之上的多个薄膜晶体管单元，其中，
薄膜晶体管单元包括：位于衬底基板1之上的第一栅极2a，位于第一栅极2a之上的栅极绝缘层3，位于栅极绝缘层3之上且与第一栅极2a位置相对的有源层4，位于有源层4之上的源极6a和漏极6b，所述源极6a和漏极6b之间设置有间隙，以及位于源极6a和漏极6b之上的感光树脂钝化层8。
本发明中，所述衬底基板1可以为玻璃基板、塑料基板或其他材料的基板；所述第一栅极2a、源极6a和漏极6b的材质可以为铝（Al）、钼（Mo）、钼钨合金（MoW）、铜（Cu）、铜合金的单层膜；栅极绝缘层3的材质可以为氮化硅。
有源层4的材质可以为非晶硅、多晶硅或半导体氧化物等材质，半导体氧化物例如IGZO（In-Ga-Zn-O，铟镓锌氧化物）或IZO（Indium Zinc Oxide，铟锌氧化物）；如图2所示，进一步的，有源层4的结构可以包括两层，靠近栅极绝缘层3的有源层材质采用非晶硅（a-Si）或多晶硅（p-Si）；远离栅极绝缘层3的有源层材质采用掺杂质半导体（n+a-Si）。
如图2所示，本发明提供的阵列基板还包括：位于衬底基板1之上的多个GOA单元，所述GOA单元包括：位于衬底基板1之上的第二栅极2b，位于第二栅极2b之上的栅极绝缘层3以及位于栅极绝缘层3之上的金属引线6c；所述第一栅极2a和第二栅极2b位于同一图层，所述金属引线6c与所述源极6a和漏极6b位于同一图层。
所述第二栅极2b和金属引线6c的材质可以为铝（Al）、钼（Mo）、钼钨合金（MoW）、铜（Cu）、铜合金的单层膜。
如图2所示，所述阵列基板还包括：位于感光树脂钝化层8之上的第一透明电极9，位于第一透明电极9之上并覆盖基板的第二钝化层10，位于第二钝化层10之上且具有狭缝结构的第二透明电极11。
所述第一透明电极可以为板状电极或狭缝电极。
第一透明电极9和第二透明电极11的材质可以为氧化铟锡等；第二钝化层10可以采用无机绝缘膜，例如氮化硅等，或有机绝缘膜。
本发明所提供的阵列基板中，由于感光树脂钝化层8位于与源极6a和漏极6b之上且层叠接触，省去了沟道保护层的制造，因此，本发明降低了阵列基板的制造成本，大大地简化了制造工艺。同时，由于沟道保护层材质通常采用无机绝缘膜，例如氮化硅等，对于可见光，氮化硅沟道保护层的透过率为90%，感光树脂钝化层的透过率为95%，本发明所述的阵列基板进一步提高了TFT-LCD产品的显示亮度，提高了产品的良品率，有效地降低了TFT-LCD产品的功耗。
本发明实施例提供的是ADS模式下的阵列基板，该阵列基板可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹（push Mura）等优点。
本发明还提供了一种显示装置，其包括上述任意一种阵列基板。所述显示装置可以为：液晶面板、电子纸、OLED（Organic Light-Emitting Diode，有机发光二极管）面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
如图3所示，本发明阵列基板的制造方法，包括：
步骤11：在有源层预图形之上形成源极和漏极金属薄膜，通过构图工艺形成包括源极和漏极的预图形6。
步骤11相对于现有工艺，减少了形成有源层的沟道的工艺步骤，源极6a和漏极6b的预图形暂时起到了沟道保护层的作用，有效的保护了沟道的特性。
步骤12：在步骤11形成的图形之上形成感光树脂钝化层8，通过构图工艺形成包括第一过孔的感光树脂钝化层8的图形，所述第一过孔位于源极和漏极的预图形6的上方。
现有技术中，沟道保护层的材质通常采用氮化硅材料，由于氮化硅材料和感光树脂材料横向刻蚀速率不一样，一旦位于感光树脂钝化层之下的氮化硅沟道保护层横向刻蚀速率快，就会造成沟道处的第一过孔倒角不良，因此，在步骤11中未形成有源层的沟道，沟道处的有源层被源极和漏极的预图形所覆盖，避免了沟道处的有源层受感光树脂钝化层的影响，有效地解决了步骤12中制造第一过孔时倒角不良的问题，提高了产品的良品率。
步骤13：在步骤12形成的图形之上形成透明导电金属薄膜，通过构图工艺形成包括第一透明电极9的图形和包括有源层4的图形以及源极和漏极之间的间隙。
透明导电金属薄膜的材质可以为氧化铟锡等。
其中，步骤S11之前还包括：
步骤S01：在衬底基板上形成栅金属薄膜，通过构图工艺形成包括第一栅极2a的图形；
步骤S02：在步骤S01形成的图形之上依次形成栅极绝缘材料层和有源材料层，通过构图工艺形成包括栅极绝缘层3的图形和包括有源层4预图形的图形。
其中，在步骤S12中，通过构图工艺还形成第二过孔，所述第二过孔将源极和漏极的预图形6中漏极6b的部分结构裸露，以使步骤S13中形成的第一透明电极9的图形通过第二过孔与漏极6b相连。
其中，步骤S13中：
通过两次构图工艺形成包括第一透明电极9的图形、包括有源层4的图形以及源极6a和漏极6b之间的间隙，其中，一次构图工艺形成源极6a和漏极6b之间的间隙和有源层4的图形，另一次构图工艺形成包括第一透明电极9的图形；
或，通过一次构图工艺形成包括第一透明电极9的图形、包括有源层4的图形以及源极6a和漏极6b之间的间隙。
具体的可以为，如图10所示，在步骤12形成的图形之上形成透明导电金属薄膜；如图11所示，在透明导电金属薄膜上涂覆光刻胶5，使用半透膜构图工艺完成图案转移，即源极6a和漏极6b之间的间隙处为全部曝光区域，由于本发明实施例提供的阵列基板中的像素电极具有狭缝结构，因此第一透明电极9狭缝处为半曝光区域，其他地方为不曝光区域；如图12所示，采用湿法刻蚀将源极6a和漏极6b之间的间隙处的透明导电金属薄膜以及源极和漏极金属薄膜刻蚀掉，采用干法刻蚀将源极6a和漏极6b之间的间隙处的一部分有源材料层刻蚀掉，形成源极6a和漏极6b之间的间隙和有源层4的图形。如图13所示，通过灰色调掩膜构图工艺形成包括第一透明电极9的图形，即进行灰化处理掉半曝光区域的光刻胶5，露出第一透明电极9狭缝处的透明导电金属薄膜；采用湿法刻蚀将第一透明电极9狭缝处的透明导电金属薄膜刻蚀掉，得到第一透明电极9的图案；最后，剥离光刻胶5，形成包括第一透明电极9的图形、包括有源层4的图形以及源极6a和漏极6b之间的间隙。形成有源层的图形和第一透明电极的图形后的结构参照图14所示。
或者，如图15所示，在透明导电金属薄膜上涂覆光刻胶5，通过一次构图工艺完成图案转移,采用湿法刻蚀将源极6a和漏极6b之间的间隙处的透明导电金属薄膜以及源极和漏极金属薄膜刻蚀掉，同时第一透明电极9狭缝处的透明导电金属薄膜也被刻蚀掉，采用干法刻蚀，将源极6a和漏极6b之间的间隙处的一部分有源材料层刻蚀掉；剥离光刻胶5，形成包括第一透明电极9的图形、包括有源层4的图形以及源极6a和漏极6b之间的间隙。
当然，上述形成包括第一透明电极9的图形、包括有源层4的图形以及源极6a和漏极6b之间的间隙的步骤只是举例说明，并不以此为限。其中，第一透明电极可以为板状电极或狭缝电极。
其中，步骤S11中，通过构图工艺还形成金属引线6c和数据扫描线的图形。
其中，步骤S01中，通过构图工艺还形成包括第二栅极2b和与所述第一栅极2a相连接的栅极扫描线的图形。
其中，步骤S02中，通过构图工艺形成包括第三过孔的栅极绝缘层3的图形，所述第三过孔位于所述第二栅极2b的上方。
其中，在步骤S13之后，还进一步包括：
步骤S14：在步骤S13形成的图形之上形成第二钝化材料层，通过构图工艺形成包括第四过孔的第二钝化层10图形，所述第四过孔位于源极6a和漏极6b的间隙的上方。
其中，在步骤S13之后，还进一步包括：
步骤S15：在步骤S13形成的图形之上形成第二钝化材料层，通过构图工艺形成包括第四过孔和第五过孔的第二钝化层10图形，所述第四过孔位于源极6a和漏极6b的间隙的上方，所述第五过孔位于第三过孔的上方。
其中，在步骤S14或S15之后，还进一步包括：
步骤S16：在步骤S14或S15形成的图形之上形成透明导电金属薄膜，通过构图工艺形成具有狭缝结构的第二透明电极11图形。
如图4所示，本发明阵列基板的制造方法，具体包括：
步骤401：在衬底基板1上形成栅金属薄膜，通过构图工艺形成第一栅极2a、第二栅极2b和与所述第一栅极2a相连接的栅极扫描线(图中未示出)的图形。形成栅极的图形后的截面结构参照图5所示。
一次构图工艺通常包括基板清洗、成膜、光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工序；对于金属层通常采用物理气相沉积方式（例如磁控溅射法）成膜，通过湿法刻蚀形成图形，而对于非金属层通常采用化学气相沉积方式成膜，通过干法刻蚀形成图形，以下步骤道理相同，不再赘述。在本发明中，构图工艺，可只包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
步骤402：在步骤401形成的图形之上依次形成栅极绝缘层3和有源材料层，通过构图工艺形成有源层4预图形的图形。形成有源层4预图形的图形后的截面结构参照图6所示。
步骤403：在步骤402形成的图形之上通过构图工艺形成包括第三过孔的栅极绝缘层3的图形，所述第三过孔位于第二栅极2b的上方。形成栅极绝缘层3的图形后的截面结构参照图7所示。
步骤402和步骤403可以替换为：在步骤401形成的图形之上依次形成栅极绝缘层3和有源材料层；通过半透膜构图工艺形成有源层4的图形和包括第三过孔的栅极绝缘层3的图形，所述第三过孔位于第二栅极2b图形的上方。
步骤404：在步骤403形成的图形之上形成源极和漏极金属薄膜，通过构图工艺形成包括源极和漏极的预图形6、金属引线6c以及数据扫描线的图形。形成源极和漏极的预图形后的结构参照图8所示，其中，6指代的是源极和漏极的预图形。
步骤405：在步骤404形成的图形之上形成感光树脂钝化层8，通过构图工艺形成包括第一过孔和第二过孔的感光树脂钝化层8的图形，所述第一过孔位于源极和漏极的预图形6的上方，所述第二过孔将源极和漏极的预图形中漏极的部分结构裸露。形成感光树脂钝化层8的图形后的结构参照图9所示。
步骤406：在步骤405形成的图形之上形成透明导电金属薄膜，通过构图工艺形成包括第一透明电极9、有源层4的图形以及源极6a和漏极6b之间的间隙。
本实施例中，步骤406具体包括，在步骤405形成的图形之上形成透明导电金属薄膜，通过半透膜构图工艺，形成有源层4的图形以及源极6a和漏极6b之间的间隙；通过灰色调掩膜构图工艺形成第一透明电极9的图形，与前面所述的通过一次构图工艺形成形成包括第一透明电极9、有源层4的图形以及源极6a和漏极6b之间的间隙相比，工艺过程更加稳定，有效地提高了TFT产品的良品率。形成有源层4的图形和第一透明电极9的图形后的结构参照图14所示。
步骤407：在步骤406形成的图形之上形成第二钝化材料层，通过构图工艺形成包括第四过孔的第二钝化层10的图形，所述第四过孔位于源极和漏极的间隙的上方。
或者，在步骤406形成的图形之上形成第二钝化材料层，通过构图工艺形成包括第四过孔和第五过孔的第二钝化层10的图形，所述第四过孔位于源极和漏极的间隙的上方，所述第五过孔位于第三过孔的上方。形成第二钝化层10的图形后的截面结构参照图16所示。
步骤408：在步骤407形成的图形之上形成透明导电金属薄膜，通过构图工艺形成具有狭缝结构的第二透明电极11的图形。本发明实施例阵列基板的截面结构参照图2所示。
可见，本发明阵列基板的制造方法对比于现有技术，省去了沟道保护层的制造，降低了制造成本，简化了生产工艺，大大提升了产品的良品率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (15)
1.一种阵列基板，其特征在于，包括：衬底基板和位于所述衬底基板之上的多个薄膜晶体管单元，其中，
所述薄膜晶体管单元包括：位于所述衬底基板之上的第一栅极，位于所述第一栅极之上的栅极绝缘层，位于所述栅极绝缘层之上且与所述第一栅极位置相对的有源层，位于所述有源层之上的源极和漏极，所述源极和漏极之间设置有间隙，以及位于所述源极和漏极之上的感光树脂钝化层。
2.如权利要求1所述的阵列基板，其特征在于，还包括：位于所述衬底基板之上的多个阵列基板行驱动单元，其中，所述阵列基板行驱动单元包括：位于所述衬底基板之上的第二栅极，位于所述第二栅极之上的栅极绝缘层以及位于所述栅极绝缘层之上的金属引线；所述第一栅极和第二栅极位于同一图层，所述金属引线与所述源极和漏极位于同一图层。
3.如权利要求1或2所述的阵列基板，其特征在于，进一步包括：位于所述感光树脂钝化层之上的第一透明电极，位于所述第一透明电极之上并覆盖基板的第二钝化层，位于所述第二钝化层之上且具有狭缝结构的第二透明电极。
4.如权利要求3所述的阵列基板，其特征在于，所述第一透明电极为板状电极或狭缝电极。
5.一种显示装置，其特征在于，包括如权利要求1～4中任一项所述的阵列基板。
6.一种阵列基板的制造方法，其特征在于，包括：
步骤S11：在有源层预图形之上形成源极和漏极金属薄膜，通过构图工艺形成包括源极和漏极的预图形；
步骤S12：在包括源极和漏极的预图形之上形成感光树脂钝化层，通过构图工艺形成包括第一过孔的感光树脂钝化层的图形，所述第一过孔位于所述源极和漏极的预图形的上方；
步骤S13：在步骤S12形成的图形之上形成透明导电金属薄膜，通过构图工艺形成包括第一透明电极的图形、包括有源层的图形以及源极和漏极之间的间隙。
7.如权利要求6所述的阵列基板的制造方法，其特征在于，步骤S11之前还包括：
步骤S01：在衬底基板上形成栅金属薄膜，通过构图工艺形成包括第一栅极的图形；
步骤S02：在步骤S01形成的图形之上依次形成栅极绝缘材料层和有源材料层，通过构图工艺形成包括栅极绝缘层的图形和包括有源层预图形的图形。
8.如权利要求6所述的阵列基板的制造方法，其特征在于，在步骤S12中，通过构图工艺还形成第二过孔，所述第二过孔将源极和漏极的预图形中漏极的部分结构裸露，以使步骤S13中形成的第一透明电极的图形通过第二过孔与漏极相连。
9.如权利要求6所述的阵列基板的制造方法，其特征在于，步骤S13中：
通过两次构图工艺形成包括第一透明电极的图形、包括有源层的图形以及源极和漏极之间的间隙，其中，一次构图工艺形成源极和漏极之间的间隙和有源层的图形，另一次构图工艺形成包括第一透明电极的图形；
或，通过一次构图工艺形成包括第一透明电极的图形、包括有源层的图形以及源极和漏极之间的间隙。
10.如权利要求6所述的阵列基板的制造方法，其特征在于，步骤S11中，通过构图工艺还形成金属引线和数据扫描线的图形。
11.如权利要求7所述的阵列基板的制造方法，其特征在于，步骤S01中，通过构图工艺还形成包括第二栅极和与所述第一栅极相连接的栅极扫描线的图形。
12.如权利要求11所述的阵列基板的制造方法，其特征在于，
步骤S02中，通过构图工艺形成包括第三过孔的栅极绝缘层的图形，所述第三过孔位于所述第二栅极的上方。
13.如权利要求6所述的阵列基板的制造方法，其特征在于，在步骤S13之后，还进一步包括：
步骤S14：在步骤S13形成的图形之上形成第二钝化材料层，通过构图工艺形成包括第四过孔的第二钝化层图形，所述第四过孔位于源极和漏极的间隙的上方。
14.如权利要求12所述的阵列基板的制造方法，其特征在于，在步骤S13之后，还进一步包括：
步骤S15：在步骤S13形成的图形之上形成第二钝化材料层，通过构图工艺形成包括第四过孔和第五过孔的第二钝化层图形，所述第四过孔位于源极和漏极的间隙的上方，所述第五过孔位于第三过孔的上方。
15.如权利要求13或14所述的阵列基板的制造方法，其特征在于，在步骤S14或S15之后，还进一步包括：
步骤S16：在步骤S14或S15形成的图形之上形成透明导电金属薄膜，通过构图工艺形成具有狭缝结构的第二透明电极图形。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310277079.8A CN103383945B (zh) | 2013-07-03 | 2013-07-03 | 一种阵列基板、显示装置及阵列基板的制造方法 |
| PCT/CN2013/088384 WO2015000255A1 (zh) | 2013-07-03 | 2013-12-03 | 阵列基板、显示装置及阵列基板的制造方法 |
| US14/386,651 US9543324B2 (en) | 2013-07-03 | 2013-12-03 | Array substrate, display device and manufacturing method of the array substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310277079.8A CN103383945B (zh) | 2013-07-03 | 2013-07-03 | 一种阵列基板、显示装置及阵列基板的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103383945A true CN103383945A (zh) | 2013-11-06 |
| CN103383945B CN103383945B (zh) | 2015-10-14 |
Family
ID=49491697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310277079.8A Active CN103383945B (zh) | 2013-07-03 | 2013-07-03 | 一种阵列基板、显示装置及阵列基板的制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9543324B2 (zh) |
| CN (1) | CN103383945B (zh) |
| WO (1) | WO2015000255A1 (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015000255A1 (zh) * | 2013-07-03 | 2015-01-08 | 京东方科技集团股份有限公司 | 阵列基板、显示装置及阵列基板的制造方法 |
| CN104299942A (zh) * | 2014-09-12 | 2015-01-21 | 京东方科技集团股份有限公司 | 过孔制作方法、阵列基板制作方法及阵列基板、显示装置 |
| CN104576659A (zh) * | 2015-02-09 | 2015-04-29 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN104576526A (zh) * | 2013-12-19 | 2015-04-29 | 北京京东方光电科技有限公司 | 一种阵列基板及其制备方法和显示装置 |
| CN104617040A (zh) * | 2015-02-05 | 2015-05-13 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、显示基板及显示装置 |
| WO2016023243A1 (zh) * | 2014-08-14 | 2016-02-18 | 深圳市华星光电技术有限公司 | 阵列基板及其制造方法、显示装置 |
| CN106449667A (zh) * | 2016-12-21 | 2017-02-22 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| KR20180000792A (ko) * | 2016-06-23 | 2018-01-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 패널 및 그 제조 방법 |
| WO2018188656A1 (zh) * | 2017-04-14 | 2018-10-18 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105070723B (zh) * | 2015-07-16 | 2018-12-28 | 深圳市华星光电技术有限公司 | 一种阵列基板的制作方法及阵列基板 |
| KR102148491B1 (ko) * | 2015-12-14 | 2020-08-26 | 엘지디스플레이 주식회사 | 박막트랜지스터 기판 |
| CN105810692A (zh) * | 2016-04-18 | 2016-07-27 | 京东方科技集团股份有限公司 | 阵列基板、显示面板、显示装置及阵列基板制作方法 |
| JP2018054719A (ja) * | 2016-09-27 | 2018-04-05 | 株式会社ジャパンディスプレイ | 半導体装置および表示装置 |
| CN113013096B (zh) * | 2021-03-01 | 2023-06-02 | 重庆先进光电显示技术研究院 | 阵列基板的制备方法及阵列基板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090053844A1 (en) * | 2007-08-24 | 2009-02-26 | Au Optronics Corporation | Method for fabricating pixel structure |
| US20090148987A1 (en) * | 2007-12-10 | 2009-06-11 | Au Optronics Corporation | Method for fabricating pixel structure |
| CN203312296U (zh) * | 2013-07-03 | 2013-11-27 | 北京京东方光电科技有限公司 | 一种阵列基板及显示装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2905641B2 (ja) * | 1992-04-03 | 1999-06-14 | シャープ株式会社 | 薄膜トランジスタの製造方法 |
| JPH09292633A (ja) * | 1996-02-27 | 1997-11-11 | Canon Inc | カラー液晶表示装置の製造方法 |
| JP2001075126A (ja) * | 1999-07-06 | 2001-03-23 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 |
| KR100475637B1 (ko) * | 2002-12-20 | 2005-03-10 | 엘지.필립스 엘시디 주식회사 | 반사형 액정표시장치 및 그의 제조방법 |
| JP2007142388A (ja) * | 2005-11-17 | 2007-06-07 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP4245036B2 (ja) * | 2006-10-31 | 2009-03-25 | エプソンイメージングデバイス株式会社 | 液晶表示装置 |
| JP5616038B2 (ja) * | 2008-07-31 | 2014-10-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI372282B (en) * | 2008-08-25 | 2012-09-11 | Au Optronics Corp | Liquid crystal display panel and manufacturing method thereof |
| CN203312295U (zh) | 2013-07-02 | 2013-11-27 | 京东方科技集团股份有限公司 | 一种裸眼3d功能面板的信号基板及显示设备 |
| CN103383945B (zh) * | 2013-07-03 | 2015-10-14 | 北京京东方光电科技有限公司 | 一种阵列基板、显示装置及阵列基板的制造方法 |
-
2013
- 2013-07-03 CN CN201310277079.8A patent/CN103383945B/zh active Active
- 2013-12-03 WO PCT/CN2013/088384 patent/WO2015000255A1/zh active Application Filing
- 2013-12-03 US US14/386,651 patent/US9543324B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090053844A1 (en) * | 2007-08-24 | 2009-02-26 | Au Optronics Corporation | Method for fabricating pixel structure |
| US20090148987A1 (en) * | 2007-12-10 | 2009-06-11 | Au Optronics Corporation | Method for fabricating pixel structure |
| CN203312296U (zh) * | 2013-07-03 | 2013-11-27 | 北京京东方光电科技有限公司 | 一种阵列基板及显示装置 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015000255A1 (zh) * | 2013-07-03 | 2015-01-08 | 京东方科技集团股份有限公司 | 阵列基板、显示装置及阵列基板的制造方法 |
| US9543324B2 (en) | 2013-07-03 | 2017-01-10 | Boe Technology Group Co., Ltd. | Array substrate, display device and manufacturing method of the array substrate |
| CN104576526B (zh) * | 2013-12-19 | 2018-07-17 | 北京京东方光电科技有限公司 | 一种阵列基板及其制备方法和显示装置 |
| CN104576526A (zh) * | 2013-12-19 | 2015-04-29 | 北京京东方光电科技有限公司 | 一种阵列基板及其制备方法和显示装置 |
| WO2016023243A1 (zh) * | 2014-08-14 | 2016-02-18 | 深圳市华星光电技术有限公司 | 阵列基板及其制造方法、显示装置 |
| US9716117B2 (en) | 2014-09-12 | 2017-07-25 | Boe Technology Group Co., Ltd. | Method for producing a via, a method for producing an array substrate, an array substrate, and a display device |
| CN104299942A (zh) * | 2014-09-12 | 2015-01-21 | 京东方科技集团股份有限公司 | 过孔制作方法、阵列基板制作方法及阵列基板、显示装置 |
| CN104617040A (zh) * | 2015-02-05 | 2015-05-13 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、显示基板及显示装置 |
| US9865629B2 (en) | 2015-02-05 | 2018-01-09 | Boe Technology Group Co., Ltd. | Method of manufacturing array substrate, display substrate, and display device |
| CN104576659A (zh) * | 2015-02-09 | 2015-04-29 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| KR20180000792A (ko) * | 2016-06-23 | 2018-01-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 패널 및 그 제조 방법 |
| CN107546231A (zh) * | 2016-06-23 | 2018-01-05 | 三星显示有限公司 | 薄膜晶体管阵列面板 |
| CN107546231B (zh) * | 2016-06-23 | 2023-08-04 | 三星显示有限公司 | 薄膜晶体管阵列面板 |
| KR102660292B1 (ko) * | 2016-06-23 | 2024-04-24 | 삼성디스플레이 주식회사 | 박막 트랜지스터 패널 및 그 제조 방법 |
| CN106449667A (zh) * | 2016-12-21 | 2017-02-22 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN106449667B (zh) * | 2016-12-21 | 2017-12-22 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| WO2018188656A1 (zh) * | 2017-04-14 | 2018-10-18 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160211277A1 (en) | 2016-07-21 |
| US9543324B2 (en) | 2017-01-10 |
| WO2015000255A1 (zh) | 2015-01-08 |
| CN103383945B (zh) | 2015-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103383945B (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| CN104332477B (zh) | 薄膜晶体管组件、阵列基板及其制作方法、和显示装置 | |
| CN102629585B (zh) | 一种显示装置、薄膜晶体管、阵列基板及其制造方法 | |
| US9613986B2 (en) | Array substrate and its manufacturing method, display device | |
| US11087985B2 (en) | Manufacturing method of TFT array substrate | |
| US9716110B2 (en) | Array substrate, method for manufacturing the same, and display device | |
| US9761617B2 (en) | Method for manufacturing array substrate, array substrate and display device | |
| CN106783737B (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| US10263115B2 (en) | Thin film transistor and manufacturing method of the same, array substrate and display device | |
| CN103928406B (zh) | 阵列基板的制备方法、阵列基板、显示装置 | |
| US8895334B2 (en) | Thin film transistor array substrate and method for manufacturing the same and electronic device | |
| CN103311310A (zh) | 一种薄膜晶体管及其制备方法、阵列基板 | |
| CN102629584B (zh) | 一种阵列基板及其制造方法和显示器件 | |
| CN103325792A (zh) | 一种阵列基板及制备方法、显示装置 | |
| US20160181278A1 (en) | Array substrate, method for manufacturing the same, and display device | |
| CN102779783B (zh) | 一种像素结构及其制造方法、显示装置 | |
| US10254609B2 (en) | Array substrate including pixel electrode and drain electrode in direct contact to each other, and method of manufacturing the same, display panel, and display device | |
| CN105161541A (zh) | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 | |
| CN105448824A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103700663B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN103413834A (zh) | 一种薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| CN103219341B (zh) | 一种阵列基板及制备方法、显示装置 | |
| CN102854681B (zh) | 一种阵列基板、显示装置以及阵列基板的制造方法 | |
| CN102637631B (zh) | 一种薄膜晶体管液晶显示器阵列基板的制造方法 | |
| WO2014117444A1 (zh) | 阵列基板及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |