[go: up one dir, main page]

CN103489892B - 一种阵列基板及其制作方法和显示装置 - Google Patents

一种阵列基板及其制作方法和显示装置 Download PDF

Info

Publication number
CN103489892B
CN103489892B CN201310450908.8A CN201310450908A CN103489892B CN 103489892 B CN103489892 B CN 103489892B CN 201310450908 A CN201310450908 A CN 201310450908A CN 103489892 B CN103489892 B CN 103489892B
Authority
CN
China
Prior art keywords
pixel electrode
layer
film transistor
ray structure
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310450908.8A
Other languages
English (en)
Other versions
CN103489892A (zh
Inventor
张金中
田宗民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN201310450908.8A priority Critical patent/CN103489892B/zh
Priority to US14/371,883 priority patent/US20160141342A1/en
Priority to PCT/CN2013/089157 priority patent/WO2015043083A1/zh
Publication of CN103489892A publication Critical patent/CN103489892A/zh
Application granted granted Critical
Publication of CN103489892B publication Critical patent/CN103489892B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/13356—Structural association of cells with optical devices, e.g. polarisers or reflectors characterised by the placement of the optical elements
    • G02F1/133565—Structural association of cells with optical devices, e.g. polarisers or reflectors characterised by the placement of the optical elements inside the LC elements, i.e. between the cell substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种阵列基板及其制作方法和显示装置，用以增大像素的开口率。其中，所述阵列基板包括衬底基板、在所述衬底基板上交叉布置的扫描线、数据线以及由所述扫描线和数据线划分出的呈矩阵排列的像素单元，所述像素单元内设置有薄膜晶体管、像素电极和发光结构，所述像素电极位于所述薄膜晶体管所在层的上方，其覆盖区域包括薄膜晶体管的上方区域；所述发光结构设置在薄膜晶体管所在层的上方，其覆盖区域与所述像素电极的覆盖区域相对应，用于提供背光源。

Description

一种阵列基板及其制作方法和显示装置
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种阵列基板及其制作方法和显示装置。
背景技术
薄膜晶体管液晶显示器（ThinFilmTransistorLiquidCrystalDisplay，TFT-LCD）具有体积小、功耗低、无辐射等特点，近年来得到了迅速地发展，在当前的平板显示器市场中占据了主导地位。
TFT-LCD由液晶显示面板、驱动电路以及背光模组组成，液晶显示面板是TFT-LCD的重要部分。液晶显示面板是通过在阵列基板和彩膜基板之间注入液晶，四周用封框胶密封，然后在阵列基板和彩膜基板上分别贴敷偏振方向相互垂直的偏振片等过程形成的。参见图1和图2，图1为现有技术中阵列基板的平面结构图，图2为沿图1中A—A1方向的阵列基板的剖面结构示意图；从图1和图2中可以看出，所述阵列基板包括多个呈矩阵排列的像素单元，所述像素单元包括透光区域和非透光区域，其中，虚线EE’与虚线CC’所界定区域为像素单元的透光区域，虚线CC’与虚线DD’所界定区域为像素单元的非透光区域。所述非透光区域包括在衬底基板100上交叉设置的扫描线101和数据线102，以及呈矩阵式排列的薄膜晶体管10，所述薄膜晶体管10包括：栅极103、栅绝缘层104、有源层105、源极106、和漏极107；所述透光区域包括像素电极108。
通常所述有源层105采用非晶硅（a-Si）材料形成，所述由非晶硅材料形成的薄膜晶体管具有技术成熟、成本低、工艺简单、稳定性好等优点；但是，所述由非晶硅材料形成的薄膜晶体管特性很低，其中，最基本的代表薄膜晶体管特性的参数包括：载流子迁移率、阈值电压和阈下振幅。随着显示技术的发展，出现了采用多晶硅（p-Si）材料形成的薄膜晶体管和采用金属氧化物材料形成的薄膜晶体管；其中，采用多晶硅材料形成的薄膜晶体管具有TFT特性高、载流子迁移率高等优点，但所述采用多晶硅材料形成的薄膜晶体管特性不稳定、均一性差；所述采用氧化物材料形成的薄膜晶体管具有特性较高、均一性好等优点，但是生成成本高，制作工艺复杂。
随着高开口率、高分辨率等发展趋势的需要，目前已有多种技术可用于实现较高的分辨率，如低温多晶硅薄膜晶体管技术，半导体氧化物薄膜晶体管技术，降低栅极线、源极线和漏极线宽度的细化技术，但是开口率的改善情况并不理想，其中，所述开口率是指除去每一像素的周边电路区域和薄膜晶体管区域后的光线通过部分的面积与每一像素整体的面积之间的比例。随着有机发光二极管技术（OrganicLight-EmittingDiode，OLED）的发展，OLED被用于提高像素的开口率，但是OLED是电流驱动器件，需要较高的载流子迁移率，只有应用低温多晶硅技术驱动OLED才能获得较高的开口率，但是，由于低温多晶硅中存在均一性差，工艺复杂，良品率低等问题，使得应用低温多晶硅技术驱动OLED的方案仍无法很好的解决开口率低的问题。
发明内容
本发明实施例提供了一种阵列基板及其制作方法和显示装置，用以增大像素的开口率。
本发明实施例提供的阵列基板包括：多个呈矩阵排列的像素单元，所述像素单元包括透光区域和非透光区域，所述透光区域包括像素电极，所述非透光区域包括薄膜晶体管、扫描线和数据线，其中，所述像素电极位于所述薄膜晶体管所在层的上方，且所述像素电极部分或全部覆盖所述非透光区域；所述像素单元还包括设置在所述薄膜晶体管所在层上方的、与像素电极绝缘设置的发光结构，所述发光结构的覆盖区域与所述像素电极的覆盖区域相对应，用于提供背光源。
所述阵列基板中，包括位于所述薄膜晶体管所在层的上方的像素电极，以及设置在所述薄膜晶体管所在层上方的发光结构；其中，所述像素电极的覆盖区域包括薄膜晶体管的上方区域，所述发光结构用于提供背光源。由于所述像素电极的覆盖区域包括薄膜晶体管的上方区域，因此像素电极的覆盖区域较现有技术中像素电极的覆盖区域增大，同时，由于发光结构充当背光源，因此，使得位于薄膜晶体管上方的像素电极所对应的区域内有光线通过，可以进行图像显示，提高了像素的开口率。
较佳的，所述发光结构与公共电极线连接，用于充当阵列基板的公共电极，进一步简化了制作工艺，节约了生产成本。此外，所述阵列基板中还可以增设一公共电极，和像素电极共同产生电场以驱动液晶层分子发生偏转。
较佳的，所述发光结构包括：设置在像素电极上方的阴极，设置在阴极上方的发光材料层，以及设置在所述发光材料层上方的阳极，其中，所述阳极连接公共电极线；或者，所述发光结构包括：设置在像素电极上方的阳极，设置在阳极上方的发光材料层，以及设置在所述发光材料层上方的阴极，其中，所述阳极连接公共电极线。由于所述发光结构中设置有两个电极用于驱动发光材料层进行发光，消除了发光结构对具有较高载流子迁移率的薄膜晶体管的依赖，解决了载流子迁移率较低的薄膜晶体管不能用于制作高开口率和高分辨率显示器的问题。
较佳的，所述发光结构位于所述像素电极的上方，所述发光结构为狭缝状，所述像素电极为板状或狭缝状；或者，所述发光结构位于所述像素电极的下方，所述发光结构为狭缝状或板状，所述像素电极为狭缝状。使得可以在所述发光结构与像素电极之间形成水平电场，驱动液晶层的液晶分子发生偏转，进而实现图像的显示。
较佳的，所述栅绝缘层的厚度为6000～8000埃，该厚度约为一般薄膜晶体管中栅绝缘层厚度的两倍，增大所述栅绝缘层的厚度，可以有效减小薄膜晶体管的栅极与源极、漏极之间的耦合电容，进而降低薄膜晶体管的功耗。
较佳的，阵列基板还包括设置在所述薄膜晶体管所在层与像素电极之间的钝化层，使得可以在所述薄膜晶体管的上方区域形成像素电极，同时用于保护薄膜晶体管不被腐蚀；此外，所述钝化层中还设置有过孔，使得所述像素电极通过该过孔与薄膜晶体管的漏极电连接。
较佳的，所述阵列基板还包括设置在像素电极与发光结构之间的第二钝化层，用于将所述像素电极与发光结构进行隔离。
本发明实施例提供了一种显示装置，所述显示装置包括上述的阵列基板。
本发明实施例提供了一种阵列基板的制作方法，所述方法包括形成数据线、扫描线、像素电极的步骤和形成薄膜晶体管的步骤，所述像素电极形成在像素单元的透明区域，所述薄膜晶体管、扫描线和数据线形成在所述像素单元的非透明区域，其中，所述像素电极位于所述薄膜晶体管所在层的上方，且所述像素电极部分或全部覆盖所述非透光区域；所述方法还包括形成发光结构的步骤，所述发光结构位于所述薄膜晶体管所在层的上方，与所述像素电极绝缘设置，所述发光结构的覆盖区域与所述像素电极的覆盖区域相对应，用于提供背光源。
利用上述方法制作的阵列基板，包括设置在所述薄膜晶体管所在层的上方的像素电极，以及设置在所述薄膜晶体管所在层上方的发光结构；其中，所述像素电极的覆盖区域包括薄膜晶体管的上方区域，所述发光结构的覆盖区域与所述像素电极的覆盖区域相对应，用于提供背光源。该阵列基板中，由于所述像素电极的覆盖区域包括薄膜晶体管的上方区域，因此像素电极的覆盖区域较现有技术中像素电极的覆盖区域增大，同时，由于发光结构充当背光源，因此，使得位于薄膜晶体管上方的像素电极所对应的区域内有光线通过，可以进行图像显示，有利于提高像素的开口率。
较佳的，所述形成发光结构的步骤包括：
在所述像素电极的上方形成包括阴极的图形；在所述包括阴极的图形的上方形成包括发光材料层的图形；在所述包括发光材料层的图形的上方形成包括阳极的图形；
或者，在所述像素电极的上方形成包括阳极的图形；在所述包括阳极的图形的上方形成包括发光材料层的图形；在所述包括发光材料层的图形的上方形成包括阴极的图形。
从而在所述发光结构中形成了用于驱动发光材料层进行发光的阳极和阴极，消除了发光结构对具有较高载流子迁移率的薄膜晶体管的依赖，解决了载流子迁移率较低的薄膜晶体管不能用于制作高开口率和高分辨率显示器的问题。
较佳的，所述方法还包括：在薄膜晶体管所在层的上方形成钝化层，所述钝化层位于所述薄膜晶体管所在层与像素电极之间，使得可以在薄膜晶体管的上方区域形成像素电极；并且，所述钝化层中设置有过孔，使得所述像素电极通过该过孔与薄膜晶体管的漏极电连接；此外，所述钝化层还可以用于保护薄膜晶体管不被腐蚀。
较佳的，所述方法还包括：在像素电极所在层的上方形成第二钝化层，所述第二钝化层位于像素电极与发光结构之间，用于将所述像素电极与发光结构进行隔离。
附图说明
图1为现有技术中的一种阵列基板的平面结构示意图；
图2为沿图1中A—A1方向的阵列基板的剖面结构示意图；
图3为本发明实施例一提供的一种阵列基板的平面结构示意图；
图4为沿图3中B—B1方向的阵列基板的剖面结构示意图；
图5为实施例一提供的阵列基板中发光结构的剖面结构示意图；
图6为本发明实施例二提供的一种阵列基板的剖面结构示意图；
图7为本发明实施例三提供的一种阵列基板的剖面结构示意图；
图8为实施例四中发光结构的剖面结构示意图；
图9为完成栅极制作的阵列基板的剖面结构示意图；
图10为完成栅绝缘层制作的阵列基板的剖面结构示意图；
图11为完成有源层制作的阵列基板的剖面结构示意图；
图12为完成源极和漏极制作的阵列基板剖面结构示意图；
图13为完成钝化层制作的阵列基板剖面结构示意图；
图14为完成像素电极制作的阵列基板剖面结构示意图；
图15为完成第二钝化层制作的阵列基板剖面结构示意图；
图16为制作实施例二提供的阵列基板的流程示意图；
图17为制作实施例三提供的阵列基板的薄膜晶体管的流程示意图。
具体实施方式
本发明实施例提供了一种阵列基板及其制作方法和显示装置，用以增大像素的开口率。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例一提供了一种阵列基板，参见图3和图4，图3为本发明实施例一提供的阵列基板的平面结构示意图，图4为沿图3中B—B1方向的阵列基板的剖面结构示意图；结合图3和图4，可以看出所述阵列基板包括：衬底基板100，在衬底基板上交叉设置的扫描线101和数据线102，以及呈矩阵排列的薄膜晶体管10和像素电极108；其中，所述薄膜晶体管10包括：栅极103、栅绝缘层104、有源层105、源极106和漏极107。所述阵列基板还包括设置在所述像素电极108上方的发光结构301，所述发光结构301用于提供背光源。
具体的，所述栅极103与扫描线101同层设置，均位于所述衬底基板100的上方，所述扫描线101用于向所述栅极103提供扫描信号；并且所述栅极103与所述扫描线101采用相同的制作材料，所用制作材料一般为铬（Cr）、钨（W）、钛（Ti）、钼（Mo）、铝（Al）、铜（Cu）等非透明金属及其合金。
所述栅绝缘层104位于所述栅极103与扫描线101所在层的上方，覆盖所述栅极103与扫描线101的上方区域，用于将所述栅极103与扫描线101与其它层绝缘。所述栅绝缘层采用采用氧化硅或氮化硅材料形成，且其厚度为6000～8000埃，约为现有技术中栅绝缘层厚度的两倍。增大所述栅绝缘层104的厚度，可以有效减小栅极103与源极106和漏极107之间的耦合电容，降低薄膜晶体管的功耗。
所述有源层105位于所述栅绝缘层的上方，所述有源层为膜层结构，具体包括半导体材料层105a和欧姆接触层105b；本实施例中，所述半导体材料层105a采用铟镓锌氧化物或其他过渡金属氧化层形成；此外，所述半导体材料层105a还可以采用非晶硅材料或多晶硅材料形成。所述欧姆接触层105b，设置在所述半导体材料层105a上方、与源极106、漏极107相对应的位置，一般采用磷掺杂非晶硅材料形成。
所述源极106和漏极107与数据线102同层设置，均位于所述有源层105所在层的上方，且采用相同的制作材料，所用制作材料一般为非透明的金属材料或其合金；
所述数据线102与所述源极106电连接；
所述源极106和漏极107位于所述有源层105上方的相对两侧。
所述像素电极108，位于所述数据线102、源极106和漏极107所在层的上方区域，其覆盖区域包括薄膜晶体管的上方区域，所述像素电极部分或全部覆盖所述非透光区域；所述像素电极108一般采用氧化铟锡、氧化铟锌或氧化铝锌等透明氧化物材料制作，其形状为板状或狭缝状。
所述发光结构301，位于所述像素电极108的上方区域，且与所述像素电极108绝缘设置，所述发光结构301为狭缝状，用于提供背光源；同时，所述发光结构301还用于充当所述阵列基板的公共电极，用于和所述像素电极108共同形成水平电场，驱动液晶层的液晶分子发生偏转，从而实现广角显示。
参见图5，所述发光结构301包括：设置在像素电极108上方的阴极3011，设置在所述阴极3011上方的发光材料层3012，以及设置在所述发光材料层3012上方的阳极3013，所述阳极3013连接所述阵列基板的公共电极线。所述阴极3011和阳极3013用于向所述发光结构提供给驱动电压，使得所述发光结构产生白光。
此外，所述发光结构301还包括：
电子传输层3014，其位于所述阴极3011与所述发光材料层3012之间，用于将电子导入到发光材料层3012；
空穴传输层3015，其位于所述发光材料层3012与所述阳极3013之间，用于将空穴导入到发光材料层3012；
第一阻挡层3016，其位于所述电子传输层3014与所述发光材料层3012之间，用于阻挡空穴传输到所述阴极3011；
第二阻挡层3017，其位于所述空穴传输层3015与所述发光材料层3012之间，用于阻挡电子传输到所述阳极3013。
所述发光材料层3012包括：位于所述第一阻挡层3016上方的橙色磷光层3012a，位于所述橙色磷光层3012a上方的蓝色荧光层3012b，以及位于所述蓝色荧光层3012b上方的绿色磷光层3012c。
所述发光结构的工作时，从所述阴极3011注入电子，从所述阳极3013注入空穴，电子通过所述电子传输层3014导入到发光材料层3012中，空穴通过所述空穴传输层3015导入到发光材料层3012中，电子和空穴在所述发光材料层3012中复合，形成单重态激子和三重态激子，所述单重态激子和三重态激子由激发态向基态跃迁的过程中，其能量以光子和热能的方式释放，其中，部分光子被用作背光源，为实现图像的显示提供光线；具体的，在蓝色荧光层3012b中，单重态的激子由激发态向基态跃迁时，发出蓝色的荧光，在橙色磷光层3012a和绿色磷光层3012c中，三重态的激子由基态向激发态跃迁时，发出绿色磷光和橙色磷光，所述蓝色荧光与绿色磷光、橙色磷光复合，形成白光。
进一步的，所述阵列基板中还包括钝化层302，所述钝化层302设置在所述数据线102、源极106和漏极107所在层的上方，覆盖薄膜晶体管10的上方区域，使得可以在所述薄膜晶体管的上方形成像素电极，同时用于保护薄膜晶体管10不被腐蚀。
此外，所述钝化层302中还设置有过孔303，所述过孔303设置在与漏极107相对应的位置，使得所述像素电极108和所述漏极107通过该过孔303电连接。
进一步的，所述阵列基板还包括第二钝化层304，所述第二钝化层304设置在所述像素电极108所在层的上方，用于将所述像素电极108与发光结构301隔离。所述第二钝化层304采用树脂材料形成，相对于氧化硅和氮化硅材料，所述树脂材料具有较低的相对介电系数，可以有效减小所述像素电极和发光结构之间的耦合电容，进一步降低该阵列基板的功耗；并且使用树脂材料较使用氧化硅或氮化硅材料更易于形成第二钝化层。
上述阵列基板工作时，其驱动过程如下：
在栅极103上施加正偏压，使得薄膜晶体管导通，数据信号从薄膜晶体管的源极106传到薄膜晶体管的漏极107，并通过所述过孔303传输给像素电极108；
对发光结构301施加电压，使其产生白光；
发光结构301通电后，相当于该阵列基板的公共电极，与位于其下方的像素电极108耦合，产生用于驱动液晶分子偏转的电场，从而实现广角显示。
本发明实施二提供了一种阵列基板，参见图6，所述阵列基板的结构与实施例一提供的阵列基板结构基本相同，两者不同之处在于，实施例二提供的阵列基板中，所述发光结构301可以设置所述像素电极108的下方，所述发光结构301为板状或狭缝状，所述像素电极108为狭缝状。具体的：所述第二钝化层304位于在所述薄膜晶体管所在层的上方，所述发光结构301设置在所述第二钝化层304的上方，所述钝化层302设置在所述发光结构301的上方，所述像素电极108设置在所述钝化层302的上方，所述像素电极108通过过孔303′与漏极107电连接，所述过孔303′贯穿所述钝化层302和第二钝化层304。
本发明实施例三提供了一种阵列基板，参见图7，从图7中可以看出，该阵列基板和图4所示的阵列基板的结构基本相同，两者的区别之处在于：图4所示的阵列基板为底栅结构的阵列基板，而图7所示的阵列基板为顶栅结构的阵列基板，具体的：所述有源层105位于所述衬底基板100的上方；所述源极106、漏极107和数据线同层设置，位于所述有源层105的上方；所述栅绝缘层104位于所述源极106和漏极107所在层的上方；所述栅极103位于所述栅绝缘层104的上方；并且，图4所示的阵列基板中过孔303只贯穿钝化层302，而图6所示的阵列基板中用于使得漏极107和像素电极108电连接的过孔303′贯穿钝化层302和栅绝缘层104。
需指出的是，对于本发明实施例三提供的阵列基板，所述发光结构301也可以设置在所述像素电极108的下方，此处不再赘述。
本发明实施例四提供了一种阵列基板，该阵列基板和图4所示的阵列基板的结构基本相同，两者的区别之处在于：所述阵列基板中发光结构的结构与图4所示的阵列基板中发光结构的结构不同，具体的，参见图8，所述阵列基板的发光结构中，空穴传输层3015设置在阳极3013的上方，第二阻挡层3017设置在空穴传输层3015的上方，发光材料层3012设置在所述第二阻挡层3017的上方，一阻挡层3016设置在发光材料层3012的上方，电子传输层3014设置在第一阻挡层3016的上方，阴极设置在电子传输层3014的上方；其中，所述阳极3013一般采用氧化铟锡/银/氧化铟锡多膜层结构，所述阴极3011一般采用镁银合金、锂铝合金等透明的低功函数合金材料。
同理，对于本发明实施例四提供的阵列基板，所述发光结构301也可以设置在所述像素电极108的下方，此处不再赘述。
本发明实施例五提供了一种阵列基板，该阵列基板和图7所示的阵列基板的结构基本相同，两者的区别之处在于：所述阵列基板中发光结构的结构与图7所示的阵列基板中发光结构的结构不同，该阵列基板中发光结构的具体结构参见图8；同理，本发明实施例五提供的阵列基板中，所述发光结构301也可以设置在所述像素电极108的下方，此处不再赘述。
上述实施例一、实施例二、实施例三、实施例四和实施例五提供的阵列基板中，所述像素电极的覆盖区域包括薄膜晶体管的上方区域，所述发光结构用于提供背光源。该阵列基板中，由于所述像素电极的覆盖区域包括薄膜晶体管的上方区域，因此像素电极的覆盖区域较现有技术中像素电极的覆盖区域增大，同时，由于发光结构充当背光源，因此，使得位于薄膜晶体管上方的像素电极所对应的区域内有光线通过，有利于提高像素的开口率；此外，所述发光结构还用于充当所述阵列基板的公共电极，与所述像素电极共同作用产生用于驱动液晶分子的水平电场，从而实现了广角显示。
本发明实施例提供了一种阵列基板的制作方法，所述方法包括形成数据线、扫描线、像素电极的步骤和形成薄膜晶体管的步骤，所述像素电极形成在像素单元的透明区域，所述薄膜晶体管均、扫描线和数据线形成在所述像素区域的非透明区域，其中，所述像素电极位于所述薄膜晶体管所在层的上方，其覆盖区域包括薄膜晶体管的上方区域，所述像素电极部分或全部覆盖所述非透光区域；所述方法还包括形成发光结构的步骤，所述发光结构位于所述像素电极的上方，与所述像素电极绝缘设置，所述发光结构的覆盖区域与所述像素电极的覆盖区域相对应，用于提供背光源。
下面以本发明实施例一提供的阵列基板为例，详细介绍实际制作工艺中，所述阵列基板的制作方法，该方法具体包括：
第一步，参见图9，在所述衬底基板100上沉积一层金属薄膜，然后通过构图工艺处理，形成包括扫描线和栅极103的图形，所述用于形成金属薄膜的材料为Cr、W、Ti、Ta、Mo、Al、Cu等非透明金属及其合金。
第二步，参见图10，在所述包括扫描线和栅极103的图形的上方沉积氮化硅或氧化硅层，形成栅绝缘层104；
该步骤具体包括：
在所述包括扫描线和栅极103的图形的上方沉积氮化硅或氧化硅层，其厚度为6000～8000埃，约为现有技术中栅绝缘层厚度的2倍；在所述氮化硅或氧化硅层上涂覆光刻胶；然后经过曝光，显影等工艺，去除沟道区域对应的部分氮化硅或氧化硅，使得导电沟道区域对应的栅绝缘层的厚度与现有技术中导电沟道与栅绝缘层的厚度相同，从而保证了较高的开态电流。
第三步，参见图11，在所述栅绝缘层104的上方依次沉积半导体材料和磷掺杂非晶硅材料，然后通过构图工艺形成包括有源层105的图形；其中，所述半导体材料可以为多晶硅半导体材料、非晶硅半导体材料或者金属氧化物半导体材料。
第四步，参见图12，在所述包括有源层105的图形的上方形成源漏金属薄膜，然后通过构图工艺，形成包括数据线、源极106和漏极107的图形。
第五步，参见图13，在所述包括数据线、源极106和漏极107的图形的上方沉积氮化硅或氧化硅层，形成钝化层302，使得可以在薄膜晶体管的上方形成像素电极，以及用于保护薄膜晶体管不被腐蚀；并且，利用构图工艺在该钝化层302中形成过孔303，所述过孔303贯穿所述钝化层302、与漏极107的位置相对应。
第六步，参见图14，在所述钝化层302的上方使用磁控溅射法沉积一层氧化铟锡透明导电薄膜，并通过构图工艺，形成包括像素电极108的图形，所述像素电极108的覆盖区域包括薄膜晶体的上方区域，且所述像素电极部分或全部覆盖像素单元的非透光区域；并且，所述像素电极108通过过孔303与所述漏极107电连接。
第七步，参见图15，在所述包括像素电极108的图形的上方旋涂树脂，形成第二钝化层304，用于将所述像素电极108与发光结构301进行隔离。所述第二钝化层还可以采用氮化硅或氧化硅材料制作，但是所述树脂材料具有较低的相对介电系数，可以有效减小所述像素电极和发光结构之间的耦合电容，进一步降低该阵列基板的功耗，且由于树脂材料具有流动性，相对氮化硅或氧化硅材料更容易形成第二钝化层。
第八步，参见图4，在所述第二钝化层304的上方依次沉积高反射率的导电材料，发光材料和透明导电材料，然后通过构图工艺，形成包括发光结构301的图形，所述发光结构301用于提供背光源，同时还用于充当阵列基板的公共电极，与所述像素电极共同产生电场以驱动液晶分子发生偏转，实现图像显示；具体的，所述形成发光结构301的步骤包括：在所述钝化层的上方沉积具有高反射率的导电材料，并通过构图工艺形成包括阴极的图形；在所述包括阴极的图形的上方沉积发光材料，并通过构图工艺形成包括发光材料层的图形；在所述包括发光材料层的图形的上方形成沉积透明导电材料，并通过构图工艺形成包括阳极的图形。
经过上述步骤，即形成本发明实施例一提供的、结构如图4所示的阵列基板。
对于本发明实施二提供的发光结构设置在像素电极下方的阵列基板，其制作方法与制作本发明实施例一提供的阵列基板的方法基本相同，两者不同之处在于，参见图16，制作本发明实施二提供的阵列基板的方法包括：
在所述包括数据线、源极106和漏极107的图形的上方旋涂树脂，形成第二钝化层304，用于将所述薄膜晶体管与发光结构301进行隔离；
在所述第二钝化层304的上方依次沉积高反射率的导电材料，发光材料和透明导电材料，然后通过构图工艺，形成包括发光结构301的图形；
在所述包括发光结构301的图形的上方沉积氮化硅或氧化硅层，形成钝化层302；
在所述钝化层302的上方使用磁控溅射法沉积一层氧化铟锡透明导电薄膜，并通过构图工艺，形成包括像素电极108的图形，所述像素电极108的覆盖区域包括薄膜晶体的上方区域；并且，所述像素电极108通过过孔303′与漏极107电连接，所述过孔303′贯穿所述钝化层302和第二钝化层304。
经过上述步骤，即形成本发明实施例二提供的、结构如图6所示的阵列基板。
需指出的是，对于本发明中发光结构设置在像素电极下方的阵列基板，均是在形成薄膜晶体管后依次形成第二钝化层、发光结构、钝化层和像素电极，具体可参考制作实施例二提供的阵列基板的方法。
对于本发明实施例三提供的阵列基板，其制作方法与制作本发明实施例一提供的阵列基板的方法类似，不同之处在于，参见图17，在制作实施例三提供的阵列基板时，形成薄膜晶体管的步骤包括：
在所述衬底基板100的上方沉积非晶硅半导体材料层105a和磷掺杂非晶硅材料层105b，然后通过构图工艺形成包括有源层105的图形；
在所述包括有源层105的图形的上方形成源漏金属薄膜，然后通过构图工艺，形成包括数据线、源极106和漏极107的图形；
在所述包括数据线、源极106和漏极107的图形的上方沉积氮化硅或氧化硅材料，形成栅绝缘层104；
在所述栅绝缘层104的上方沉积一层金属薄膜，然后通过构图工艺处理，形成包括扫描线和栅极103的图形，所述用于形成金属薄膜的材料为Cr、W、Ti、Ta、Mo、Al、Cu等非透明金属及其合金。
对于本发明实施例四提供的阵列基板，其制作方法与制作本发明实施例一提供的阵列基板的方法类似，不同之处在于，在制作实施例四提供的阵列基板时，形成发光结构的步骤包括：在所述钝化层的上方沉积具有高反射率的导电材料，并通过构图工艺形成包括阳极的图形；在所述包括阳极的图形的上方沉积发光材料，并通过构图工艺形成包括发光材料层的图形；在所述包括发光材料层的图形的上方沉积透明导电材料，并通过构图工艺形成包括阴极的图形。
对于本发明实施例五提供的阵列基板，其制作方法与制作本发明实施例三提供的阵列基板的方法类似，不同之处在于，在制作实施例五提供的阵列基板时，所述形成发光结构的步骤与在制作实施例四提供的阵列基板时形成发光结构的步骤相同。
需指出的是，在本发明中，所述构图工艺，可以只包括光刻工艺，或者，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
本发明实施例提供了一种显示装置，所述显示装置包括上述的阵列基板。
综上，本发明实施例提供的阵列基板中，由于所述像素电极的覆盖区域包括薄膜晶体管的上方区域，因此像素电极的覆盖区域较现有技术中像素电极的覆盖区域增大，同时，由于发光结构充当背光源，因此，使得位于薄膜晶体管上方的像素电极所对应的区域内有光线通过，可以进行图像显示，有利于提高像素的开口率；同时，由于所述发光结构中设置有两个电极，因此该发光结构的驱动不依赖与薄膜晶体管的特性，因此解决了非晶硅材料不能用于制作高分辨率和高开口率显示器的问题。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种阵列基板，所述阵列基板包括多个呈矩阵排列的像素单元，所述像素单元包括透光区域和非透光区域，所述透光区域包括像素电极，所述非透光区域包括薄膜晶体管、扫描线和数据线，其特征在于，
所述像素电极位于所述薄膜晶体管所在层的上方，且所述像素电极部分或全部覆盖所述非透光区域；
所述像素单元还包括设置在所述薄膜晶体管所在层上方的、与像素电极绝缘设置的发光结构，所述发光结构的覆盖区域与所述像素电极的覆盖区域相对应，用于提供背光源；
其中，所述发光结构与公共电极线连接，用于充当阵列基板的公共电极；
所述发光结构位于所述像素电极的上方，所述发光结构为狭缝状，所述像素电极为板状或狭缝状；或者，所述发光结构位于所述像素电极的下方，所述发光结构为狭缝状或板状，所述像素电极为狭缝状。
2.如权利要求1所述的阵列基板，其特征在于，所述发光结构包括：设置在像素电极上方的阴极，设置在阴极上方的发光材料层，以及设置在所述发光材料层上方的阳极，其中，所述阳极连接公共电极线；
或者，所述发光结构包括：设置在像素电极上方的阳极，设置在阳极上方的发光材料层，以及设置在所述发光材料层上方的阴极，其中，所述阳极连接公共电极线。
3.如权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管包括栅极、栅绝缘层、源极、漏极和有源层；其中，所述栅绝缘层的厚度为6000～8000埃。
4.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括设置在所述薄膜晶体管所在层与像素电极之间的钝化层。
5.如权利要求1～4任一权项所述的阵列基板，其特征在于，所述阵列基板还包括设置在像素电极与发光结构之间的第二钝化层。
6.一种显示装置，其特征在于，所述显示装置包括权利要求1～5任一权项所述的阵列基板。
7.一种阵列基板的制作方法，所述方法包括形成数据线、扫描线、像素电极的步骤和形成薄膜晶体管的步骤，所述像素电极形成在像素单元的透明区域，所述薄膜晶体管、扫描线和数据线形成在所述像素单元的非透明区域，其特征在于，
所述像素电极位于所述薄膜晶体管所在层的上方，且所述像素电极部分或全部覆盖所述非透光区域；
所述方法还包括形成发光结构的步骤，所述发光结构位于所述薄膜晶体管所在层的上方，与所述像素电极绝缘设置，所述发光结构的覆盖区域与所述像素电极的覆盖区域相对应，用于提供背光源；
其中，所述发光结构与公共电极线连接，用于充当阵列基板的公共电极；
所述发光结构位于所述像素电极的上方，所述发光结构为狭缝状，所述像素电极为板状或狭缝状；或者，所述发光结构位于所述像素电极的下方，所述发光结构为狭缝状或板状，所述像素电极为狭缝状。
8.如权利要求7所述的方法，其特征在于，所述形成发光结构的步骤包括：
在所述像素电极的上方形成包括阴极的图形；在所述包括阴极的图形的上方形成包括发光材料层的图形；在所述包括发光材料层的图形的上方形成包括阳极的图形；
或者，在所述像素电极的上方形成包括阳极的图形；在所述包括阳极的图形的上方形成包括发光材料层的图形；在所述包括发光材料层的图形的上方形成包括阴极的图形。
9.如权利要求7所述的方法，其特征在于，所述方法还包括：
在薄膜晶体管所在层的上方形成钝化层，所述钝化层位于所述薄膜晶体管所在层与像素电极之间。
10.如权利要求7～9任一所述的方法，其特征在于，所述方法还包括：
在像素电极所在层的上方形成第二钝化层，所述第二钝化层位于像素电极与发光结构之间。
CN201310450908.8A 2013-09-25 2013-09-25 一种阵列基板及其制作方法和显示装置 Active CN103489892B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310450908.8A CN103489892B (zh) 2013-09-25 2013-09-25 一种阵列基板及其制作方法和显示装置
US14/371,883 US20160141342A1 (en) 2013-09-25 2013-12-12 Array substrate and manufacturing method thereof, and display apparatus
PCT/CN2013/089157 WO2015043083A1 (zh) 2013-09-25 2013-12-12 阵列基板及其制作方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310450908.8A CN103489892B (zh) 2013-09-25 2013-09-25 一种阵列基板及其制作方法和显示装置

Publications (2)

Publication Number Publication Date
CN103489892A CN103489892A (zh) 2014-01-01
CN103489892B true CN103489892B (zh) 2016-04-13

Family

ID=49829996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310450908.8A Active CN103489892B (zh) 2013-09-25 2013-09-25 一种阵列基板及其制作方法和显示装置

Country Status (3)

Country Link
US (1) US20160141342A1 (zh)
CN (1) CN103489892B (zh)
WO (1) WO2015043083A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103915380A (zh) * 2014-03-31 2014-07-09 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
KR102329294B1 (ko) * 2015-04-30 2021-11-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN105047675B (zh) * 2015-08-06 2018-06-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
EP3982618B1 (en) * 2017-04-25 2023-03-15 Huawei Technologies Co., Ltd. Electronic device with lcd display
CN107768306A (zh) * 2017-10-12 2018-03-06 惠科股份有限公司 显示面板及其制造方法
US11296163B2 (en) * 2020-05-27 2022-04-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and OLED display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102053407A (zh) * 2009-10-28 2011-05-11 友达光电股份有限公司 液晶显示装置
CN203480166U (zh) * 2013-09-25 2014-03-12 北京京东方光电科技有限公司 一种阵列基板和显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259138B1 (en) * 1998-12-18 2001-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multilayered gate electrode and impurity regions overlapping therewith
JP3487782B2 (ja) * 1999-03-17 2004-01-19 株式会社日立製作所 液晶表示装置
TW200641465A (en) * 2005-05-20 2006-12-01 Sanyo Epson Imaging Devices Co Display device
KR101293562B1 (ko) * 2006-06-21 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN100438048C (zh) * 2006-06-23 2008-11-26 北京京东方光电科技有限公司 一种平板显示器中的电极结构及其制造方法
KR100810505B1 (ko) * 2006-11-08 2008-03-07 삼성전자주식회사 디스플레이장치 및 그 구동방법
JP4475303B2 (ja) * 2007-08-17 2010-06-09 ソニー株式会社 表示装置
JP5054656B2 (ja) * 2008-10-28 2012-10-24 カシオ計算機株式会社 液晶表示素子
CN101464590A (zh) * 2009-01-13 2009-06-24 友达光电股份有限公司 半穿透半反射型显示器
CN101477268B (zh) * 2009-01-22 2010-08-11 友达光电股份有限公司 半穿透半反射型显示面板
CN101833200B (zh) * 2009-03-13 2012-05-30 北京京东方光电科技有限公司 水平电场型液晶显示装置及制造方法
TWI425858B (zh) * 2010-08-13 2014-02-01 Au Optronics Corp 有機發光裝置、照明裝置以及液晶顯示器
KR101794649B1 (ko) * 2010-12-28 2017-11-08 엘지디스플레이 주식회사 에프 에프 에스 방식 액정표시장치용 어레이 기판 및 그 제조방법
GB2498072B (en) * 2011-12-21 2015-03-18 Lg Display Co Ltd Display device and method for manufacturing of the same
CN102854684B (zh) * 2012-09-26 2015-02-04 南京中电熊猫液晶显示科技有限公司 一种金属氧化物边缘场开关型液晶显示面板及其制造方法
CN103077944B (zh) * 2013-01-18 2016-03-09 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102053407A (zh) * 2009-10-28 2011-05-11 友达光电股份有限公司 液晶显示装置
CN203480166U (zh) * 2013-09-25 2014-03-12 北京京东方光电科技有限公司 一种阵列基板和显示装置

Also Published As

Publication number Publication date
CN103489892A (zh) 2014-01-01
US20160141342A1 (en) 2016-05-19
WO2015043083A1 (zh) 2015-04-02

Similar Documents

Publication Publication Date Title
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
CN103489894B (zh) 有源矩阵有机电致发光显示器件、显示装置及其制作方法
CN106847743B (zh) Tft基板及其制作方法
US10916611B2 (en) Organic light emitting display device and fabricating method thereof
CN100395892C (zh) 有机电致发光装置及其制造方法
CN100515153C (zh) 有机电致发光器件及其制造方法
CN103066212B (zh) 有机发光显示装置及其制造方法
US10403696B2 (en) Organic light emitting display device and method of fabricating the same
CN106653768B (zh) Tft背板及其制作方法
CN110085648A (zh) 阵列基板及其制作方法、显示面板、显示装置
CN103489892B (zh) 一种阵列基板及其制作方法和显示装置
US12075661B2 (en) Display apparatus
WO2015043269A1 (zh) Oled像素结构和oled显示装置
KR20100068644A (ko) 상부발광 방식 유기전계 발광소자 및 이의 제조 방법
WO2018049744A1 (zh) Amoled像素驱动电路的制作方法
CN106898613A (zh) Tft基板及其制作方法
TW588299B (en) Active-matrix organic electroluminescence display device and fabricating method thereof
WO2018086210A1 (zh) Tft基板及其制作方法
CN103219392A (zh) 薄膜晶体管、阵列基板、制备方法以及显示装置
KR101100885B1 (ko) 유기 발광 표시 장치용 박막 트랜지스터 표시판
KR20110015757A (ko) 유기전계발광 표시장치 및 그 제조방법
CN100565905C (zh) 有机发光二极管器件及其制造方法
KR20100137272A (ko) 유기전계발광 표시장치 및 그 제조방법
CN203480166U (zh) 一种阵列基板和显示装置
CN102891164B (zh) 有机电激发光显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant