[go: up one dir, main page]

CN103489920B - 一种薄膜晶体管及其制备方法、阵列基板和显示装置 - Google Patents

一种薄膜晶体管及其制备方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN103489920B
CN103489920B CN201310446633.0A CN201310446633A CN103489920B CN 103489920 B CN103489920 B CN 103489920B CN 201310446633 A CN201310446633 A CN 201310446633A CN 103489920 B CN103489920 B CN 103489920B
Authority
CN
China
Prior art keywords
silicon oxide
oxide film
thin film
film transistor
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310446633.0A
Other languages
English (en)
Other versions
CN103489920A (zh
Inventor
刘翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310446633.0A priority Critical patent/CN103489920B/zh
Publication of CN103489920A publication Critical patent/CN103489920A/zh
Priority to US14/408,493 priority patent/US20160268440A1/en
Priority to PCT/CN2014/078859 priority patent/WO2015043220A1/zh
Application granted granted Critical
Publication of CN103489920B publication Critical patent/CN103489920B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6736—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes characterised by the shape of gate insulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管，包括栅极、半导体层和绝缘层，其特征在于，所述绝缘层包括第一绝缘层，所述第一绝缘层由第一氧化硅薄膜和第二氧化硅薄膜组成，所述第二氧化硅薄膜与所述半导体层直接接触；其中，所述第二氧化硅薄膜的致密性大于所述第一氧化硅薄膜的致密性。第二氧化硅薄膜与半导体层之间形成良好界面，减少缺陷态，提高薄膜晶体管特性。本发明实施例还提供薄膜晶体管的制备方法、阵列基板和显示装置。

Description

一种薄膜晶体管及其制备方法、阵列基板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法、阵列基板和显示装置。
背景技术
平板显示器已取代笨重的阴极射线管（Cathode Ray Tube，CRT）显示器日益深入人们的日常生活中。目前，常用的平板显示器包括液晶显示器(LiquidCrystal Display，LCD)和有机发光二极管(Organic Light-Emitting Diode，OLED)显示器。上述平板显示器具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。
随着平板显示器的飞速发展，其尺寸、和分辨率不断地提高，同时也造成了驱动电路的频率不断地提高，现有的非晶硅薄膜晶体管迁移率很难满足，非晶硅薄晶体管的迁移率一般在0.5左右，平板显示器尺寸超过80英寸，驱动频率为120Hz时需要1cm2/V.S以上的迁移率，现在非晶硅的迁移率显然很难满足。尽管对多晶硅薄膜晶体管研究比较早，但是多晶硅薄膜晶体管的均一性差，制备工艺复杂；金属氧化物薄膜晶体管迁移率高，均一性好，透明，制备工艺简单，可以更好地满足大尺寸平板显示器和有源有机电致发光的需求，备受人们的关注，可以很好地满足大尺寸，高刷新频率LCD及OLED显示器高迁移率的需求。
通常制备金属氧化物薄膜晶体管栅绝缘层使用氧化硅（SiOx）材料，但是沉积SiOx速度慢，刻蚀速率低，造成同一厚度区间的SiOx薄膜内部存在质密不均匀等缺陷，随着SiOx薄膜厚度的增加，缺陷随之被放大，使得SiOx薄膜与金属氧化物所形成的界面存在缺陷态，从而影响到薄膜晶体管的特性。同样的，与金属氧化物相接触的其他绝缘层，例如刻蚀阻挡层、钝化层等也存在这样的问题。
发明内容
本发明的目的是提供一种薄膜晶体管及其制备方法、阵列基板和显示装置，以解决现有技术中薄膜晶体管的绝缘层与构成半导体层的金属氧化物之间形成的界面存在缺陷态，从而影响到薄膜晶体管的特性的问题。
本发明的目的是通过以下技术方案实现的：
本发明实施例提供一种薄膜晶体管，包括栅极、半导体层和绝缘层，所述绝缘层包括第一绝缘层，所述第一绝缘层由第一氧化硅薄膜和第二氧化硅薄膜组成，所述第二氧化硅薄膜与所述半导体层直接接触；其中，所述第二氧化硅薄膜的致密性大于所述第一氧化硅薄膜的致密性。
优选的，所述第一绝缘层的厚度之和为
优选的，所述第二氧化硅薄膜的厚度为
优选的，所述绝缘层还包括第二绝缘层，所述第二绝缘层由氮化硅薄膜和/或氮氧化硅薄膜组成。
优选的，所述半导体层由金属氧化物半导体薄膜组成。
优选的，所述绝缘层位于所述栅极和所述半导体层之间。
优选的，所述绝缘层位于所述半导体层的上方。
本发明实施例有益效果如下：薄膜晶体管的绝缘层至少包括第一绝缘层，第一绝缘层包括不同致密性的第一氧化硅薄膜和第二氧化硅薄膜；致密性较大的第二氧化硅薄膜与半导体层直接接触，与构成半导体层的金属氧化物之间形成良好的界面，提高薄膜晶体管特性。
本发明实施例提供一种阵列基板，包括如上所述的薄膜晶体管。
本发明实施例提供一种显示装置，包括如上所述的阵列基板。
本发明实施例提供一种薄膜晶体管的制备方法，用于制备如上所述的薄膜晶体管，所述薄膜晶体管包括栅极、半导体层和绝缘层，所述绝缘层包括由第一氧化硅薄膜和第二氧化硅薄膜组成的第一绝缘层；所述方法包括：形成栅极的步骤，形成半导体层的步骤和形成绝缘层的步骤，所述形成绝缘层的步骤包括：
采用第一速率沉积所述第一氧化硅薄膜以及采用第二速率沉积与所述半导体层直接接触的所述第二氧化硅薄膜，形成所述第一绝缘层的步骤；其中，所述第二速率小于所述第一速率。
优选的，所述第二速率为所述第一速率的1/5～4/5。
优选的，采用第一速率沉积所述第一氧化硅薄膜时，设备功率为8000-15000W，气压为1000-4000mT，反应气体N2O/SiH4的比例为20:1～50:1,沉积温度为200-300℃。
优选的，采用第二速率沉积第二氧化硅薄膜时，设备功率为4000-8000W，气压为500-1000mT，反应气体N2O/SiH4的比例为50:1～90:1，沉积温度为250-400℃。
本发明实施例有益效果如下：采用不同的沉积速率沉积薄膜晶体管的绝缘层所包括的第一氧化硅薄膜和第二氧化硅薄膜，采用较低速率沉积的第二氧化硅薄膜与构成半导体层的金属氧化物直接接触，低沉积速率沉积的第二氧化硅薄膜相比高沉积速率沉积的第一氧化硅薄膜致密性较大，内部缺陷较少；在对制备效率影响较小的情况下，使得第二氧化硅薄膜与金属氧化物之间形成良好的界面，从而提高薄膜晶体管特性。
附图说明
图1为本发明实施例提供的底栅型薄膜晶体管的结构示意图；
图2为本发明实施例提供的顶栅型薄膜晶体管的结构示意图；
图3为本发明实施例提供的采用底栅型薄膜晶体管的阵列基板的结构示意图；
图4为本发明为图2所示阵列基板在A-B处的剖面示意图；
图5为本发明实施例提供的底栅型薄膜晶体管的制备方法的流程图。
附图标记：
1基板；2栅极；3栅绝缘层；4半导体层；5刻蚀阻挡层；6源极；7漏极；8钝化层；9像素电极；10过孔；11栅极线；12数据线。
具体实施方式
下面结合说明书附图对本发明实施例的实现过程进行详细说明。需要注意的是，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
本发明实施例提供一种薄膜晶体管，以解决现有技术中薄膜晶体管的绝缘层与构成半导体层的金属氧化物之间形成的界面存在缺陷态，从而影响到薄膜晶体管的特性的问题。本发明实施例提供的薄膜晶体管可以为底栅型结构，也可以为顶栅型结构。
参见图1，示出了本发明实施例提供的底栅型结构的薄膜晶体管，薄膜晶体管包括栅极2、半导体层4、位于栅极2和半导体层4之间的栅绝缘层3、位于半导体层4上方的刻蚀阻挡层5、源极6和漏极7。所述栅绝缘层3包括第一绝缘层，所述第一绝缘层由第一氧化硅薄膜31和第二氧化硅薄膜32组成，第二氧化硅薄膜32形成于第一氧化硅薄膜的上方，所述第二氧化硅薄膜32与所述半导体层4直接接触；其中，所述第二氧化硅薄膜32的致密性大于所述第一氧化硅薄膜31的致密性。
参见图2，示出了本发明实施例提供的顶栅型结构的薄膜晶体管，薄膜晶体管包括栅极2、半导体层4、栅绝缘层3（图2未标注，参考图1）、源极6和漏极7。所述栅绝缘层3包括第一绝缘层，所述第一绝缘层由第一氧化硅薄膜31和第二氧化硅薄膜32组成，第二氧化硅薄膜32形成于第一氧化硅薄膜的下方，所述第二氧化硅薄膜32与所述半导体层4直接接触；其中，所述第二氧化硅薄膜32的致密性大于所述第一氧化硅薄膜31的致密性。
优选的，第二氧化硅薄膜32的厚度为所述第一氧化硅薄膜31和所述第二氧化硅薄膜32的厚度之和为
所述栅绝缘层3还可以包括第二绝缘层（图1未示出），第二绝缘层可以采用和氮化硅和氮氧化硅特性相同或相近的无机绝缘材料形成的薄膜。例如，所述第二绝缘层由氮化硅薄膜和氮氧化硅薄膜组成；又例如所述第二绝缘层由氮化硅薄膜组成；又例如，所述第二绝缘层由氮氧化硅薄膜组成。第一绝缘层和上述任一种举例的第二绝缘层构成的栅绝缘层3。栅绝缘层3包括第二绝缘层时，栅绝缘层3的总体厚度可以为需要说明的是，上述只是举例说明，本发明并不限于此。
此外，对于本发明实施例中的薄膜晶体管，以上仅对绝缘层为栅绝缘层的情况进行详述，绝缘层还可以为刻蚀阻挡层、钝化层等，在此不再赘述。
本发明实施例有益效果如下：薄膜晶体管的绝缘层至少包括第一绝缘层，第一绝缘层包括致密性不同的第一氧化硅薄膜和第二氧化硅薄膜；致密性较大的第二氧化硅薄膜与半导体层直接接触，与构成半导体层的金属氧化物之间形成良好的界面，提高薄膜晶体管特性。
本发明实施例提供一种阵列基板，包括如上述实施例提供的薄膜晶体管。以底栅型结构的薄膜晶体管为例，参见图3示出的该阵列基板的俯视图、图4示出的在图3所示阵列基板AB处的剖面图，其中包括：基板1、依次位于基板1上的栅极2、栅绝缘层3、半导体层4、刻蚀阻挡层5、源极6、漏极7、钝化层8、像素电极9、过孔10、栅极线11和数据线12；半导体层4为金属氧化物。栅绝缘层3包括由第一氧化硅薄膜31和第二氧化硅薄膜32组成的第一绝缘层，第二氧化硅薄膜32和半导体层4直接接触，其中第二氧化硅薄膜32的致密性大于第一氧化硅薄膜31的致密性。
优选的，第一绝缘层的厚度为
优选的，第二氧化硅薄膜的厚度为
优选的，栅绝缘层3还包括由氮化硅薄膜和/或氮氧化硅薄膜组成的第二栅绝缘层。
栅极线11和栅极2设置于同一层，优选的，栅极线11和栅极2由金属Cr、W、Cu、Ti、Ta或Mo其中至少一种形成，沉积的厚度在之间。
半导体层4为金属氧化物，可以为铟镓锌氧化物（IGZO）、铪铟锌氧化物（HIZO）、铟锌氧化物（IZO）、非晶铟锌氧化物（a-InZnO）、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb或Cd-Sn-O等具有半导体性质的金属氧化物中的至少一种，在此不一一列举。
刻蚀阻挡层5和钝化层8为氧化硅薄膜、氮化硅薄膜和氮氧化硅薄膜的其中一种，或是上述至少两种薄膜的复合结构，刻蚀阻挡层5和钝化层8的厚度均为当然也可以采用如栅绝缘层3的结构，即两层氧化硅薄膜的结构，本领域技术人员可以根据上述栅绝缘层3的结构描述对刻蚀阻挡层5和钝化层8进行变动，这仍在本发明保护范围内，在此不再重复举例。
同时，源极6和漏极7可以由Cr、W、Cu、Ti、Ta或Mo等金属中的至少一种形成。
像素电极9可以为铟锡氧化物（ITO）、铟锌氧化物（IZO）或其他透明导电金属氧化物，优选的厚度为像素电极9通过过孔10与源极6连接。
本发明实施例有益效果如下：阵列基板所包括的薄膜晶体管，其绝缘层包括第一绝缘层，第一绝缘层包括不同致密性的第一氧化硅薄膜和第二氧化硅薄膜；致密性较大的第二氧化硅薄膜与半导体层直接接触，与构成半导体层的金属氧化物之间形成良好的界面，提高薄膜晶体管特性。
本发明实施例提供一种显示装置，包括如上述实施例提供的阵列基板。
本发明实施例提供一种薄膜晶体管的制备方法，用于制备如上所述的薄膜晶体管，所述薄膜晶体管包括栅极、半导体层和绝缘层，所述绝缘层包括由第一氧化硅薄膜和第二氧化硅薄膜组成的第一绝缘层；所述方法包括：形成栅极的步骤，形成半导体层的步骤和形成绝缘层的步骤，所述形成绝缘层的步骤包括：
采用第一速率沉积所述第一氧化硅薄膜以及采用第二速率沉积与所述半导体层直接接触的所述第二氧化硅薄膜，形成所述第一绝缘层的步骤；其中，所述第二速率小于所述第一速率。
采用第一氧化硅薄膜和第二氧化硅薄膜的分层制作，既可以保证致密性较大的第二氧化硅薄膜与半导体层直接接触，与构成半导体层的金属氧化物之间形成良好的界面；又可以保证TFT制备工艺的速度和产能。
优选的，采用第一速率沉积所述第一氧化硅薄膜时，设备功率为8000-15000W，气压为1000-4000mT，反应气体N2O/SiH4的比例为20:1～50:1,沉积温度为200-300℃。
优选的，采用第二速率沉积第二氧化硅薄膜时，设备功率为4000-8000W，气压为500-1000mT，反应气体N2O/SiH4的比例为50:1～90:1，沉积温度为250-400℃。
优选的，所述第二速率为所述第一速率的1/5～4/5。
本发明实施例有益效果如下：采用不同的沉积速率沉积薄膜晶体管的绝缘层所包括的第一氧化硅薄膜和第二氧化硅薄膜，采用较低速率沉积的第二氧化硅薄膜与构成半导体层的金属氧化物直接接触，低沉积速率沉积的第二氧化硅薄膜比高沉积速率沉积第一氧化硅薄膜致密性较大，内部缺陷较少；因此第二氧化硅薄膜可以与金属氧化物之间形成良好的界面，从而提高薄膜晶体管特性。
为了更清楚的说明本发明实施例提供的薄膜晶体管的制备方法，参考图5，以底栅型结构、绝缘层为栅绝缘层、且仅包括第一绝缘层的薄膜晶体管的制备方法进行举例，制备步骤如下：
101、在提供的基板上沉积第一金属薄膜，通过一次构图工艺形成包括栅极和栅极线的图案。
优选的，第一金属薄膜可以为金属Cr、W、Cu、Ti、Ta或Mo中的至少一种，沉积的厚度在之间。
102、采用第一速率沉积形成第一氧化硅薄膜，采用第二速率沉积形成的第二氧化硅薄膜，从而形成栅绝缘层的第一绝缘层。其中，所述第二速率小于所述第一速率。
优选的，第二速率为第一速率的1/5～4/5，具体取值根据实际情况进行选择。
优选的，采用第一速率沉积第一氧化硅薄膜时，设备功率为8000-15000W，气压为1000-4000mT，N2O/SiH4的比例为20:1～50:1,沉积温度为200～300℃。
优选的，采用第二速率沉积第二氧化硅薄膜时，设备功率为4000-8000W，气压为500-1000mT，N2O/SiH4的比例为50:1～90:1，沉积温度为250～00℃。
当然以上沉积条件只是为了进行说明，并非对本发明的限制，沉积条件可根据实际应用情况进行设定。
优选的，所述第二氧化硅薄膜的厚度为第一氧化硅薄膜和第二氧化硅薄膜的总厚度为
103、沉积半导体层薄膜，通过构图工艺形成包括半导体层的图案；其中，第二氧化硅薄膜与所述半导体层薄膜直接接触。
优选的，所述半导体层为金属氧化物材料，所述金属氧化物材料为IGZO、HIZO、IZO、a-InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb或Cd-Sn-O。
104、沉积刻蚀阻挡层薄膜，通过一次构图工艺形成包括刻蚀阻挡层的图案。
105、沉积第二金属薄膜，通过一次构图工艺形成包括源电极、漏电极及数据线的图案。
对于步骤104形成的刻蚀阻挡层，其可以为氧化硅薄膜、氮化硅薄膜和氮氧化硅薄膜的其中一种，或是上述至少两种薄膜的复合结构，刻蚀阻挡层和钝化层的厚度均为当然也可以采用如栅绝缘层的结构，即两层氧化硅薄膜的结构，本领域技术人员可以根据上述栅绝缘层的结构描述对刻蚀阻挡层和钝化层进行变动，这仍在本发明保护范围内，在此不再重复举例。
对于顶栅型结构的薄膜晶体管的制备，本领域技术人员可以参考图2所示的顶栅型结构的薄膜晶体管的结构、以及上述底栅型结构的薄膜晶体管的制备方法，在此不再重复举例。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种薄膜晶体管，包括栅极、半导体层和与所述半导体层相邻的绝缘层，其特征在于，所述半导体层由金属氧化物半导体薄膜组成；
所述绝缘层包括第一绝缘层，所述第一绝缘层由第一氧化硅薄膜和第二氧化硅薄膜组成，所述第二氧化硅薄膜与所述半导体层直接接触；其中，所述第二氧化硅薄膜的致密性大于所述第一氧化硅薄膜的致密性。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述第一绝缘层的厚度为
3.如权利要求2所述的薄膜晶体管，其特征在于，所述第二氧化硅薄膜的厚度为
4.如权利要求1至3任一项所述的薄膜晶体管，其特征在于，所述绝缘层还包括第二绝缘层，所述第二绝缘层由氮化硅薄膜和/或氮氧化硅薄膜组成。
5.如权利要求1至3任一项所述的薄膜晶体管，其特征在于，所述绝缘层位于所述栅极和所述半导体层之间。
6.如权利要求1至3任一项所述的薄膜晶体管，其特征在于，所述绝缘层位于所述半导体层的上方。
7.一种阵列基板，其特征在于，包括如权利要求1至6任一项所述的薄膜晶体管。
8.一种显示装置，其特征在于，包括如权利要求7所述的阵列基板。
9.一种薄膜晶体管的制备方法，用于制备如权利要求1至7任一项所述的薄膜晶体管，所述薄膜晶体管包括栅极、半导体层和绝缘层，所述绝缘层包括由第一氧化硅薄膜和第二氧化硅薄膜组成的第一绝缘层；所述方法包括：形成栅极的步骤，形成半导体层的步骤和形成绝缘层的步骤，其特征在于，所述形成绝缘层的步骤包括：
采用第一速率沉积所述第一氧化硅薄膜以及采用第二速率沉积与所述半导体层直接接触的所述第二氧化硅薄膜，形成所述第一绝缘层的步骤；其中，所述第二速率小于所述第一速率。
10.如权利要求9所述的方法，其特征在于，所述第二速率为所述第一速率的1/5～4/5。
11.如权利要求9或10所述的方法，其特征在于，采用第一速率沉积所述第一氧化硅薄膜时，设备功率为8000-15000W，气压为1000-4000mT，反应气体N2O/SiH4的比例为20:1～50:1,沉积温度为200-300℃。
12.如权利要求9或10所述的方法，其特征在于，采用第二速率沉积第二氧化硅薄膜时，设备功率为4000-8000W，气压为500-1000mT，反应气体N2O/SiH4的比例为50:1～90:1，沉积温度为250-400℃。
CN201310446633.0A 2013-09-26 2013-09-26 一种薄膜晶体管及其制备方法、阵列基板和显示装置 Active CN103489920B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310446633.0A CN103489920B (zh) 2013-09-26 2013-09-26 一种薄膜晶体管及其制备方法、阵列基板和显示装置
US14/408,493 US20160268440A1 (en) 2013-09-26 2014-05-29 Thin film transistor and fabrication method thereof, array substrate and display device
PCT/CN2014/078859 WO2015043220A1 (zh) 2013-09-26 2014-05-29 薄膜晶体管及其制备方法、阵列基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310446633.0A CN103489920B (zh) 2013-09-26 2013-09-26 一种薄膜晶体管及其制备方法、阵列基板和显示装置

Publications (2)

Publication Number Publication Date
CN103489920A CN103489920A (zh) 2014-01-01
CN103489920B true CN103489920B (zh) 2016-08-17

Family

ID=49830015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310446633.0A Active CN103489920B (zh) 2013-09-26 2013-09-26 一种薄膜晶体管及其制备方法、阵列基板和显示装置

Country Status (3)

Country Link
US (1) US20160268440A1 (zh)
CN (1) CN103489920B (zh)
WO (1) WO2015043220A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489920B (zh) * 2013-09-26 2016-08-17 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN105826250B (zh) * 2016-05-17 2018-11-30 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示装置及薄膜晶体管制作方法
CN106128940B (zh) * 2016-08-15 2019-01-22 武汉华星光电技术有限公司 一种低温多晶硅薄膜的制备方法
CN107591411A (zh) * 2017-07-06 2018-01-16 惠科股份有限公司 一种显示面板和显示装置
CN107644880B (zh) * 2017-10-19 2020-04-14 京东方科技集团股份有限公司 氧化物薄膜晶体管显示基板及其制作方法、显示装置
CN110914749B (zh) * 2017-10-26 2022-03-29 深圳市柔宇科技有限公司 感光电路、感光电路制备方法及显示装置
CN109545690A (zh) * 2018-12-03 2019-03-29 惠科股份有限公司 薄膜晶体管结构及其制作方法、显示装置
CN109786440A (zh) * 2018-12-25 2019-05-21 惠科股份有限公司 阵列基板的制造方法、装置及阵列基板
CN109817724A (zh) * 2019-02-01 2019-05-28 武汉华星光电半导体显示技术有限公司 阵列基板和阵列基板的制造方法
CN110212071B (zh) * 2019-05-22 2020-07-07 华灿光电（浙江）有限公司 发光二极管芯片及其制作方法
CN110416228A (zh) * 2019-07-31 2019-11-05 云谷（固安）科技有限公司 显示面板及显示装置
CN113161292B (zh) * 2021-04-12 2023-04-25 北海惠科光电技术有限公司 阵列基板的制作方法、阵列基板及显示面板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10228248A (ja) * 1996-12-09 1998-08-25 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置およびその作製方法
JP2000012863A (ja) * 1998-06-19 2000-01-14 Sanyo Electric Co Ltd 薄膜トランジスタ及びそれを用いた表示装置
TW523931B (en) * 2001-02-20 2003-03-11 Hitachi Ltd Thin film transistor and method of manufacturing the same
KR20060079958A (ko) * 2005-01-04 2006-07-07 삼성전자주식회사 실리콘 박막트랜지스터
JP2008012863A (ja) * 2006-07-07 2008-01-24 Ricoh Co Ltd 画像形成装置
JP2011222767A (ja) * 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
CN102646595A (zh) * 2011-11-11 2012-08-22 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示器件
KR101903445B1 (ko) * 2012-01-10 2018-10-05 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
US9362313B2 (en) * 2012-05-09 2016-06-07 Kobe Steel, Ltd. Thin film transistor and display device
CN103000628B (zh) * 2012-12-14 2015-04-22 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
CN103489920B (zh) * 2013-09-26 2016-08-17 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置

Also Published As

Publication number Publication date
US20160268440A1 (en) 2016-09-15
CN103489920A (zh) 2014-01-01
WO2015043220A1 (zh) 2015-04-02

Similar Documents

Publication Publication Date Title
CN103489920B (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN105514116B (zh) Tft背板结构及其制作方法
CN103745978B (zh) 显示装置、阵列基板及其制作方法
CN104538429B (zh) Amoled背板的制作方法及其结构
CN104503127B (zh) 阵列基板及其制作方法
CN103745955B (zh) 显示装置、阵列基板及其制造方法
CN106558593A (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
WO2016041304A1 (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN107425044B (zh) 一种柔性显示面板、其制作方法及显示装置
CN104022044B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN107331669A (zh) Tft驱动背板的制作方法
CN103681659A (zh) 一种阵列基板、制备方法以及显示装置
CN103745954B (zh) 显示装置、阵列基板及其制造方法
WO2018152875A1 (zh) 薄膜晶体管的制作方法、薄膜晶体管及显示器
CN106098560A (zh) 顶栅型薄膜晶体管的制作方法
CN113838873B (zh) 一种Top Com阵列结构
CN111613664A (zh) 薄膜晶体管及其制备方法、显示面板
CN105097944A (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
WO2016045238A1 (zh) 阵列基板及其制作方法、液晶显示装置
CN105576017A (zh) 一种基于氧化锌薄膜的薄膜晶体管
CN107808885B (zh) 背沟道蚀刻型氧化物半导体tft基板及其制作方法
CN104037233B (zh) 薄膜晶体管及其制作方法、oled背板和显示装置
CN104167447B (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN108598096B (zh) Tft阵列基板及其制作方法
CN105990448B (zh) 薄膜晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant