CN114242646B - 一种晶圆的处理方法 - Google Patents
一种晶圆的处理方法 Download PDFInfo
- Publication number
- CN114242646B CN114242646B CN202111402135.7A CN202111402135A CN114242646B CN 114242646 B CN114242646 B CN 114242646B CN 202111402135 A CN202111402135 A CN 202111402135A CN 114242646 B CN114242646 B CN 114242646B
- Authority
- CN
- China
- Prior art keywords
- type
- degrees
- side wall
- photoresist
- ohmic contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种晶圆的处理方法，该方法包括：提供一具有锗外延或锗硅外延的晶圆；涂覆第一光刻胶，并光刻；刻蚀处理，形成的刻蚀角度为β；刻蚀形成预定为P型的侧壁、第一欧姆接触区、预定为N型的侧壁、第二欧姆接触区；去除所述第一光刻胶；涂覆第二光刻胶，覆盖所述预定为N型的侧壁、所述第二欧姆接触区；对所述预定为P型的侧壁、所述第一欧姆接触区进行P型离子注入，注入角度α1，形成P型的侧壁。本发明通过对现有的干法刻蚀方法做出改进，改变其中的刻蚀角度，并选择刻蚀的离子注入角度，使四个区域的结的形成，在一次注入时即达到最佳化的效果，提高生产效率,整个刻蚀工艺缩短为两次离子注入。
Description
技术领域
本发明涉及芯片生产技术领域，尤其涉及一种晶圆的处理方法及芯片、装置。
背景技术
刻蚀是半导体光电子器件制备过程中一项重要工艺，其目的是通过物理或化学的方法从半导体材料晶片表面选择性地去除材料以形成所需台面或图形。刻蚀工艺分为干法刻蚀和湿法刻蚀两种。干法刻蚀的图形精度和各向异性度都较高，且各项参数的可控性较好；湿法刻蚀具有良好的可重复性，具有操作简单、刻蚀速率快、无毒或低毒、良好的可重复性等优点。
光检测器是硅光子集成电路接收端中相当重要的一个组件。在光检测器的发展上，大致有两种不同的想法，一种是把三五族材料直接贴在绝缘层上覆硅（SOI）基板上面，另一个重要的发展就是把三五族材料以PiN 锗取代, 本发明是基于后者。
该光检测器的结构是包括了一锗波导及在侧壁形成的PIN 结，工作原理就是经由波导传播过来的光讯号，在锗发生了光转换成电的效应，产生的电子再由PIN 结连接的金属传导出去, 金属与结需是欧姆接触， 以达电的最佳传导效能。
图1、图2为现有技术中对锗波导刻蚀工艺示意图。需要先让注入角度倾斜对侧壁处理，然后再让注入角度大致竖直对欧姆接触区进行处理。处理完后，然后再对另一侧同样处理。每侧各需两次注入， 故共需要4次离子注入。
在中国专利申请号：CN202010812875.7中公开了一种锗波导探测器侧壁浅结离子注入工艺，先在锗波导上光刻出N型侧壁注入区和第一接触区，然后采用固定靶盘倾角的大束流离子注入设备分别对N型侧壁和第一接触区进行N型注入，之后在锗波导上光刻出P型侧壁注入区和第一接触区，再采用固定靶盘倾角的大束流离子注入设备分别对P型侧壁和第一接触区进行P型注入。该技术方案需要分别对N型侧壁和第一接触区N型注入，再分别对P型侧壁和第一接触区进行P型注入，需要进行四次注入加工，成本高，效率低。
在中国专利申请号：CN201910511822.9中公开了一种降低浮动误差的VDMOS器件制作方法，其记载：C、掺杂离子以设置的注入角度进行体区注入，且分为4次进行，每次注入体区剂量的1/4，且每注入一次将硅晶片在水平面上顺时针旋转90度后进行下一次注入。该技术方案需要四次注入，效率低。鉴于以上的不足，故提出本申请。
发明内容
为解决背景技术中存在的至少一个方面的技术问题，本发明提出一种晶圆的处理方法及芯片、装置，能够有效减少注入次数，提高效率，降低成本。
本发明提出的一种晶圆的处理方法，该方法包括：
提供一晶圆；所述晶圆表面淀积有二氧化硅掩膜或氮化硅掩膜；
涂覆第一光刻胶，并光刻；
刻蚀处理，形成的刻蚀角度为β；刻蚀形成预定为P型的侧壁、第一欧姆接触区、预定为N型的侧壁、第二欧姆接触区；
去除所述第一光刻胶；
涂覆第二光刻胶，覆盖所述预定为N型的侧壁、所述第二欧姆接触区；
对所述预定为P型的侧壁、所述第一欧姆接触区进行P型离子注入，注入角度α1，形成P型的侧壁；
去除所述第二光刻胶；
涂覆第三光刻胶，覆盖所述P型侧壁、所述第一欧姆接触区；
对所述预定为N型的侧壁、所述第二欧姆接触区进行N型离子注入，注入角度α2，形成N型的侧壁；
去除所述第三光刻胶；
其中，
0度≤α1≤7度；0度≤α2≤7度；60度≤（β-α1）≤75度；60度≤（β-α2）≤75度。
或者，
提供一晶圆；所述晶圆表面淀积有二氧化硅掩膜或氮化硅掩膜；
涂覆第一光刻胶，并光刻；
刻蚀处理，形成的刻蚀角度为β；刻蚀形成预定为P型的侧壁、第一欧姆接触区、预定为N型的侧壁、第二欧姆接触区；
去除所述第一光刻胶；
涂覆第二光刻胶，覆盖所述预定为P型的侧壁、所述第一欧姆接触区；
对所述预定为N型的侧壁、所述第二欧姆接触区进行N型离子注入，注入角度α2，形成N型的侧壁；
去除所述第二光刻胶；
涂覆第三光刻胶，覆盖所述N型侧壁、所述第二欧姆接触区；
对所述预定为P型的侧壁、所述第一欧姆接触区进行P型离子注入，注入角度α1，形成P型的侧壁；
去除所述第三光刻胶；
其中，
0度≤α1≤7度；0度≤α2≤7度；60度≤（β-α1）≤75度；60度≤（β-α2）≤75度；
或者，
提供一具有锗外延或锗硅外延的晶圆；所述锗外延或所述锗硅外延表面淀积有二氧化硅掩膜或氮化硅掩膜；
涂覆第一光刻胶，并光刻；
刻蚀处理，形成的刻蚀角度为β；刻蚀形成预定为P型的侧壁、第一欧姆接触区、预定为N型的侧壁、第二欧姆接触区；
去除所述第一光刻胶；
涂覆第二光刻胶，覆盖所述预定为N型的侧壁、所述第二欧姆接触区；
对所述预定为P型的侧壁、所述第一欧姆接触区进行P型离子注入，注入角度α1，形成P型的侧壁；
去除所述第二光刻胶；
涂覆第三光刻胶，覆盖已形成的所述P型侧壁、所述第一欧姆接触区；
对所述预定为N型的侧壁、所述第二欧姆接触区进行N型离子注入，注入角度α2，形成N型的侧壁；
去除所述第三光刻胶；
其中，
0度≤α1≤7度；0度≤α2≤7度；60度≤（β-α1）≤75度；60度≤（β-α2）≤75度。
或者，
提供一具有锗外延或锗硅外延的晶圆；所述锗外延或所述锗硅外延表面淀积有二氧化硅掩膜或氮化硅掩膜；
涂覆第一光刻胶，并光刻；
刻蚀处理，形成的刻蚀角度为β；刻蚀形成预定为P型的侧壁、第一欧姆接触区、预定为N型的侧壁、第二欧姆接触区；
去除所述第一光刻胶；
涂覆第二光刻胶，覆盖所述预定为P型的侧壁、所述第一欧姆接触区；
对所述预定为N型的侧壁、所述第二欧姆接触区进行N型离子注入，注入角度α2，形成N型的侧壁；
去除所述第二光刻胶；
涂覆第三光刻胶，覆盖所述N型侧壁、所述第二欧姆接触区；
对所述预定为P型的侧壁、所述第一欧姆接触区进行P型离子注入，注入角度α1，形成P型的侧壁；
去除所述第三光刻胶；
其中，
0度≤α1≤7度；0度≤α2≤7度；60度≤（β-α1）≤75度；60度≤（β-α2）≤75度。
或者，
提供一SOI晶圆；所述SOI晶圆表面淀积有二氧化硅掩膜或氮化硅掩膜；
涂覆第一光刻胶，并光刻；
刻蚀处理，形成的刻蚀角度为β；刻蚀形成预定为P型的侧壁、第一欧姆接触区、预定为N型的侧壁、第二欧姆接触区；
去除所述第一光刻胶；
涂覆第二光刻胶，覆盖所述预定为N型的侧壁、所述第二欧姆接触区；
对所述预定为P型的侧壁、所述第一欧姆接触区进行P型离子注入，注入角度α1，形成P型的侧壁；
去除所述第二光刻胶；
涂覆第三光刻胶，覆盖所述P型侧壁、所述第一欧姆接触区；
对所述预定为N型的侧壁、所述第二欧姆接触区进行N型离子注入，注入角度α2，形成N型的侧壁；
去除所述第三光刻胶；
其中，
0度≤α1≤7度；0度≤α2≤7度；60度≤（β-α1）≤75度；60度≤（β-α2）≤75度。
或者，
提供一SOI晶圆；所述SOI晶圆表面淀积有二氧化硅掩膜或氮化硅掩膜；
涂覆第一光刻胶，并光刻；
刻蚀处理，形成的刻蚀角度为β；刻蚀形成预定为P型的侧壁、第一欧姆接触区、预定为N型的侧壁、第二欧姆接触区；
去除所述第一光刻胶；
涂覆第二光刻胶，覆盖所述预定为P型的侧壁、所述第一欧姆接触区；
对所述预定为N型的侧壁、所述第二欧姆接触区进行N型离子注入，注入角度α2，形成N型的侧壁；
去除所述第二光刻胶；
涂覆第三光刻胶，覆盖所述N型侧壁、所述第二欧姆接触区；
对所述预定为P型的侧壁、所述第一欧姆接触区进行P型离子注入，注入角度α1，形成P型的侧壁；
去除所述第三光刻胶；
其中，
0度≤α1≤7度；0度≤α2≤7度；60度≤（β-α1）≤75度；60度≤（β-α2）≤75度。
或者，
提供一具有锗外延或锗硅外延的SOI晶圆；所述锗外延或所述锗硅外延表面淀积有二氧化硅掩膜或氮化硅掩膜；
涂覆第一光刻胶，并光刻；
刻蚀处理，形成的刻蚀角度为β；刻蚀形成预定为P型的侧壁、第一欧姆接触区、预定为N型的侧壁、第二欧姆接触区；
去除所述第一光刻胶；
涂覆第二光刻胶，覆盖所述预定为N型的侧壁、所述第二欧姆接触区；
对所述预定为P型的侧壁、所述第一欧姆接触区进行P型离子注入，注入角度α1，形成P型的侧壁；
去除所述第二光刻胶；
涂覆第三光刻胶，覆盖已形成的所述P型侧壁、所述第一欧姆接触区；
对所述预定为N型的侧壁、所述第二欧姆接触区进行N型离子注入，注入角度α2，形成N型的侧壁；
去除所述第三光刻胶；
其中，
0度≤α1≤7度；0度≤α2≤7度；60度≤（β-α1）≤75度；60度≤（β-α2）≤75度。
或者，
提供一具有锗外延或锗硅外延的SOI晶圆；所述锗外延或所述锗硅外延表面淀积有二氧化硅掩膜或氮化硅掩膜；
涂覆第一光刻胶，并光刻；
刻蚀处理，形成的刻蚀角度为β；刻蚀形成预定为P型的侧壁、第一欧姆接触区、预定为N型的侧壁、第二欧姆接触区；
去除所述第一光刻胶；
涂覆第二光刻胶，覆盖所述预定为P型的侧壁、所述第一欧姆接触区；
对所述预定为N型的侧壁、所述第二欧姆接触区进行N型离子注入，注入角度α2，形成N型的侧壁；
去除所述第二光刻胶；
涂覆第三光刻胶，覆盖所述N型侧壁、所述第二欧姆接触区；
对所述预定为P型的侧壁、所述第一欧姆接触区进行P型离子注入，注入角度α1，形成P型的侧壁；
去除所述第三光刻胶；
其中，
0度≤α1≤7度；0度≤α2≤7度；60度≤（β-α1）≤75度；60度≤（β-α2）≤75度。
优选地，3度≤α1≤7度；3度≤α2≤7度；64度≤（β-α1）≤75度；64度≤（β-α2）≤75度。
优选地，所述α1、α2均为7度；76度≤β≤82度。
优选地，所述刻蚀处理为干法刻蚀处理，其中，混合气体为SF6、HBr，其中SF6/HBr的比例为0.01-0.06；压力为7-15mtorr。
优选地，所述SF6/HBr的比例为0.01-0.02；所述压力为14-15mtorr；或，
所述SF6/HBr的比例为0.03；所述压力为13-14mtorr；或，
所述SF6/HBr的比例为0.04；所述压力为13mtorr；或，
所述SF6/HBr的比例为0.05；所述压力为12-13mtorr；或，
所述SF6/HBr的比例为0.06；所述压力为12mtorr。
优选地，所述SF6/HBr的比例为0.01；所述压力为15mtorr；或，
所述SF6/HBr的比例为0.02；所述压力为14mtorr；或，
所述SF6/HBr的比例为0.03；所述压力为13mtorr；或，
所述SF6/HBr的比例为0.05；所述压力为12mtorr。
优选地，干法刻蚀的温度为 5-600C；惰性气体为Ar；单频射频的功率为900-1100瓦，频率为13.56 Mhz。
所述温度为 500C；单频射频的功率为1000瓦。
一种芯片，由所述的晶圆或SOI晶圆的处理方法制备。
一种装置，包括所述的芯片。
本发明公开的一个方面带来的有益效果是：
本发明通过对现有的干法刻蚀方法做出改进，改变其中的刻蚀角度，并选择刻蚀的离子注入角度，使P型侧壁、第一欧姆接触区、N型侧壁、第二欧姆接触区的四个区域的结的形成，可以在一次注入时即达到最佳化的效果，同时提高生产效率, 整个刻蚀工艺缩短为两次离子注入, 简化工艺，节省成本及生产周期。
附图说明
图1为现有的离子大角度注入的的结构示意图；
图2为现有的离子小角度注入的结构示意图；
图3为一些相关角度的示意图；
图4为本发明公开的实施例1的具有锗外延的SOI晶圆的示意图；
图5为本发明公开的实施例1的涂覆第一光刻胶的示意图；
图6为本发明公开的实施例1的刻蚀后的示意图；
图7为本发明公开的实施例1的去除第一光刻胶的示意图；
图8为本发明公开的实施例1的涂覆第二光刻胶的示意图；
图9为本发明公开的实施例1的P型离子注入时的示意图；
图10为本发明公开的实施例1的P型离子注入,去除第二光刻胶后的示意图；
图11为本发明公开的实施例1的涂覆第三光刻胶的示意图；
图12为本发明公开的实施例1的N型离子注入时的示意图；
图13为本发明公开的实施例1的N型离子注入,去除第三光刻胶后的示意图；
图14为本发明公开的实施例1的压力、气体比例与刻蚀角度之间关系的示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互的结合；下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”和“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的位置或元件必须具有特定方位、以特定的方位构成和操作，因此不能理解为本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
申请概述：
以下是申请人检索的一些现有技术：
申请号：CN202110722026.7；申请人：北方夜视科技(南京)研究院有限公司；刻蚀角度45度。
申请号：CN202011293689.3；申请人：安徽熙泰智能科技有限公司；刻蚀角度55。
申请号：CN202010211643.6；申请人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司。该申请人为行业内较大公司，其采用的刻蚀角度90；可以看出，本领域技术人员较多采用刻蚀角度均为90度。
申请号：CN202110513855.4；申请人：智程半导体设备科技(昆山)有限公司；其记载：S3中的刻蚀角度通过ICP工艺的上下电极功率控制。并没有公开具体刻蚀角度。
申请号：CN201810695464.7；申请人：上海华虹宏力半导体制造有限公司 所述第一次刻蚀的刻蚀角度小于90度，使所述顶部沟槽的侧面倾角小于90度；所述第二次刻蚀的刻蚀角度大于90度。采用更大的刻蚀角度，其刻蚀角度与本申请的不同。
申请号：CN202010585611.2；申请人：中国电子科技集团公司第十一研究所，其记载的刻蚀角度为40-60度；申请号：CN201911013915.5；申请人：中国电子科技集团公司第十三研究所，其记载30°≤刻蚀角度≤60°。以上两个技术方案的刻蚀对象和本申请的不同，也没有公开注入角度。
结合图3：
1、注入角度指离子注入方向L1与竖直方向L2之间的夹角；图3中用α1表示。
2、刻蚀角度指锗波导的侧壁与水平方向之间的夹角；图3中用β表示。
3、L3、L4分别与锗波导的两个侧壁垂直；图3中θ1为L3与P型离子注入方向L1之间的夹角；图12中θ2为L4与N型离子注入方向L4之间的夹角。
经过换算可知：θ1=90-（90-β）-α1=β-α1。θ2=β-α2。
欧姆接触区要求结深度较深，需要较小的注入角度。而锗波导侧壁要求结深较浅,需要较大的注入角度。申请人发现了现有技术中存在这样矛盾。
在现有技术中，行业内的都是分别进行离子注入。通过较大离子注入角度满足侧壁结深要求。通过较小离子注入角度满足欧姆接触区的结深要求。而后在对另一侧的侧壁、欧姆接触区分别离子注入。如此就需要4次注入。增加成本，效率低。
申请人研究发现，在离子注入角度0≤α1≤7、0≤α2≤7度时，能够满足第一、第二欧姆接触区结深要求。在60度≤θ1≤75度、60度≤θ2≤75度时，能够满足P型、N型侧壁结深要求。如此，通过选择合适的刻蚀角度、注入角度就能够同时满足P型、N型侧壁结深、第一、第二欧姆接触区的结深要求。故而，申请人提出本申请的技术方案。
本领域技术人员应该知道，不同型号的刻蚀机台，可以通过改变不同参数来达到改变刻蚀角度的目的。
申请人利用Applied Materials，Inc.-应用材料有限公司生产的P5000型号刻蚀机台进行试验，通过改变刻蚀过程中的SF6/HBr的比例、压力来达到改变刻蚀角度的目的。
当然，申请人并不是限定必须通过改变刻蚀过程中的SF6/HBr的比例、压力才能改变刻蚀角度。本领域技术人员在利用其它刻蚀机台操作时，可以通过改变其它的参数, 如改变功率或采用其它不同的气体的组合，如CF4, CHF3, C4F8, HeO2, O2来达到改变刻蚀角度的目的。
气体的混合包括:
HBr+ SF6 +HeO2、HBr+ HeO2、HBr+ SF6+ CHF3、SF6+ CHF3、SF6+ CF4、SF6+O2+ CHF3等。
本实施例的选择不能对本申请的保护范围造成限定。只要能够改变相应参数让刻蚀角度符合本申请的要求都在本申请的保护范围之内。
针对不同的型号的刻蚀机台，本领域技术人员可以通过通过改变相应参数来达到改变刻蚀角度即可。
本申请的处理方法是对现有的方法进行改进，改变其中的刻蚀角度，并选择合适的注入角度。其它处理步骤、方法参考现有技术即可。
针对不同的刻蚀材料会选择不同温度、混合气体、压力、功率等参数。这些参数的选择是存在内在逻辑联系，对一种材料刻蚀时选择的温度、压力等，对另一种材料刻蚀就不一定合适。
下面结合具体实施方式对本申请做进一步说明：
实施例1：
参照图3-14，本发明提出的一种SOI晶圆的处理方法，该方法包括：
提供一具有锗外延的SOI晶圆；所述锗外延表面淀积有二氧化硅掩膜。
涂覆第一光刻胶，并光刻。
刻蚀处理，形成的刻蚀角度为β；刻蚀形成预定为P型的侧壁、第一欧姆接触区、预定为N型的侧壁、第二欧姆接触区。去除所述第一光刻胶。预定为P型的侧壁指该侧壁准备用于形成P型的侧壁。预定为N型的侧壁指该侧壁准备用于形成N型的侧壁。
涂覆第二光刻胶，覆盖所述预定为N型的侧壁、所述第二欧姆接触区。
对所述预定为P型的侧壁、所述第一欧姆接触区进行P型离子注入，注入角度α1，形成P型的侧壁。去除所述第二光刻胶。P型离子可以为硼、二氟化硼。
涂覆第三光刻胶，覆盖已形成的所述P型侧壁、所述第一欧姆接触区。
对所述预定为N型的侧壁、所述第二欧姆接触区进行N型离子注入，注入角度α2，形成N型的侧壁；去除所述第三光刻胶。N型离子可以为砷、磷。
其中，
0度≤α1≤7度；0度≤α2≤7度；60度≤（β-α1）≤75度；60度≤（β-α2）≤75度。
刻蚀处理采用干法刻蚀处理，其中，混合气体为SF6、HBr，SF6/HBr的比例为0.01-0.06；压力为7-15mtorr。
结合图14、15；本实施例中，在刻蚀时，通过让所述SF6/HBr的比例为0.04；所述压力为13mtorr；进而形成的刻蚀角度为78度。
在离子注入时，可以让α1、α2均为7度；则θ1、θ2均为71度。
在此情况下，在进行一次P型离子注入时，既能够满足对P型侧壁形成较浅结的要求；也满足对第一欧姆接触区形成结深结的要求。
在进行一次N型离子注入时既能够满足对N型侧壁形成较浅结的要求；也满足对第二欧姆接触区形成结深结的要求。
可以发现，本实施例仅仅需要进行一次P型离子注入、一次N型离子注入即可，有效的简化工序，降低成本。
一般让β控制在76-82度即可。本领域技术人员可以灵活选择SF6/HBr的比例、压力。
本实施例中，干法刻蚀的温度为 5-600C，可以为100C、300C、500C；惰性气体为Ar，流量为0-200sccm；单频射频的功率为900-1100瓦，可以为1000瓦；频率为13.56 Mhz。
实施例2：
本实施例与实施例1主要区别是：本实施例公开了一种晶圆的处理方法，该方法包括：
提供一晶圆；所述晶圆表面淀积有二氧化硅掩膜；涂覆第一光刻胶，并光刻。
刻蚀处理，形成的刻蚀角度为β；刻蚀形成预定为P型的侧壁、第一欧姆接触区、预定为N型的侧壁、第二欧姆接触区；去除所述第一光刻胶。
涂覆第二光刻胶，覆盖所述预定为N型的侧壁、所述第二欧姆接触区；
对所述预定为P型的侧壁、所述第一欧姆接触区进行P型离子注入，注入角度α1，形成P型的侧壁；去除所述第二光刻胶。
涂覆第三光刻胶，覆盖所述P型侧壁、所述第一欧姆接触区。
对所述预定为N型的侧壁、所述第二欧姆接触区进行N型离子注入，注入角度α2，形成N型的侧壁。去除所述第三光刻胶。
其中，
0度≤α1≤7度；0度≤α2≤7度；60度≤（β-α1）≤75度；60度≤（β-α2）≤75度。
本实施例中，所述SF6/HBr的比例为0.01；所述压力为15mtorr；形成的刻蚀角度β为80度；α1、α2均为7度；则θ1、θ2均为73度。
本实施例其它内容可以参照实施例1。在对晶圆刻蚀处理后，进行离子注入。仅仅需要进行一次P型离子注入、一次N型离子注入即可。
实施例3：
本实施例与实施例1主要区别是：本实施例公开了一种晶圆的处理方法，该方法包括：
提供一晶圆；所述晶圆表面淀积有氮化硅掩膜；涂覆第一光刻胶，并光刻。
刻蚀处理，形成的刻蚀角度为β；刻蚀形成预定为P型的侧壁、第一欧姆接触区、预定为N型的侧壁、第二欧姆接触区；去除所述第一光刻胶。
涂覆第二光刻胶，覆盖所述预定为P型的侧壁、所述第一欧姆接触区；
对所述预定为N型的侧壁、所述第二欧姆接触区进行N型离子注入，注入角度α2，形成N型的侧壁；去除所述第二光刻胶。
涂覆第三光刻胶，覆盖所述N型侧壁、所述第二欧姆接触区。
对所述预定为P型的侧壁、所述第一欧姆接触区进行P型离子注入，注入角度α1，形成P型的侧壁；去除所述第三光刻胶。
其中，
0度≤α1≤7度；0度≤α2≤7度；60度≤（β-α1）≤75度；60度≤（β-α2）≤75度3
本实施例与实施例2的主要区别是：先进行N型离子注入，再进行P型离子注入。
本实施例中，所述SF6/HBr的比例为0.02；所述压力为14mtorr；形成的刻蚀角度β为77度；α1、α2均为7度；则θ1、θ2均为70度。
本实施例其它内容可以参照实施例1。在对晶圆刻蚀处理后，进行离子注入。仅仅需要进行一次P型离子注入、一次N型离子注入即可。
实施例4：
本实施例与实施例1主要区别是：本实施例公开了一种晶圆的处理方法，该方法包括：
提供一具有锗外延的晶圆；所述锗外延表面淀积有二氧化硅掩膜；涂覆第一光刻胶，并光刻。
刻蚀处理，形成的刻蚀角度为β；刻蚀形成预定为P型的侧壁、第一欧姆接触区、预定为N型的侧壁、第二欧姆接触区；去除所述第一光刻胶。
涂覆第二光刻胶，覆盖所述预定为N型的侧壁、所述第二欧姆接触区；
对所述预定为P型的侧壁、所述第一欧姆接触区进行P型离子注入，注入角度α1，形成P型的侧壁；去除所述第二光刻胶。
涂覆第三光刻胶，覆盖已形成的所述P型侧壁、所述第一欧姆接触区。
对所述预定为N型的侧壁、所述第二欧姆接触区进行N型离子注入，注入角度α2，形成N型的侧壁；去除所述第三光刻胶。
其中，
0度≤α1≤7度；0度≤α2≤7度；60度≤（β-α1）≤75度；60度≤（β-α2）≤75度
本实施例中，所述SF6/HBr的比例为0.02；所述压力为15mtorr；形成的刻蚀角度β为82度；α1、α2均为7度；则θ1、θ2均为75度。
本实施例其它内容可以参照实施例1。在对锗外延刻蚀处理后，进行离子注入。仅仅需要进行一次P型离子注入、一次N型离子注入即可。
实施例5：
本实施例与实施例1主要区别是：本实施例公开了一种晶圆的处理方法，该方法包括：
提供一具有锗硅外延的晶圆；所述锗外延或所述锗硅外延表面淀积有二氧化硅掩膜；涂覆第一光刻胶，并光刻。
刻蚀处理，形成的刻蚀角度为β；刻蚀形成预定为P型的侧壁、第一欧姆接触区、预定为N型的侧壁、第二欧姆接触区；去除所述第一光刻胶。
涂覆第二光刻胶，覆盖所述预定为P型的侧壁、所述第一欧姆接触区；
对所述预定为N型的侧壁、所述第二欧姆接触区进行N型离子注入，注入角度α2，形成N型的侧壁；去除所述第二光刻胶。
涂覆第三光刻胶，覆盖所述N型侧壁、所述第二欧姆接触区；
对所述预定为P型的侧壁、所述第一欧姆接触区进行P型离子注入，注入角度α1，形成P型的侧壁；去除所述第三光刻胶。
其中，
0度≤α1≤7度；0度≤α2≤7度；60度≤（β-α1）≤75度；60度≤（β-α2）≤75度。
本实施例中，所述SF6/HBr的比例为0.03；所述压力为13mtorr；形成的刻蚀角度β为76度；α1、α2均为7度；则θ1、θ2均为69度。
本实施例其它内容可以参照实施例1。在对锗硅外延刻蚀处理后，进行离子注入。仅仅需要进行一次P型离子注入、一次N型离子注入即可。
实施例6：
本实施例与实施例1主要区别是：本实施例公开了一种SOI晶圆的处理方法，该方法包括：
提供一SOI晶圆；所述SOI晶圆表面淀积有二氧化硅掩膜；涂覆第一光刻胶，并光刻。
刻蚀处理，形成的刻蚀角度为β；刻蚀形成预定为P型的侧壁、第一欧姆接触区、预定为N型的侧壁、第二欧姆接触区；去除所述第一光刻胶。
涂覆第二光刻胶，覆盖所述预定为N型的侧壁、所述第二欧姆接触区。
对所述预定为P型的侧壁、所述第一欧姆接触区进行P型离子注入，注入角度α1，形成P型的侧壁；去除所述第二光刻胶。
涂覆第三光刻胶，覆盖所述P型侧壁、所述第一欧姆接触区。
对所述预定为N型的侧壁、所述第二欧姆接触区进行N型离子注入，注入角度α2，形成N型的侧壁；去除所述第三光刻胶。
其中，
0度≤α1≤7度；0度≤α2≤7度；60度≤（β-α1）≤75度；60度≤（β-α2）≤75度。
本实施例中，所述SF6/HBr的比例为0.03；所述压力为11mtorr；形成的刻蚀角度β为67度；α1、α2均为7度；则θ1、θ2均为60度。
本实施例其它内容可以参照实施例1。在对SOI晶圆刻蚀处理后，进行离子注入。仅仅需要进行一次P型离子注入、一次N型离子注入即可。
实施例7：
本实施例与实施例1主要区别是：本实施例公开了一种SOI晶圆的处理方法，该方法包括：
提供一SOI晶圆；所述SOI晶圆表面淀积有二氧化硅掩膜；涂覆第一光刻胶，并光刻。
刻蚀处理，形成的刻蚀角度为β；刻蚀形成预定为P型的侧壁、第一欧姆接触区、预定为N型的侧壁、第二欧姆接触区；去除所述第一光刻胶。
涂覆第二光刻胶，覆盖所述预定为P型的侧壁、所述第一欧姆接触区。
对所述预定为N型的侧壁、所述第二欧姆接触区进行N型离子注入，注入角度α2，形成N型的侧壁；去除所述第二光刻胶。
涂覆第三光刻胶，覆盖所述N型侧壁、所述第二欧姆接触区。
对所述预定为P型的侧壁、所述第一欧姆接触区进行P型离子注入，注入角度α1，形成P型的侧壁；去除所述第三光刻胶。
其中，
0度≤α1≤7度；0度≤α2≤7度；60度≤（β-α1）≤75度；60度≤（β-α2）≤75度；
本实施例中，所述SF6/HBr的比例为0.05；所述压力为12mtorr形成的刻蚀角度β为77度；α1、α2均为7度；则θ1、θ2均为70度。
本实施例其它内容可以参照实施例1。在对SOI晶圆刻蚀处理后，进行离子注入。仅仅需要进行一次P型离子注入、一次N型离子注入即可。
实施例8：
本实施例与实施例1主要区别是：本实施例公开了一种SOI晶圆的处理方法，该方法包括：
提供一具有锗硅外延的SOI晶圆；所述所述锗硅外延表面淀积有二氧化硅掩膜；涂覆第一光刻胶，并光刻。
刻蚀处理，形成的刻蚀角度为β；刻蚀形成预定为P型的侧壁、第一欧姆接触区、预定为N型的侧壁、第二欧姆接触区；去除所述第一光刻胶。
涂覆第二光刻胶，覆盖所述预定为P型的侧壁、所述第一欧姆接触区。
对所述预定为N型的侧壁、所述第二欧姆接触区进行N型离子注入，注入角度α2，形成N型的侧壁；去除所述第二光刻胶。
涂覆第三光刻胶，覆盖所述N型侧壁、所述第二欧姆接触区。
对所述预定为P型的侧壁、所述第一欧姆接触区进行P型离子注入，注入角度α1，形成P型的侧壁；去除所述第三光刻胶。
其中，
0度≤α1≤7度；0度≤α2≤7度；60度≤（β-α1）≤75度；60度≤（β-α2）≤75度。
本实施例中，所述SF6/HBr的比例为0.05；所述压力为9mtorr形成的刻蚀角度β为65度；α1、α2均为0度；则θ1、θ2均为65度。
本实施例其它内容可以参照实施例1。在对锗硅外延刻蚀处理后，进行离子注入。仅仅需要进行一次P型离子注入、一次N型离子注入即可。
在另一个实施方式中，所述SF6/HBr的比例为0.06；所述压力为12mtorr形成的刻蚀角度β为78度；α1、α2均为7度；则θ1、θ2均为71度。
在另一个实施方式中，所述SF6/HBr的比例为0.06；所述压力为8mtorr形成的刻蚀角度β为64度；α1、α2均为3度；则θ1、θ2均为61度。
本实施例还公开了一种芯片，由所述的晶圆或SOI晶圆的处理方法制备。生产成本低。
本实施例还公开了一种装置，例如光检测器，包括所述的芯片。两次离子注入即可，生产成本低。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。
Claims (8)
1.一种晶圆的处理方法，其特征在于，该方法包括：
提供一具有锗外延或锗硅外延的晶圆；所述锗外延或所述锗硅外延表面淀积有二氧化硅掩膜或氮化硅掩膜；
涂覆第一光刻胶，并光刻；
刻蚀处理，形成的刻蚀角度为β；刻蚀形成预定为P型的侧壁、第一欧姆接触区、预定为N型的侧壁、第二欧姆接触区；
去除所述第一光刻胶；
涂覆第二光刻胶，覆盖所述预定为N型的侧壁、所述第二欧姆接触区；
对所述预定为P型的侧壁、所述第一欧姆接触区进行P型离子注入，注入角度α1，形成P型的侧壁；
去除所述第二光刻胶；
涂覆第三光刻胶，覆盖已形成的所述P型侧壁、所述第一欧姆接触区；
对所述预定为N型的侧壁、所述第二欧姆接触区进行N型离子注入，注入角度α2，形成N型的侧壁；
去除所述第三光刻胶；
其中，
0度≤α1≤7度；0度≤α2≤7度；60度≤（β-α1）≤75度；60度≤（β-α2）≤75度；
或者，
提供一具有锗外延或锗硅外延的晶圆；所述锗外延或所述锗硅外延表面淀积有二氧化硅掩膜或氮化硅掩膜；
涂覆第一光刻胶，并光刻；
刻蚀处理，形成的刻蚀角度为β；刻蚀形成预定为P型的侧壁、第一欧姆接触区、预定为N型的侧壁、第二欧姆接触区；
去除所述第一光刻胶；
涂覆第二光刻胶，覆盖所述预定为P型的侧壁、所述第一欧姆接触区；
对所述预定为N型的侧壁、所述第二欧姆接触区进行N型离子注入，注入角度α2，形成N型的侧壁；
去除所述第二光刻胶；
涂覆第三光刻胶，覆盖所述N型侧壁、所述第二欧姆接触区；
对所述预定为P型的侧壁、所述第一欧姆接触区进行P型离子注入，注入角度α1，形成P型的侧壁；
去除所述第三光刻胶；
其中，
0度≤α1≤7度；0度≤α2≤7度；60度≤（β-α1）≤75度；60度≤（β-α2）≤75度；
其中，所述刻蚀处理为干法刻蚀处理，其中，混合气体为SF6、HBr，其中SF6/HBr的比例为0.01-0.06；压力为7-15mtorr；干法刻蚀的温度为 5-600C；惰性气体为Ar；单频射频的功率为900-1100瓦，频率为13.56 Mhz。
2.根据权利要求1所述的晶圆的处理方法，其特征在于，3度≤α1≤7度；3度≤α2≤7度；64度≤（β-α1）≤75度；64度≤（β-α2）≤75度。
3.根据权利要求1或2所述的晶圆的处理方法，其特征在于，所述α1、α2均为7度；76度≤β≤82度。
4.根据权利要求1所述的晶圆的处理方法，其特征在于，所述SF6/HBr的比例为0.01-0.02；所述压力为14-15mtorr；或，
所述SF6/HBr的比例为0.03；所述压力为13-14mtorr；或，
所述SF6/HBr的比例为0.04；所述压力为13mtorr；或，
所述SF6/HBr的比例为0.05；所述压力为12-13mtorr；或，
所述SF6/HBr的比例为0.06；所述压力为12mtorr。
5.根据权利要求4所述的晶圆的处理方法，其特征在于，所述SF6/HBr的比例为0.01；所述压力为15mtorr；或，
所述SF6/HBr的比例为0.02；所述压力为14mtorr；或，
所述SF6/HBr的比例为0.03；所述压力为13mtorr；或，
所述SF6/HBr的比例为0.05；所述压力为12mtorr。
6.根据权利要求1所述的晶圆的处理方法，其特征在于，所述温度为 500C；单频射频的功率为1000瓦。
7.一种芯片，其特征在于，由如权利要求1-6任意一项所述的晶圆的处理方法制备。
8.一种装置，其特征在于，包括权利要求7所述的芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111402135.7A CN114242646B (zh) | 2021-11-19 | 2021-11-19 | 一种晶圆的处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111402135.7A CN114242646B (zh) | 2021-11-19 | 2021-11-19 | 一种晶圆的处理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114242646A CN114242646A (zh) | 2022-03-25 |
| CN114242646B true CN114242646B (zh) | 2024-11-22 |
Family
ID=80750798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111402135.7A Active CN114242646B (zh) | 2021-11-19 | 2021-11-19 | 一种晶圆的处理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114242646B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111916525A (zh) * | 2020-08-13 | 2020-11-10 | 中国电子科技集团公司第四十四研究所 | 锗波导探测器侧壁浅结离子注入工艺 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3377794B2 (ja) * | 1993-09-21 | 2003-02-17 | ブッカム・テクノロジイ・ピイエルシイ | 電気光学デバイス |
| GB2559458B (en) * | 2016-12-02 | 2020-06-03 | Rockley Photonics Ltd | Waveguide device and method of doping a waveguide device |
| GB2608813B (en) * | 2021-07-12 | 2023-11-15 | Rockley Photonics Ltd | Semiconductor photodiode |
-
2021
- 2021-11-19 CN CN202111402135.7A patent/CN114242646B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111916525A (zh) * | 2020-08-13 | 2020-11-10 | 中国电子科技集团公司第四十四研究所 | 锗波导探测器侧壁浅结离子注入工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114242646A (zh) | 2022-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8420435B2 (en) | Ion implantation fabrication process for thin-film crystalline silicon solar cells | |
| US7344999B2 (en) | Method for cleaning substrate having exposed silicon and silicon germanium layers and related method for fabricating semiconductor device | |
| US20060134882A1 (en) | Method to improve device isolation via fabrication of deeper shallow trench isolation regions | |
| KR100355035B1 (en) | Method for fabricating semiconductor device by using notch gate | |
| CN114242646B (zh) | 一种晶圆的处理方法 | |
| CN103762265B (zh) | 基于标准cmos工艺的新型光互连结构及其制备方法 | |
| JPH0324737A (ja) | 半導体装置およびその製造方法 | |
| US6673695B1 (en) | STI scheme to prevent fox recess during pre-CMP HF dip | |
| Tsumita et al. | Fabrication of x‐ray masks using anisotropic etching of (110) Si and shadowing techniques | |
| CN118039474A (zh) | 一种半导体mos器件中西格玛沟槽的制作方法 | |
| JPH04208528A (ja) | 半導体装置の製造方法 | |
| CN112864012B (zh) | 半导体结构及其形成方法 | |
| JPH03163821A (ja) | 半導体装置の製造方法 | |
| CN119673762B (zh) | 一种高深宽比的碳化硅pn结结构及其制备方法 | |
| JPH01143231A (ja) | 半導体装置の製造方法 | |
| JPH06314739A (ja) | 半導体装置の製造方法 | |
| CN105719970B (zh) | Mos晶体管的制作方法 | |
| KR100198672B1 (ko) | 바이폴라 트랜지스터의 이중 격리영역 형성방법 | |
| CN119133302A (zh) | 一种制备可调节PN型的SiC与石墨烯的异质结器件的方法 | |
| JPS6261355A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JPH04129215A (ja) | 半導体装置の製造方法 | |
| JPS62147776A (ja) | 半導体装置の製造方法 | |
| CN114883181A (zh) | 形成pn结结构的制造方法、掩蔽膜制造方法及pn结结构 | |
| CN102368474A (zh) | 一种干法刻蚀无机材料基板等离子体刻蚀机的传片系统 | |
| JP2001102528A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |