[go: up one dir, main page]

CN114268315A - 环路滤波器、定时恢复方法和装置 - Google Patents

环路滤波器、定时恢复方法和装置 Download PDF

Info

Publication number
CN114268315A
CN114268315A CN202010976613.4A CN202010976613A CN114268315A CN 114268315 A CN114268315 A CN 114268315A CN 202010976613 A CN202010976613 A CN 202010976613A CN 114268315 A CN114268315 A CN 114268315A
Authority
CN
China
Prior art keywords
signal
signals
timing error
timing
timing recovery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010976613.4A
Other languages
English (en)
Inventor
陈盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
Sanechips Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanechips Technology Co Ltd filed Critical Sanechips Technology Co Ltd
Priority to CN202010976613.4A priority Critical patent/CN114268315A/zh
Priority to PCT/CN2021/118882 priority patent/WO2022057867A1/zh
Priority to US18/026,613 priority patent/US12445136B2/en
Priority to EP21868689.7A priority patent/EP4213390A4/en
Publication of CN114268315A publication Critical patent/CN114268315A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本申请提供了一种环路滤波器、定时恢复方法和装置，环路滤波器包括：N个输入端，用于接收N个第一信号；其中，N为大于或等于2的整数中的任意一个；源滤波器，源滤波器包括：积分信号端和加法端；第一增益处理模块，用于对N个第一信号进行第一增益处理得到第二信号，将第二信号输出至所述加法端；第二增益处理模块，用于对N个第一信号进行第二增益处理得到第三信号，将第三信号输出至积分信号端；源滤波器，用于对积分信号端接收到的第三信号进行积分得到第四信号，根据加法端接收到的第二信号和第四信号得到第五信号。

Description

环路滤波器、定时恢复方法和装置
技术领域
本申请实施例涉及通信系统的接收机领域，特别涉及环路滤波器、定时恢复方法和装置。
背景技术
在数字通信系统中，由于数据通常是以异步方式从一个设备传送给另一个设备，因此，接收机需要从接收信号中提取时钟信息，以调整本地的采样频率和相位。
众所周知，接收机的定时恢复环路包括：模数转换器(ADC，Analog to DigitalConverter)、自适应均衡器、判决器(Slicer)、定时误差检测器(TED，Timing ErrorDetector)、环路滤波器、振荡器(如压控振荡器(VCO，Voltage Controlled Oscillator)或数控振荡器(NCO，Numerically Controlled Oscillator))，如图1所示。其中，定时误差检测器的输入信号有两种选择：第一种是采用自适应均衡器的输入信号(即ADC输出之后)，以下称这种定时误差检测器为ADC-TED；第二种是采用判决器的输入信号(即自适应均衡器输出之后)，以下称这种定时误差检测器为Slicer-TED。这两种定时误差检测器各有优缺点。无论采用哪种定时误差检测器均无法保证接收性能的稳定性。
发明内容
本申请实施例提供一种环路滤波器、定时恢复方法和装置。
第一方面，本申请实施例提供一种环路滤波器，包括：
N个输入端，用于接收N个第一信号；其中，N为大于或等于2的整数中的任意一个；
源滤波器，源滤波器包括：积分信号端和加法端；
第一增益处理模块，用于对N个第一信号进行第一增益处理得到第二信号，将第二信号输出至加法端；
第二增益处理模块，用于对N个第一信号进行第二增益处理得到第三信号，将第三信号输出至积分信号端；
源滤波器，用于对积分信号端接收到的第三信号进行积分得到第四信号，根据加法端接收到的第二信号和第四信号得到第五信号。
第二方面，本申请实施例提供一种定时恢复装置，包括：定时误差检测模块和环路滤波器；
其中，定时误差检测模块，用于确定N个第一信号，将N个第一信号输入到环路滤波器的N个输入端；其中，第一信号为定时误差信息，N为大于或等于2的整数中的任意一个；
其中，环路滤波器包括：N个输入端、源滤波器、第一增益处理模块和第二增益处理模块；源滤波器包括：积分信号端和加法端；
N个输入端，用于接收N个第一信号；
源滤波器，源滤波器包括：积分信号端和加法端；
第一增益处理模块，用于对N个第一信号进行第一增益处理得到第二信号，将第二信号输出至加法端；
第二增益处理模块，用于对N个第一信号进行第二增益处理得到第三信号，将第三信号输出至积分信号端；
源滤波器，用于对积分信号端接收到的第三信号进行积分得到第四信号，根据加法端接收到的第二信号和第四信号得到第五信号。
第三方面，本申请实施例提供一种定时恢复方法，包括：
确定N个第一信号；其中，第一信号为定时误差信息，N为大于或等于2的整数中的任意一个；
对N个第一信号进行第一增益处理得到第二信号；
对N个第一信号进行第二增益处理得到第三信号；
对第三信号进行积分得到第四信号，根据第二信号和第四信号相加得到第五信号。
第四方面，本申请实施例提供一种定时恢复方法，应用于上述任意一种定时恢复装置，且N为2，该方法包括：
使用第2个定时误差检测器对接收的第八信号进行第一定时恢复，使得模数转换器的采样相位收敛到第一目标相位，在所述第一定时恢复过程中训练自适应均衡器，以及断开第一开关和第二开关；
自适应均衡器训练完成后，联合使用第1个定时误差检测器和所述第2个定时误差检测器对接收的第八信号进行第二定时恢复，使得模数转换器的采样相位收敛到第二目标相位；
使用所述第1个定时误差检测器对接收的第九信号进行第三定时恢复，在所述第三定时恢复过程中停止更新所述自适应均衡器的均衡系数，闭合第一开关以测量所述第2个定时误差检测器输出的第2个原始定时误差信息的均值；其中，所述第九信号的自相关特性与所述第八信号的自相关特性不同；
测量所述第2个定时误差检测器输出的第2个原始定时误差信息的均值完成后，联合使用所述第1个定时误差检测器和所述第2个定时误差检测器进行第四定时恢复，在所述第四定时恢复过程中继续更新所述自适应均衡器的均衡系数，断开所述第一开关，闭合第二开关以输出所述第2个原始定时误差信息的均值，将所述第2个原始定时误差信息减去所述均值得到第2个定时误差信息。
本申请实施例提供的环路滤波器的输入信号有N个，使得环路滤波器有2N个独立的可配置的增益参数，使得能够充分结合N个输入信号的优点。
本申请实施例提供的定时恢复装置，联合使用N个定时误差信息进行定时恢复，使得N个定时误差信息的优缺点实现了互补，从而提高定时恢复的性能；并且，环路滤波器的输入信号有N个，使得环路滤波器有2N个独立的可配置的增益参数，使得能够充分结合N个定时误差信息的优点，从而进一步提高定时恢复的性能。
本申请实施例提供的定时恢复方法，在模数转换器的采样相位收敛到第二目标相位后，仅使用第1个定时误差检测器对接收的第九信号进行第三定时恢复，由于第1个定时误差检测器是基于自适应均衡器输出的第二数字信号来提取第1个原始定时误差信息的，第二数字信号的符号间干扰(ISI，Inter-Symbol Interference)趋向于0，使得在接收的信号的自相关特性发生变化之前和发生变化之后的稳定相位不会发生较大的变化，也就是仍然稳定在目标相位；并且，在第三定时恢复过程中停止更新自适应均衡器的均衡系数，使得第1个定时误差检测器不受自适应均衡器的均衡系数的自适应更新的影响，也就使得第三定时恢复过程中模数转换器的采样相位仍然稳定在第二目标相位，从而在第三定时恢复过程中进行目标测量使得目标测量的持续时间可以比较长，并且保证精度较大。
附图说明
图1为相关技术的接收机定时恢复环路的结构示意图；
图2为在传统环路滤波器条件下的联合ADC-TED和Slicer-TED的定时恢复环路示意图；
图3为图2的等效定时恢复环路示意图；
图4为本申请一个实施例提供的定时恢复装置的组成框图；
图5为本申请实施例中联合使用两个定时误差检测器的定时恢复装置的示意图；
图6为本申请实施例的ADC-TED的示意图；
图7为本申请实施例的Slicer-TED的示意图；
图8为本申请实施例的目标测量电路的示意图；
图9为本申请另一个实施例提供的定时恢复方法的流程图；
图10为本申请另一个实施例提供的定时恢复方法的流程图。
具体实施方式
为使本领域的技术人员更好地理解本申请的技术方案，下面结合附图对本申请提供的环路滤波器、定时恢复方法和装置进行详细描述。
在下文中将参考附图更充分地描述示例实施例，但是所述示例实施例可以以不同形式来体现且不应当被解释为限于本文阐述的实施例。反之，提供这些实施例的目的在于使本申请透彻和完整，并将使本领域技术人员充分理解本申请的范围。
在不冲突的情况下，本申请各实施例及实施例中的各特征可相互组合。
如本文所使用的，术语“和/或”包括至少一个相关列举条目的任何和所有组合。
本文所使用的术语仅用于描述特定实施例，且不意欲限制本申请。如本文所使用的，单数形式“一个”和“该”也意欲包括复数形式，除非上下文另外清楚指出。还将理解的是，当本说明书中使用术语“包括”和/或“由……制成”时，指定存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加至少一个其它特征、整体、步骤、操作、元件、组件和/或其群组。
除非另外限定，否则本文所用的所有术语(包括技术和科学术语)的含义与本领域普通技术人员通常理解的含义相同。还将理解，诸如那些在常用字典中限定的那些术语应当被解释为具有与其在相关技术以及本申请的背景下的含义一致的含义，且将不解释为具有理想化或过度形式上的含义，除非本文明确如此限定。
第一种定时误差检测器(ADC-TED)由于自适应均衡器的输入信号存在严重的符号间干扰(ISI，Inter Symbol Interference)，所以从自适应均衡器的输入信号提取定时误差信息，具有较大的自噪声，导致较大的相位抖动，从而导致接收性能较差，但是自适应均衡器的输入信号只受ADC采样相位调整的影响，而不会受均衡器系数的自适应更新的影响。
反之，第二种定时误差检测器(Slicer-TED)，由于判决器的输入信号已经消除了大部分的ISI，所以从判决器的输入信号提取定时误差信息，有较小的相位抖动，但是判决器的输入信号既受ADC采样相位调整的影响，又受均衡器系数的自适应更新的影响，从而导致定时恢复和自适应均衡互相影响，造成采样相位缓慢漂移，最终导致接收性能不稳定。
注意到，ADC-TED和Slicer-TED的优缺点具有互补性，一种自然的想法是联合使用ADC-TED和Slicer-TED。但是传统的环路滤波器只有一个输入信号，所以一种做法是将ADC-TED和Slicer-TED的输出信号乘以一定的增益后相加(即线性组合)，再传输给传统的环路滤波器，如图2所示。这种方案虽然在一定程度上起到联合使用ADC-TED和Slicer-TED的作用，但是该方案本质上只有三个独立可配置的增益参数，不能充分结合ADC-TED和Slicer-TED的优点。这是因为，虽然图2中有四个可配置的增益参数(g0s、g0a、g1和g2)，但是将图2等价变换(假定g0s≠0)成图3后，本质上只有三个独立可配置的增益参数。
图3中，ADC-TED和Slicer-TED两者之间的占比只能通过g0′来调节，要想抑制ADC-TED的较大自噪声，g0′必须远小于1，但是这样就使得Slicer-TED占主导，仍然会受均衡器系数的自适应更新的影响，可能导致接收性能不稳定。所以g0′不能太小，但是这样就不能充分抑制ADC-TED的自噪声。
然而，ADC-TED还存在其他问题，为了避免判决反馈均衡器的错误传递，某些通信系统使用汤姆林森—哈拉希玛预编码(THP，Tomlinson-Harashima Precoding)技术。在系统启动过程中，在切换到THP模式后，发射机先发送THP的脉冲幅度调制(PAM，PulseAmplitude Modulation)2训练信号，接收机进行定时恢复，并训练自适应均衡器。训练完成后，发射机才会发送THP的PAM16数据信号。在这种情况下，使用ADC-TED会产生新的问题。
众所周知，定时误差检测器的传输特征(通常称为S-Curve)和接收信号的自相关特性有关。在上述启动过程中，由于THP的PAM2训练信号的自相关特性和THP的PAM16数据信号的自相关特性不同，导致ADC-TED的稳定相位发生较大变化，在进入THP的PAM16数据信号阶段后，定时恢复会收敛到新的稳定相位，从而使均衡器性能下降，甚至可能会导致接收性能不稳定。
目前的解决方式是在接收信号的自相关特性发生改变时，通过目标测量使定时恢复依然锁定在原来的目标相位。其中的目标测量是指，在采样相位稳定在目标相位的情况下，测量定时误差检测器输出的均值。在目标测量完成后，定时误差检测器的输出减去这个均值，再传输给环路滤波器，就可以使定时恢复依然锁定在原来的目标相位。
然而该方式并没有具体指出，如何在目标测量期间，保证采样相位稳定在目标相位。因为在目标测量期间，如果没有采取其他措施，定时恢复环路就处于开环状态，如果发射机和接收机之间的残留频偏较大，而且如果目标测量的持续时间较长，那么采样相位就会漂离目标相位。一种方法是，目标测量的持续时间足够短，使采样相位不会漂离目标相位，但是这样就不能保证误差信号的均值的测量有足够的精度。
需要说明的是，虽然本申请实施例的环路滤波器、定时恢复方法和装置是基于联合使用ADC-TED和Slicer-Ted两个定时误差检测器提出的，但是也可以应用于联合使用三个或三个以上定时误差检测器进行定时恢复的场景。
虽然本申请实施例的环路滤波器是基于联合使用ADC-TED和Slicer-Ted两个定时误差检测器进行定时恢复的场景提出的，但是也可以应用于其他的应用场景，例如锁相环中任何需要联合使用两个或两个以上鉴相器的场景。
在介绍本申请的环路滤波器、定时恢复方法和装置之前，首先介绍定时恢复环路的各个器件的功能。
如图1所示，ADC，用于根据采样频率和采样相位对接收的模拟输入信号进行采样，得到第一数字信号；ADC的采样频率可以是符号率的一倍、两倍或其他过采样倍数；为了提高判决符号的准确度，减少误码率，通常采用过采样倍数；
自适应均衡器，用于对第一数字信号进行均衡处理，得到第二数字信号；
判决器，用于第二数字信号映射为对应的输出信号，即多个已知的可能的符号值之一；
定时误差检测器包括ADC-TED和Slicer-TED。ADC-TED，用于根据第一数字信号和判决器的输出信号确定定时误差信息；Slicer-TED，用于根据第二数字信号和判决器的输出信号确定定时误差信息；
环路滤波器，用于对定时误差信息进行滤波得到滤波定时误差信息；
振荡器，用于根据滤波定时误差信息控制ADC的采样相位。
第一方面，本申请一个实施例提供一种环路滤波器，包括：
N个输入端，用于接收N个第一信号；其中，N为大于或等于2的整数中的任意一个；
源滤波器，源滤波器包括：积分信号端和加法端；
第一增益处理模块，用于对N个第一信号进行第一增益处理得到第二信号，将第二信号输出至加法端；
第二增益处理模块，用于对N个第一信号进行第二增益处理得到第三信号，将第三信号输出至积分信号端；
源滤波器，用于对积分信号端接收到的第三信号进行积分得到第四信号，根据加法端接收到的第二信号和第四信号得到第五信号。
在一些示例性实施例中，第一增益处理模块包括：N个第一乘法器4021和第一加法器4022；
第j个所述第一乘法器4021，用于将第j个第一信号乘以第j增益参数，得到第j个第六信号；其中，j为大于或等于1，且小于或等于N的整数中的任意一个；
第一加法器4022，用于将N个第六信号相加得到第二信号。
在一些示例性实施例中，第二增益处理模块包括：N个第二乘法器4023和第二加法器4024；
第j个第二乘法器4023，用于将第j个第一信号乘以第(j+N)增益参数，得到第j个第七信号；其中，j为大于或等于1，且小于或等于N的整数中的任意一个；
第二加法器4024，用于将N个第七信号相加得到第三信号。
在一些示例性实施例中，源滤波器还包括：积分器4025和第三加法器4026；
积分器4025，用于对第三信号进行积分得到第四信号；
第三加法器4026，用于将第二信号和第四信号相加得到第五信号。
在一些示例性实施例中，第一信号为定时误差信息，第五信号为滤波定时误差信息。
需要说明的是，本申请实施例的环路滤波器可以适用于需要联合两个或两个以上定时误差检测器的场景，也适用于锁相环中任何需要联合使用两个或两个以上鉴相器的场景，也适用于其他任何需要联合两个或两个以上输入信号的场景，本申请实施例的环路滤波器对具体的场景不作限定。
本申请实施例提供的环路滤波器的输入信号有N个，使得环路滤波器有2N个独立的可配置的增益参数，使得能够充分结合N个输入信号的优点。
图4为本申请另一个实施例提供的定时恢复装置的组成框图。
第二方面，参照图4，本申请另一个实施例提供一种定时恢复装置，包括：定时误差检测模块401和环路滤波器402；
其中，定时误差检测模块401，用于确定N个第一信号，将N个第一信号输入到环路滤波器的N个输入端；其中，第一信号为定时误差信息，N为大于或等于2的整数中的任意一个；
其中，环路滤波器402包括：N个输入端、源滤波器、第一增益处理模块和第二增益处理模块；源滤波器包括：积分信号端和加法端；
N个输入端，用于接收N个第一信号；
源滤波器，源滤波器包括：积分信号端和加法端；
第一增益处理模块，用于对N个第一信号进行第一增益处理得到第二信号，将第二信号输出至加法端；
第二增益处理模块，用于对N个第一信号进行第二增益处理得到第三信号，将第三信号输出至所述积分信号端；
源滤波器，用于对积分信号端接收到的第三信号进行积分得到第四信号，根据加法端接收到的第二信号和第四信号得到第五信号。
在一些示例性实施例中，第一增益处理模块包括：N个第一乘法器4021和第一加法器4022；
第j个第一乘法器4021，用于将第j个第一信号乘以第j增益参数，得到第j个第六信号；其中，j为大于或等于1，且小于或等于N的整数中的任意一个；
第一加法器4022，用于将N个第六信号相加得到第二信号。
在一些示例性实施例中，第二增益处理模块包括：N个第二乘法器4023和第二加法器4024；
第j个第二乘法器4023，用于将第j个第一信号乘以第(j+N)增益参数，得到第j个第七信号；其中，j为大于或等于1，且小于或等于N的整数中的任意一个；
第二加法器4024，用于将N个第七信号相加得到第三信号。
在一些示例性实施例中，所述源滤波器还包括：积分器4025和第三加法器4026；
积分器4025，用于对第三信号进行积分得到第四信号；
第三加法器4026，用于将第二信号和第四信号相加得到第五信号，第五信号即为滤波定时误差信息。
需要说明的是，环路滤波器402包括两个支路：比例支路和积分支路。其中，比例支路包括：N个第一乘法器4021、第一加法器4022；积分支路包括：N个第二乘法器4023、第二加法器4024和积分器4025。
环路滤波器402有N个输入信号(即N个第一信号，即定时误差信息)，有2N个独立的可配置的增益参数，其中N个增益参数为比例支路的增益参数，另外N个增益参数为积分支路的增益参数，通过这2N个独立的可配置的增益参数，充分结合了N个定时误差信息的优点。
在一些示例性实施例中，定时误差检测模块401包括：N个定时误差检测单元4011；
其中，第i个定时误差检测单元4011，用于确定第i个第一信号；其中，i为大于或等于1，且小于或等于N的整数中的任意一个。
也就是说，联合使用N个定时误差检测单元4011进行定时恢复，即将N个定时误差检测单元4011输出的N个第一信号传输到环路滤波器进行定时恢复，由于环路滤波器有N个输入信号，分别来自N个定时误差检测单元4011的输出信号(即N个第一信号)，有2N个独立的可配置的增益参数，因此，充分结合了N个定时误差检测单元4011的优点。
在一些示例性实施例中，第i个定时误差检测单元4011包括：第i个定时误差检测器40111，第i个定时误差检测器40111，用于确定第i个原始第一信号，将第i个原始第一信号作为第i个第一信号。
在一些示例性实施例中，第i个定时误差检测单元4011包括：第i个定时误差检测器40111、目标测量电路40112、第一开关40113、第二开关40114和第一减法器40115；
其中，第i个定时误差检测器40111，用于确定第i个原始第一信号；
目标测量电路40112，用于测量第i个原始第一信号的均值；
第一开关40113的一端与第i个定时误差检测器40111的输出端连接，另一端与目标测量电路40112的输入端连接，用于控制第i个定时误差检测器40111的输出端和目标测量电路40112的输入端之间的通断；
第二开关40114的一端与目标测量电路40112的输出端连接，另一端与第一减法器40115的其中一个输入端连接，用于控制目标测量电路40112的输出端和第一减法器401115的其中一个输入端之间的通断；
第一减法器40115，用于将第i个原始第一信号减去均值，得到第i个第一信号。
在一些示例性实施例中，不同定时误差检测单元4011中的定时误差检测器40111可以相同，也可以不同。例如，当N＝2时，第1个定时误差检测单元中的定时误差检测器可以是Slicer-TED，第2个定时误差检测单元中的定时误差检测器可以是ADC-TED，如图5所示。联合使用Slicer-TED和ADC-TED来进行定时恢复时，由于环路滤波器有2个输入信号，分别来自ADC-TED的输出信号和Slicer-TED的输出信号，有4个独立的可配置的增益参数，因此，充分结合了Slicer-TED和ADC-TED的优点，即利用Slicer-TED的优点使定时恢复有较小的相位抖动，同时利用ADC-TED的优点使定时恢复不受均衡系数的自适应更新的影响，从而使得定时恢复装置既有较小的相位抖动，又不受均衡系数的自适应更新的影响，也就是提高了定时恢复的性能。
需要说明的是，图5仅以联合使用Slicer-TED和ADC-TED进行定时恢复为例给出定时恢复装置的示意图，并不意味这仅仅只能联合使用Slicer-TED和ADC-TED来进行定时恢复，其他联合使用两个或两个以上定时误差检测单元来进行定时恢复的方案均在本申请实施例的保护范围内。
需要说明的是，如果在定时恢复过程中，接收的信号的自相关特性不会发生变化；或者，尽管接收的信号的自相关特性发生了变化，但是使用第i个定时误差检测器40111进行定时恢复在接收的信号的自相关特性发生变化之前和发生变化之后的稳定相位不会发生较大的变化，那么第i个定时误差检测单元4011仅包括第i个定时误差检测器40111即可；如果在定时恢复过程中，接收的信号的自相关特性发生了变化，并且使用第i个定时误差检测器40111进行定时恢复在接收的信号的自相关特性发生变化之前和发生变化之后的稳定相位发生较大的变化，那么第i个定时误差检测单元4011需要包括：第i个定时误差检测器40111、目标测量电路40112、第一开关40113、第二开关40114和第一减法器40115。
例如，当N＝2，且第1个定时误差检测单元中的定时误差检测器为Slicer-TED，第2个定时误差检测单元中的定时误差检测器为ADC-TED时，由于使用Slicer-TED进行定时恢复在接收的信号的自相关特性发生变化之前和发生变化之后的稳定相位不会发生较大的变化，因此，第1个定时误差检测单元仅包括Slicer-TED即可；而使用ADC-TED进行定时恢复在接收的信号的自相关特性发生变化之前和发生变化之后的稳定相位发生较大的变化，因此，第2个定时误差检测单元除包括ADC-TED之外，还需要包括：目标测量电路、第一开关、第二开关和第一减法器。
在一些示例性实施例中，还包括：
模数转换器403，用于对接收的模拟输入信号进行采样，得到第一数字信号；
自适应均衡器404，用于对第一数字信号进行均衡处理，得到第二数字信号；
判决器405，用于将第二数字信号映射为对应的输出信号；
第i个定时误差检测器40111具体用于：
根据第一数字信号和输出信号确定第i个原始第一信号；
或者，根据第二数字信号和输出信号确定第i个原始第一信号。
例如，ADC-TED即是根据第一数字信号和判决器的输出信号来确定原始第一信号，Slicer-TED即是根据第二数字信号和判决器的输出信号来确定原始第一信号。
需要说明的是，第i个定时误差检测器40111也可以基于其他原理来确定第i个原始第一信号，具体确定第i个原始第一信号的原理不用于限定本申请实施例的保护范围。
在一些示例性实施例中，模数转换器403具体用于：
根据采样频率和采样相位对接收的模拟输入信号进行采样，得到第一数字信号；
定时恢复装置还包括：
振荡器406，用于根据滤波定时误差信息控制ADC的采样相位。
在一些示例性实施例中，ADC的采样频率可以是符号率的一倍、两倍或其他过采样倍数；为了提高判决符号的准确度，减少误码率，通常采用过采样倍数。
在一些示例性实施例中，振荡器406可以是VCO，也可以是NCO。
本申请实施例提供的定时恢复装置，联合使用N个定时误差信息进行定时恢复，使得N个定时误差信息的优缺点实现了互补，从而提高定时恢复的性能；并且，环路滤波器的输入信号有N个，使得环路滤波器有2N个独立的可配置的增益参数，使得能够充分结合N个定时误差信息的优点，从而进一步提高定时恢复的性能。
下面以联合使用Slicer-TED和ADC-TED进行定时恢复为例说明为什么本申请的定时恢复装置能够充分结合N个定时误差信息的优点。
假设第1个增益参数为g1s，第2个增益参数为g1a，第3个增益参数为g2s，第4个增益参数为g2a，Slicer-TED输出的原始定时误差信息为es(k)，ADC-TED输出的原始定时误差信息为ea(k)，ADC-TED输出的原始定时误差信息的均值为
Figure BDA0002685617480000083
那么，第一加法器的输出信号可以表示为：
Figure BDA0002685617480000081
第二加法器的输出信号(即积分器的输入信号)可以表示为：
Figure BDA0002685617480000082
为了说明本申请实施例的环路滤波器相比传统环路滤波器的优势，假设，并为了简化说明，忽略
Figure BDA0002685617480000091
那么，将第一加法器的输出信号等价变换为：
Figure BDA0002685617480000092
将第二加法器的输出信号等价变换为：
Figure BDA0002685617480000093
作为对比，图3的传统环路滤波器右上角的加法器的输出信号可以表示为g‘1×(g’0×ea(k)+es(k))，积分器的输入信号可以表示为g‘2×(g’0×ea(k)+es(k))。
比较上面四个公式可以看出，当本申请实施例的环路滤波器满足：
Figure BDA0002685617480000094
时，本申请实施例的环路滤波器退化成传统环路滤波器。
然而本申请实施例中可以减小g1a的值从而抑制ADC-TED的大自噪声造成的相位抖动，即当本申请实施例的环路滤波器的增益参数满足
Figure BDA0002685617480000095
时，本申请实施例的定时恢复装置具有比传统定时恢复装置(包括传统环路滤波器)更小的相位抖动。
更具体地说，图3中ea(k)和es(k)两者之间的占比只能通过g0′来调节，并且在比例支路和积分支路中，这两者的占比是一样的。然而本申请实施例中ea(k)和es(k)两者之间的占比，在比例支路中可以通过g1a/g1s来调节，在积分支路中可以通过g2a/g2s来调节。实际当中为了满足定时恢复环路的阻尼因子要求，比例支路的增益要远远大于积分支路的增益，例如g1s远远大于g2s，所以主要需要在比例支路中抑制ADC-TED的较大自噪声，即在比例支路中设置g1a/g1s远小于1，而在积分支路中要发挥ADC-TED不受均衡器系数的自适应更新的影响的优点，即在积分支路中设置g2a/g2s为较大值。
综上所述，本申请实施例的环路滤波器通过2N个独立的可配置的增益参数，充分结合了N个定时误差信息，例如充分结合了ADC-TED和Slicer-TED的优点，抑制了各自的缺点，即使定时恢复具有较小的相位抖动，同时不受均衡系数的自适应更新的影响。
图6给出了ADC-TED的一种可实现的电路的示意图。需要说明的是，图6并不用于限定ADC-TED的具体实现方式，也不用于限定本申请实施例的保护范围。如图6所示，ADC-TED包括：第一延时器601、第二减法器602和第三乘法器603；
其中，第一延时器601，用于对第一数字信号进行延迟得到第三数字信号；如果采样频率为符号率的两倍，则第三数字信号为两个；需要说明的是，延时器601的作用是让第一数字信号和判决器的输出信号进行对齐；
第二减法器602，用于将两个第三数字信号进行相减，得到第四数字信号；
第三乘法器603，用于将第四数字信号和判决器的输出信号相乘得到定时误差信息，即
Figure BDA0002685617480000096
其中，ea(k)为ADC-TED输出的定时误差信息，s(k)为判决器的输出信号，T为采样周期，y(kT)和y(kT-T/2)为第三数字信号。
图7给出了Slicer-TED的一种可实现的电路的示意图。需要说明的是，图7并不用于限定Slicer-TED的具体实现方式，也不用于限定本申请实施例的保护范围。如图7所示，Slicer-TED包括：第三减法器701、第二延时器702和第四乘法器703；
其中，第三减法器701，用于将第二数字信号和判决器的输出信号相减，得到第五数字信号；
第二延时器702，用于对判决器的输出信号进行延时得到延时输出信号；
第四乘法器703，用于将第五数字信号和延时输出信号相乘得到定时误差信息，即es(k)＝s(k-1)[x(kT)-s(k)]；其中，x(kT)为第二数字信号，s(k)为判决器的输出信号，es(k)为Slicer-TED输出的定时误差信息。
图8给出了目标测量电路的一种可实现的电路的示意图。需要说明的是，图8并不用于限定目标测量电路的具体实现方式，也不用于限定本申请实施例的保护范围。如图8所示，目标测量电路包括：累加器801和放大器802；
其中，累加器801，用于将目标测量电路连接的定时误差检测器输出的不同时刻的原始第一信号相加得到累加第一信号；
放大器802，用于将累加第一信号放大1/n倍，得到原始第一信号的均值，即
Figure BDA0002685617480000101
其中，n为累加的原始第一信号的个数。
图9为本申请另一个实施例提供的定时恢复方法的流程图。
第二方面，参照图9，本申请另一个实施例提供一种定时恢复方法，包括：
步骤900、确定N个第一信号；其中，第一信号为定时误差信息，N为大于或等于2的整数中的任意一个。
在一些示例性实施例中，确定N个第一信号之前，该方法还包括：
对接收的模拟输入信号进行采样，得到第一数字信号；对第一数字信号进行均衡处理，得到第二数字信号；将第二数字信号映射为对应的输出信号；
相应的，确定N个第一信号包括：
根据第一数字信号和输出信号确定第i个第一信号；或者，根据第二数字信号和输出信号确定第i个第一信号；其中，i为大于或等于1，且小于或等于N的整数中的任意一个。
当然，还可以采用其他方式确定第i个第一信号，具体的确定方式不用于限定本申请实施例的保护范围，本申请实施例强调的是充分结合了N个第一信号的优点，从而提升定时恢复的性能。
步骤901、对N个第一信号进行第一增益处理得到第二信号。
在一些示例性实施例中，对N个第一信号进行第一增益处理得到第二信号包括：
将第j个第一信号乘以第j增益参数，得到第j个第四信号；其中，j为大于或等于1，且小于或等于N的整数中的任意一个；
将N个第四信号相加得到所述第二信号。
步骤902、对N个第一信号进行第二增益处理得到第三信号。
在一些示例性实施例中，对N个第二信号进行第二增益处理得到第三信号包括：
将第j个第一信号乘以第(j+N)增益参数，得到第j个第五信号；其中，j为大于或等于1，且小于或等于N的整数中的任意一个；
将N个第五信号相加得到第三信号。
步骤903、对第三信号进行积分得到第四信号，根据第二信号和第四信号相加得到第五信号，第五信号即为滤波定时误差信息。
在一些示例性实施例中，对接收的模拟输入信号进行采样包括：根据采样频率和采样相位对接收的模拟输入信号进行采样；
相应的，该方法还包括：根据滤波定时误差信息控制采样相位。
本申请实施例提供的定时恢复方法，联合使用N个定时误差信息进行定时恢复，使得N个定时误差信息的优缺点实现了互补，从而提高定时恢复的性能；并且，环路滤波器的输入信号有N个，使得环路滤波器有2N个独立的可配置的增益参数，使得能够充分结合N个定时误差信息的优点，从而进一步提高定时恢复的性能。
图10为本申请另一个实施例提供的定时恢复方法的流程图。
第四方面，参照图10，本申请另一个实施例提供一种定时恢复方法，应用于上述任意一种定时恢复装置，且N为2，定时恢复装置包括：定时误差检测模块和环路滤波器
在一些示例性实施例中，第1个定时误差检测器可以是Slicer-TED，第2个定时误差检测器可以是ADC-TED。当然，还可以是其他的定时误差检测器，具体的定时误差检测器不用于限定本申请实施例的保护范围。
该方法包括：
步骤1000、使用第2个定时误差检测器对接收的第八信号进行第一定时恢复，使得模数转换器的采样相位收敛到第一目标相位，在第一定时恢复过程中训练自适应均衡器，以及断开第一开关和第二开关。
在一些示例性实施例中，可以为第一定时恢复设定执行时间，在设定的时间内进行第一定时恢复，在设定的时间到达时，认为自适应均衡器已经训练完成，并且ADC的采样相位已经收敛到第一目标相位，也就是可以执行下一个过程了，即第二定时恢复。
在一些示例性实施例中，第八信号可以是THP的PAM2训练信号，也可以是THP的更多电平的PAM训练信号，也可以是采用其他预编码技术的信号，也可以是采用其他预均衡技术的信号，也可以是其他信号，只要第八信号的自相关特性与第九信号的自相关特性不同即可，本申请实施例对第八信号的具体形式不作限定，也不用于限定本申请实施例的保护范围。
在一些示例性实施例中，使用第2个定时误差检测器对接收的第八信号进行第一定时恢复时，设置第1增益参数和第3增益参数均为0，设置第2增益参数和第4增益参数均大于0。其中，设置第1增益参数和第3增益参数均为0的目的是使得第1个定时误差检测器失效，例如，将图5中的g1s和g2s设置为0，设置第2增益参数和第4增益参数均大于0的目的是使得第2个定时误差检测器有效，例如，将图5中的g1a和g2a设置为大于0。
步骤1001、自适应均衡器训练完成后，联合使用第1个定时误差检测器和第2个定时误差检测器对接收的第八信号进行第二定时恢复，使得模数转换器的采样相位收敛到第二目标相位。
在一些示例性实施例中，可以为第二定时恢复设定执行时间，在设定的时间内进行第二定时恢复，在设定的时间到达时，认为ADC的采样相位已经收敛到第二目标相位，也就是可以执行下一个过程了，即第三定时恢复。
在一些示例性实施例中，联合使用第1个定时误差检测器和第2个定时误差检测器进行第二定时恢复时，设置第1增益参数、第2增益参数、第3增益参数和第4增益参数均大于0。其中，设置第1增益参数、第2增益参数、第3增益参数和第4增益参数均大于0的目的是使得第1个定时误差检测器和第2个定时误差检测器均有效，例如，将图5中的g1s、g2s、g1a和g2a设置为大于0。
步骤1002、使用第1个定时误差检测器对接收的第九信号进行第三定时恢复，在第三定时恢复过程中停止更新自适应均衡器的均衡系数，闭合第一开关以测量第2个定时误差检测器输出的第2个原始第一信号的均值；其中，第九信号的自相关特性与第八信号的自相关特性不同。
在一些示例性实施例中，可以为第三定时恢复设定执行时间，在设定的时间内进行第三定时恢复，在设定的时间到达时，认为测量第2个定时误差检测器输出的第2个原始第一信号的均值已经完成，也就是可以执行下一个过程了，即第四定时恢复。
在一些示例性实施例中，第九信号可以是THP的PAM16数据信号，也可以是THP的更多电平的PAM数据信号，也可以是采用其他预编码技术的信号，也可以是采用其他预均衡技术的信号，也可以是其他信号，只要第八信号的自相关特性与第九信号的自相关特性不同即可，本申请实施例对第八信号的具体形式不作限定，也不用于限定本申请实施例的保护范围。
在一些示例性实施例中，使用第1个定时误差检测器对接收的第九信号进行第三定时恢复时，设置第3增益参数和第4增益参数均为0，设置第1增益参数和第2增益参数均大于0。其中，设置第3增益参数和第4增益参数均为0的目的是使得第2个定时误差检测器失效，例如，将图5中的g1a和g2a设置为0，设置第1增益参数和第2增益参数均大于0的目的是使得第1个定时误差检测器有效，例如，将图5中的g1s和g2s设置为大于0。
在一些示例性实施例中，如果第一开关闭合之前，目标测量电路的累加器的值不是0，则需要先将目标测量电路的累加器清零之后，再闭合第一开关。
在一些示例性实施例中，使用第1个定时误差检测器对接收的第九信号进行第三定时恢复的原因是第1个定时误差检测器是基于自适应均衡器输出的第二数字信号来提取第1个原始第一信号的，第二数字信号的ISI趋向于0，使得在接收的信号的自相关特性发生变化之前和发生变化之后的稳定相位不会发生较大的变化，也就是仍然稳定在目标相位。
在一些示例性实施例中，在第三定时恢复过程中停止更新自适应均衡器的均衡系数的目的是使得第1个定时误差检测器不受均衡系数的自适应更新的影响，从而提高定时恢复的性能，也就能保证ADC的采样相位稳定在目标相位。
在一些示例性实施例中，由于接收的信号的自相关特性发生改变时，第2个定时误差检测器输出的原始第一信号的均值不再是0，因此，需要将第2个定时误差检测器输出的原始第一信号减去对应的均值再输出给环路滤波器，也就是需要对第2个定时误差检测器输出的原始第一信号的均值进行测量，从而保证采样相位稳定在目标相位。
步骤1003、测量第2个定时误差检测器输出的第2个原始第一信号的均值完成后，联合使用第1个定时误差检测器和第2个定时误差检测器进行第四定时恢复，在第四定时恢复过程中继续更新自适应均衡器的均衡系数，断开第一开关，闭合第二开关以输出第2个原始第一信号的均值，将第2个原始第一信号减去均值得到第2个第一信号。
在一些示例性实施例中，联合使用第1个定时误差检测器和第2个定时误差检测器进行第四定时恢复时设置第1增益参数、第2增益参数、第3增益参数和第4增益参数均大于0。其中，设置第1增益参数、第2增益参数、第3增益参数和第4增益参数均大于0的目的是使得第1个定时误差检测器和第2个定时误差检测器均有效，例如，将图5中的g1s、g2s、g1a和g2a设置为大于0。
本申请实施例提供的定时恢复方法，在模数转换器的采样相位稳定在目标相位后，仅使用第1个定时误差检测器对接收的第九信号进行第三定时恢复，由于第1个定时误差检测器是基于自适应均衡器输出的第二数字信号来提取第1个原始定时误差信息的，第二数字信号的ISI趋向于0，使得在接收的信号的自相关特性发生变化之前和发生变化之后的稳定相位不会发生较大的变化，也就是仍然稳定在目标相位；并且，在第三定时恢复过程中停止更新自适应均衡器的均衡系数，使得第1个定时误差检测器不受自适应均衡器的均衡系数的自适应更新的影响，也就使得第三定时恢复过程中模数转换器的采样相位仍然稳定在目标相位，从而在第三定时恢复过程中进行目标测量使得目标测量的持续时间可以比较长，并且保证精度较大。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些物理组件或所有物理组件可以被实施为由处理器，如中央处理器、数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其它数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其它存储器技术、CD-ROM、数字多功能盘(DVD)或其它光盘存储、磁盒、磁带、磁盘存储或其它磁存储器、或者可以用于存储期望的信息并且可以被计算机访问的任何其它的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其它传输机制之类的调制数据信号中的其它数据，并且可包括任何信息递送介质。
本文已经公开了示例实施例，并且虽然采用了具体术语，但它们仅用于并仅应当被解释为一般说明性含义，并且不用于限制的目的。在一些实例中，对本领域技术人员显而易见的是，除非另外明确指出，否则可单独使用与特定实施例相结合描述的特征、特性和/或元素，或可与其它实施例相结合描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离由所附的权利要求阐明的本申请的范围的情况下，可进行各种形式和细节上的改变。

Claims (16)

1.一种环路滤波器，包括：
N个输入端，用于接收N个第一信号；其中，N为大于或等于2的整数中的任意一个；
源滤波器，所述源滤波器包括：积分信号端和加法端；
第一增益处理模块，用于对N个所述第一信号进行第一增益处理得到第二信号，将所述第二信号输出至所述加法端；
第二增益处理模块，用于对N个所述第一信号进行第二增益处理得到第三信号，将所述第三信号输出至所述积分信号端；
所述源滤波器，用于对所述积分信号端接收到的第三信号进行积分得到第四信号，根据所述加法端接收到的所述第二信号和所述第四信号得到第五信号。
2.根据权利要求1所述的环路滤波器，其中，所述第一增益处理模块包括：N个第一乘法器和第一加法器；
第j个所述第一乘法器，用于将第j个所述第一信号乘以第j增益参数，得到第j个第六信号；其中，j为大于或等于1，且小于或等于N的整数中的任意一个；
所述第一加法器，用于将N个所述第六信号相加得到所述第二信号。
3.根据权利要求1所述的环路滤波器，其中，所述第二增益处理模块包括：N个第二乘法器和第二加法器；
第j个所述第二乘法器，用于将第j个所述第一信号乘以第(j+N)增益参数，得到第j个第七信号；其中，j为大于或等于1，且小于或等于N的整数中的任意一个；
所述第二加法器，用于将N个所述第七信号相加得到所述第三信号。
4.根据权利要求1至3中任意一项所述的环路滤波器，其中，所述源滤波器还包括：积分器和第三加法器；
所述积分器，用于对所述第三信号进行积分得到所述第四信号；
所述第三加法器，用于将所述第二信号和所述第四信号相加得到所述第五信号。
5.根据权利要求1至3中任意一项所述的环路滤波器，其中，所述第一信号为定时误差信息。
6.一种定时恢复装置，包括：定时误差检测模块和环路滤波器；
其中，所述定时误差检测模块，用于确定N个第一信号，将N个所述第一信号输入到所述环路滤波器的N个输入端；其中，所述第一信号为定时误差信息，所述N为大于或等于2的整数中的任意一个；
其中，所述环路滤波器包括：N个输入端、源滤波器、第一增益处理模块和第二增益处理模块；所述源滤波器包括：积分信号端和加法端；
N个输入端，用于接收N个第一信号；
源滤波器，所述源滤波器包括：积分信号端和加法端；
第一增益处理模块，用于对N个所述第一信号进行第一增益处理得到第二信号，将所述第二信号输出至所述加法端；
第二增益处理模块，用于对N个所述第一信号进行第二增益处理得到第三信号，将所述第三信号输出至所述积分信号端；
所述源滤波器，用于对所述积分信号端接收到的第三信号进行积分得到第四信号，根据所述加法端接收到的所述第二信号和所述第四信号得到第五信号。
7.根据权利要求6所述的定时恢复装置，其中，所述第一增益处理模块包括：N个第一乘法器和第一加法器；
第j个所述第一乘法器，用于将第j个所述第一信号乘以第j增益参数，得到第j个第六信号；其中，j为大于或等于1，且小于或等于N的整数中的任意一个；
所述第一加法器，用于将N个所述第六信号相加得到所述第二信号。
8.根据权利要求6所述的定时恢复装置，其中，所述第二增益处理模块包括：N个第二乘法器和第二加法器；
第j个所述第二乘法器，用于将第j个所述第一信号乘以第(j+N)增益参数，得到第j个第七信号；其中，j为大于或等于1，且小于或等于N的整数中的任意一个；
所述第二加法器，用于将N个所述第七信号相加得到所述第三信号。
9.根据权利要求6至8中任意一项所述的定时恢复装置，其中，所述源滤波器还包括：积分器和第三加法器；
所述积分器，用于对所述第三信号进行积分得到所述第四信号；
所述第三加法器，用于将所述第二信号和所述第四信号相加得到所述第五信号。
10.根据权利要求6所述的定时恢复装置，其中，所述定时误差检测模块包括：N个定时误差检测单元；
其中，第i个定时误差检测单元，用于确定第i个所述第一信号；其中，所述i为大于或等于1，且小于或等于N的整数中的任意一个。
11.根据权利要求10所述的定时恢复装置，其中，所述第i个定时误差检测单元包括：第i个定时误差检测器，所述第i个定时误差检测器，用于确定第i个原始第一信号，将所述第i个原始第一信号作为所述第i个第一信号。
12.根据权利要求10所述的定时恢复装置，所述第i个定时误差检测单元包括：第i个定时误差检测器、目标测量电路、第一开关、第二开关和第一减法器；
其中，所述第i个定时误差检测器，用于确定第i个原始第一信号；
所述目标测量电路，用于测量第i个所述原始第一信号的均值；
所述第一开关的一端与第i个所述定时误差检测器的输出端连接，另一端与所述目标测量电路的输入端连接，用于控制第i个所述定时误差检测器的输出端和所述目标测量电路的输入端之间的通断；
所述第二开关的一端与所述目标测量电路的输出端连接，另一端与所述第一减法器的其中一个输入端连接，用于控制所述目标测量电路的输出端和所述第一减法器的其中一个输入端之间的通断；
所述第一减法器，用于将所述第i个原始第一信号减去所述均值，得到第i个所述第一信号。
13.一种定时恢复方法，包括：
确定N个第一信号；其中，所述第一信号为定时误差信息，所述N为大于或等于2的整数中的任意一个；
对N个所述第一信号进行第一增益处理得到第二信号；
对N个所述第一信号进行第二增益处理得到第三信号；
对所述第三信号进行积分得到第四信号，根据所述第二信号和所述第四信号得到第五信号。
14.根据权利要求13所述的定时恢复方法，其中，所述对N个第一信号进行第一增益处理得到第二信号包括：
将第j个所述第一信号乘以第j增益参数，得到第j个第六信号；其中，j为大于或等于1，且小于或等于N的整数中的任意一个；
将N个所述第六信号相加得到所述第二信号。
15.根据权利要求13所述的定时恢复方法，其中，所述对N个第二信号进行第二增益处理得到第三信号包括：
将第j个所述第一信号乘以第(j+N)增益参数，得到第j个第七信号；其中，j为大于或等于1，且小于或等于N的整数中的任意一个；
将N个所述第七信号相加得到所述第三信号。
16.一种定时恢复方法，应用于权利要求6至12中任意一项所述的定时恢复装置，且N为2，该方法包括：
使用第2个定时误差检测器对接收的第八信号进行第一定时恢复，使得模数转换器的采样相位收敛到第一目标相位，在所述第一定时恢复过程中训练自适应均衡器，以及断开第一开关和第二开关；
自适应均衡器训练完成后，联合使用第1个定时误差检测器和所述第2个定时误差检测器对接收的所述第八信号进行第二定时恢复，使得模数转换器的采样相位收敛到第二目标相位；
使用所述第1个定时误差检测器对接收的第九信号进行第三定时恢复，在所述第三定时恢复过程中停止更新所述自适应均衡器的均衡系数，闭合第一开关以测量所述第2个定时误差检测器输出的第2个原始第一信号的均值；其中，所述第九信号的自相关特性与所述第八信号的自相关特性不同；
测量所述第2个定时误差检测器输出的第2个原始第一信号的均值完成后，联合使用所述第1个定时误差检测器和所述第2个定时误差检测器进行第四定时恢复，在所述第四定时恢复过程中继续更新所述自适应均衡器的均衡系数，断开所述第一开关，闭合第二开关以输出所述第2个原始第一信号的均值，将所述第2个原始第一信号减去所述均值得到第2个定时误差信息。
CN202010976613.4A 2020-09-16 2020-09-16 环路滤波器、定时恢复方法和装置 Pending CN114268315A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010976613.4A CN114268315A (zh) 2020-09-16 2020-09-16 环路滤波器、定时恢复方法和装置
PCT/CN2021/118882 WO2022057867A1 (zh) 2020-09-16 2021-09-16 环路滤波器、定时恢复方法和装置
US18/026,613 US12445136B2 (en) 2020-09-16 2021-09-16 Loop filter, timing recovery method and apparatus
EP21868689.7A EP4213390A4 (en) 2020-09-16 2021-09-16 LOOP FILTER, AND SYNCHRONIZATION RECOVERY METHOD AND APPARATUS

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010976613.4A CN114268315A (zh) 2020-09-16 2020-09-16 环路滤波器、定时恢复方法和装置

Publications (1)

Publication Number Publication Date
CN114268315A true CN114268315A (zh) 2022-04-01

Family

ID=80776499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010976613.4A Pending CN114268315A (zh) 2020-09-16 2020-09-16 环路滤波器、定时恢复方法和装置

Country Status (3)

Country Link
EP (1) EP4213390A4 (zh)
CN (1) CN114268315A (zh)
WO (1) WO2022057867A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1174634A (zh) * 1994-11-28 1998-02-25 柯廷技术大学 受控的频率相位锁定环路
US20030026369A1 (en) * 2001-08-02 2003-02-06 Murray Carl Damien Timing recovery in data communication circuits
CN101729236A (zh) * 2009-12-07 2010-06-09 清华大学 用于全数字接收机的并行内插装置及方法
US8693596B1 (en) * 2011-07-20 2014-04-08 Pmc-Sierra, Inc. Gain calibration for a Mueller-Muller type timing error detector
CN105122720A (zh) * 2013-02-21 2015-12-02 高通股份有限公司 用于在10gbase-t系统中数据辅助定时恢复的方法和装置
US9251811B1 (en) * 2015-06-10 2016-02-02 International Business Machines Corporation Symbol timing recovery scheme for parallel recording channel systems
CN109361416A (zh) * 2018-10-31 2019-02-19 深圳市中科汉天下电子有限公司 一种符号定时恢复电路及其接收机

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003013051A2 (en) * 2001-08-02 2003-02-13 Massana Research Limited Timing recovery in data communication circuits
CN101170398B (zh) * 2007-11-30 2010-04-14 北京卫星信息工程研究所 一种基于压控晶体振荡器的大动态范围的快速时钟恢复系统
US8929496B2 (en) * 2008-02-01 2015-01-06 Rambus Inc. Receiver with enhanced clock and data recovery
CN101854497B (zh) * 2010-05-07 2013-04-03 深圳国微技术有限公司 数字电视接收机及其定时恢复方法
US9313017B1 (en) * 2015-06-11 2016-04-12 Xilinx, Inc. Baud-rate CDR circuit and method for low power applications
CN108809869B (zh) * 2017-04-28 2020-12-29 深圳市中兴微电子技术有限公司 一种对采样时刻的控制方法及装置
CN111245544A (zh) * 2020-01-08 2020-06-05 西安电子科技大学 一种非合作通信系统中存在符号率偏差的定时同步改进方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1174634A (zh) * 1994-11-28 1998-02-25 柯廷技术大学 受控的频率相位锁定环路
US20030026369A1 (en) * 2001-08-02 2003-02-06 Murray Carl Damien Timing recovery in data communication circuits
CN101729236A (zh) * 2009-12-07 2010-06-09 清华大学 用于全数字接收机的并行内插装置及方法
US8693596B1 (en) * 2011-07-20 2014-04-08 Pmc-Sierra, Inc. Gain calibration for a Mueller-Muller type timing error detector
CN105122720A (zh) * 2013-02-21 2015-12-02 高通股份有限公司 用于在10gbase-t系统中数据辅助定时恢复的方法和装置
US9251811B1 (en) * 2015-06-10 2016-02-02 International Business Machines Corporation Symbol timing recovery scheme for parallel recording channel systems
CN109361416A (zh) * 2018-10-31 2019-02-19 深圳市中科汉天下电子有限公司 一种符号定时恢复电路及其接收机

Also Published As

Publication number Publication date
WO2022057867A1 (zh) 2022-03-24
EP4213390A4 (en) 2024-10-23
US20240030928A1 (en) 2024-01-25
EP4213390A9 (en) 2023-09-06
EP4213390A1 (en) 2023-07-19

Similar Documents

Publication Publication Date Title
US8532240B2 (en) Decoupling sampling clock and error clock in a data eye
US8953665B2 (en) Pattern-based loss of signal detector
US7688887B2 (en) Precision adaptive equalizer
US9917607B1 (en) Baseline wander correction gain adaptation
US8102910B2 (en) Re-adaption of equalizer parameter to center a sample point in a baud-rate clock and data recovery receiver
CN110417536B (zh) 相位检测方法及相位检测电路
EP1155541B1 (en) Erasure based instantaneous loop control in a data receiver
US9344272B1 (en) Parallel replica CDR to correct offset and gain in a baud rate sampling phase detector
US20150103961A1 (en) Digital frequency band detector for clock and data recovery
US7400675B2 (en) System and method for digital adaptive equalization with failure detection and recovery
CN106685631A (zh) 时脉数据回复装置
US11784855B2 (en) Adaptive receiver with pre-cursor cancelation
JP3428376B2 (ja) 自動等化システム
US20050238092A1 (en) Method and system for error estimation for adaptive equalization in communication systems
KR102132437B1 (ko) 수신장치 및 그 동작 방법
CN110493152B (zh) 基于频谱平衡方法的自适应均衡电路
BRPI0805168B1 (pt) método para a estimativa de recuo de freqüência e controle de freqüência automático para sinal filtrado com informação de fase destruída e transceptor de sinal
US20160072650A1 (en) Adaptive termination tuning with biased phase detector in a serdes receiver
US8432960B2 (en) Digital adaptive channel equalizer
CN101320982A (zh) 时序回复参数产生电路以及信号接收电路
US5987065A (en) Adaptive equalizer
CN114268315A (zh) 环路滤波器、定时恢复方法和装置
CN115276688A (zh) 接收机及其均衡方法、时钟恢复电路和方法、设备及介质
US10505705B1 (en) Receiver with cancellation of intrinsic offset from decision feedback equalization to enhance data margin
US12445136B2 (en) Loop filter, timing recovery method and apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Country or region after: China

Address after: 2nd Floor, 2nd Floor, ZTE Industrial Park, No. 2 Xili Chuangyan Road, Xili Community, Xili Street, Nanshan District, Shenzhen City, Guangdong Province 518055

Applicant after: SANECHIPS TECHNOLOGY Co.,Ltd.

Address before: 518055 Zhongxing Industrial Park, Liuxian Avenue, Xili street, Nanshan District, Shenzhen City, Guangdong Province

Applicant before: SANECHIPS TECHNOLOGY Co.,Ltd.

Country or region before: China

CB02 Change of applicant information
CB02 Change of applicant information

Country or region after: China

Address after: 518055, 2nd Floor, ZTE Industrial Park, No. 2 Chuangyan Road, Xili Community, Xili Street, Nanshan District, Shenzhen City, Guangdong Province, China

Applicant after: SANECHIPS TECHNOLOGY Co.,Ltd.

Address before: 2nd Floor, 2nd Floor, ZTE Industrial Park, No. 2 Xili Chuangyan Road, Xili Community, Xili Street, Nanshan District, Shenzhen City, Guangdong Province 518055

Applicant before: SANECHIPS TECHNOLOGY Co.,Ltd.

Country or region before: China