CN114401006B

CN114401006B - 一种逐次逼近型adc的电容校准方法

Info

Publication number: CN114401006B
Application number: CN202210014377.7A
Authority: CN
Inventors: 林志伦; 岳庆华; 刘亚东; 庄志青
Original assignee: Canxin Semiconductor Shanghai Co ltd
Current assignee: Canxin Semiconductor Shanghai Co ltd
Priority date: 2022-01-07
Filing date: 2022-01-07
Publication date: 2025-07-15
Anticipated expiration: 2042-01-07
Also published as: CN114401006A

Abstract

本发明公开了一种逐次逼近型ADC的电容校准方法，包括：以理想电容的数字权重初始化开关电容模块中所有待校准电容的差分模式数字权重和单端模式数字权重；依次获取各待校准电容的差分模式下的实际数字权重，并赋值给对应所述差分模式数字权重；依次获取各待校准电容的单端模式下的实际数字权重，并赋值给对应所述单端模式数字权重；根据所选的差分模式或单端模式，将各所述差分模式数字权重或各所述单端模式数字权重赋值给各实际最终数字权重；对逐次逼近型ADC的模拟输出信号使用各实际最终数字权重按位相加，得到数字输出信号。本发明能够实现电容的自校准，不需要额外的校准电容阵列。

Description

一种逐次逼近型ADC的电容校准方法

技术领域

本发明涉及模数转换器领域,尤其涉及逐次逼近(SAR)型 ADC(模数转换器)的电容校准方法。

背景技术

图2为现有逐次逼近型模数转换器（SAR ADC）的示意图，一般包括为开关电容、比较器、SAR逻辑。开关电容模块用于采样，并且将比较器的数字输出结果以模拟权重转换成模拟信号。比较器用于将开关电容模块的模拟信号判决成数字信号。SAR逻辑模块用于控制逐次逼近的逻辑控制，将比较器的结果逐位反馈到开关电容模块，同时输出ADC的量化结果。当ADC的分辨率较高时，需要校准模块来辅助提高ADC模拟性能。

在SAR ADC中，其中一个重要的精度限制在于电容不匹配。为解决匹配精度的限制，其中一个传统的解决方案为增加电容尺寸从物理上获得较高匹配精度，然而这会增加版图面积、降低ADC的速度，使用这种方案所增加面积会随着分辨率的增加指数增长，当分辨率大于12bit以上时所需要的面积是巨大的。另外一个方法是电容校准，传统的电容校准需要一个额外的校准电容阵列，这增加了版图面积。

发明内容

本发明的目的在于提供一种逐次逼近型ADC的电容校准方法，能够实现电容的自校准，不需要额外的校准电容阵列。

实现上述目的的技术方案是：

一种逐次逼近型ADC的电容校准方法，逐次逼近型ADC包括依次连接的开关电容模块、比较器和SAR逻辑模块，电容校准方法包括：

以理想电容的数字权重初始化所述开关电容模块中所有待校准电容的差分模式数字权重W_{i_diff}[N:1]和单端模式数字权重W_{i_sing}[N:1]；其中N表示逐次逼近型ADC的分辨率，i表示电容序号;

依次获取各待校准电容的差分模式下的实际数字权重，并赋值给对应所述差分模式数字权重；

依次获取各待校准电容的单端模式下的实际数字权重，并赋值给对应所述单端模式数字权重；

根据所选的差分模式或单端模式，将各所述差分模式数字权重或各所述单端模式数字权重赋值给各实际最终数字权重；

对逐次逼近型ADC的模拟输出信号使用各实际最终数字权重按位相加，得到数字输出信号。

优选的，所述开关电容模块中电容阵列包括依次排列的待校准电容组成的阵列和不需要校准的二进制电容阵列C3；待校准电容组成的阵列包括依次排列的待校准的温度码电容阵列C1和待校准的二进制电容阵列C2。

优选的，所述依次获取各待校准电容的差分模式下的实际数字权重，并赋值给对应所述差分模式数字权重，包括：

逐次逼近型ADC开启差分模式；

从最低位开始依次遍历二进制电容阵列C2中每个待校准电容，获取二进制电容阵列C2中每个待校准电容的差分模式下的实际数字权重；

依次遍历温度码电容阵列C1中每个待校准电容，获取温度码电容阵列C1中每个待校准电容的差分模式下的实际数字权重；

将各个待校准电容的差分模式下的实际数字权重赋值给各对应的所述差分模式数字权重。

优选的，获取二进制电容阵列C2中某个待校准电容的差分模式下的实际数字权重，包括：

将极性标志位cap_pn置1，P端的该待校准电容置1，N端的该待校准电容置0；

将排在该待校准电容前面的其他未校准电容连接到等效1/2电位，以此为初始态将排在该待校准电容后面的其他电容正常SAR转换，得到第一模拟输出结果；

将第一模拟输出结果取出正常SAR转换部分，乘上差分模式数字权重W_{i_diff}[x:1]，得到该待校准电容的第一校准结果；其中x表示正常SAR转换的位数；

将极性标志位cap_pn置0，P端的该待校准电容置0，N端的该待校准电容置1；

将排在该待校准电容前面的其他未校准电容连接到等效1/2电位，以此为初始态将排在该待校准电容后面的其他电容正常SAR转换，得到第二模拟输出结果；

将第二模拟输出结果取出正常SAR转换部分，乘上差分模式数字权重W_{i_diff}[x:1]，得到该待校准电容的第二校准结果；

将第一校准结果和第二校准结果相减并取绝对值，得到该待校准电容的差分模式下的实际数字权重，更新到W_{i_diff}[N:1]的对应位中。

优选的，获取温度码电容阵列C1中某个待校准电容的差分模式下的实际数字权重，包括：

将温度码电容阵列C1中其他未校准电容都接到等效1/2电位，以此为初始态将二进制电容阵列C2和二进制电容阵列C3中的电容正常SAR转换，得到第三模拟输出结果；

将第三模拟输出结果取出正常SAR转换部分，乘上差分模式数字权重W_{i_diff}[y:1]，得到该待校准电容的第三校准结果；y表示正常SAR转换的位数；

将温度码电容阵列C1中其他待校准电容都接到等效1/2电位，以此为初始态将二进制电容阵列C2和二进制电容阵列C3中的电容正常SAR转换，得到第四模拟输出结果；

将第四模拟输出结果取出正常SAR转换部分，乘上差分模式数字权重W_{i_diff}[y:1]，得到该待校准电容的第四校准结果；

将第三校准结果和第四校准结果相减并取绝对值，得到该待校准电容的差分模式下的实际数字权重，更新到W_{i_diff}[N:1]的对应位中。

优选的，所述依次获取各待校准电容的单端模式下的实际数字权重，并赋值给对应所述单端模式数字权重，包括：

逐次逼近型ADC开启单端模式；

依次遍历温度码电容阵列C1中每个待校准电容，获取温度码电容阵列C1中每个待校准电容的单端模式下的实际数字权重；

将各个待校准电容的单端模式下的实际数字权重赋值给各对应的所述单端模式数字权重。

优选的，获取温度码电容阵列C1中某个待校准电容的单端模式下的实际数字权重，包括：

N端的温度码电容阵列C1所有待校准电容始终连接等效1/2电位；

将极性标志位cap_pn置1，P端的该待校准电容置1；

将P端的温度码电容阵列C1中其他待校准电容都接到等效1/2电位，以此为初始态将二进制电容阵列C2和二进制电容阵列C3中的电容正常SAR转换，得到第五模拟输出结果；

将第五模拟输出结果取出正常SAR转换部分，乘上单端模式数字权重W_{i_sing}[z:1]，得到该待校准电容的第五校准结果；z表示正常SAR转换的位数；

将极性标志位cap_pn置0，P端的该待校准电容置0；

将P端的温度码电容阵列C1中其他待校准电容都接到等效1/2电位，以此为初始态将二进制电容阵列C2和二进制电容阵列C3中的电容正常SAR转换，得到第六模拟输出结果；

将第六模拟输出结果取出正常SAR转换部分，乘上单端模式数字权重W_{i_sing}[z:1]，得到该待校准电容的第六校准结果；

将第五校准结果和第六校准结果相减并取绝对值，得到该待校准电容的单端模式下的实际数字权重，更新到W_{i_sing}[N:1]的对应位中。

优选的，在所述依次获取各待校准电容的差分模式下的实际数字权重，并赋值给对应所述差分模式数字权重之前，以及在所述依次获取各待校准电容的单端模式下的实际数字权重，并赋值给对应所述单端模式数字权重之前，进行采样阶段，

在采样阶段，温度码电容阵列C1短接到输入信号共模电平，二进制电容阵列C2和二进制电容阵列C3连接到等效1/2电位。

优选的，多次获取第一校准结果、第二校准结果、第三校准结果、第四校准结果、第五校准结果和第六校准结果，并分别各自作平均。

本发明的有益效果是：本发明通过有效的设计，能够配合SAR ADC电路能够实现电容的自校准，不需要额外的校准电容阵列，并且实现对SAR ADC的差分输入信号模式和单端输入信号模式的支持。从而能够在数字域弥补电容阵列失配导致的精度损失，避免电容失配成为高精度SAR ADC的精度瓶颈。

附图说明

图1是本发明的电容校准方法的流程示意图；

图2是逐次逼近型ADC的示意框图；

图3是本发明中开关电容模块中电容阵列的示意图；

图4是本发明中差分模式和单端模式校准流程图。

具体实施方式

下面将结合附图对本发明作进一步说明。

请参阅图1、图3和图4，本发明的逐次逼近型ADC的电容校准方法，逐次逼近型ADC包括依次连接的开关电容模块、比较器和SAR逻辑模块。

开关电容模块中电容阵列包括依次排列的待校准电容组成的阵列和不需要校准的二进制电容阵列C3；待校准电容组成的阵列包括依次排列的待校准的温度码电容阵列C1和待校准的二进制电容阵列C2。温度码电容阵列C1中电容序列C_tm至C_t0，二进制电容阵列C2中电容序列C_n至C_k+1，二进制电容阵列C3中电容序列C_k至C₀；开关S_tm-S_t0；其中，LSB表示最低有效位；MSB表示最高有效位。开关电容主要分成采样和转换两个相位，采样相位C1参与采样，开关S_tm-S_t0切到输入信号，C2以及C3根据具体的开关结构连接到等效1/2电位（根据电路结构，可以将电容拆分成2个等分电容，一个接1，一个接0；也可以连接到V_{cm_in}电位），其中N端的输入信号开关Sin（对应的P端的输入信号开关Sip）根据输入信号模式连接到Vin（对应的P端的输入信号开关Vip），V_{cm_in}或者gnd（接地），采样时电容的上极板连接到电容顶板共模电平Vcm_top；在转换相位，C1、C2、C3根据比较器的输出结果每次一位连接到1/0。图中，V_cn表示电容的顶板电平，即比较器的输入端；Vrefn表示N端参考电平；Vrefp表示P端参考电平。

本发明的电容校准方法，包括下列步骤：

步骤S1，以理想电容的数字权重初始化所述开关电容模块中所有待校准电容的差分模式数字权重W_{i_diff}[N:1]和单端模式数字权重W_{i_sing}[N:1]；其中N表示逐次逼近型ADC的分辨率;i表示电容序号。

步骤S2，依次获取各待校准电容的差分模式下的实际数字权重，并赋值给对应的差分模式数字权重W_{i_diff}。

本实施例中，N端的输入信号开关Sin以及对应的P端的输入信号开关Sip都连接输入信号共模电V_{cm_in}，校准从需要校准的最低位开始，即C_k+1。在整个电容校准过程，所有采样阶段的操作都相同，即C1下极板通过开关短接到输入信号共模电V_{cm_in}，C2、C3的电容连接到等效1/2电位。如图4，步骤S2具体包括下列步骤：

1）逐次逼近型ADC开启差分模式。

2）从最低位开始依次遍历二进制电容阵列C2中每个待校准电容，获取二进制电容阵列C2中每个待校准电容的差分模式下的实际数字权重。

本实施例中，获取二进制电容阵列C2中某个待校准电容的差分模式下的实际数字权重，如下：

将极性标志位cap_pn置1，P端的该待校准电容（以C_k+1为例）置1，N端的该待校准电容（以C_k+1为例）置0。将排在该待校准电容前面的其他未校准电容（C_tm到C_k+2）连接到等效1/2电位，以此为初始态将排在该待校准电容后面的其他电容（C_k到C₀）正常SAR转换，得到第一模拟输出结果（SAR ADC模拟输出结果Qana）。其中所述排在该待校准电容后面的其他电容指的是已经完成校准的电容以及C3电容。将第一模拟输出结果取出正常SAR转换部分，乘上差分模式数字权重W_{i_diff}[x:1]，得到该待校准电容的第一校准结果（cap_pn=1时Ck+1校准结果Dout_p）。其中x表示正常SAR转换的位数。为了消除噪声影响，进行多次采样和转换，将得到的第一校准结果（Dout_p）做平均。再然后，将极性标志位cap_pn置0，P端的该待校准电容（以C_k+1为例）置0，N端的该待校准电容置1。将排在该待校准电容前面的其他未校准电容（C_tm到C_k+2）连接到等效1/2电位，以此为初始态将排在该待校准电容后面的其他电容（C_k到C₀）正常SAR转换，得到第二模拟输出结果（SAR ADC模拟输出结果Qana）。将第二模拟输出结果取出正常SAR转换部分，乘上差分模式数字权重W_{i_diff}[x:1]，得到该待校准电容的第二校准结果（cap_pn=0的C_k+1校准结果Dout_n）。为了消除噪声影响，进行多次转换，得到的Dout_n做平均。将第一校准结果和第二校准结果相减（Dout_p与Dout_n相减）并取绝对值，得到该待校准电容的差分模式下的实际数字权重（C_k+1的W_{k+1_diff}），更新到W_{i_diff}[N:1]的对应位中。

完成对C_k+1的电容校准后，用同样的采样以及类似的转换步骤，逐步校准从C_k+2到C_n的电容数字权重,得到W_{k+2_diff}至W_{n_diff}。

3）依次遍历温度码电容阵列C1中每个待校准电容，获取温度码电容阵列C1中每个待校准电容的差分模式下的实际数字权重。

本实施例中，获取温度码电容阵列C1中某个待校准电容的差分模式下的实际数字权重，如下：

将极性标志位cap_pn置1，P端的该待校准电容置1，N端的该待校准电容置0；将温度码电容阵列C1中其他待校准电容都接到等效1/2电位，以此为初始态将二进制电容阵列C2和二进制电容阵列C3中的电容正常SAR转换，得到第三模拟输出结果；将第三模拟输出结果取出正常SAR转换部分，乘上差分模式数字权重W_{i_diff}[y:1]，得到该待校准电容的第三校准结果；y表示正常SAR转换的位数，为了消除噪声影响，进行多次采样和转换，对第三校准结果作平均；将极性标志位cap_pn置0，P端的该待校准电容置0，N端的该待校准电容置1；将温度码电容阵列C1中其他待校准电容都接到等效1/2电位，以此为初始态将二进制电容阵列C2和二进制电容阵列C3中的电容正常SAR转换，得到第四模拟输出结果；将第四模拟输出结果取出正常SAR转换部分，乘上差分模式数字权重W_{i_diff}[y:1]，得到该待校准电容的第四校准结果，为了消除噪声影响，进行多次采样和转换，对四校准结果作平均；将第三校准结果和第四校准结果相减并取绝对值，得到该待校准电容的差分模式下的实际数字权重，更新到W_{i_diff}[N:1]的对应位中。以此，逐步校准从C_t0到C_tm的电容数字权重,得到W_{t0_diff}至W_{tm_diff}。

4）将各个待校准电容的差分模式下的实际数字权重赋值给各对应的所述差分模式数字权重W_{i_diff}。

图4中，cap_-num对应电容序列。

步骤S3，依次获取各待校准电容的单端模式下的实际数字权重，并赋值给对应所述单端模式数字权重。

本实施例中，N端的输入信号开关Sin以及对应的P端的输入信号开关Sip都连接输入信号共模电平V_{cm_in}，单端模式只需要校准C1电容，校准从需要校准的最低位开始，即C_t0。在整个电容校准过程，所有采样阶段的操作都相同，即C1下极板通过开关短接到输入信号共模电平V_{cm_in}，C2、C3的电容连接到等效1/2电位。在整个单端校准的转换阶段，N端的温度码电容阵列C1始终接等效1/2电位。如图4，步骤S3具体包括下列步骤：

1）逐次逼近型ADC开启单端模式。

2）依次遍历温度码电容阵列C1中每个待校准电容，获取温度码电容阵列C1中每个待校准电容的单端模式下的实际数字权重。

本实施例中，获取温度码电容阵列C1中某个待校准电容（以C_t0为例）的单端模式下的实际数字权重，如下：

N端的温度码电容阵列C1所有待校准电容始终连接等效1/2电位；将极性标志位cap_pn置1，P端的该待校准电容（以C_t0为例）置1；将P端的温度码电容阵列C1中其他待校准电容（C_tm到C_t1）都接到等效1/2电位，以此为初始态将二进制电容阵列C2和二进制电容阵列C3中的电容（C_n到C₀）正常SAR转换，得到第五模拟输出结果（SAR ADC模拟输出结果Qana）；将第五模拟输出结果取出正常SAR转换部分，乘上单端模式数字权重W_{i_sing}[z:1]，得到该待校准电容的第五校准结果；（cap_pn=1的C_t0校准结果Dout_p），z表示正常SAR转换的位数，为了消除噪声影响，进行多次采样和转换，对第五校准结果作平均；将极性标志位cap_pn置0，P端的该待校准电容置0；将P端的温度码电容阵列C1中其他待校准电容都接到等效1/2电位，以此为初始态将二进制电容阵列C2和二进制电容阵列C3中的电容正常SAR转换，得到第六模拟输出结果（cap_pn=0的C_t0校准结果Dout_n）；将第六模拟输出结果取出正常SAR转换部分，乘上单端模式数字权重W_{i_sing}[z:1]，得到该待校准电容的第六校准结果，为了消除噪声影响，进行多次采样和转换，对第六校准结果作平均；将第五校准结果和第六校准结果相减并取绝对值，得到该待校准电容的单端模式下的实际数字权重，更新到W_{i_sing} [N:1]的对应位中。以此，逐步校准从C_t0到C_tm的电容数字权重,得到W_{t0_sing}至W_{tm_sing}。

3）将各个待校准电容的单端模式下的实际数字权重赋值给各对应的所述单端模式数字权重W_{i_sing}。

步骤S4，根据所选的差分模式或单端模式，将各所述差分模式数字权重或各所述单端模式数字权重赋值给各实际最终数字权重W_i；即：W_i=W_{i_sing}或者W_i=W_{i_diff}；对逐次逼近型ADC的模拟输出信号Qana使用各实际最终数字权重W_i按位相加，得到逐次逼近型ADC的数字输出信号Dout。

综上，本发明能够配合SAR ADC电路能够实现电容的自校准，不需要额外的校准电容阵列。

以上实施例仅供说明本发明之用，而非对本发明的限制，有关技术领域的技术人员，在不脱离本发明的精神和范围的情况下，还可以作出各种变换或变型，因此所有等同的技术方案也应该属于本发明的范畴，应由各权利要求所限定。

Claims

1.一种逐次逼近型ADC的电容校准方法，逐次逼近型ADC包括依次连接的开关电容模块、比较器和SAR逻辑模块，其特征在于，电容校准方法包括：

以理想电容的数字权重初始化所述开关电容模块中所有待校准电容的差分模式数字权重W_{i_diff}[N:1]和单端模式数字权重W_{i_sing}[N:1]；其中N表示逐次逼近型ADC的分辨率，i表示电容序号；

对逐次逼近型ADC的模拟输出信号使用各实际最终数字权重按位相加，得到数字输出信号；

所述开关电容模块中电容阵列包括依次排列的待校准电容组成的阵列和不需要校准的二进制电容阵列C3；待校准电容组成的阵列包括依次排列的待校准的温度码电容阵列C1和待校准的二进制电容阵列C2；

所述依次获取各待校准电容的差分模式下的实际数字权重，并赋值给对应所述差分模式数字权重，包括：

逐次逼近型ADC开启差分模式；

将各个待校准电容的差分模式下的实际数字权重赋值给各对应的所述差分模式数字权重；

获取二进制电容阵列C2中某个待校准电容的差分模式下的实际数字权重，包括：

2.根据权利要求1所述的逐次逼近型ADC的电容校准方法，其特征在于，获取温度码电容阵列C1中某个待校准电容的差分模式下的实际数字权重，包括：

3.根据权利要求1所述的逐次逼近型ADC的电容校准方法，其特征在于，所述依次获取各待校准电容的单端模式下的实际数字权重，并赋值给对应所述单端模式数字权重，包括：

逐次逼近型ADC开启单端模式；

4.根据权利要求3所述的逐次逼近型ADC的电容校准方法，其特征在于，获取温度码电容阵列C1中某个待校准电容的单端模式下的实际数字权重，包括：

将极性标志位cap_pn置1，P端的该待校准电容置1；

将极性标志位cap_pn置0，P端的该待校准电容置0；

5.根据权利要求1-3中任一所述的逐次逼近型ADC的电容校准方法，其特征在于，在所述依次获取各待校准电容的差分模式下的实际数字权重，并赋值给对应所述差分模式数字权重之前，以及在所述依次获取各待校准电容的单端模式下的实际数字权重，并赋值给对应所述单端模式数字权重之前，进行采样阶段，

6.根据权利要求1-3中任一所述的逐次逼近型ADC的电容校准方法，其特征在于，多次获取第一校准结果、第二校准结果、第三校准结果、第四校准结果、第五校准结果和第六校准结果，并分别各自作平均。