[go: up one dir, main page]

CN115078973A - 一种验证晶圆测试图谱中数据准确性的方法 - Google Patents

一种验证晶圆测试图谱中数据准确性的方法 Download PDF

Info

Publication number
CN115078973A
CN115078973A CN202210867155.XA CN202210867155A CN115078973A CN 115078973 A CN115078973 A CN 115078973A CN 202210867155 A CN202210867155 A CN 202210867155A CN 115078973 A CN115078973 A CN 115078973A
Authority
CN
China
Prior art keywords
test
chips
wafer
tested
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210867155.XA
Other languages
English (en)
Inventor
王娜
卫玲玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Silicon Integrity Semiconductor Technology Co Ltd
Original Assignee
Jiangsu Silicon Integrity Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Silicon Integrity Semiconductor Technology Co Ltd filed Critical Jiangsu Silicon Integrity Semiconductor Technology Co Ltd
Priority to CN202210867155.XA priority Critical patent/CN115078973A/zh
Publication of CN115078973A publication Critical patent/CN115078973A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种验证晶圆测试图谱中数据准确性的方法，该方法包括以下步骤：测试机对晶圆上的待测芯片进行测试，并存储所述待测芯片的测试结果；探针台获取测试机所测晶圆上待测芯片的分bin信息；探针台存储测试图谱；服务器获取探针台中存储的测试图谱和测试机中存储的测试结果；服务器解析并比对所述测试结果和测试图谱；如果所有数据一致，则显示正常；如果数据不一致，则显示异常，扣留并进入异常处理程序。本发明公开的方法可以验证晶圆测试图谱数据的准确性，避免将错误的测试图谱流入下一个工序，造成不良品、未测芯片流出的问题，或者将良品作为不良品丢弃的问题。

Description

一种验证晶圆测试图谱中数据准确性的方法
技术领域
本发明涉及半导体检测技术领域，更具体涉及一种验证晶圆测试图谱中数据准确性的方法。
背景技术
晶圆(wafer)是一个圆形硅片，其上建立了许多独立的电路，单个独立电路被称为芯片(die)。
当晶圆制造完成后，需要经过晶圆测试(CP，Circuit Probing)进行筛选测试，完成晶圆测试以后，测试系统会输出一份测试图谱(map)，该图谱记录了芯片在晶圆上的坐标以及该芯片的bin类别。图谱是后续工序挑选良品芯片的依据。
目前，晶圆测试一般使用自动化测试设备(ATE，Automatic Test Equipment)进行测试，晶圆测试的ATE由测试机(Tester)、探针卡(ProbeCard)和自动探针台(Prober)组成。探针卡固定在探针台上，测试机与探针卡用弹簧针(Pogo Pin)或排线连接，测试机与探针台用TTL或GPIB通讯线连接。探针台负责机械运动，使探针卡上的探针(Probe)与待测芯片接触，并进行自动走步；测试机负责输出、测量电信号。测试完成后，探针台输出测试图谱，测试机输出测试数据(datalog)，两者均包含测试的批号(LotID)和晶圆的刻号(WaferID)信息，每一片晶圆对应一个刻号和一个批号。一个批号的晶圆里通常有很多片晶圆，每片晶圆有一个刻号。一个刻号对应一个批号，但一个批号可以对应很多刻号。检索测试数据和图谱时是使用批号+刻号来定位晶圆的。
探针台的数据是在测试的时候测试机实时发给探针台的，每一次测试(touchdown)测试机都会通过通讯(TTL或GPIB，一般都GPIB通讯)发送测试结果(芯片坐标和相应的分bin信息)给探针台。探针台记录接受到的信息，等一片晶圆全部测试完毕，会生成一张测试图谱。测试机的测试数据是在测试是记录芯片的相应数据，测试机的测试数据包含更详细的结果。
探针台在报警恢复测试时会人工介入，容易发生违规操作或者操作失误移动了晶圆的测试位置。
探针台在接收测试机下发的测试结果的过程中，由于通讯异常、操作失误或其他原因，可能导致数据异常，从而造成测试图谱中的测试结果存在异常，如果将错误的测试图谱流入下一个工序，则会造成不良品、未测芯片流出的问题，或者将良品作为不良品丢弃的问题。
因此，晶圆测试完成后，针对测试图谱数据的准确性进行验证就变得十分重要。
发明内容
为了解决上述问题，本发明提供了一种验证晶圆测试图谱中数据准确性的方法，利用该方法可以验证晶圆测试图谱数据的准确性，避免将错误的测试图谱流入下一个工序，造成不良品、未测芯片流出的问题，或者将良品作为不良品丢弃的问题。
具体的，本发明提供了一种验证晶圆测试图谱中数据准确性的方法，用于晶圆测试系统。该晶圆测试系统包括通讯连接的探针台、测试机和服务器。该方法包括以下步骤：
测试机对晶圆上的待测芯片进行测试，并存储所述待测芯片的测试结果；所述测试结果包括整个晶圆上所有待测芯片的测试数据，所述测试数据包括待测芯片的分bin信息；
探针台获取测试机所测晶圆上待测芯片的分bin信息；
探针台存储测试图谱，所述测试图谱是根据测试机传送给探针台的整片晶圆上所有待测芯片的分bin信息制成；
服务器获取探针台中存储的测试图谱和测试机中存储的测试结果；
服务器解析并比对所述测试结果和测试图谱；
如果所有数据一致，则显示正常；
如果数据不一致，则显示异常，扣留并进入异常处理程序。
在一些实施方式中，测试结果包括晶圆的刻号、批号、芯片总数以及各待测芯片的坐标信息；所述测试图谱包括晶圆分bin信息、晶圆的刻号、批号、芯片总数以及各待测芯片的坐标信息；所述芯片总数为pass数目和fail数目之和。
在一些实施方式中，比对所述测试结果和测试图谱的方法为：
比对芯片总数，如果不一致，说明异常，扣留并进入异常处理程序；如果一致，进入下一步；
比对pass和/或fail数目，如果不一致，说明异常，扣留并进入异常处理程序；如果一致，进入下一步；其中，所述pass指有效芯片，所述fail指失效芯片；
逐个比对芯片的坐标及分bin信息，如果不一致，说明异常，扣留并进入异常处理程序；如果一致，说明测试图谱没有异常。
在一些实施方式中，有效芯片是指测试结果符合测试标准的芯片，所述失效芯片是指测试结果不符合测试标准的芯片。
在一些实施方式中，异常处理程序为：人工确认测试图谱的数据准确性或者重新测试。
在一些实施方式中，探针台获取测试机所测晶圆上待测芯片的分bin信息之前，还包括：
测试机每执行一次测试任务，在测试结果中增加相应的测试数据；
测试机将增加的测试数据中的分bin信息下发至探针台。
与现有技术相比，本发明的有益效果是：
本发明可以验证晶圆测试图谱数据的准确性，通过比对芯片总数、pass和/或fail数目和芯片的坐标及分bin信息；来确定数据的准确性，比对方法直观、简单便捷。有效避免将错误的测试图谱流入下一个工序，造成不良品、未测芯片流出的问题，或者将良品作为不良品丢弃的问题。
附图说明
图1为本发明实施例提供的验证晶圆测试图谱中数据准确性的方法的流程图。
具体实施方式
下面结合具体实施方式对本发明作进一步的说明。
在本申请的描述中，除非另有说明，本文中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。
在对本申请实施例提供的验证晶圆测试图谱中数据准确性的方法进行详细介绍之前，先对本申请实施例涉及的执行主体进行简单的介绍。
本申请实施例中提供的方法是基于晶圆测试系统来执行的，该晶圆测试系统包括通讯连接的探针台、测试机和服务器。作为一种示例，具体是通过晶圆测试系统的控制设备来执行，控制设备可以是如平板电脑、笔记本电脑、台式计算机、UMPC(ultra-mobilepersonal computer，超级移动个人计算机)之类的电子设备。
本发明公开了一种验证晶圆测试图谱中数据准确性的方法，用于晶圆测试系统。如图1所示，该方法包括以下步骤：
S1、测试机对晶圆上的待测芯片进行测试，并存储所述待测芯片的测试结果；测试机每执行一次测试任务，在测试结果中增加相应的测试数据；测试机将增加的测试数据中的分bin信息下发至探针台。
在一些实施例中，测试结果包括整个晶圆上所有待测芯片的测试数据，所述测试数据包括待测芯片的分bin信息；具体的，测试结果包括晶圆的刻号、批号、芯片总数以及各待测芯片的坐标信息。
S2、探针台获取测试机所测晶圆上待测芯片的分bin信息；探针台存储测试图谱。
测试图谱是根据测试机传送给探针台的整片晶圆上所有待测芯片的分bin信息制成；测试图谱具体包括晶圆分bin信息、晶圆的刻号、批号、芯片总数以及各待测芯片的坐标信息。
S3、服务器获取探针台中存储的测试图谱和测试机中存储的测试结果。
S4、服务器解析并比对测试结果和测试图谱；
如果所有数据一致，则显示正常；
如果数据不一致，则显示异常，扣留并进入异常处理程序。
步骤S1中的芯片总数为该晶圆上所有测试的芯片数目。芯片总数为pass数目和fail数目之和。pass指的是有效芯片，fail指的是失效芯片。有效芯片是指测试结果符合测试标准的芯片，失效芯片是指测试结果不符合测试标准的芯片。
上述测试标准是指测试程序里预先记载的所有测试项目的上下限。比如OS_VIN下限-0.5V，上限-0.2V；那么测试结果如果是在-0.5V到-0.2V内，就是合格，在上下限之外就是不合格。
测试程序是由一个个测试项目构成。有效芯片就是所有测试项目都在测试程序预先记载的上下限范围内。失效芯片就是有测试项目不在测试程序预先记载的上下限范围内。
基于上述步骤，比对测试结果和测试图谱的具体方法为：
比对芯片总数，如果不一致，说明异常，扣留并进入异常处理程序；如果一致，进入下一步；
比对pass和/或fail数目，如果不一致，说明异常，扣留并进入异常处理程序；如果一致，进入下一步；其中，所述
逐个比对芯片的坐标及分bin信息，如果不一致，说明异常，扣留并进入异常处理程序；如果一致，说明测试图谱没有异常。
在上述具体的比对方法中，第一步比对芯片总数，是最直观、最简单便捷的，如果芯片总数不一致，说明测试图谱一定是有异常的；如果芯片总数一致，并不代表测试图谱一定没有异常，所以要继续测试；第二步比对pass和/或fail数目，第三步比对芯片的坐标及分bin信息也是相同的原则，如果一致，说明测试图谱没有异常，如果不一致，需要扣留晶圆并进入异常处理程序。
为使得验证结果准备，本实施例公开的几个比对的项目可以根据实际需要进行增加或删减。
前述扣留异常晶圆，并进入异常处理程序。该异常处理程序为：人工确认测试图谱的数据准确性或者重新测试。也可以是根据实际需要对异常晶圆进行处理。
以上所述的仅是本发明的一些实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本发明的创造构思的前提下，还可以做出其它变形和改进，这些都属于本发明的保护范围。

Claims (6)

1.一种验证晶圆测试图谱中数据准确性的方法，用于晶圆测试系统，所述晶圆测试系统包括通讯连接的探针台、测试机和服务器，其特征在于，该方法包括以下步骤：
所述测试机对晶圆上的待测芯片进行测试，并存储所述待测芯片的测试结果；所述测试结果包括整个晶圆上所有待测芯片的测试数据，所述测试数据包括待测芯片的分bin信息；
所述探针台获取测试机所测晶圆上待测芯片的分bin信息；
所述探针台存储测试图谱，所述测试图谱是根据测试机传送给探针台的整片晶圆上所有待测芯片的分bin信息制成；
所述服务器获取探针台中存储的测试图谱和测试机中存储的测试结果；
所述服务器解析并比对所述测试结果和测试图谱；
如果所有数据一致，则显示正常；
如果数据不一致，则显示异常，扣留并进入异常处理程序。
2.根据权利要求1所述的一种验证晶圆测试图谱中数据准确性的方法，其特征在于，所述测试结果包括晶圆的刻号、批号、芯片总数以及各待测芯片的坐标信息；所述测试图谱包括晶圆分bin信息、晶圆的刻号、批号、芯片总数以及各待测芯片的坐标信息；所述芯片总数为pass数目和fail数目之和。
3.根据权利要求2所述的一种验证晶圆测试图谱中数据准确性的方法，其特征在于，比对所述测试结果和测试图谱的方法为：
比对芯片总数，如果不一致，说明异常，扣留并进入异常处理程序；如果一致，进入下一步；
比对pass和/或fail数目，如果不一致，说明异常，扣留并进入异常处理程序；如果一致，进入下一步；其中，所述pass指有效芯片，所述fail指失效芯片；
逐个比对芯片的坐标及分bin信息，如果不一致，说明异常，扣留并进入异常处理程序；如果一致，说明测试图谱没有异常。
4.根据权利要求3所述的一种验证晶圆测试图谱中数据准确性的方法，其特征在于，所述有效芯片是指测试结果符合测试标准的芯片，所述失效芯片是指测试结果不符合测试标准的芯片。
5.根据权利要求4所述的一种验证晶圆测试图谱中数据准确性的方法，其特征在于，所述异常处理程序为：人工确认测试图谱的数据准确性或者重新测试。
6.根据权利要求1-5任一项所述的一种验证晶圆测试图谱中数据准确性的方法，其特征在于，所述探针台获取测试机所测晶圆上待测芯片的分bin信息之前，还包括：
所述测试机每执行一次测试任务，在测试结果中增加相应的测试数据；
所述测试机将增加的测试数据中的分bin信息下发至探针台。
CN202210867155.XA 2022-07-22 2022-07-22 一种验证晶圆测试图谱中数据准确性的方法 Pending CN115078973A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210867155.XA CN115078973A (zh) 2022-07-22 2022-07-22 一种验证晶圆测试图谱中数据准确性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210867155.XA CN115078973A (zh) 2022-07-22 2022-07-22 一种验证晶圆测试图谱中数据准确性的方法

Publications (1)

Publication Number Publication Date
CN115078973A true CN115078973A (zh) 2022-09-20

Family

ID=83241841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210867155.XA Pending CN115078973A (zh) 2022-07-22 2022-07-22 一种验证晶圆测试图谱中数据准确性的方法

Country Status (1)

Country Link
CN (1) CN115078973A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115829500A (zh) * 2022-11-23 2023-03-21 上海哥瑞利软件股份有限公司 测试数据管理方法
CN117558641A (zh) * 2023-11-14 2024-02-13 浙江华远微电科技有限公司 一种适用于谐振器芯片自动测试的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205103383U (zh) * 2015-11-05 2016-03-23 杭州伯坦科技工程有限公司 圆柱体锂离子电池综合性能快速检测系统
CN207066306U (zh) * 2017-05-02 2018-03-02 宁波夏厦齿轮有限公司 涡轮自动检测机
CN108400098A (zh) * 2017-02-08 2018-08-14 上海华岭集成电路技术股份有限公司 验证晶圆测试相关性的方法
CN112207055A (zh) * 2019-07-11 2021-01-12 河南红桥锚机有限公司 一种夹片外形自动检测系统
CN112666448A (zh) * 2020-12-18 2021-04-16 江苏艾科半导体有限公司 芯片cp测试中delp系列探针台驱动配置方法
CN112992809A (zh) * 2021-02-10 2021-06-18 江苏芯德半导体科技有限公司 晶圆级嵌入式硅片晶圆支撑扇出封装结构及封装工艺
CN114416514A (zh) * 2022-03-25 2022-04-29 南京伟测半导体科技有限公司 一种基于测试封装Mapping自动检查校验方法及系统

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205103383U (zh) * 2015-11-05 2016-03-23 杭州伯坦科技工程有限公司 圆柱体锂离子电池综合性能快速检测系统
CN108400098A (zh) * 2017-02-08 2018-08-14 上海华岭集成电路技术股份有限公司 验证晶圆测试相关性的方法
CN207066306U (zh) * 2017-05-02 2018-03-02 宁波夏厦齿轮有限公司 涡轮自动检测机
CN112207055A (zh) * 2019-07-11 2021-01-12 河南红桥锚机有限公司 一种夹片外形自动检测系统
CN112666448A (zh) * 2020-12-18 2021-04-16 江苏艾科半导体有限公司 芯片cp测试中delp系列探针台驱动配置方法
CN112992809A (zh) * 2021-02-10 2021-06-18 江苏芯德半导体科技有限公司 晶圆级嵌入式硅片晶圆支撑扇出封装结构及封装工艺
CN114416514A (zh) * 2022-03-25 2022-04-29 南京伟测半导体科技有限公司 一种基于测试封装Mapping自动检查校验方法及系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
胡晓明等: "《现代集成电路制造工艺》", vol. 1, 31 December 2021, 西南交通大学出版社, pages: 216 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115829500A (zh) * 2022-11-23 2023-03-21 上海哥瑞利软件股份有限公司 测试数据管理方法
CN117558641A (zh) * 2023-11-14 2024-02-13 浙江华远微电科技有限公司 一种适用于谐振器芯片自动测试的方法

Similar Documents

Publication Publication Date Title
US20020199142A1 (en) Semiconductor programming and testing method and apparatus
CN115078973A (zh) 一种验证晶圆测试图谱中数据准确性的方法
KR102305872B1 (ko) 검사 시스템, 웨이퍼 맵 표시기, 웨이퍼 맵 표시 방법, 및 기록 매체에 저장된 컴퓨터 프로그램
US7589548B2 (en) Design-for-test micro probe
CN113157501A (zh) 一种基于ate测试机的微系统模块ac参数测试方法
US7003421B1 (en) VDD over and undervoltage measurement techniques using monitor cells
US12007438B2 (en) Method and system for testing an integrated circuit
WO2007113968A1 (ja) 半導体集積回路の検査方法および情報記録媒体
US20070176621A1 (en) Semiconductor wafer testing apparatus and method of testing semiconductor wafer
US6785413B1 (en) Rapid defect analysis by placement of tester fail data
US20240126864A1 (en) Determining electronic component authenticity via electronic signal signature measurement
CN110907857B (zh) 一种基于fpga的连接器自动检测方法
CN112834907A (zh) 一种支持log文件配置的测试系统
US5898705A (en) Method for detecting bus shorts in semiconductor devices
Khasawneh et al. Real-time monitoring of test fallout data to quickly identify tester and yield issues in a multi-site environment
US7500165B2 (en) Systems and methods for controlling clock signals during scan testing integrated circuits
CN103592613B (zh) 测试校正仪、测试系统及测试方法
US11639960B2 (en) Integrated circuit spike check apparatus and method
CN114527366A (zh) 一种wat自动重测方法
CN114646864A (zh) 基于自动测试设备的测试方法及系统
KR100780849B1 (ko) 샷 단위의 웨이퍼 검사 방법
WO1981000475A1 (en) Testor for microprocessor-based systems
US12188961B2 (en) Method for accurate pad contact testing
US20030018937A1 (en) Method and apparatus for efficient self-test of voltage and current level testing
CN107656194A (zh) 一种智慧型数字集成电路故障检测系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination