[go: up one dir, main page]

CN115863292A - 用于直接芯片附连架构的共形功率输送结构 - Google Patents

用于直接芯片附连架构的共形功率输送结构 Download PDF

Info

Publication number
CN115863292A
CN115863292A CN202211017757.2A CN202211017757A CN115863292A CN 115863292 A CN115863292 A CN 115863292A CN 202211017757 A CN202211017757 A CN 202211017757A CN 115863292 A CN115863292 A CN 115863292A
Authority
CN
China
Prior art keywords
conductive layer
electrically
conformal
chip
power delivery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211017757.2A
Other languages
English (en)
Inventor
W·J·兰伯特
B·崔
K·巴拉斯
K·拉达克里希南
A·埃尔谢比尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN115863292A publication Critical patent/CN115863292A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1427—Voltage regulator [VR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

在一个实施例中，基底管芯设备包括共形功率输送结构，所述共形功率输送结构包括限定一个或多个凹陷的第一电传导层以及至少部分在第一电传导层的凹陷内并且具有与第一电传导层的上表面大致共形的下表面的第二电传导层。所述共形功率输送结构还包括在第一电传导层和第二电传导层的彼此共形的表面之间的电介质材料。所述共形功率输送结构可以被连接到所述基底管芯设备的连接焊盘，例如以向被连接到所述基底管芯设备的集成电路（IC）芯片提供功率输送。所述基底管芯设备还包括用于将IC芯片彼此连接的桥电路模块。

Description

用于直接芯片附连架构的共形功率输送结构
背景技术
在当前DCA架构中，基底管芯可以包括多个重分布层（RDL），其可以用于扇出布线以从基底管芯的顶部之间的较精细间距和基底管芯的底部上的较粗间距进行映射。这些RDL层可以用于功率输送布线，然而，这可能引起一个或多个问题。例如，在一些实例中，大部分RDL布线可以用于功率输送，使很少的迹线被留着用于IO或其它类型的布线。进一步地，当与传统的功率平面结构相比时，RDL层中的IR降可能相当高。
附图说明
图1示出了根据本公开的实施例的示例共形功率输送结构。
图2和图3示出了根据本公开的实施例的示例共形功率输送结构的透视图。
图4示出了具有一个底部功率平面的示例共形功率输送结构的顶视图和两个横截面视图。
图5示出了具有两个底部功率平面的示例共形功率输送结构的顶视图和两个横截面视图。
图6A-图6B示出了示例三层共形功率输送结构。
图7示出了具有三个功率平面的示例共形功率输送结构的顶视图和两个横截面视图。
图8-图11示出了根据本公开的实施例的具有基底管芯架构的示例系统，所述基底管芯架构具有共形功率输送结构。
图12是根据本文所公开的实施例中的任一实施例的可以被包括在微电子组装件中的晶圆和管芯的顶视图。
图13是根据本文所公开的实施例中的任一实施例的可以被包括在微电子组装件中的集成电路装置的横截面侧视图。
图14是根据本文所公开的实施例中的任一实施例的可以包括微电子组装件的集成电路装置组装件的横截面侧视图。
图15是根据本文所公开的实施例中的任一实施例的可以包括微电子组装件的示例电气装置的框图。
具体实施方式
本公开的方面可以将共形功率输送结构结合到基底管芯（例如，对于直接芯片附连（DCA）架构，其中基底管芯被直接附连到主板）中。共形功率输送结构可以提供类似于封装衬底中的传统功率平面的DC电流路径的DC电流路径。
在当前DCA架构中，基底管芯可以包括多个重分布层（RDL），其可以用于扇出布线以从基底管芯的顶部之间的较精细间距和基底管芯的底部上的较粗间距进行映射。对于低功率产品，此扇出布线可以例如用于制作不需要传统封装衬底并且可以被直接BGA安装（例如，以～210um间距）到主板的产品。这引起所组装单元的极低Z高度（例如，～0.4mm）以及仅受主板技术可以支持的BGA间距限制的X-Y占用面积。较高功率产品可以使用相同的原理来将信号扇出到更大的间距，以用于改进产量和可靠性性能，或者在衬底技术方面节省金钱。
这种方法的一个潜在问题是RDL层通常通过后端制造设备形成，并且与封装层的～15um相比，RDL层在～1um到5um厚之间。进一步地，一般仅存在一个到三个RDL层可用。为了在具有较大BGA间距的基底管芯布线上维持等效IR降，必须将大量RDL专用于功率输送迹线。此外，IR降可能比标准封装更差。例如，在典型的布线条件和金属密度规则下，此类配置可能引起30 mΩ/sq（单轴）或更多的有效电阻，其是可通过传统封装功率平面结构所实现的有效电阻的多达10倍。
将如此多的RDL专用于高电流轨的功率输送可能导致第二潜在问题，所述第二潜在问题是用于改进移动部分的较低功率效率的低电流供应几乎未被留有用于布线的金属，并且相比处于标准间距的管芯还失去许多管芯凸块。这两种效应的组合使功率输送成为这些扇出策略的主要问题。
对DCA架构特定的单独挑战是在封装中不存在像如常规功率平面结构的厚芯覆铜平面（thick core copper plane）的低电阻短路结构，并且因此，如果各个管脚没有有效地并联成组，则它们的IR降可能是相当大的，并且可能变成该部分所受到的净DC IR梯度的一部分。这可能引起速度和功率分级（binning）的问题，因为梯度将比在功率输送路径中不具有这些管脚的平台的梯度显著更差。
通过包括如本文所描述的可以具有5mΩ的双向电阻的共形功率输送结构，使DCA架构的IR降与传统封装功率平面解决方案相当。可以在共形功率输送结构的上方或下方实现精细间距RDL层，并且这些导线的较大部分现在可以用于路由低电流供应，从而当与上面情形相比时显著地减少了它们经历的IR降。在基底管芯的其它区域中，例如，这些RDL层可以用于扇出输入/输出（IO）信号或用于管芯到管芯连接。并且在IO密度较高并且高电流功率轨不存在的基础复合体区域中，可以使用常规的接线柱。
图1示出了根据本公开的实施例的示例共形功率输送结构100。特别地，图1示出了共形功率输送结构100的顶视图和共形功率输送结构100的侧视图/横截面视图。共形功率输送结构100包括第一功率平面102和形成在第一功率平面102上的第二功率平面106，例如，如上面描述的。功率平面102、106由薄电介质材料层104分开。如从共形功率输送结构100的顶视图可以看出的，由薄电介质层104制造的反焊盘（anti-pad）的大小可以比由传统平行功率平面结构所需的反焊盘小得多（例如，幅度小（一个或多个）数量级），这潜在地提供了一个或多个优点，诸如更好的电气性能、更好的横向电阻、和/或改进的横向电感。
尽管本文有时描述为是功率“平面”，但将理解，本公开的功率平面在几何意义上可以不是平面的（例如，在一个平面中完全平坦（像如传统功率平面））。此外，尽管示出为以特定方式形成（例如，具有两个功率平面），但是共形功率输送结构100可以以任何适合的方式形成（例如，具有三个或更多个功率平面，或具有不同的通孔形状，或没有通孔，或具有不同的结构）。作为一个示例，共形功率输送结构100可以用于在管芯的背侧或在如图4中示出的管芯堆叠上分配功率。
如本文所使用的，第一表面与第二表面大致共形可以指第一表面具有与第二表面相同或非常类似的形状，其中第一表面沿着第二表面的表面。例如，在图1中示出的示例中，平面106的下表面（面向平面102的表面）具有与平面102的上表面（面向平面106的表面）相同的形状。因此，平面102、106之间的电介质层104具有与平面102的上表面和平面106的下表面相同的形状。然而，在一些实施例中，由于制作差异、公差、电介质（或其它层）沉积方法，共形表面可能不具有彼此完全相同的形状，但在上平面106的下表面大致沿着下平面102的上表面的表面（和/或电介质层104，就其形状稍微不同于平面102的上表面的形状而言）的意义上，共形表面仍可以被认为是共形的。
如本文所使用的，术语“上”/“下”或“在…上方”/“在…下方”可以指对象（例如，上面描述的表面）的相对位置（尤其是依据附图中示出的示例），而不是对象的绝对位置。例如，设备的上表面可以在设备与对象的下表面的相对侧上，并且上表面可能一般只有当以特定方式观看时才面向上。作为另一示例，在第二对象上方的第一对象可以在第二对象的“上”表面上或附近，而不是在对象的“下”表面附近，并且第一对象可能只有当以特定方式观看两个对象时才真正在第二对象上方。
图2和图3示出了根据本公开的实施例的示例共形功率输送结构的透视图。在图2中示出的示例中，共形功率输送结构200包括由电介质层分开的底部功率平面202和顶部功率平面206。共形功率输送结构200还包括多个突起/通过连接（through connection）203，其用于允许底部功率平面202连接到可以放置在顶部功率平面204的顶部表面上的装置（例如，管芯、封装衬底、或任何其它适合的连接装置或设备）。在图3中示出的示例中，共形功率输送结构300包括由电介质层分开的底部功率平面302和顶部功率平面306。然而，在图3中示出的示例中，不存在如图2中那样的从底部功率平面302去到顶部功率平面304的顶部表面的通过连接。
在图2-图3中示出的示例中，功率平面形成彼此共形的矩形形状。也就是说，底部功率平面202、302被形成有矩形蚀刻区域（和突起203），在其中形成了顶部功率平面204、304。然而，蚀刻区域和/或突起可被形成有其它形状。图7-图8示出了共形功率输送结构的此类区域的其它示例形状。
图4示出了具有一个底部功率平面的示例共形功率输送结构400的顶视图和两个横截面视图。如图4中示出的，共形功率输送结构400包括底部功率平面层402和形成在底部功率平面层402之上的顶部功率平面层404。共形功率输送结构400还包括来自底部功率平面层402的、通过顶部功率平面层404的通孔（例如，406），从而允许底部功率平面层402由定位在顶部功率平面层404上方的装置或其它结构访问。在图4中示出的示例中，蚀刻区域（例如405）在底部功率平面层402中形成孔，所述孔允许顶部功率平面层404由定位在共形功率输送结构400下方的装置或其它结构访问。在示出的示例中，尽管所蚀刻区域和通孔以特定形状形成，但是所蚀刻区域和/或通孔可以以任何其它适合的形状形成。
图5示出了具有两个底部功率平面的示例共形功率输送结构500的顶视图和两个横截面视图。特别地，示例功率输送结构与图4的结构400相同，但是其中底部功率平面层402被拆分成两个单独的功率平面402A、402B，这可以允许结构400中的多于两个功率平面（例如，如下面描述的）。
在一些实例中，共形功率输送结构可以被制造有三个功率平面层，而不是如图5中所示出那样将底部功率平面拆分成两个。图6A-图6B示出了示例三层共形功率输送结构610、620。在示出的共形功率输送结构中的每个中，存在形成在衬底（612、622）上的第一层（614、624）、与第一层（614、624）共形的第二层（616、626）、以及与第二层（616、626）共形的第三层（618、628），其中电介质材料在每个相邻层之间。尽管未示出，但是衬底612、622可以包括一个或多个连接（例如，焊盘、导线等）以连接到共形功率输送结构的功率平面中的每个。在图6A中示出的示例中，共形功率输送结构610在结构的底侧（即，在衬底612）提供对全部三个功率平面的访问。相对地，在图6B中示出的示例中，共形功率输送结构620在结构的顶侧（即，在衬底622的相对侧上）提供对全部三个功率平面的访问。
图7示出了具有三个功率平面的示例共形功率输送结构700的顶视图和两个横截面视图。如图7中示出的，共形功率输送结构700包括第一功率平面层702、形成在第一功率平面层702之上的第二功率平面层704、以及形成在第二功率平面层704之上的第三功率平面层706。共形功率输送结构700还包括来自第一功率平面层702的、通过第二功率平面层704和第三功率平面层706的通孔（例如708）以及来自第二功率平面层704的、通过第三功率平面层704的通孔（例如710），从而允许功率平面层702、704由定位在第三功率平面层706上方的装置或其它结构访问。在图7中示出的示例中，蚀刻区域在底部功率平面层中形成孔，以允许顶部功率平面层由定位在共形功率输送结构700下方的装置或其它结构访问，类似于上面描述的结构。
图8-图11示出了根据本公开的实施例的具有基底管芯架构的示例系统，所述基底管芯架构具有共形功率输送结构。特别地，图8-图10示出了具有直接芯片附连架构（其中基底管芯被直接附连到主板）的示例系统，而图11示出了其中基底管芯被附连到封装衬底（所述封装衬底进而被附连到主板）的示例系统。在图8-图10中示出的示例中，主板（例如802）与基底管芯（例如804）之间的连接焊盘/焊球间距可以是大约150-250um，并且基底管芯与基底管芯上的芯片之间的连接焊盘/焊球间距可以是大约10-150um。如本文所使用的，在某些实例中，连接焊盘的间距可以指焊盘的中间部分之间的距离。在图11中示出的示例中，主板1102和封装衬底1103之间的焊球间距可以是大约300-400um，而其它焊球间距可以与图8-图11中的相同。典型地，封装衬底和主板之间的焊球间距更小（例如在80-130um之间）；然而，这里示出的基底上芯片架构可以允许封装衬底和基底管芯之间的大的焊球间距，这可以允许制作不那么昂贵的封装衬底。
参考图8，示例系统800包括主板802（例如，母板），主板802具有附连到其的基底管芯804和功率管理集成电路（PMIC）820。PMIC 820包括用于例如从电池源接收输入功率并且将功率分配到被连接到主板802的组件的电路。例如，PMIC 820可以包括一个或多个DC/DC转换器、调节器等。在一些实例中，由PMIC 820提供作为输出的电压可以是大约5V。PMIC820将其输出电压（在示出的示例中称为“Vin”）提供到主板802内的功率平面821。功率平面821可以是如图所示的平行功率平面，或者可以被实现为类似于上面所描述的结构的共形功率输送结构。
然后，将Vin电压提供到基底管芯804内的共形功率输送结构806，并且然后从共形功率输送结构806提供到芯片810A内的电压调节器（VR）812。在某些实施例中，VR 812可以是低压差（LDO）线性调节器或开关调节器。VR 812可以将Vin电压转换为另一电压（在所示出的示例中是Vss，例如～1.0-1.2V），其被提供回到共形功率输送结构806以用于分配。例如，在所示出的示例中，Vss电压被提供到芯片810A内的电路814。尽管未示出，但在一些实施例中，Vss电压可以被提供到芯片810A的其它电路、提供到其它芯片（例如，芯片810B的电路816）、或提供到未示出的在基底管芯804内或附连到基底管芯804的其它组件。进一步地，尽管示出为位于芯片810A中，但是一些实施例可以在另一位置中（例如在主板802或基底管芯804内部）实现VR 812。
如图所示，共形功率输送结构806包括两个分开的底部层，一个处置Vin功率平面，并且另一个则处置Vss功率平面，并且共形功率输送结构806的顶部层处置Vcc功率平面（如图所示）。共形功率输送结构806可以以与图5中示出的共形功率输送结构类似的方式来实现。
在所示出的示例中，基底管芯804包括RDL层807。如本文中所使用的，RDL层可以指管芯上（例如，基底管芯804中）的传导层（例如，金属），所述传导层使管芯的连接焊盘在管芯的其它位置中可用，例如，以将焊盘的信号分配到另一位置或用于在必要情况下更好地访问焊盘。例如，在所示出的示例中，RDL层807中的某些部分在共形功率输送结构806和芯片810A的组件之间传递Vss电压。这些RDL层可以用于在共形功率输送结构806中的基底到芯片接口的较小间距到通孔的较大间距之间扇出（如图所示）。其它RDL层用于路由IO导线（例如，从共形功率输送结构806周围的电路814，并且还扇出到在基底管芯804的底部的较大间距（如图所示））。在基底管芯804的其它区域中（例如，在图8中的管芯804的右侧上），使用RDL层807来将小管芯到芯片810B间距映射到IO接线柱808（在某些实施例中，其可以是金属）。在所示出的示例中，IO信号通过基底管芯804去到主板802的IO电路830，其可以将信号路由到被连接到主板802的IO装置（未示出）。
图8的芯片810可以包括一个或多个集成电路（例如，电路814）以实现某些功能，并且相应地在某些实例中可以被称为集成电路管芯或集成电路芯片。例如，在某些实施例中，芯片810A可以是具有包括一个或多个CPU核的电路814的中央处理单元（CPU），芯片810B可以是具有包括一个或多个GPU核的电路816的图形处理单元（GPU）。基底管芯804还包括桥电路805，其桥接芯片810A、810B之间的通信。例如，桥电路可以包括桥接CPU和GPU之间的通信的控制器中枢。
现在参考图9，示例系统900与系统800相同地被实现（即，包括以相同或类似方式实现的相同组件等）。也就是说，主板902可以以与主板802相同或类似的方式来实现，基底管芯904可以以与基底管芯804相同或类似的方式来实现，桥电路905可以以与桥电路805相同或类似的方式来实现，芯片910可以以与芯片810相同或类似的方式来实现，并且PMIC920可以以与PMIC 820相同或类似的方式来实现。然而，与系统800相对，系统900包括基底管芯904，其包括两个单独的共形功率输送结构906A、906B，而不是如图8中所示出的具有多个下平面的一个共形功率输送结构806。
现在参考图10，示例系统1000与系统800相同地被实现（即，包括以相同或类似方式实现的相同组件等）。也就是说，主板1002可以以与主板802相同或类似的方式来实现，基底管芯1004可以以与基底管芯804相同或类似的方式来实现，桥电路1005可以以与桥电路805相同或类似的方式来实现，芯片1010可以以与芯片810相同或类似的方式来实现，并且PMIC 1020可以以与PMIC 820相同或类似的方式来实现。然而，与系统800相对，系统1000包括具有三个层的共形功率输送结构1006，而不是如图8中所示出的具有多个下平面的一个共形功率输送结构。例如，共形功率输送结构1006可以以与图6-图7中所示出的共形功率输送结构类似的方式来实现。
现在参考图11，示例系统1100与系统800相同地被实现（即，包括以相同或类似方式实现的相同组件等）。也就是说，主板1102可以以与主板802相同或类似的方式来实现，基底管芯1104可以以与基底管芯804相同或类似的方式来实现，桥电路1105可以以与桥电路805相同或类似的方式来实现，RDL层1107可以以与RDL层807相同或类似的方式来实现，芯片1110可以以与芯片810相同或类似的方式来实现，并且PMIC 1120可以以与PMIC 820相同或类似的方式来实现。
然而，与系统800相对，系统1100的基底管芯1104在封装衬底1103上而不是直接在主板1102上。在所示出的示例中，封装衬底1103包括类似于主板的功率平面结构1121的功率平面结构1122。功率平面结构1121、1122可以是如图所示的平行平面结构，或者在其它实施例中，一者或两者可以通过如本文所描述的共形功率输送结构来实现。来自PMIC 1112的Vin电压如在先前示例中那样去到功率平面结构1121，并且然后穿过封装衬底1103的功率平面结构1122，在封装衬底1103中，Vin电压然后被向上路由到基底管芯1104的共形功率输送结构1106中。
图12是晶圆1200和管芯1202的顶视图，晶圆1200和管芯1202可以包括具有本文所公开的共形功率输送结构的架构中的任一个。晶圆1200可以由半导体材料构成，并且可以包括一个或多个管芯1202，所述一个或多个管芯1202具有形成在晶圆1200的表面上的集成电路结构。单独管芯1202可以是包括任何适合集成电路的集成电路产品的重复单元。在半导体产品的制造完成之后，晶圆1200可以经历单切工艺，其中管芯1202彼此分开以提供集成电路产品的分立“芯片”。管芯1202可以包括一个或多个晶体管（例如，下面讨论的图13的晶体管1340中的一些）、用于将电信号路由到晶体管的支持电路、无源组件（例如，信号迹线、电阻器、电容器、或电感器）、和/或任何其它集成电路组件。在一些实施例中，晶圆1200或管芯1202可以包括存储器装置（例如，随机存取存储器（RAM）装置，诸如静态RAM（SRAM）装置、磁RAM（MRAM）装置、电阻RAM（RRAM）装置、传导桥接RAM（CBRAM）装置等）、逻辑装置（例如，AND、OR、NAND、或NOR门）或任何其它适合的电路元件。这些装置中的多个装置可以被组合在单个管芯1202上。例如，由多个存储器装置形成的存储器阵列可以被形成在与处理器单元（例如，图15的处理器单元1502）或者被配置成将信息存储在存储器装置中或执行存储于存储器阵列中的指令的其它逻辑被形成于的管芯相同的管芯1202上。
图13是集成电路装置1300的横截面侧视图，集成电路装置1300可以包括具有本文所公开的共形功率输送结构的架构中的任一个。集成电路装置1300中的一个或多个可以被包括在一个或多个管芯1202（图12）中。集成电路装置1300可以被形成在管芯衬底1302（例如，图12的晶圆1200）上，并且可以被包括在管芯（例如，图12的管芯1202）中。管芯衬底1302可以是由半导体材料系统（包括例如n型或p型材料系统（或两者的组合））构成的半导体衬底。管芯衬底1302可以包括例如使用体硅或绝缘体上硅（SOI）子结构形成的晶体衬底。在一些实施例中，管芯衬底1302可以使用可以或可以不与硅组合的备选材料来形成，所述备选材料包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、或锑化镓。被分类为II-VI族、III-V族、或IV族的其它材料也可以用于形成管芯衬底1302。尽管这里描述了材料（可以由其形成管芯衬底1302）的几个示例，但是可以使用可充当集成电路装置1300的基底的任何材料。管芯衬底1302可以是单切管芯（例如，图12的管芯1202）或晶圆（例如，图12的晶圆1200）的一部分。
集成电路装置1300可以包括设置在管芯衬底1302上的一个或多个装置层1304。装置层1304可以包括被形成在管芯衬底1302上的一个或多个晶体管1340（例如，金属氧化物半导体场效应晶体管（MOSFET））的特征。晶体管1340可以包括例如一个或多个源极和/或漏极（S/D）区1320、用于控制S/D区1320之间的电流的栅极1322、以及向/从S/D区1320路由电信号的一个或多个S/D接触部1324。晶体管1340可以包括为了清楚起见而未描绘的附加特征，诸如装置隔离区、栅极接触部等等。晶体管1340不限于图13中描绘的类型和配置，并且可以包括各种各样的其它类型和配置，诸如例如平面晶体管、非平面晶体管、或者两者的组合。非平面晶体管可以包括FinFET晶体管（诸如双栅极晶体管或三栅极晶体管）以及环绕或全围绕栅极晶体管（诸如纳米带、纳米片、或纳米线晶体管）。
晶体管1340可以包括由至少两个层、栅极电介质、和栅极电极形成的栅极1322。栅极电介质可以包括一个层或层的堆叠。所述一个或多个层可以包括氧化硅、二氧化硅、碳化硅、和/或高k电介质材料。
高k电介质材料可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌、和锌之类的元素。可以在栅极电介质中使用的高k材料的示例包括但不限于氧化铪、铪硅氧化物、氧化镧、镧铝氧化物、氧化锆、锆硅氧化物、氧化钽、氧化钛、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、氧化钇、氧化铝、铅钪钽氧化物、和铌酸铅锌。在一些实施例中，当使用高k材料时，可以对栅极电介质实行退火工艺以改进其质量。
栅极电极可以被形成在栅极电介质上并且可以包括至少一个p型功函数金属或n型功函数金属（取决于晶体管1340是p型金属氧化物半导体（PMOS）还是n型金属氧化物半导体（NMOS）晶体管）。在一些实现中，栅极电极可以由两个或更多个金属层的堆叠组成，其中一个或多个金属层是功函数金属层并且至少一个金属层是填充金属层。为了其它目的，可以包括其它金属层，诸如阻挡层。
对于PMOS晶体管，可被用于栅极电极的金属包括但不限于钌、钯、铂、钴、镍、传导金属氧化物（例如，氧化钌）、以及下面参考NMOS晶体管（例如，用于功函数调谐）讨论的金属中的任何一个。对于NMOS晶体管，可被用于栅极电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金、这些金属的碳化物（例如，碳化铪、碳化锆、碳化钛、碳化钽、和碳化铝）、以及上面参考PMOS晶体管（例如，用于功函数调谐）讨论的金属中的任何一个。
在一些实施例中，当沿源极-沟道-漏极方向作为晶体管1340的横截面观看时，栅极电极可以由U形结构组成，所述U形结构包括基本上平行于管芯衬底1302的表面的底部部分和基本上垂直于管芯衬底1302的顶部表面的两个侧壁部分。在其它实施例中，形成栅极电极的金属层中的至少一个可以简单地是基本上平行于管芯衬底1302的顶部表面的平面层，并且不包括基本上垂直于管芯衬底1302的顶部表面的侧壁部分。在其它实施例中，栅极电极可以由U形结构和平面非U形结构的组合组成。例如，栅极电极可以由被形成在一个或多个平面非U形层顶部的一个或多个U形金属层组成。
在一些实施例中，一对侧壁间隔物可以被形成在栅极堆叠的相对侧上以支撑栅极堆叠。侧壁间隔物可以由诸如氮化硅、氧化硅、碳化硅、掺杂碳的氮化硅、和氮氧化硅之类的材料形成。用于形成侧壁间隔物的工艺在本领域中是公知的，并且一般包括沉积和蚀刻工艺步骤。在一些实施例中，可以使用多个间隔对；例如，两对、三对、或四对侧壁间隔物可以被形成在栅极堆叠的相对侧上。
S/D区1320可以被形成在相邻于单独晶体管1340的栅极1322的管芯衬底1302内。S/D区1320可以使用例如注入/扩散工艺或蚀刻/沉积工艺来形成。在前一工艺中，诸如硼、铝、锑、磷、或砷之类的掺杂剂可被离子注入到管芯衬底1302中以形成S/D区1320。激活掺杂剂并使它们更远地扩散到管芯衬底1302中的退火工艺可以跟在离子注入工艺之后。在后一工艺中，可以首先蚀刻管芯衬底1302以在S/D区1320的位置处形成凹陷。然后，可以实行外延沉积工艺，以通过用于制造S/D区1320的材料来填充凹陷。在一些实现中，S/D区1320可以使用诸如硅锗或碳化硅之类的硅合金来制造。在一些实施例中，外延沉积的硅合金可以通过诸如硼、砷、或磷之类的掺杂剂原位掺杂。在一些实施例中，S/D区1320可以使用一种或多种备选半导体材料（例如锗或III-V族材料或合金）来形成。在其它实施例中，可以使用一层或多层金属和/或金属合金来形成S/D区1320。
诸如功率和/或输入/输出（I/O）信号之类的电信号可以通过设置在装置层1304上的一个或多个互连层（在图13中示出为互连层1306-1310）而被路由到装置层1304的装置（例如，晶体管1340）和/或从其路由。例如，装置层1304的电传导特征（例如，栅极1322和S/D接触部1324）可以与互连层1306-1310的互连结构1328电耦合。所述一个或多个互连层1306-1310可以形成集成电路装置1300的金属堆叠（也称为“ILD堆叠”）1319。
互连结构1328可以被布置在互连层1306-1310内以根据各种各样的设计来路由电信号；特别地，所述布置不限于图13中所描绘的互连结构1328的特定配置。尽管在图13中描绘了特定数量的互连层1306-1310，但是本公开的实施例包括具有比所描绘的更多或更少互连层的集成电路装置。
在一些实施例中，互连结构1328可以包括通过电传导材料（诸如金属）所填充的导线1328a和/或通孔1328b。导线1328a可以被布置成在基本上平行于管芯衬底1302（在其上形成装置层1304）的表面的平面的方向上路由电信号。例如，从图13的角度来看，导线1328a可以在进和出页面的方向上和/或在跨页面的方向上路由电信号。通孔1328b可被布置成在基本上垂直于管芯衬底1302（在其上形成装置层1304）的表面的平面的方向上路由电信号。在一些实施例中，通孔1328b可以将不同互连层1306-1310的导线1328a电耦合在一起。
如图13中所示出的，互连层1306-1310可以包括被设置在互连结构1328之间的电介质材料1326。在一些实施例中，被设置在互连层1306-1310中的不同互连层中的互连结构1328之间的电介质材料1326可以具有不同的构成；在其它实施例中，不同互连层1306-1310之间的电介质材料1326的构成可以是相同的。装置层1304也可以包括被设置在晶体管1340和金属化堆叠的底部层之间的电介质材料1326。被包括在装置层1304中的电介质材料1326可以具有与被包括在互连层1306-1310中的电介质材料1326不同的构成；在其它实施例中，装置层1304中的电介质材料1326的构成可以与被包括在互连层1306-1310中的任一个中的电介质材料1326相同。
第一互连层1306（称为金属1或“M1”）可以被直接形成在装置层1304上。在一些实施例中，第一互连层1306可以包括导线1328a和/或通孔1328b，如图所示。第一互连层1306的导线1328a可以与装置层1304的接触部（例如，S/D接触部1324）耦合。第一互连层1306的通孔1328b可以与第二互连层1308的导线1328a耦合。
第二互连层1308（称为金属2或“M2”）可以被直接形成在第一互连层1306上。在一些实施例中，第二互连层1308可以包括通孔1328b，通孔1328b用于将第二互连层1308的导线1328与第三互连层1310的导线1328a耦合。尽管为了清楚起见，导线1328a和通孔1328b在结构上在单独的互连层内通过线来勾勒，但是在一些实施例中，导线1328a和通孔1328b可以在结构上和/或在材料上邻接（例如，在双镶嵌工艺期间被同时填充）。
根据结合第二互连层1308或第一互连层1306所描述的类似技术和配置，第三互连层1310（称为金属3或“M3”）（以及如所期望地和附加互连层）可以被连续形成在第二互连层1308上。在一些实施例中，在集成电路装置1300中的金属化堆叠1319中“更高”（即，更远离装置层1304）的互连层可以比在金属化堆叠1319中更低的互连层更厚，其中更高的互连层中的导线1328a和通孔1328b比更低的互连层中的导线1328a和通孔1328b更厚。
集成电路装置1300可以包括被形成在互连层1306-1310上的阻焊材料1334（例如，聚酰亚胺或类似材料）和一个或多个传导接触部1336。在图13中，传导接触部1336被示出为采取接合焊盘的形式。传导接触部1336可以与互连结构1328电耦合，并且被配置成将（一个或多个）晶体管1340的电信号路由到外部装置。例如，焊料接合可以被形成在所述一个或多个传导接触部1336上，以将包括集成电路装置1300的集成电路管芯与另一组件（例如，印刷电路板）机械地和/或电气地耦合。集成电路装置1300可以包括用于路由来自互连层1306-1310的电信号的附加或备选结构；例如，传导接触部1336可以包括将电信号路由到外部组件的其它类似特征（例如，柱）。
在集成电路装置1300是双侧管芯的一些实施例中，集成电路装置1300可以包括在（一个或多个）装置层1304的相对侧上的另一金属化堆叠（未示出）。此金属化堆叠可以包括如上面参考互连层1306-1310所讨论的多个互连层，所述多个互连层用于在（一个或多个）装置层1304和附加传导接触部（未示出）之间提供传导路径（例如，包括传导导线和通孔），所述附加传导接触部在集成电路装置1300的与传导接触部1336相对的侧上。
在集成电路装置1300是双侧管芯的其它实施例中，集成电路装置1300可以包括通过管芯衬底1302的一个或多个穿硅通孔（TSV）；这些TSV可以与（一个或多个）装置层1304进行接触，并且可以在（一个或多个）装置层1304和附加传导接触部（未示出）之间提供传导路径，所述附加传导接触部在集成电路装置1300的与传导接触部1336相对的侧上。在一些实施例中，延伸通过衬底的TSV可以用于将功率和接地信号从传导接触部（在集成电路装置1300的与传导接触部1336相对的侧上）路由到晶体管1340和集成到管芯1300中的任何其它组件，并且金属化堆叠1319可以用于将I/O信号从传导接触部1336路由到晶体管1340和集成到管芯1300中的任何其它组件。
多个集成电路装置1300可以被堆叠，其中在单独堆叠的装置中的一个或多个TSV在所述装置中的一个装置到堆叠中的其它装置中的任一个装置之间提供连接。例如，一个或多个高带宽存储器（HBM）集成电路管芯可以被堆叠在基础集成电路管芯的顶部上，并且所述HBM管芯中的TSV可以在单独HBM和所述基础集成电路管芯之间提供连接。传导接触部可以在堆叠中的相邻集成电路管芯之间提供附加连接。在一些实施例中，传导接触部可以是精细间距焊料凸块（微凸块）。
图14是集成电路装置组装件1400的横截面侧视图，集成电路装置组装件1400可以包括具有本文所公开的共形功率输送结构的架构中的任一个。在一些实施例中，集成电路装置组装件1400可以是微电子组装件。集成电路装置组装件1400包括被设置在电路板1402（其可以是母板、系统板、主板等）上的多个组件。集成电路装置组装件1400包括被设置在电路板1402的第一面1440和电路板1402的相对第二面1442上的组件；一般地，组件可以被设置在面1440和面1442中的一者或两者上。
在一些实施例中，电路板1402可以是印刷电路板（PCB），其包括通过电介质材料的层而被彼此分开并且通过电传导通孔而被互连的多个金属（或互连）层。单独金属层包括传导迹线。金属层中的任何一个或多个可以以期望的电路图案来形成，以在耦合到电路板1402的组件之间（可选地与其它金属层结合地）路由电信号。在其它实施例中，电路板1402可以是非PCB衬底。图14中所示出的集成电路装置组装件1400包括通过耦合组件1416而被耦合到电路板1402的第一面1440的内插器上封装结构1436。耦合组件1416可以将内插器上封装结构1436电气地和机械地耦合到电路板1402，并且可以包括焊料球（如图14中所示出的）、管脚（例如，作为管脚栅格阵列（PGA）的一部分）、接触部（例如，作为焊点栅格阵列（LGA）的一部分）、插座的凸出和凹入部分、粘合剂、底层填充材料、和/或任何其它适合的电气和/或机械耦合结构。
内插器上封装结构1436可以包括通过耦合组件1418而被耦合到内插器1404的集成电路组件1420。耦合组件1418可以采取用于应用的任何适合形式，诸如上面参考耦合组件1416所讨论的形式。尽管在图14中示出单个集成电路组件1420，但多个集成电路组件可以被耦合到内插器1404；实际上，附加的内插器可以被耦合到内插器1404。内插器1404可以提供用于桥接电路板1402和集成电路组件1420的居间衬底。
集成电路组件1420可以是封装或未封装集成电路产品，其包括一个或多个集成电路管芯（例如，图12的管芯1202、图13的集成电路装置1300）和/或一个或多个其它适合组件。封装集成电路组件包括被安装在封装衬底上的一个或多个集成电路管芯，其中集成电路管芯及封装衬底被包封在诸如金属、塑料、玻璃、或陶瓷之类的外壳材料中。在未封装集成电路组件1420的一个示例中，单个单片集成电路管芯包括被附连到管芯上的接触部的焊料凸块。焊料凸块允许管芯被直接附连到内插器1404。集成电路组件1420可以包括一个或多个计算系统组件，诸如一个或多个处理器单元（例如，片上系统（SoC）、处理器核、图形处理器单元（GPU）、加速器、芯片集处理器）、I/O控制器、存储器、或网络接口控制器。在一些实施例中，集成电路组件1420可以包括一个或多个附加有源或无源装置，诸如电容器、去耦合电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、静电放电（ESD）装置、和存储器装置。
在集成电路组件1420包括多个集成电路管芯的实施例中，所述管芯可以具有相同类型（同构多管芯集成电路组件）或具有两个或更多个不同类型（异构多管芯集成电路组件）。多管芯集成电路组件可以被称为多芯片封装（MCP）或多芯片模块（MCM）。
除了包括一个或多个处理器单元之外，集成电路组件1420可以包括附加组件，诸如嵌入式DRAM、堆叠高带宽存储器（HBM）、共享高速缓存存储器、输入/输出（I/O）控制器、或存储器控制器。这些附加组件中的任一个可以位于与处理器单元所位于的集成电路管芯相同的集成电路管芯上，或者位于与包括处理器单元的集成电路管芯分离的一个或多个集成电路管芯上。这些单独集成电路管芯可以被称为“小芯片”。在集成电路组件包括多个集成电路管芯的实施例中，管芯之间的互连可以由封装衬底、一个或多个硅内插器、被嵌入在封装衬底中的一个或多个硅桥（诸如Intel®嵌入式多管芯互连桥（EMIB））、或其组合来提供。
一般地，内插器1404可以将连接扩展到更宽的间距或者将连接重新路由到不同的连接。例如，内插器1404可以将集成电路组件1420耦合到耦合组件1416的焊球栅格阵列（BGA）传导接触部集合以用于耦合到电路板1402。在图14中所示出的实施例中，集成电路组件1420和电路板1402被附连到内插器1404的相对侧；在其它实施例中，集成电路组件1420和电路板1402可以被附连到内插器1404的相同侧。在一些实施例中，三个或更多个组件可以通过内插器1404的方式来互连。
在一些实施例中，内插器1404可以被形成为PCB，包括通过电介质材料的层而被彼此分开并且通过电传导通孔而被互连的多个金属层。在一些实施例中，内插器1404可以由环氧树脂、玻璃纤维增强环氧树脂、具有无机填料的环氧树脂、陶瓷材料、或诸如聚酰亚胺之类的聚合物材料形成。在一些实施例中，内插器1404可以由交替的刚性或柔性材料形成，所述交替的刚性或柔性材料可以包括与上面描述的供半导体衬底中使用的材料相同的材料，诸如硅、锗、以及其它III-V族和IV族材料。内插器1404可以包括金属互连1408和通孔1410，包括但不限于穿孔通孔1410-1（其从内插器1404的第一面1450延伸到内插器1404的第二面1454）、盲通孔1410-2（其从内插器1404的第一面1450或第二面1454延伸到内部金属层）、和埋通孔1410-3（其连接内部金属层）。
在一些实施例中，内插器1404可以包括硅内插器。延伸通过硅内插器的穿硅通孔（TSV）可以将硅内插器的第一面上的连接连接到硅内插器的相对第二面。在一些实施例中，包括硅内插器的内插器1404可以进一步包括一个或多个布线层，所述一个或多个布线层用于将内插器1404的第一面上的连接路由到内插器1404的相对第二面。
内插器1404可以进一步包括嵌入式装置1414，其包括无源装置和有源装置两者。此类装置可以包括但不限于电容器、去耦合电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、静电放电（ESD）装置、和存储器装置。诸如射频装置、功率放大器、功率管理装置、天线、阵列、传感器、和微机电系统（MEMS）装置之类的更复杂装置也可以被形成在内插器1404上。内插器上封装结构1436可以采取本领域已知的内插器上封装结构中的任一个的形式。在内插器是非印刷电路板的实施例中。
集成电路装置组装件1400可以包括通过耦合组件1422而被耦合到电路板1402的第一面1440的集成电路组件1424。耦合组件1422可以采取上面参考耦合组件1416所讨论的实施例中的任一个的形式，并且集成电路组件1424可以采取上面参考集成电路组件1420所讨论的实施例中的任一个的形式。
图14中所示出的集成电路装置组装件1400包括通过耦合组件1428而被耦合到电路板1402的第二面1442的封装上封装结构1434。封装上封装结构1434可以包括通过耦合组件1430而被耦合在一起的集成电路组件1426和集成电路组件1432，使得集成电路组件1426被设置在电路板1402和集成电路组件1432之间。耦合组件1428和耦合组件1430可以采取上面所讨论的耦合组件1416的实施例中的任一个的形式，并且集成电路组件1426和集成电路组件1432可以采取上面所讨论的集成电路组件1420的实施例中的任一个的形式。封装上封装结构1434可以根据本领域已知的封装上封装结构中的任一个来配置。
图15是示例电气装置1500的框图，示例电气装置1500可以包括具有本文所公开的共形功率输送结构的架构中的一个或多个。例如，电气装置1500的组件中的任何适合组件可以包括本文所公开的以下项中的一项或多项：集成电路装置组装件1400、集成电路组件1420、集成电路装置1300、或集成电路管芯1202。多个组件在图15中示出为被包括在电气装置1500中，但是这些组件中的任何一个或多个可以被省略或复制（如适合于应用）。在一些实施例中，被包括在电气装置1500中的组件中的一些或全部可以被附连到一个或多个母板主板或系统板。在一些实施例中，这些组件中的一个或多个被制造到单个片上系统（SoC）管芯上。
附加地，在各种实施例中，电气装置1500可以不包括图15中所示出的组件中的一个或多个组件，但是电气装置1500可以包括用于耦合到所述一个或多个组件的接口电路模块。例如，电气装置1500可以不包括显示装置1506，但是可以包括显示装置1506可被耦合到的显示装置接口电路模块（例如，连接器和驱动器电路模块）。在示例的另一集合中，电气装置1500可以不包括音频输入装置1524或音频输出装置1508，但是可以包括音频输入装置1524或音频输出装置1508可被耦合到的音频输入或输出装置接口电路模块（例如，连接器和支持电路模块）。
电气装置1500可以包括一个或多个处理器单元1502（例如，一个或多个处理器单元）。如本文所使用的，术语“处理器单元”、“处理单元”或“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可被存储在寄存器和/或存储器中的其它电子数据的任何装置或装置的一部分。处理器单元1502可以包括一个或多个数字信号处理器（DSP）、专用集成电路（ASIC）、中央处理单元（CPU）、图形处理单元（GPU）、通用GPU（GPGPU）、加速处理单元（APU）、现场可编程门阵列（FPGA）、神经网络处理单元（NPU）、数据处理器单元（DPU）、加速器（例如，图形加速器、压缩加速器、人工智能加速器）、控制器密码处理器（在硬件内执行加密算法的专用处理器）、服务器处理器、控制器、或任何其它适合类型的处理器单元。因此，处理器单元可以被称为XPU（或xPU）。
电子装置1500可以包括存储器1504，其本身可以包括一个或多个存储器装置，诸如易失性存储器（例如，动态随机存取存储器（DRAM）、静态随机存取存储器（SRAM））、非易失性存储器（例如，只读存储器（ROM）、闪速存储器、基于硫族化物的相变非电压存储器）、固态存储器、和/或硬盘驱动器。在一些实施例中，存储器1504可以包括位于与处理器单元1502相同的集成电路管芯上的存储器。此存储器可以用作高速缓存存储器（例如，1级（L1）、2级（L2）、3级（L3）、4级（L4）、末级高速缓存（LLC）），并且可以包括嵌入式动态随机存取存储器（eDRAM）或自旋转移力矩磁随机存取存储器（STT-MRAM）。
在一些实施例中，电气装置1500可以包括与电气装置1500中的另一处理器单元1502异构或不对称的一个或多个处理器单元1502。在包括架构、微架构、热、功耗特性等等的优点度量谱方面，在系统中的处理单元1502之间可以存在各种各样的差异。这些差异可以有效地将它们本身表现为电气装置1500中的处理器单元1502之间的不对称性和异构性。
在一些实施例中，电气装置1500可以包括通信组件1512（例如，一个或多个通信组件）。例如，通信组件1512可以管理用于向电气装置1500传输数据以及从电气装置1500传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用调制电磁辐射通过非固态介质来传递数据的电路、装置、系统、方法、技术、通信信道等。术语“无线”不暗示关联的装置不包含任何线，尽管在一些实施例中它们可能不包含。
通信组件1512可以实现多种无线标准或协议中的任一种，包括但不限于电气和电子工程师协会（IEEE）标准，其包括Wi-Fi（IEEE 802.11系列）、IEEE 802.16标准（例如，IEEE802.16-2005修改版）、长期演进（LTE）项目连同任何修改版、更新、和/或修订版（例如，高级LTE项目、超移动宽带（UMB）项目（也称为“3GPP2”）等）。可兼容IEEE 802.16的宽带无线接入（BWA）网络一般被称为WiMAX（代表全球微波接入互操作性的首字母缩写词）网络，其是对通过IEEE 802.16标准的一致性和互操作性测试的产品的认证标志。通信组件1512可以根据全球移动通信系统（GSM）、通用分组无线电业务（GPRS）、通用移动电信系统（UMTS）、高速分组接入（HSPA）、演进HSPA（E-HSPA）、或LTE网络来操作。通信组件1512可以根据增强数据GSM演进（EDGE）、GSM EDGE无线电接入网络（GERAN）、通用陆地无线电接入网络（UTRAN）、或演进UTRAN（E-UTRAN）来操作。通信组件1512可以根据码分多址（CDMA）、时分多址（TDMA）、数字增强无绳电信（DECT）、演进数据优化（EV-DO）、及其派生以及被指定为3G、4G、5G及以上的任何其它无线协议来操作。在其它实施例中，通信组件1512可以根据其它无线协议来操作。电气装置1500可以包括天线1522，天线1522用于促进无线通信和/或接收其它无线通信（诸如AM或FM无线电传输）。
在一些实施例中，通信组件1512可以管理有线通信，诸如电、光、或任何其它适合通信协议（例如，IEEE 802.3以太网标准）。如上面所注释的，通信组件1512可以包括多个通信组件。例如，第一通信组件1512可以专用于诸如Wi-Fi或蓝牙之类的较短程无线通信，并且第二通信组件1512可以专用于诸如全球定位系统（GPS）、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO等等的较长程无线通信。在一些实施例中，第一通信组件1512可以专用于无线通信，并且第二通信组件1512可以专用于有线通信。
电气装置1500可以包括电池/电源电路模块1514。电池/电源电路模块1514可以包括一个或多个能量存储装置（例如，电池或电容器）和/或用于将电气装置1500的组件耦合到与电气装置1500分离的能量源（例如，AC线路电源）的电路模块。
电气装置1500可以包括显示装置1506（或对应的接口电路模块，如上面所讨论的）。显示装置1506可以包括一个或多个嵌入式或有线或无线连接的外部可视指示器，诸如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器（LCD）、发光二极管显示器、或平板显示器。
电气装置1500可以包括音频输出装置1508（或对应的接口电路模块，如上面讨论的）。音频输出装置1508可以包括生成可听指示器的任何嵌入式或有线或无线连接的外部装置，诸如扬声器、耳机、或耳塞。
电气装置1500可以包括音频输入装置1524（或对应的接口电路模块，如上面所讨论的）。音频输入装置1524可以包括生成表示声音的信号的任何嵌入式或有线或无线连接的装置，诸如麦克风、麦克风阵列、或数字仪器（例如，具有音乐仪器数字接口（MIDI）输出的仪器）。电气装置1500可以包括全球导航卫星系统（GNSS）装置1518（或对应接口电路模块，如上面所讨论的），诸如全球定位系统（GPS）装置。GNSS装置1518可以与基于卫星的系统通信，并且可以基于从一个或多个GNSS卫星接收的信息来确定电气装置1500的地理位置，如本领域已知的。
电气装置1500可以包括其它输出装置1510（或对应的接口电路模块，如上面所讨论的）。其它输出装置1510的示例可以包括音频编解码器、视频编解码器、打印机、用于向其它装置提供信息的有线或无线传送器、或附加存储装置。
电气装置1500可以包括其它输入装置1520（或对应的接口电路模块，如上面所讨论的）。其它输入装置1520的示例可以包括加速度计、陀螺仪、罗盘、图像捕获装置（例如，单视场或立体摄像机）、轨迹球、轨迹板、触摸板、键盘、光标控制装置（诸如鼠标、触笔、触摸屏）、接近度传感器、麦克风、条形码读取器、快速响应（QR）码读取器、心电图（ECG）传感器、PPG（光电血管容积图）传感器、皮肤电反应传感器、任何其它传感器、或射频标识（RFID）读取器。
电气装置1500可以具有任何期望的形状因素，诸如手持或移动电气装置（例如，蜂窝电话、智能电话、移动互联网装置、音乐播放器、平板计算机、膝上型计算机、2合1可转换计算机、便携式一体化计算机、上网本计算机、超级本计算机、个人数字助理（PDA）、超移动个人计算机、便携式游戏控制台等）、桌上型电气装置、服务器、机架级计算解决方案（例如，刀片式、托盘式、或滑板式计算系统）、工作站或其它联网计算组件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、固定游戏控制台、智能电视、交通工具控制单元、数码摄像机、数字视频记录器、可穿戴电气装置、或嵌入式计算系统（例如，作为交通工具、智能家用电器、消费者电子产品或设备、制作设备的一部分的计算系统）。在一些实施例中，电气装置1500可以是处理数据的任何其它电子装置。在一些实施例中，电气装置1500可以包括多个分立物理组件。假设电气装置1500可以如在各种实施例中出现的装置的范围，在一些实施例中，电气装置1500可以被称为计算装置或计算系统。
本申请提供了如下的技术方案：
技术方案1. 一种设备，包括：
第一连接焊盘，所述第一连接焊盘在所述设备的第一表面上；
第二连接焊盘，所述第二连接焊盘在所述设备的与所述第一表面相对的第二表面上；
共形功率输送结构，所述共形功率输送结构包括：
包括金属的第一电传导层，所述第一电传导层限定一个或多个凹陷；
包括金属的第二电传导层，所述第二电传导层至少部分在所述第一电传导层的所述凹陷内并且具有与所述第一电传导层的上表面大致共形的下表面；以及
在所述第一电传导层和所述第二电传导层的彼此共形的所述表面之间的电介质材料；
其中所述第一电传导层被连接到所述第一连接焊盘的第一集合，并且所述第二电传导层被连接到所述第一连接焊盘的第二集合并且被连接到所述第二连接焊盘的集合；以及
桥电路模块，所述桥电路模块用于将第一集成电路（IC）芯片与第二IC芯片连接，所述桥电路模块被连接到与第一连接焊盘的所述第一集合和第一连接焊盘的所述第二集合不同的第一连接焊盘的第三集合。
技术方案2. 如技术方案1所述的设备，其中，所述第一电传导层包括彼此电隔离的第一部分和第二部分，所述第一部分被连接到所述第一连接焊盘的所述第一集合，并且所述第二部分被连接到所述第二连接焊盘的第二集合。
技术方案3. 如技术方案1所述的设备，其中，共形功率输送结构是第一共形功率输送结构，并且所述设备进一步包括第二共形功率输送结构，所述第二共形功率输送结构包括：
包括金属的第三电传导层，所述第三电传导层限定一个或多个凹陷；
包括金属的第四电传导层，所述第四电传导层至少部分在所述第三电传导层的所述凹陷内并且具有与所述第三电传导层的上表面大致共形的下表面；以及
在所述第三电传导层和所述第四电传导层的彼此共形的所述表面之间的电介质材料；
其中所述第三电传导层被连接到所述第二连接焊盘的第二集合，并且所述第四电传导层被连接到所述第二连接焊盘的第四集合。
技术方案4. 如技术方案1所述的设备，其中：
所述第二电传导层限定一个或多个凹陷；以及
所述共形功率输送结构包括：
包括金属的第三电传导层，所述第三电传导层至少部分在所述第二电传导层的所述凹陷内并且具有与所述第二电传导层的上表面大致共形的下表面；
在所述第二电传导层和所述第三电传导层的彼此共形的所述表面之间的电介质材料；以及
所述第三电传导层被连接到所述第二连接焊盘的第二集合。
技术方案5. 如技术方案1所述的设备，进一步包括重分布层，所述重分布层被连接到所述第一连接焊盘中的至少一个。
技术方案6. 如技术方案1所述的设备，进一步包括重分布层，所述重分布层被连接到所述第二连接焊盘中的至少一个。
技术方案7. 如技术方案1所述的设备，进一步包括在所述第一连接焊盘和所述第二连接焊盘的相应对之间的接线柱的集合，所述接线柱包括金属。
技术方案8. 如技术方案1所述的设备，其中，所述第一连接焊盘具有在大约10-150um之间的间距，并且所述第二连接焊盘具有在大约150-250um之间的间距。
技术方案9. 一种芯片封装，包括：
第一集成电路（IC）芯片；
第二IC芯片；
基底管芯设备，所述基底管芯设备通过所述基底管芯设备的第一表面上的第一连接焊盘而被连接到所述第一IC芯片和所述第二IC芯片，所述基底管芯设备包括：
桥电路模块，所述桥电路模块被连接到所述第一IC芯片和所述第二IC芯片中的每个；
共形功率输送结构，所述共形功率输送结构包括：
包括金属的第一电传导层，所述第一电传导层限定一个或多个凹陷；
包括金属的第二电传导层，所述第二电传导层至少部分在所述第一电传导层的所述凹陷内并且具有与所述第一电传导层的上表面大致共形的下表面；以及
在所述第一电传导层和所述第二电传导层的彼此共形的所述表面之间的电介质材料；
其中所述共形功率输送结构的所述第一电传导层和第二电传导层各自被连接到所述第一IC芯片和所述第二IC芯片中的一者或两者；以及
第二连接焊盘，所述第二连接焊盘在所述基底管芯设备的与所述第一表面相对的第二表面上。
技术方案10. 如技术方案9所述的芯片封装，其中：
所述第一IC芯片包括电压调节器电路模块；以及
所述第一电传导层包括彼此电隔离的第一部分和第二部分，所述第一部分被连接到所述电压调节器电路模块的输出电压端子并且被连接到所述第一IC芯片和所述第二IC芯片中的一者或两者的处理器电路模块，所述第二部分被连接到所述第二连接焊盘的集合并且被连接到所述电压调节器电路模块的输入电压端子。
技术方案11. 如技术方案9所述的芯片封装，其中：
所述第一IC芯片包括电压调节器电路模块；以及
所述共形功率输送结构是第一共形功率输送结构，并且所述设备进一步包括第二共形功率输送结构，所述第二共形功率输送结构包括：
包括金属的第三电传导层，所述第三电传导层限定一个或多个凹陷；
包括金属的第四电传导层，所述第四电传导层至少部分在所述第三电传导层的所述凹陷内并且具有与所述第三电传导层的上表面大致共形的下表面；以及
在所述第三电传导层和所述第四电传导层的彼此共形的所述表面之间的电介质材料；
其中所述第三电传导层被连接到所述第二连接焊盘的集合并且被连接到所述电压调节器电路模块的输入电压端子，并且所述第一电传导层被连接到所述电压调节器电路模块的输出电压端子并且被连接到所述第一IC芯片和所述第二IC芯片中的一者或两者的处理器电路模块。
技术方案12. 如技术方案9所述的芯片封装，其中：
所述第一IC芯片包括电压调节器电路模块；以及
所述第二电传导层限定一个或多个凹陷；以及
所述共形功率输送结构包括：
包括金属的第三电传导层，所述第三电传导层至少部分在所述第二电传导层的所述凹陷内并且具有与所述第二电传导层的上表面大致共形的下表面；
在所述第二电传导层和所述第三电传导层的彼此共形的所述表面之间的电介质材料；
所述第三电传导层被连接到所述第二连接焊盘的集合并且被连接到所述电压调节器电路模块的输入电压端子，并且所述第一电传导层被连接到所述电压调节器电路模块的输出电压端子并且被连接到所述第一IC芯片和所述第二IC芯片中的一者或两者的处理器电路模块。
技术方案13. 如技术方案9所述的芯片封装，进一步包括重分布层，所述重分布层被连接到所述第一连接焊盘中的至少一个。
技术方案14. 如技术方案9所述的芯片封装，进一步包括重分布层，所述重分布层被连接到所述第二连接焊盘中的至少一个。
技术方案15. 如技术方案9所述的芯片封装，进一步包括在所述第一连接焊盘和所述第二连接焊盘的相应对之间的接线柱的集合，所述接线柱包括金属。
技术方案16. 如技术方案9所述的芯片封装，其中，所述第一连接焊盘具有在大约10-150um之间的间距，并且所述第二连接焊盘具有在大约150-250um之间的间距。
技术方案17. 一种系统，包括：
主电路板，所述主电路板包括功率输送结构；
PMIC，所述PMIC被连接到所述主电路板的所述功率输送结构；
基底管芯设备，所述基底管芯设备被连接到所述主电路板；以及
第一集成电路（IC）芯片和第二IC芯片，所述第一IC芯片和所述第二IC芯片被连接到所述基底管芯；
其中所述基底管芯设备包括：
桥电路模块，所述桥电路模块被连接到所述第一IC芯片和所述第二IC芯片中的每个；
共形功率输送结构，所述共形功率输送结构被连接到所述主板的所述功率输送结构，所述共形功率输送结构包括：
包括金属的第一电传导层，所述第一电传导层限定一个或多个凹陷；
包括金属的第二电传导层，所述第二电传导层至少部分在所述第一电传导层的所述凹陷内并且具有与所述第一电传导层的上表面大致共形的下表面；以及
在所述第一电传导层和所述第二电传导层的彼此共形的所述表面之间的电介质材料；
其中所述共形功率输送结构的所述第一电传导层和第二电传导层被连接到所述第一IC芯片和所述第二IC芯片中的一者或两者。
技术方案18. 如技术方案17所述的系统，进一步包括电压调节器电路模块，所述电压调节器电路模块用于从所述PMIC接收电压并且基于来自所述PMIC的所述电压来提供输出电压。
技术方案19. 如技术方案18所述的系统，其中，所述基底管芯设备进一步包括电压调节器电路模块，所述电压调节器电路模块在所述第一IC芯片或所述第二IC芯片中的一个中。
技术方案20. 如技术方案18所述的系统，其中，所述第一电传导层包括彼此电隔离的第一部分和第二部分，所述第一部分被连接到所述电压调节器电路模块的输出电压端子并且被连接到所述第一IC芯片和所述第二IC芯片中的一者或两者的处理器电路模块，所述第二部分被连接到所述PMIC的输出电压端子并且被连接到所述电压调节器电路模块的输入电压端子。
技术方案21. 如技术方案18所述的系统，其中，共形功率输送结构是第一共形功率输送结构，并且所述设备进一步包括第二共形功率输送结构，所述第二共形功率输送结构包括：
包括金属的第三电传导层，所述第三电传导层限定一个或多个凹陷；
包括金属的第四电传导层，所述第四电传导层至少部分在所述第三电传导层的所述凹陷内并且具有与所述第三电传导层的上表面大致共形的下表面；以及
在所述第三电传导层和所述第四电传导层的彼此共形的所述表面之间的电介质材料；
其中所述第三电传导层被连接到所述PMIC的输出电压端子并且被连接到所述电压调节器电路模块的输入电压端子，并且所述第一电传导层被连接到所述电压调节器电路模块的输出电压端子并且被连接到所述第一IC芯片和所述第二IC芯片中的一者或两者的处理器电路模块。
技术方案22. 如技术方案18所述的系统，其中：
所述第二电传导层限定一个或多个凹陷；以及
所述共形功率输送结构包括：
包括金属的第三电传导层，所述第三电传导层至少部分在所述第二电传导层的所述凹陷内并且具有与所述第二电传导层的上表面大致共形的下表面；
在所述第二电传导层和所述第三电传导层的彼此共形的所述表面之间的电介质材料；以及
所述第三电传导层被连接到所述PMIC的输出电压端子并且被连接到所述电压调节器电路模块的输入电压端子，并且所述第一电传导层被连接到所述电压调节器电路模块的输出电压端子并且被连接到所述第一IC芯片和所述第二IC芯片中的一者或两者的处理器电路模块。
技术方案23. 如技术方案17所述的系统，其中，所述基底管芯设备进一步包括接线柱集合，所述接线柱集合将所述第一IC芯片或第二IC芯片中的一者或两者连接到所述主板的IO电路模块。
技术方案24. 如技术方案17所述的系统，其中，与所述第一IC芯片和所述第二IC芯片通过接口连接的所述基底管芯设备的第一连接焊盘的间距在大约10-150um之间，并且与所述主板通过接口连接的所述基底管芯设备的第二连接焊盘的间距在大约150-250um之间。
技术方案25. 如技术方案17所述的系统，进一步包括封装衬底，所述封装衬底被连接在所述基底管芯设备与所述第一IC芯片和所述第二IC芯片之间，所述封装衬底包括被连接在所述基底管芯设备的所述共形功率输送结构和所述主板的所述功率输送结构之间的第二功率输送结构。
下面提供实施例的一些示例。如在以下示例中所使用的，术语“连接的”可以指电气连接。在一些实例中，连接可以是两个项/组件之间的直接连接。进一步地，如在以下示例中所使用的，术语“耦合的”可以指可以是直接或间接的连接。例如，被耦合到第二组件的第一组件可以包括在第一组件和第二组件之间被连接的第三组件。
示例1包括一种设备，包括：第一连接焊盘，所述第一连接焊盘在所述设备的第一表面上；第二连接焊盘，所述第二连接焊盘在所述设备的与所述第一表面相对的第二表面上；共形功率输送结构，所述共形功率输送结构包括：包括金属的第一电传导层，所述第一电传导层限定一个或多个凹陷；包括金属的第二电传导层，所述第二电传导层至少部分在所述第一电传导层的所述凹陷内并且具有与所述第一电传导层的上表面大致共形的下表面；以及在所述第一电传导层和所述第二电传导层的彼此共形的所述表面之间的电介质材料；其中所述第一电传导层被连接到所述第一连接焊盘的第一集合，并且所述第二电传导层被连接到所述第一连接焊盘的第二集合并且被连接到所述第二连接焊盘的集合；以及桥电路模块，所述桥电路模块用于将第一集成电路（IC）芯片与第二IC芯片连接，所述桥电路模块被连接到与第一连接焊盘的所述第一集合和第一连接焊盘的所述第二集合不同的第一连接焊盘的第三集合。
示例2包括如示例1所述的主题，其中，所述第一电传导层包括彼此电隔离的第一部分和第二部分，所述第一部分被连接到所述第一连接焊盘的所述第一集合，并且所述第二部分被连接到所述第二连接焊盘的第二集合。
示例3包括如示例1所述的主题，其中，共形功率输送结构是第一共形功率输送结构，并且所述设备进一步包括第二共形功率输送结构，所述第二共形功率输送结构包括：包括金属的第三电传导层，所述第三电传导层限定一个或多个凹陷；包括金属的第四电传导层，所述第四电传导层至少部分在所述第三电传导层的所述凹陷内并且具有与所述第三电传导层的上表面大致共形的下表面；以及在所述第三电传导层和所述第四电传导层的彼此共形的所述表面之间的电介质材料；其中所述第三电传导层被连接到所述第二连接焊盘的第二集合，并且所述第四电传导层被连接到所述第二连接焊盘的第四集合。
示例4包括如示例1所述的主题，其中：所述第二电传导层限定一个或多个凹陷；以及所述共形功率输送结构包括：包括金属的第三电传导层，所述第三电传导层至少部分在所述第二电传导层的所述凹陷内并且具有与所述第二电传导层的上表面大致共形的下表面；在所述第二电传导层和所述第三电传导层的彼此共形的所述表面之间的电介质材料；以及所述第三电传导层被连接到所述第二连接焊盘的第二集合。
示例5包括如示例1-4所述的主题，进一步包括重分布层，所述重分布层被连接到所述第一连接焊盘中的至少一个。
示例6包括如示例1-5所述的主题，进一步包括重分布层，所述重分布层被连接到所述第二连接焊盘中的至少一个。
示例7包括如示例1-6所述的主题，进一步包括在所述第一连接焊盘和所述第二连接焊盘的相应对之间的接线柱的集合，所述接线柱包括金属。
示例8包括如示例1-7所述的主题，其中，所述第一连接焊盘具有在大约10-150um之间的间距，并且所述第二连接焊盘具有在大约150-250um之间的间距。
示例9包括一种芯片封装，包括：第一集成电路（IC）芯片；第二IC芯片；基底管芯设备，所述基底管芯设备通过所述基底管芯设备的第一表面上的第一连接焊盘而被连接到所述第一IC芯片和所述第二IC芯片，所述基底管芯设备包括：桥电路模块，所述桥电路模块被连接到所述第一IC芯片和所述第二IC芯片中的每个；共形功率输送结构，所述共形功率输送结构包括：包括金属的第一电传导层，所述第一电传导层限定一个或多个凹陷；包括金属的第二电传导层，所述第二电传导层至少部分在所述第一电传导层的所述凹陷内并且具有与所述第一电传导层的上表面大致共形的下表面；以及在所述第一电传导层和所述第二电传导层的彼此共形的所述表面之间的电介质材料；其中所述共形功率输送结构的所述第一电传导层和第二电传导层各自被连接到所述第一IC芯片和所述第二IC芯片中的一者或两者；以及第二连接焊盘，所述第二连接焊盘在所述基底管芯设备的与所述第一表面相对的第二表面上。
示例10包括如示例9所述的主题，其中：所述第一IC芯片包括电压调节器电路模块；以及所述第一电传导层包括彼此电隔离的第一部分和第二部分，所述第一部分被连接到所述电压调节器电路模块的输出电压端子并且被连接到所述第一IC芯片和所述第二IC芯片中的一者或两者的处理器电路模块，所述第二部分被连接到所述第二连接焊盘的集合并且被连接到所述电压调节器电路模块的输入电压端子。
示例11包括如示例9所述的主题，其中：所述第一IC芯片包括电压调节器电路模块；以及所述共形功率输送结构是第一共形功率输送结构，并且所述设备进一步包括第二共形功率输送结构，所述第二共形功率输送结构包括：包括金属的第三电传导层，所述第三电传导层限定一个或多个凹陷；包括金属的第四电传导层，所述第四电传导层至少部分在所述第三电传导层的所述凹陷内并且具有与所述第三电传导层的上表面大致共形的下表面；以及在所述第三电传导层和所述第四电传导层的彼此共形的所述表面之间的电介质材料；其中所述第三电传导层被连接到所述第二连接焊盘的集合并且被连接到所述电压调节器电路模块的输入电压端子，并且所述第一电传导层被连接到所述电压调节器电路模块的输出电压端子并且被连接到所述第一IC芯片和所述第二IC芯片中的一者或两者的处理器电路模块。
示例12包括如示例9所述的主题，其中：所述第一IC芯片包括电压调节器电路模块；以及所述第二电传导层限定一个或多个凹陷；以及所述共形功率输送结构包括：包括金属的第三电传导层，所述第三电传导层至少部分在所述第二电传导层的所述凹陷内并且具有与所述第二电传导层的上表面大致共形的下表面；在所述第二电传导层和所述第三电传导层的彼此共形的所述表面之间的电介质材料；所述第三电传导层被连接到所述第二连接焊盘的集合并且被连接到所述电压调节器电路模块的输入电压端子，并且所述第一电传导层被连接到所述电压调节器电路模块的输出电压端子并且被连接到所述第一IC芯片和所述第二IC芯片中的一者或两者的处理器电路模块。
示例13包括如示例9-12所述的主题，进一步包括重分布层，所述重分布层被连接到所述第一连接焊盘中的至少一个。
示例14包括如示例9-13所述的主题，进一步包括重分布层，所述重分布层被连接到所述第二连接焊盘中的至少一个。
示例15包括如示例9-14所述的主题，进一步包括在所述第一连接焊盘和所述第二连接焊盘的相应对之间的接线柱的集合，所述接线柱包括金属。
示例16包括如示例9-15所述的主题，其中，所述第一连接焊盘具有在大约10-150um之间的间距，并且所述第二连接焊盘具有在大约150-250um之间的间距。
示例17包括一种系统，包括：主电路板，所述主电路板包括功率输送结构；PMIC，所述PMIC被连接到所述主电路板的所述功率输送结构；基底管芯设备，所述基底管芯设备被连接到所述主电路板；以及第一集成电路（IC）芯片和第二IC芯片，所述第一IC芯片和所述第二IC芯片被连接到所述基底管芯；其中所述基底管芯设备包括：桥电路模块，所述桥电路模块被连接到所述第一IC芯片和所述第二IC芯片中的每个；共形功率输送结构，所述共形功率输送结构被连接到所述主板的所述功率输送结构，所述共形功率输送结构包括：包括金属的第一电传导层，所述第一电传导层限定一个或多个凹陷；包括金属的第二电传导层，所述第二电传导层至少部分在所述第一电传导层的所述凹陷内并且具有与所述第一电传导层的上表面大致共形的下表面；以及在所述第一电传导层和所述第二电传导层的彼此共形的所述表面之间的电介质材料；其中所述共形功率输送结构的所述第一电传导层和第二电传导层被连接到所述第一IC芯片和所述第二IC芯片中的一者或两者。
示例18包括如示例17所述的主题，进一步包括电压调节器电路模块，所述电压调节器电路模块用于从所述PMIC接收电压并且基于来自所述PMIC的所述电压来提供输出电压。
示例19包括如示例18所述的主题，其中，所述基底管芯设备进一步包括电压调节器电路模块，所述电压调节器电路模块在所述第一IC芯片或所述第二IC芯片中的一个中。
示例20包括如示例18或19所述的主题，其中，所述第一电传导层包括彼此电隔离的第一部分和第二部分，所述第一部分被连接到所述电压调节器电路模块的输出电压端子并且被连接到所述第一IC芯片和所述第二IC芯片中的一者或两者的处理器电路模块，所述第二部分被连接到所述PMIC的输出电压端子并且被连接到所述电压调节器电路模块的输入电压端子。
示例21包括如示例18或19所述的主题，其中，共形功率输送结构是第一共形功率输送结构，并且所述设备进一步包括第二共形功率输送结构，所述第二共形功率输送结构包括：包括金属的第三电传导层，所述第三电传导层限定一个或多个凹陷；包括金属的第四电传导层，所述第四电传导层至少部分在所述第三电传导层的所述凹陷内并且具有与所述第三电传导层的上表面大致共形的下表面；以及在所述第三电传导层和所述第四电传导层的彼此共形的所述表面之间的电介质材料；其中所述第三电传导层被连接到所述PMIC的输出电压端子并且被连接到所述电压调节器电路模块的输入电压端子，并且所述第一电传导层被连接到所述电压调节器电路模块的输出电压端子并且被连接到所述第一IC芯片和所述第二IC芯片中的一者或两者的处理器电路模块。
示例22包括如示例18或19所述的主题，其中：所述第二电传导层限定一个或多个凹陷；以及所述共形功率输送结构包括：包括金属的第三电传导层，所述第三电传导层至少部分在所述第二电传导层的所述凹陷内并且具有与所述第二电传导层的上表面大致共形的下表面；在所述第二电传导层和所述第三电传导层的彼此共形的所述表面之间的电介质材料；以及所述第三电传导层被连接到所述PMIC的输出电压端子并且被连接到所述电压调节器电路模块的输入电压端子，并且所述第一电传导层被连接到所述电压调节器电路模块的输出电压端子并且被连接到所述第一IC芯片和所述第二IC芯片中的一者或两者的处理器电路模块。
示例23包括如示例17-22中任一项所述的主题，其中，所述基底管芯设备进一步包括接线柱集合，所述接线柱集合将所述第一IC芯片或第二IC芯片中的一者或两者连接到所述主板的IO电路模块。
示例24包括如示例17-23中任一项所述的主题，其中，与所述第一IC芯片和所述第二IC芯片通过接口连接的所述基底管芯设备的第一连接焊盘的间距在大约10-150um之间，并且与所述主板通过接口连接的所述基底管芯设备的第一连接焊盘的间距在大约150-250um之间。
示例25包括如示例17-23中任一项所述的主题，进一步包括封装衬底，所述封装衬底被连接在所述基底管芯设备与所述第一IC芯片和所述第二IC芯片之间，所述封装衬底包括被连接在所述基底管芯设备的所述共形功率输送结构和所述主板的所述功率输送结构之间的第二功率输送结构。
在前述内容中，已经参考特定示例实施例给出了详细描述。然而，在不偏离如在所附权利要求中阐述的本公开的更广精神和范围的情况下，将显然的是，可以对特定示例实施例进行各种修改和改变。因此，说明书和附图要被认为是说明性意义而不是限制性意义的。此外，（一个或多个）实施例和其它示例性语言的前述使用不一定指相同的实施例或相同的示例，而是可以指不同且相异的实施例以及潜在地指相同的实施例。

Claims (25)

1.一种设备，包括：
第一连接焊盘，所述第一连接焊盘在所述设备的第一表面上；
第二连接焊盘，所述第二连接焊盘在所述设备的与所述第一表面相对的第二表面上；
共形功率输送结构，所述共形功率输送结构包括：
包括金属的第一电传导层，所述第一电传导层限定一个或多个凹陷；
包括金属的第二电传导层，所述第二电传导层至少部分在所述第一电传导层的所述凹陷内并且具有与所述第一电传导层的上表面大致共形的下表面；以及
在所述第一电传导层和所述第二电传导层的彼此共形的所述表面之间的电介质材料；
其中所述第一电传导层被连接到所述第一连接焊盘的第一集合，并且所述第二电传导层被连接到所述第一连接焊盘的第二集合并且被连接到所述第二连接焊盘的集合；以及
桥电路模块，所述桥电路模块用于将第一集成电路（IC）芯片与第二IC芯片连接，所述桥电路模块被连接到与第一连接焊盘的所述第一集合和第一连接焊盘的所述第二集合不同的第一连接焊盘的第三集合。
2.如权利要求1所述的设备，其中，所述第一电传导层包括彼此电隔离的第一部分和第二部分，所述第一部分被连接到所述第一连接焊盘的所述第一集合，并且所述第二部分被连接到所述第二连接焊盘的第二集合。
3.如权利要求1所述的设备，其中，共形功率输送结构是第一共形功率输送结构，并且所述设备进一步包括第二共形功率输送结构，所述第二共形功率输送结构包括：
包括金属的第三电传导层，所述第三电传导层限定一个或多个凹陷；
包括金属的第四电传导层，所述第四电传导层至少部分在所述第三电传导层的所述凹陷内并且具有与所述第三电传导层的上表面大致共形的下表面；以及
在所述第三电传导层和所述第四电传导层的彼此共形的所述表面之间的电介质材料；
其中所述第三电传导层被连接到所述第二连接焊盘的第二集合，并且所述第四电传导层被连接到所述第二连接焊盘的第四集合。
4.如权利要求1所述的设备，其中：
所述第二电传导层限定一个或多个凹陷；以及
所述共形功率输送结构包括：
包括金属的第三电传导层，所述第三电传导层至少部分在所述第二电传导层的所述凹陷内并且具有与所述第二电传导层的上表面大致共形的下表面；
在所述第二电传导层和所述第三电传导层的彼此共形的所述表面之间的电介质材料；以及
所述第三电传导层被连接到所述第二连接焊盘的第二集合。
5.如权利要求1-4中任一项所述的设备，进一步包括重分布层，所述重分布层被连接到所述第一连接焊盘中的至少一个。
6.如权利要求-4中任一项1所述的设备，进一步包括重分布层，所述重分布层被连接到所述第二连接焊盘中的至少一个。
7.如权利要求1-4中任一项所述的设备，进一步包括在所述第一连接焊盘和所述第二连接焊盘的相应对之间的接线柱的集合，所述接线柱包括金属。
8.如权利要求1-4中任一项所述的设备，其中，所述第一连接焊盘具有在大约10-150um之间的间距，并且所述第二连接焊盘具有在大约150-250um之间的间距。
9.一种芯片封装，包括：
第一集成电路（IC）芯片；
第二IC芯片；
基底管芯设备，所述基底管芯设备通过所述基底管芯设备的第一表面上的第一连接焊盘而被连接到所述第一IC芯片和所述第二IC芯片，所述基底管芯设备包括：
桥电路模块，所述桥电路模块被连接到所述第一IC芯片和所述第二IC芯片中的每个；
共形功率输送结构，所述共形功率输送结构包括：
包括金属的第一电传导层，所述第一电传导层限定一个或多个凹陷；
包括金属的第二电传导层，所述第二电传导层至少部分在所述第一电传导层的所述凹陷内并且具有与所述第一电传导层的上表面大致共形的下表面；以及
在所述第一电传导层和所述第二电传导层的彼此共形的所述表面之间的电介质材料；
其中所述共形功率输送结构的所述第一电传导层和第二电传导层各自被连接到所述第一IC芯片和所述第二IC芯片中的一者或两者；以及
第二连接焊盘，所述第二连接焊盘在所述基底管芯设备的与所述第一表面相对的第二表面上。
10.如权利要求9所述的芯片封装，其中：
所述第一IC芯片包括电压调节器电路模块；以及
所述第一电传导层包括彼此电隔离的第一部分和第二部分，所述第一部分被连接到所述电压调节器电路模块的输出电压端子并且被连接到所述第一IC芯片和所述第二IC芯片中的一者或两者的处理器电路模块，所述第二部分被连接到所述第二连接焊盘的集合并且被连接到所述电压调节器电路模块的输入电压端子。
11.如权利要求9所述的芯片封装，其中：
所述第一IC芯片包括电压调节器电路模块；以及
所述共形功率输送结构是第一共形功率输送结构，并且所述设备进一步包括第二共形功率输送结构，所述第二共形功率输送结构包括：
包括金属的第三电传导层，所述第三电传导层限定一个或多个凹陷；
包括金属的第四电传导层，所述第四电传导层至少部分在所述第三电传导层的所述凹陷内并且具有与所述第三电传导层的上表面大致共形的下表面；以及
在所述第三电传导层和所述第四电传导层的彼此共形的所述表面之间的电介质材料；
其中所述第三电传导层被连接到所述第二连接焊盘的集合并且被连接到所述电压调节器电路模块的输入电压端子，并且所述第一电传导层被连接到所述电压调节器电路模块的输出电压端子并且被连接到所述第一IC芯片和所述第二IC芯片中的一者或两者的处理器电路模块。
12.如权利要求9所述的芯片封装，其中：
所述第一IC芯片包括电压调节器电路模块；以及
所述第二电传导层限定一个或多个凹陷；以及
所述共形功率输送结构包括：
包括金属的第三电传导层，所述第三电传导层至少部分在所述第二电传导层的所述凹陷内并且具有与所述第二电传导层的上表面大致共形的下表面；
在所述第二电传导层和所述第三电传导层的彼此共形的所述表面之间的电介质材料；
所述第三电传导层被连接到所述第二连接焊盘的集合并且被连接到所述电压调节器电路模块的输入电压端子，并且所述第一电传导层被连接到所述电压调节器电路模块的输出电压端子并且被连接到所述第一IC芯片和所述第二IC芯片中的一者或两者的处理器电路模块。
13.如权利要求9-12中任一项所述的芯片封装，进一步包括重分布层，所述重分布层被连接到所述第一连接焊盘中的至少一个。
14.如权利要求9-12中任一项所述的芯片封装，进一步包括重分布层，所述重分布层被连接到所述第二连接焊盘中的至少一个。
15.如权利要求9-12中任一项所述的芯片封装，进一步包括在所述第一连接焊盘和所述第二连接焊盘的相应对之间的接线柱的集合，所述接线柱包括金属。
16.如权利要求9-12中任一项所述的芯片封装，其中，所述第一连接焊盘具有在大约10-150um之间的间距，并且所述第二连接焊盘具有在大约150-250um之间的间距。
17.一种系统，包括：
主电路板，所述主电路板包括功率输送结构；
PMIC，所述PMIC被连接到所述主电路板的所述功率输送结构；
基底管芯设备，所述基底管芯设备被连接到所述主电路板；以及
第一集成电路（IC）芯片和第二IC芯片，所述第一IC芯片和所述第二IC芯片被连接到所述基底管芯；
其中所述基底管芯设备包括：
桥电路模块，所述桥电路模块被连接到所述第一IC芯片和所述第二IC芯片中的每个；
共形功率输送结构，所述共形功率输送结构被连接到所述主板的所述功率输送结构，所述共形功率输送结构包括：
包括金属的第一电传导层，所述第一电传导层限定一个或多个凹陷；
包括金属的第二电传导层，所述第二电传导层至少部分在所述第一电传导层的所述凹陷内并且具有与所述第一电传导层的上表面大致共形的下表面；以及
在所述第一电传导层和所述第二电传导层的彼此共形的所述表面之间的电介质材料；
其中所述共形功率输送结构的所述第一电传导层和第二电传导层被连接到所述第一IC芯片和所述第二IC芯片中的一者或两者。
18.如权利要求17所述的系统，进一步包括电压调节器电路模块，所述电压调节器电路模块用于从所述PMIC接收电压并且基于来自所述PMIC的所述电压来提供输出电压。
19.如权利要求18所述的系统，其中，所述基底管芯设备进一步包括电压调节器电路模块，所述电压调节器电路模块在所述第一IC芯片或所述第二IC芯片中的一个中。
20.如权利要求18所述的系统，其中，所述第一电传导层包括彼此电隔离的第一部分和第二部分，所述第一部分被连接到所述电压调节器电路模块的输出电压端子并且被连接到所述第一IC芯片和所述第二IC芯片中的一者或两者的处理器电路模块，所述第二部分被连接到所述PMIC的输出电压端子并且被连接到所述电压调节器电路模块的输入电压端子。
21.如权利要求18所述的系统，其中，共形功率输送结构是第一共形功率输送结构，并且所述设备进一步包括第二共形功率输送结构，所述第二共形功率输送结构包括：
包括金属的第三电传导层，所述第三电传导层限定一个或多个凹陷；
包括金属的第四电传导层，所述第四电传导层至少部分在所述第三电传导层的所述凹陷内并且具有与所述第三电传导层的上表面大致共形的下表面；以及
在所述第三电传导层和所述第四电传导层的彼此共形的所述表面之间的电介质材料；
其中所述第三电传导层被连接到所述PMIC的输出电压端子并且被连接到所述电压调节器电路模块的输入电压端子，并且所述第一电传导层被连接到所述电压调节器电路模块的输出电压端子并且被连接到所述第一IC芯片和所述第二IC芯片中的一者或两者的处理器电路模块。
22.如权利要求18所述的系统，其中：
所述第二电传导层限定一个或多个凹陷；以及
所述共形功率输送结构包括：
包括金属的第三电传导层，所述第三电传导层至少部分在所述第二电传导层的所述凹陷内并且具有与所述第二电传导层的上表面大致共形的下表面；
在所述第二电传导层和所述第三电传导层的彼此共形的所述表面之间的电介质材料；以及
所述第三电传导层被连接到所述PMIC的输出电压端子并且被连接到所述电压调节器电路模块的输入电压端子，并且所述第一电传导层被连接到所述电压调节器电路模块的输出电压端子并且被连接到所述第一IC芯片和所述第二IC芯片中的一者或两者的处理器电路模块。
23.如权利要求17-22中任一项所述的系统，其中，所述基底管芯设备进一步包括接线柱集合，所述接线柱集合将所述第一IC芯片或第二IC芯片中的一者或两者连接到所述主板的IO电路模块。
24.如权利要求17-22中任一项所述的系统，其中，与所述第一IC芯片和所述第二IC芯片通过接口连接的所述基底管芯设备的第一连接焊盘的间距在大约10-150um之间，并且与所述主板通过接口连接的所述基底管芯设备的第二连接焊盘的间距在大约150-250um之间。
25.如权利要求17-22中任一项所述的系统，进一步包括封装衬底，所述封装衬底被连接在所述基底管芯设备与所述第一IC芯片和所述第二IC芯片之间，所述封装衬底包括被连接在所述基底管芯设备的所述共形功率输送结构和所述主板的所述功率输送结构之间的第二功率输送结构。
CN202211017757.2A 2021-09-24 2022-08-24 用于直接芯片附连架构的共形功率输送结构 Pending CN115863292A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/485208 2021-09-24
US17/485,208 US12288750B2 (en) 2021-09-24 2021-09-24 Conformal power delivery structure for direct chip attach architectures

Publications (1)

Publication Number Publication Date
CN115863292A true CN115863292A (zh) 2023-03-28

Family

ID=83438674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211017757.2A Pending CN115863292A (zh) 2021-09-24 2022-08-24 用于直接芯片附连架构的共形功率输送结构

Country Status (3)

Country Link
US (1) US12288750B2 (zh)
EP (1) EP4156248A1 (zh)
CN (1) CN115863292A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11271071B2 (en) 2019-11-15 2022-03-08 Nuvia, Inc. Integrated system with power management integrated circuit having on-chip thin film inductors
US12165981B2 (en) * 2021-12-20 2024-12-10 Advanced Micro Devices, Inc. 3D semiconductor package with die-mounted voltage regulator
US11973018B2 (en) * 2022-02-09 2024-04-30 Advanced Semiconductor Engineering, Inc. Electronic package
US12354965B2 (en) * 2022-11-09 2025-07-08 Nanya Technology Corporation Semiconductor device with redistribution structure and method for fabricating the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803649B1 (en) * 2003-05-16 2004-10-12 Intel Corporation Electronic assembly
US20120199386A1 (en) * 2011-02-04 2012-08-09 Ibiden Co., Ltd. Multilayer printed wiring board
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US20160014878A1 (en) * 2014-04-25 2016-01-14 Rogers Corporation Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom
KR102663810B1 (ko) 2016-12-30 2024-05-07 삼성전자주식회사 전자 소자 패키지
US11227859B2 (en) 2017-09-30 2022-01-18 Intel Corporation Stacked package with electrical connections created using high throughput additive manufacturing
US10555424B1 (en) * 2019-02-26 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit board, semiconductor device including the same, and manufacturing method thereof
US20230094979A1 (en) * 2021-09-24 2023-03-30 Intel Corporation Conformal power delivery structures near high-speed signal traces
US12242290B2 (en) * 2021-09-24 2025-03-04 Intel Corporation Integrating voltage regulators and passive circuit elements with top side power planes in stacked die architectures

Also Published As

Publication number Publication date
US20230097714A1 (en) 2023-03-30
EP4156248A1 (en) 2023-03-29
US12288750B2 (en) 2025-04-29

Similar Documents

Publication Publication Date Title
US20210134731A1 (en) Embedded die on interposer packages
CN112086447A (zh) 无衬底双面嵌入式多管芯互连桥
US12288750B2 (en) Conformal power delivery structure for direct chip attach architectures
US12243828B2 (en) Microelectronic assemblies having topside power delivery structures
US20230299044A1 (en) Passive electrical components in mold metal layers of a multi-die complex
US20250132259A1 (en) Microelectronic assemblies having topside power delivery structures
US12242290B2 (en) Integrating voltage regulators and passive circuit elements with top side power planes in stacked die architectures
US20230095654A1 (en) Conformal power delivery structures
US20230094979A1 (en) Conformal power delivery structures near high-speed signal traces
TW202318582A (zh) 具液態金屬互連之封裝基板ｚ－分離
US20220415814A1 (en) Microelectronic assemblies having topside power delivery structures
US20250112153A1 (en) Virtual ground net for process-induced damage prevention
EP4439662A1 (en) Interconnect bridge circuitry designs for integrated circuit package substrates
WO2025071719A1 (en) Die-to-die input/output signal routing utilizing opposing die surfaces in integrated circuit component packaging
US20230230923A1 (en) Microelectronic die including swappable phy circuitry and semiconductor package including same
US20230299123A1 (en) Inductors for hybrid bonding interconnect architectures
US12374625B2 (en) Microelectronic assemblies having topside power delivery structures
US20240079335A1 (en) Three-dimensional integration of dies in an integrated circuit device
EP4625485A2 (en) Methods and architectures for hybrid solder and solderless die stacking
US20250112122A1 (en) Backside power gating
US20250220950A1 (en) Transistors with asymmetric source and drain contacts
US20250218915A1 (en) Pedestal structure for passive circuit component structure
US20240112973A1 (en) Methods and apparatuses for through-glass vias
US20240290680A1 (en) Low-profile memory apparatus compatible with system thermal solutions and method for making same
US20240395655A1 (en) Heat dissipation solutions for integrated circuit packages

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination