CN116131770B - 一种高集成度的高线性低噪声放大器 - Google Patents

Abstract

本发明公开了一种高集成度的高线性低噪声放大器，包括高隔离度补偿网络单元以及并联设置在信号输入端IN_1c与信号输出端OUT_1c之间的射频放大单元、旁路单元；所述射频放大单元的输出端通过射频开关SW_4c与高隔离度补偿网络单元连接。本发明在带旁路功能低噪声放大器基础上，引入高隔离度补偿网络单元。由于在芯片工艺中，构成高隔离度补偿网络单元的电阻、电容和晶体管都可以通过小尺寸器件实现，所以在付出较小额外面积代价基础上，实现了带旁路功能低噪声放大器的低噪声特性与高线性特性的兼容，具有较好的实用性。

Description

一种高集成度的高线性低噪声放大器

技术领域

本发明属于射频前端的技术领域，具体涉及一种高集成度的高线性低噪声放大器。

背景技术

由于信号经过长时间传递，信号本身微弱且掺杂大量噪声，无线接收机系统的天线端获取的有用信号质量比较低，强度很小且夹杂着各种干扰信号，这是由多径效应和传输损耗造成的。接收前端的关键功能就是对特定的有用信号进行放大，对放大后的信号进行下变频处理，解调后变为基带信号供后端的电路处理。

低噪声放大器是射频接收机前端最关键的部件，负责把天线端接收的信号进行放大，在放大信号的同时，尽可能的减小自身噪声的引入，这就要求低噪声放大器具备噪声小、增益恰当、线性度高的特点。如果低噪声放大器的增益太低，将无法抑制后级电路模块对整个系统噪声性能的影响，这会对有用信号的传递造成干扰。如果低噪声放大器的噪声系数过大则会直接恶化系统噪声特性，这将恶化接收机系统的灵敏度，为了保证整个系统具有宽动态范围，低噪声放大器需要具有高线性度。低噪声放大器对接收端的性能起着决定性作用。

在小信号时，低噪声放大器的输出功率随输入功率增加而增加，当低噪声放大器的输出信号功率大于输出1dB压缩点后，输出信号将会产生严重的失真；加大输入信号功率，当输出功率达到饱和输出功率后，低噪声放大器输出功率将不会随输入功率增加而增加；继续加大输入信号功率，有损坏器件的风险。在实际使用中，通常在低噪声放大器一侧集成旁路功能，以获得良好质量的射频信号：当输入信号为小信号时，低噪声放大器支路导通，旁路支路关断，射频信号通过低噪声放大器放大后进入后续信号处理单元。当输入信号为大信号时，低噪声放大器支路关断，旁路支路导通，射频信号通过旁路后进入后续信号处理单元。

由于射频系统对高集成、小型化的需求，一般需要将低噪声放大器和旁路电路进行集成。传统带旁路功能低噪声放大器，一般采用图1或者图2所示结构。如图1所示，在旁路态时，由于低噪声放大器在关断时仍然会引入一个寄生电容，所以低噪声放大器支路阻抗不是一个高阻值，射频信号会从关断态的低噪声放大器支路产生泄露，导致旁路态时的线性度指标变差。如图2所示，在图1所示传统带旁路功能低噪声放大器基础上，增加了射频开关SW_4b，在旁路态时，射频开关SW_4b关断，低噪声放大器支路阻抗为高阻值，使旁路态的线性度指标不受关断态低噪声放大器支路的影响。但射频开关SW_4b的引入，会在低噪声放大器支路引入额外的射频开关SW_4b导通电阻，导致低噪声放大器噪声系数恶化，同时，为了减低射频开关SW_4b导通电阻值，射频开关SW_4b必须选择大尺寸，占用较大的芯片面积，而这往往是通过高集成度来缩小器件面积，进而得到较小封装尺寸，而这是用户对小型化极致要求所不能接收的。

发明内容

本发明的目的在于提供一种高集成度的高线性低噪声放大器，旨在解决上述问题。

本发明主要通过以下技术方案实现：

一种高集成度的高线性低噪声放大器，包括高隔离度补偿网络单元以及并联设置在信号输入端IN_1c与信号输出端OUT_1c之间的射频放大单元、旁路单元；所述射频放大单元的输出端通过射频开关SW_4c与高隔离度补偿网络单元连接；所述高隔离度补偿网络单元包括PMOS晶体管M_1d、NMOS晶体管M_2d、NMOS晶体管M_3d、PMOS晶体管M_4d、PMOS晶体管M_5d、电阻R_1d、电阻R_2d、电阻R_3d、电阻R_4d、电阻R_5d和电容C_1d；所述PMOS晶体管M_1d的源极与NMOS晶体管M_2d的漏极连接，所述NMOS晶体管M_2d的源极与NMOS晶体管M_3d的漏极连接，所述NMOS晶体管M_3d的源极接地；所述PMOS晶体管M_5d的源极与PMOS晶体管M_4d的漏极连接；所述NMOS晶体管M_2d、PMOS晶体管M_4d级联，且采用共栅配置作为正导，所述PMOS晶体管M_5d采用共源配置作为负跨导；所述电阻R_5d作为反馈电阻且设置在PMOS晶体管M_5d的栅极与NMOS晶体管M_2d的漏极之间；所述电容C_1d的第一端设置在PMOS晶体管M_4d的源极与NMOS晶体管M_2d的源极之间，且第二端接地；所述PMOS晶体管M_1d、PMOS晶体管M_5d的漏极分别连接电源；所述PMOS晶体管M_1d、NMOS晶体管M_2d、NMOS晶体管M_3d、PMOS晶体管M_4d的栅极分别通过电阻R_1d、电阻R_2d、电阻R_3d、电阻R_4d与对应的偏置电压连接；所述射频开关SW_4c的第一端与放大单元的输出端连接，且第二端与输入端IN_1d连接，输入端IN_1d与PMOS晶体管M_5d源极、PMOS晶体管M_4d漏极连接。

为了更好地实现本发明，进一步地，所述射频放大单元包括NMOS晶体管M_1c、NMOS晶体管M_2c、射频开关SW_2c、电容C_1c、电容C_3c；所述电容C_1c的第一端与信号输入端IN_1c连接，所述电容C_3c的第二端与信号输出端OUT_1c连接；所述NMOS晶体管M_1c的源极与NMOS晶体管M_2c的漏极连接，NMOS晶体管M_2c的源极接地，所述NMOS晶体管M_2c的栅极与电容C_1c第二端连接；所述射频开关SW_2c的第一端分别与NMOS晶体管M_1c的漏极以及射频开关SW_4c的第一端连接，且第二端与电容C_3c的第一端连接。

为了更好地实现本发明，进一步地，所述射频放大单元还包括电阻R_5c、电阻R_6c、电容C_2c、电感L_1c；所述电阻R_5c、电阻R_6c用于对电源分压，以为NMOS晶体管M_1c提供静态工作点，所述电容C_2c用于补偿低噪声放大器在高频时的增益损耗；所述NMOS晶体管M_1c的栅极分别与电容C_2c的第一端、电阻R_5c的第一端、电阻R_6c的第一端连接，电容C_2c、电阻R_5c的第二端分别与地连接，电阻R_6c的第二端与电感L_1c的第一端分别与电源接；所述NMOS晶体管M_1c的漏极与电感L_1c的第二端连接，所述射频开关SW_2c的第一端分别与NMOS晶体管M_1c的漏极、电感L_1c的第二端以及射频开关SW_4c的第一端连接，且第二端与电容C_3c的第一端连接。

为了更好地实现本发明，进一步地，所述旁路单元包括射频开关SW_1c，所述射频开关SW_1c的第一端分别与电容C_1c的第二端、NMOS晶体管M_2c的栅极连接，且第二端分别与射频开关SW_2c的第二端以及电容C_3c的第一端连接。

为了更好地实现本发明，进一步地，还包括直流偏置单元，所述直流偏置单元用于在全温范围内为NMOS晶体管M_2c提供稳定的静态工作点。

为了更好地实现本发明，进一步地，所述直流偏置单元包括电阻R_1c、电阻R_2c、电阻R_3c、电阻R_4c、NMOS晶体管M_3c和射频开关SW_3c；电阻R_1c的第一端与电源连接，NMOS晶体管M_3c的漏极分别与电阻R_1c的第二端、射频开关SW_3c的第一端、电阻R_2c的第一端连接，射频开关SW_3c的第二端以及NMOS晶体管M_3c的源极分别与地连接，NMOS晶体管M_3c的栅极与电阻R_3c的第一端连接，电阻R_4c的第一端分别与电阻R_3c、电阻R_2c的第二端连接，电阻R_4c的第二端分别与电容C_1c的第二端、射频开关SW_1c的第一端、NMOS晶体管M_2c的栅极连接。

在低噪声放大器的输入端添加开关引入的寄生电阻会恶化低噪声放大器的噪声系数，而在输出端添加开关基本不会影响低噪声放大器的噪声系数，本发明还适用于窄带带旁路功能低噪声放大器。

本发明的有益效果：

（1）本发明在带旁路功能低噪声放大器基础上，引入高隔离度补偿网络单元。由于在芯片工艺中，构成高隔离度补偿网络单元的电阻、电容和晶体管都可以通过小尺寸器件实现，所以在付出较小额外面积代价基础上，实现了带旁路功能低噪声放大器的低噪声特性与高线性特性的兼容，具有较好的实用性；

（2）当输入信号为大信号时，低噪声放大器支路关断，旁路支路导通。将高隔离度补偿网络单元中的电容的容性阻抗进行倒逆变换，使其对外部呈现感性阻抗；此时的高隔离度补偿网络单元与关断态下低噪声放大器引入的寄生电容产生谐振，使关断态下的低噪声放大器支路在工作频率下呈现高阻，实现旁路态时的高线性度。

附图说明

图1为传统带旁路功能低噪声放大器；

图2为传统改进型带旁路功能低噪声放大器；

图3为本发明的电路原理图；

图4为高隔离度补偿网络单元的电路原理图；

图5为本发明与传统带旁路功能低噪声放大器的输出三阶交调点对比曲线；

图6为本发明与传统改进型带旁路功能低噪声放大器的噪声系数对比曲线。

具体实施方式

实施例1：

一种高集成度的高线性低噪声放大器，如图4所示，包括高隔离度补偿网络单元以及并联设置在信号输入端IN_1c与信号输出端OUT_1c之间的射频放大单元、旁路单元；所述射频放大单元的输出端通过射频开关SW_4c与高隔离度补偿网络单元连接；所述高隔离度补偿网络单元包括PMOS晶体管M_1d、NMOS晶体管M_2d、NMOS晶体管M_3d、PMOS晶体管M_4d、PMOS晶体管M_5d、电阻R_1d、电阻R_2d、电阻R_3d、电阻R_4d、电阻R_5d和电容C_1d；所述PMOS晶体管M_1d的源极与NMOS晶体管M_2d的漏极连接，所述NMOS晶体管M_2d的源极与NMOS晶体管M_3d的漏极连接，所述NMOS晶体管M_3d的源极接地；所述PMOS晶体管M_5d的源极与PMOS晶体管M_4d的漏极连接；所述NMOS晶体管M_2d、PMOS晶体管M_4d级联，且采用共栅配置作为正导，所述PMOS晶体管M_5d采用共源配置作为负跨导；所述电阻R_5d作为反馈电阻且设置在PMOS晶体管M_5d的栅极与NMOS晶体管M_2d的漏极之间；所述电容C_1d的第一端设置在PMOS晶体管M_4d的源极与NMOS晶体管M_2d的源极之间，且第二端接地；所述PMOS晶体管M_1d、PMOS晶体管M_5d的漏极分别连接电源；所述PMOS晶体管M_1d、NMOS晶体管M_2d、NMOS晶体管M_3d、PMOS晶体管M_4d的栅极分别通过电阻R_1d、电阻R_2d、电阻R_3d、电阻R_4d与对应的偏置电压连接；所述射频开关SW_4c的第一端与放大单元的输出端连接，且第二端与输入端IN_1d连接，输入端IN_1d与PMOS晶体管M_5d源极、PMOS晶体管M_4d漏极连接。

当输入信号为大信号时，低噪声放大器支路关断，旁路支路导通。将高隔离度补偿网络单元中的电容的容性阻抗进行倒逆变换，使其对外部呈现感性阻抗；此时的高隔离度补偿网络单元与关断态下低噪声放大器引入的寄生电容产生谐振，使关断态下的低噪声放大器支路在工作频率下呈现高阻，实现旁路态时的高线性度。

优选地，如图3所示，所述射频放大单元包括NMOS晶体管M_1c、NMOS晶体管M_2c、射频开关SW_2c、电容C_1c、电容C_3c；所述电容C_1c的第一端与信号输入端IN_1c连接，所述电容C_3c的第二端与信号输出端OUT_1c连接；所述NMOS晶体管M_1c的源极与NMOS晶体管M_2c的漏极连接，NMOS晶体管M_2c的源极接地，所述NMOS晶体管M_2c的栅极与电容C_1c第二端连接；所述射频开关SW_2c的第一端分别与NMOS晶体管M_1c的漏极以及射频开关SW_4c的第一端连接，且第二端与电容C_3c的第一端连接。

优选地，如图3所示，所述射频放大单元还包括电阻R_5c、电阻R_6c、电容C_2c、电感L_1c；所述电阻R_5c、电阻R_6c用于对电源分压，以为NMOS晶体管M_1c提供静态工作点，所述电容C_2c用于补偿低噪声放大器在高频时的增益损耗；所述NMOS晶体管M_1c的栅极分别与电容C_2c的第一端、电阻R_5c的第一端、电阻R_6c的第一端连接，电容C_2c、电阻R_5c的第二端分别与地连接，电阻R_6c的第二端与电感L_1c的第一端分别与电源接；所述NMOS晶体管M_1c的漏极与电感L_1c的第二端连接，所述射频开关SW_2c的第一端分别与NMOS晶体管M_1c的漏极、电感L_1c的第二端以及射频开关SW_4c的第一端连接，且第二端与电容C_3c的第一端连接。

优选地，如图3所示，所述旁路单元包括射频开关SW_1c，所述射频开关SW_1c的第一端分别与电容C_1c的第二端、NMOS晶体管M_2c的栅极连接，且第二端分别与射频开关SW_2c的第二端以及电容C_3c的第一端连接。

优选地，还包括直流偏置单元，所述直流偏置单元用于在全温范围内为NMOS晶体管M_2c提供稳定的静态工作点。所述直流偏置单元可以在全温范围内，为NMOS晶体管M_2c提供稳定的静态工作点。当输入信号为大信号时，射频开关SW_3c导通，将NMOS晶体管M_2c栅压下拉至0V，使低噪声放大器失去放大作用，处于关断状态。

优选地，如图3所示，所述直流偏置单元包括电阻R_1c、电阻R_2c、电阻R_3c、电阻R_4c、NMOS晶体管M_3c和射频开关SW_3c；电阻R_1c的第一端与电源连接，NMOS晶体管M_3c的漏极分别与电阻R_1c的第二端、射频开关SW_3c的第一端、电阻R_2c的第一端连接，射频开关SW_3c的第二端以及NMOS晶体管M_3c的源极分别与地连接，NMOS晶体管M_3c的栅极与电阻R_3c的第一端连接，电阻R_4c的第一端分别与电阻R_3c、电阻R_2c的第二端连接，电阻R_4c的第二端分别与电容C_1c的第二端、射频开关SW_1c的第一端、NMOS晶体管M_2c的栅极连接。

本发明在带旁路功能低噪声放大器基础上，引入高隔离度补偿网络单元。由于在芯片工艺中，构成高隔离度补偿网络单元的电阻、电容和晶体管都可以通过小尺寸器件实现，所以在付出较小额外面积代价基础上，实现了带旁路功能低噪声放大器的低噪声特性与高线性特性的兼容，具有较好的实用性。

实施例2：

一种高集成度的高线性低噪声放大器，在带旁路功能低噪声放大器的基础上，引入高隔离度补偿网络单元。由于在芯片工艺中，构成高隔离度补偿网络单元的电阻、电容和晶体管都可以通过小尺寸器件实现，所以在付出较小额外面积代价基础上，实现了带旁路功能低噪声放大器的低噪声特性与高线性特性的兼容。

如图4所示，所述高隔离度补偿网络单元包括射频开关SW_4c、PMOS晶体管M_1d，NMOS晶体管M_2d，NMOS晶体管M_3d，PMOS晶体管M_4d，PMOS晶体管M_5d，电阻R_1d、电阻R_2d、电阻R_3d、电阻R_4d、电阻R_5d和电容C_1d。PMOS晶体管M_4d和NMOS晶体管M_2d级联采用共栅配置作为正导，PMOS晶体管M_5d采用共源配置作为负跨导。电阻R_5d作为反馈电阻添加在PMOS晶体管M_5d的栅极与NMOS晶体管M_2d的漏极之间，在回路中会形成一个额外感抗，用来增加有源电感的电感值。辅助电容C_1d的一端添加在PMOS晶体管M_4d的漏极与NMOS晶体管M_2d的源极之间，另一端接地。PMOS晶体管M_1d和NMOS晶体管M_3d作为电流源给电路提供偏置，而V_d1、V_d2、V_d3和V_d4分别是PMOS晶体管M_1d，NMOS晶体管M_2d，NMOS晶体管M_3d和PMOS晶体管M_4d的外部偏置电压。

射频开关SW_4c在输入信号为大信号时处于导通态，此时的高隔离度补偿网络单元与关断态下低噪声放大器引入的寄生电容产生谐振，使关断态下的低噪声放大器支路在工作频率下呈现高阻，从而实现旁路态时的高线性度。

带旁路功能低噪声放大器在旁路态时的线性度，通常采用输出三阶交调点的大小来衡量，输出三阶交调点越高，线性度越好。

当输入信号为小信号时，低噪声放大器支路导通，旁路支路关断，由于射频通路上没有引入其它寄生器件，所以低噪声放大器可以得到最优的噪声系数特性和最小的芯片面积。

当输入信号为大信号时，低噪声放大器支路关断，旁路支路导通。由NMOS晶体管、PMOS晶体管、电容、电阻构成的高隔离度补偿网络单元，将高隔离度补偿网络单元中的电容的容性阻抗进行倒逆变换，使其对外部呈现感性阻抗。此时的高隔离度补偿网络单元与关断态下低噪声放大器引入的寄生电容产生谐振，使关断态下的低噪声放大器支路在工作频率下呈现高阻，实现旁路态时的高线性度。

实施例3：

一种高集成度的高线性低噪声放大器，如图3和图4所示，包括射频放大与旁路单元、直流偏置单元和高隔离度补偿网络单元。

如图3所示，所述射频放大与旁路单元包括NMOS晶体管M_1c、NMOS晶体管M_2c、电阻R_5c、电阻R_6c、电容C_1c、电容C_2c、电容C_3c、电感L_1c、射频开关SW_1c和射频开关SW_2c。电容C_1c第一端与信号输入端IN_1c连接，NMOS晶体管M_2c源极与地连接，NMOS晶体管M_2c漏极与NMOS晶体管M_1c源级连接，NMOS晶体管M_1c栅极与电容C_2c第一端、电阻R_5c第一端、电阻R_6c第一端连接在一起，电容C_2c第二端与地连接，电阻R_5c第二端与地连接，电阻R_6c第二端与电感L_1c第一端、电源VCC_1c连接，射频开关SW_2c第二端与射频开关SW_1c第二端、电容C_3c第一端连接在一起，电容C_3c第二端与信号输出端OUT_1c连接。

所述直流偏置单元包括电阻R_1c、电阻R_2c、电阻R_3c、电阻R_4c、NMOS晶体管M_3c和射频开关SW_3c。电阻R_1c第一端与电源VCC_2c连接，电阻R_1c第二端、射频开关SW_3c第一端、电阻R_2c第一端与NMOS晶体管M_3c漏极连接在一起，射频开关SW_3c第二端与地连接，NMOS晶体管M_3c源极与地连接，NMOS晶体管M_3c栅极与电阻R_3c第一端连接，电阻R_3c第二端、电阻R_2c第二端与电阻R_4c第一端连接在一起，电阻R_4c第二端与电容C_1c第二端、射频开关SW_1c第一端、NMOS晶体管M_2c栅极连接在一起。

如图4所示，所述高隔离度补偿网络单元包括射频开关SW_4c、PMOS晶体管M_1d，NMOS晶体管M_2d，NMOS晶体管M_3d，PMOS晶体管M_4d，PMOS晶体管M_5d，电阻R_1d、电阻R_2d、电阻R_3d、电阻R_4d、电阻R_5d和电容C_1d。射频开关SW_4c第一端与NMOS晶体管M_1c漏极、电感L_1c第二端、射频开关SW_2c第一端连接在一起。射频开关SW_4c第二端与输入端IN_1d连接，输入端IN_1d与PMOS晶体管M_5d源极、PMOS晶体管M_4d漏极连接在一起，PMOS晶体管M_4d源极与电容C_1d第一端、NMOS晶体管M_2d源极、NMOS晶体管M_3d漏极连接在一起，电容C_1d第二端与地连接，NMOS晶体管M_2d漏极与PMOS晶体管M_1d源极、电阻R_5d第一端连接在一起，电阻R_5d第二端与PMOS晶体管M_5d栅极连接，PMOS晶体管M_1d漏极、PMOS晶体管M_5d漏极与电源VCC_1d连接在一起，电阻R_1d第一端与PMOS晶体管M_1d栅极连接，电阻R_1d第二端与偏置电压V_d1连接，电阻R_2d第一端与NMOS晶体管M_2d栅极连接，电阻R_2d第二端与偏置电压V_d2连接，电阻R_3d第一端与NMOS晶体管M_3d栅极连接，电阻R_3d第二端与偏置电压V_d3连接，电阻R_4d第一端与PMOS晶体管M_4d栅极连接，电阻R_4d第二端与偏置电压V_d4连接。

本发明在带旁路功能低噪声放大器基础上，引入高隔离度补偿网络单元：由于在芯片工艺中，构成高隔离度补偿网络单元的电阻、电容和晶体管都可以通过小尺寸器件实现，所以在付出较小额外面积代价基础上，实现了带旁路功能低噪声放大器的低噪声特性与高线性特性的兼容。

当输入信号为小信号时，低噪声放大器支路导通，旁路支路关断，由于射频通路上没有引入其它寄生器件，所以低噪声放大器可以得到最优的噪声系数特性和最小的芯片面积。

当输入信号为大信号时，低噪声放大器支路关断，旁路支路导通。由NMOS晶体管、PMOS晶体管、电容、电阻构成的高隔离度补偿网络单元，将高隔离度补偿网络单元中的电容的容性阻抗进行倒逆变换，使其对外部呈现感性阻抗。此时的高隔离度补偿网络单元与关断态下低噪声放大器引入的寄生电容产生谐振，使关断态下的低噪声放大器支路在工作频率下呈现高阻，实现旁路态时的高线性度。

本发明的工作原理如下：

射频信号通过信号输入端IN_1c进入高集成度的高线性带旁路功能低噪声放大器，首先通过电容C_1b。

当输入信号为小信号时，外部信号控制射频开关SW_1c关断、射频开关SW_3c关断、射频开关SW_4c关断、射频开关SW_2c导通。射频信号依次通过NMOS晶体管M_2c、NMOS晶体管M_1c将信号进行放大，放大后的射频信号通过射频开关SW_2c后，经过电容C_3c，由信号输出端OUT_1c输出。

当输入信号为大信号时，外部信号控制射频开关SW_1c导通、射频开关SW_3c导通、射频开关SW_4c导通、射频开关SW_2c关断。射频信号依次通过射频开关SW_1c、电容C_3c后，由信号输出端OUT_1c输出。

电感L_1c为扼流电感，为低噪声放大器供电；

电阻R_5c、电阻R_6c对电源电压VCC_1c进行分压，为晶体管M_1c提供静态工作点，电容C_2c可以补偿低噪声放大器在高频时的增益损耗。

电阻R_1c、电阻R_2c、电阻R_3c、电阻R_4c、NMOS晶体管M_3c和射频开关SW_3c。所构成的直流偏置单元，可以在全温范围内，为NMOS晶体管M_2c提供稳定的静态工作点。当输入信号为大信号时，射频开关SW_3c导通，将NMOS晶体管M_2c栅压下拉至0V，使低噪声放大器失去放大作用，处于关断状态。

射频开关SW_4c在输入信号为小信号时处于关断态，此时高隔离度补偿网络单元呈现高组态，对电阻的输出特性几乎无影响。

PMOS晶体管M_4d和NMOS晶体管M_2d级联采用共栅配置作为正导，PMOS晶体管M_5d采用共源配置作为负跨导。电阻R_5d作为反馈电阻添加在PMOS晶体管M_5d的栅极与NMOS晶体管M_2d的漏极之间，在回路中会形成一个额外感抗，用来增加有源电感的电感值。辅助电容C_1d的一端添加在PMOS晶体管M_4d的漏极与NMOS晶体管M_2d的源极之间，另一端接地。PMOS晶体管M_1d和NMOS晶体管M_3d作为电流源给电路提供偏置，而V_d1、V_d2、V_d3和V_d4分别是PMOS晶体管M_1d，NMOS晶体管M_2d，NMOS晶体管M_3d和PMOS晶体管M_4d的外部偏置电压。

射频开关SW_4c在输入信号为大信号时处于导通态，此时的高隔离度补偿网络单元与关断态下低噪声放大器引入的寄生电容产生谐振，使关断态下的低噪声放大器支路在工作频率下呈现高阻，从而实现旁路态时的高线性度。

带旁路功能低噪声放大器在旁路态时的线性度，通常采用输出三阶交调点的大小来衡量，输出三阶交调点越高，线性度越好。

带旁路功能低噪声放大器在放大状态下的噪声性能，通常采用噪声系数大小来衡量，噪声系数越小，噪声性能越好。

如图5所示，本发明与传统带旁路功能低噪声放大器相比较，本发明在旁路态下，在相同输出功率时，可以得到更好的输出三阶交调点，即更好的线性度性能。

如图6所示，本发明与传统改进型带旁路功能低噪声放大器相比较，本发明在宽带范围内具备更低的噪声系数表现。

以上所述，仅是本发明的较佳实施例，并非对本发明做任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本发明的保护范围之内。

Claims (6)

1.一种高集成度的高线性低噪声放大器，其特征在于，包括高隔离度补偿网络单元以及并联设置在信号输入端IN_1c与信号输出端OUT_1c之间的射频放大单元、旁路单元；所述射频放大单元的输出端通过射频开关SW_4c与高隔离度补偿网络单元连接；所述高隔离度补偿网络单元包括PMOS晶体管M_1d、NMOS晶体管M_2d、NMOS晶体管M_3d、PMOS晶体管M_4d、PMOS晶体管M_5d、电阻R_1d、电阻R_2d、电阻R_3d、电阻R_4d、电阻R_5d和电容C_1d；所述PMOS晶体管M_1d的源极与NMOS晶体管M_2d的漏极连接，所述NMOS晶体管M_2d的源极与NMOS晶体管M_3d的漏极连接，所述NMOS晶体管M_3d的源极接地；所述PMOS晶体管M_5d的源极与PMOS晶体管M_4d的漏极连接；所述NMOS晶体管M_2d、PMOS晶体管M_4d级联，且采用共栅配置作为正导，所述PMOS晶体管M_5d采用共源配置作为负跨导；所述电阻R_5d作为反馈电阻且设置在PMOS晶体管M_5d的栅极与NMOS晶体管M_2d的漏极之间；所述电容C_1d的第一端设置在PMOS晶体管M_4d的源极与NMOS晶体管M_2d的源极之间，且第二端接地；所述PMOS晶体管M_1d、PMOS晶体管M_5d的漏极分别连接电源；所述PMOS晶体管M_1d、NMOS晶体管M_2d、NMOS晶体管M_3d、PMOS晶体管M_4d的栅极分别通过电阻R_1d、电阻R_2d、电阻R_3d、电阻R_4d与对应的偏置电压连接；所述射频开关SW_4c的第一端与放大单元的输出端连接，且第二端与输入端IN_1d连接，输入端IN_1d与PMOS晶体管M_5d源极、PMOS晶体管M_4d漏极连接。

2.根据权利要求1所述的一种高集成度的高线性低噪声放大器，其特征在于，所述射频放大单元包括NMOS晶体管M_1c、NMOS晶体管M_2c、射频开关SW_2c、电容C_1c、电容C_3c；所述电容C_1c的第一端与信号输入端IN_1c连接，所述电容C_3c的第二端与信号输出端OUT_1c连接；所述NMOS晶体管M_1c的源极与NMOS晶体管M_2c的漏极连接，NMOS晶体管M_2c的源极接地，所述NMOS晶体管M_2c的栅极与电容C_1c第二端连接；所述射频开关SW_2c的第一端分别与NMOS晶体管M_1c的漏极以及射频开关SW_4c的第一端连接，且第二端与电容C_3c的第一端连接。

3.根据权利要求2所述的一种高集成度的高线性低噪声放大器，其特征在于，所述射频放大单元还包括电阻R_5c、电阻R_6c、电容C_2c、电感L_1c；所述电阻R_5c、电阻R_6c用于对电源分压，以为NMOS晶体管M_1c提供静态工作点，所述电容C_2c用于补偿低噪声放大器在高频时的增益损耗；所述NMOS晶体管M_1c的栅极分别与电容C_2c的第一端、电阻R_5c的第一端、电阻R_6c的第一端连接，电容C_2c、电阻R_5c的第二端分别与地连接，电阻R_6c的第二端与电感L_1c的第一端分别与电源接；所述NMOS晶体管M_1c的漏极与电感L_1c的第二端连接，所述射频开关SW_2c的第一端分别与NMOS晶体管M_1c的漏极、电感L_1c的第二端以及射频开关SW_4c的第一端连接，且第二端与电容C_3c的第一端连接。

4.根据权利要求2所述的一种高集成度的高线性低噪声放大器，其特征在于，所述旁路单元包括射频开关SW_1c，所述射频开关SW_1c的第一端分别与电容C_1c的第二端、NMOS晶体管M_2c的栅极连接，且第二端分别与射频开关SW_2c的第二端以及电容C_3c的第一端连接。

5.根据权利要求2所述的一种高集成度的高线性低噪声放大器，其特征在于，还包括直流偏置单元，所述直流偏置单元用于在全温范围内为NMOS晶体管M_2c提供稳定的静态工作点。

6.根据权利要求5所述的一种高集成度的高线性低噪声放大器，其特征在于，所述直流偏置单元包括电阻R_1c、电阻R_2c、电阻R_3c、电阻R_4c、NMOS晶体管M_3c和射频开关SW_3c；电阻R_1c的第一端与电源连接，NMOS晶体管M_3c的漏极分别与电阻R_1c的第二端、射频开关SW_3c的第一端、电阻R_2c的第一端连接，射频开关SW_3c的第二端以及NMOS晶体管M_3c的源极分别与地连接，NMOS晶体管M_3c的栅极与电阻R_3c的第一端连接，电阻R_4c的第一端分别与电阻R_3c、电阻R_2c的第二端连接，电阻R_4c的第二端分别与电容C_1c的第二端、射频开关SW_1c的第一端、NMOS晶体管M_2c的栅极连接。