[go: up one dir, main page]

CN116151345B - 数据传输方法、装置、电子设备及存储介质 - Google Patents

数据传输方法、装置、电子设备及存储介质 Download PDF

Info

Publication number
CN116151345B
CN116151345B CN202310425454.2A CN202310425454A CN116151345B CN 116151345 B CN116151345 B CN 116151345B CN 202310425454 A CN202310425454 A CN 202310425454A CN 116151345 B CN116151345 B CN 116151345B
Authority
CN
China
Prior art keywords
storage unit
data
bus protocol
local storage
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310425454.2A
Other languages
English (en)
Other versions
CN116151345A (zh
Inventor
刘敏囡
冯雅妮
孙方轩
连朔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Ziguang Zhanrui Technology Co ltd
Original Assignee
Xi'an Ziguang Zhanrui Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Ziguang Zhanrui Technology Co ltd filed Critical Xi'an Ziguang Zhanrui Technology Co ltd
Priority to CN202310425454.2A priority Critical patent/CN116151345B/zh
Publication of CN116151345A publication Critical patent/CN116151345A/zh
Application granted granted Critical
Publication of CN116151345B publication Critical patent/CN116151345B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Software Systems (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Data Mining & Analysis (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Physics (AREA)
  • Neurology (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Bus Control (AREA)

Abstract

本申请提供一种数据传输方法、装置、电子设备及存储介质。应用于神经网络处理器，神经网络处理器包括计算核、第二访问控制器以及共享存储单元，计算核包括本地存储单元、第一访问控制器以及处理单元；包括：确定目标总线协议；基于目标总线协议，通过第一访问控制器，执行本地存储单元与处理单元之间的第一数据传输；通过第二访问控制器，执行共享存储单元与本地存储单元之间的第二数据传输。以上方案，处理单元与计算核内的本地存储单元进行第一数据传输，共享存储单元通过第二数据传输，实现不同计算核内的本地存储单元之间的数据交互，第一数据传输和第二数据传输同步进行，从而降低数据交互消耗的时间，提升数据处理效率。

Description

数据传输方法、装置、电子设备及存储介质
技术领域
本申请涉及数据交互领域，尤其涉及一种数据传输方法、装置、电子设备及存储介质。
背景技术
在神经网络处理器中，计算访问密集，会引发双倍速率同步动态随机存储器的带宽瓶颈，数据访问局部性高，重复数据会造成更大的数据传输量，难以实现存储器的高效使用。
目前终端芯片的性能瓶颈不在于算力，而在于存储，用于执行计算的处理单元不能及时获取存储的数据，导致算力处于过剩的状态，因此出现终端芯片实际提供的算力远远低于理论算力，进而导致终端芯片的性能未能达到预期。
随着半导体工艺的不断提升，处理器内部的工作频率已经大大高于其外部存储器的工作频率。人工智能领域对矩阵乘法算力的需求非常强，采用共享内存式并行计算具有巨大的优势。共享内存能够在各种进程间提供高效的通信方式，同时相较于双倍速率同步动态随机存储器，能够满足更低延迟、更高带宽的访问需求。
实际应用中，处理器内部的存储结构通过协议规则实现对存储数据的访存，访存时间远超过对数据执行计算消耗的运算时间，导致处理器内部的处理性能未能达到预期。
发明内容
本申请提供一种数据传输方法、装置、电子设备及存储介质，用于提升数据处理效率。
第一方面，本申请提供一种数据传输方法，应用于神经网络处理器，所述神经网络处理器包括计算核、第二访问控制器以及共享存储单元，所述计算核包括本地存储单元、第一访问控制器以及处理单元；所述方法包括：确定目标总线协议；基于所述目标总线协议，通过所述第一访问控制器，执行所述本地存储单元与所述处理单元之间的第一数据传输；通过所述第二访问控制器，执行所述共享存储单元与所述本地存储单元之间的第二数据传输。
在一种可能的实施方式中，确定目标总线协议，包括：获取第一数据传输类型，所述第一数据传输类型包括全双工传输或半双工传输；若所述第一数据传输类型为所述全双工传输，则将第一总线协议确定为所述目标总线协议，所述第一总线协议包括第一读通道以及第一写通道；若所述第一数据传输类型为所述半双工传输，则获取第一数据传输信号，并且根据所述第一数据传输信号确定所述目标总线协议。
在一种可能的实施方式中，根据所述第一数据传输信号确定目标总线协议，包括：若所述第一数据传输信号包括响应信号，则将第二总线协议确定为所述目标总线协议，所述第二总线协议包括第一单通道，所述第一单通道用于读取数据以及写入数据，所述第一单通道用于传输响应信号；若所述第一数据传输信号不包括响应信号，则将第三总线协议确定为所述目标总线协议，所述第三总线协议包括第二单通道，所述第二单通道用于读取数据以及写入数据，所述第二单通道不用于传输响应信号。
在一种可能的实施方式中，基于所述目标总线协议，通过所述第一访问控制器，执行所述本地存储单元与所述处理单元之间的第一数据传输，包括：若所述目标总线协议为所述第一总线协议，则通过所述第一读通道，执行所述处理单元读取所述本地存储单元内的所述第一数据；以及，通过所述第一写通道，执行所述处理单元在所述本地存储单元内写入所述第一数据。
在一种可能的实施方式中，基于所述目标总线协议，通过所述第一访问控制器，执行所述本地存储单元与所述处理单元之间的第一数据传输，包括：若所述目标总线协议为所述第二总线协议，则通过所述第一单通道，执行所述处理单元向所述本地存储单元发送第一读请求信号，所述第一读请求信号用于请求所述本地存储单元向所述处理单元发送所述第一数据；以及，通过所述第一单通道，执行所述本地存储单元响应于所述第一读请求信号，向所述处理单元发送所述第一数据以及所述响应信号；以及，
若所述目标总线协议为所述第二总线协议，则通过所述第一单通道，执行所述处理单元向所述本地存储单元发送第一写请求信号，所述第一写请求信号用于请求所述处理单元向所述本地存储单元发送所述第一数据；以及，通过所述第一单通道，执行所述本地存储单元响应于所述第一写请求信号，接收所述第一数据以及向所述处理单元发送所述响应信号；
若所述目标总线协议为所述第三总线协议，则通过所述第二单通道，执行所述处理单元向所述本地存储单元发送第二读请求信号，所述第二读请求信号用于请求所述本地存储单元向所述处理单元发送所述第一数据；以及，通过所述第二单通道，执行所述本地存储单元响应于所述第二读请求信号，向所述处理单元发送所述第一数据；以及，
若所述目标总线协议为所述第三总线协议，则通过所述第二单通道，执行所述处理单元向所述本地存储单元发送第二写请求信号，所述第二写请求信号用于请求所述处理单元向所述本地存储单元发送所述第一数据；以及，通过所述第二单通道，执行所述本地存储单元响应于所述第二写请求信号，接收所述第一数据。
在一种可能的实施方式中，所述共享存储单元在所述计算核外部；通过所述第二访问控制器，执行所述共享存储单元与所述本地存储单元之间的第二数据传输：包括：通过所述第二访问控制器、第二读通道以及第二写通道，执行所述共享存储单元与所述本地存储单元之间的第二数据传输。
在一种可能的实施方式中，所述神经网络处理器中的共享存储单元包括计算电路；通过所述第二访问控制器、第二读通道以及第二写通道，执行所述共享存储单元与所述本地存储单元之间的第二数据传输，包括：通过所述第二写通道，执行所述本地存储单元在所述共享存储单元内写入第二数据；以及，通过所述第二读通道，执行所述本地存储单元读取所述共享存储单元中的处理后的第二数据，所述处理后第二数据为所述计算电路对所述第二数据进行计算处理得到的，所述第二数据处理后存入所述共享存储单元。
第二方面，本申请提供一种数据传输装置，应用于神经网络处理器，所述神经网络处理器包括计算核、第二访问控制器以及共享存储单元，所述计算核包括本地存储单元、第一访问控制器以及处理单元，所述装置包括：确定模块，用于确定目标总线协议；执行模块，用于基于所述目标总线协议，通过所述第一访问控制器，执行所述本地存储单元与所述处理单元之间的第一数据传输；所述执行模块，还用于通过所述第二访问控制器，执行所述共享存储单元与所述本地存储单元之间的第二数据传输。
在一种可能的实施方式中，所述确定模块，具体用于获取第一数据传输类型，所述第一数据传输类型包括全双工传输或半双工传输；所述确定模块，具体还用于若所述第一数据传输类型为所述全双工传输，则将第一总线协议确定为所述目标总线协议，所述第一总线协议包括第一读通道以及第一写通道；所述确定模块，具体还用于若所述第一数据传输类型为所述半双工传输，则获取第一数据传输信号，并且根据所述第一数据传输信号确定所述目标总线协议。
在一种可能的实施方式中，所述确定模块，具体用于若所述第一数据传输信号包括响应信号，则将第二总线协议确定为所述目标总线协议，所述第二总线协议包括第一单通道，所述第一单通道用于读取数据以及写入数据，所述第一单通道用于传输响应信号；所述确定模块，具体还用于若所述第一数据传输信号不包括响应信号，则将第三总线协议确定为所述目标总线协议，所述第三总线协议包括第二单通道，所述第二单通道用于读取数据以及写入数据，所述第二单通道不用于传输响应信号。
在一种可能的实施方式中，所述确定模块，具体用于若所述目标总线协议为所述第一总线协议，则通过所述第一读通道，执行所述处理单元读取所述本地存储单元内的所述第一数据；以及，所述确定模块，具体还用于通过所述第一写通道，执行所述处理单元在所述本地存储单元内写入所述第一数据。
在一种可能的实施方式中，所述装置还包括：处理模块，用于若所述目标总线协议为所述第二总线协议，则通过所述第一单通道，执行所述处理单元向所述本地存储单元发送第一读请求信号，所述第一读请求信号用于请求所述本地存储单元向所述处理单元发送所述第一数据；以及，通过所述第一单通道，执行所述本地存储单元响应于所述第一读请求信号，向所述处理单元发送所述第一数据以及所述响应信号；以及，
所述处理模块，还用于若所述目标总线协议为所述第二总线协议，则通过所述第一单通道，执行所述处理单元向所述本地存储单元发送第一写请求信号，所述第一写请求信号用于请求所述处理单元向所述本地存储单元发送所述第一数据；以及，通过所述第一单通道，执行所述本地存储单元响应于所述第一写请求信号，接收所述第一数据以及向所述处理单元发送所述响应信号；
所述处理模块，还用于若所述目标总线协议为所述第三总线协议，则通过所述第二单通道，执行所述处理单元向所述本地存储单元发送第二读请求信号，所述第二读请求信号用于请求所述本地存储单元向所述处理单元发送所述第一数据；以及，通过所述第二单通道，执行所述本地存储单元响应于所述第二读请求信号，向所述处理单元发送所述第一数据；以及，
所述处理模块，还用于若所述目标总线协议为所述第三总线协议，则通过所述第二单通道，执行所述处理单元向所述本地存储单元发送第二写请求信号，所述第二写请求信号用于请求所述处理单元向所述本地存储单元发送所述第一数据；以及，通过所述第二单通道，执行所述本地存储单元响应于所述第二写请求信号，接收所述第一数据。
在一种可能的实施方式中，所述共享存储单元在所述计算核外部；所述装置还包括：传输模块，用于通过所述第二访问控制器、第二读通道以及第二写通道，执行所述共享存储单元与所述本地存储单元之间的第二数据传输。
在一种可能的实施方式中，所述神经网络处理器中的共享存储单元包括计算电路；所述传输模块，具体用于通过所述第二写通道，执行所述本地存储单元在所述共享存储单元内写入第二数据；以及，所述传输模块，具体还用于通过所述第二读通道，执行所述本地存储单元读取所述共享存储单元中的处理后的第二数据，所述处理后第二数据为所述计算电路对所述第二数据进行计算处理得到的，所述第二数据处理后存入所述共享存储单元。
第三方面，本申请提供一种电子设备，包括：处理器，以及与所述处理器通信连接的存储器；所述存储器存储计算机执行指令；所述处理器执行所述存储器存储的计算机执行指令，以实现第一方面中任一项所述的方法。
第四方面，本申请提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，所述计算机执行指令被处理器执行如第一方面中任一项所述的方法。
本申请提供的数据传输方法、装置、电子设备及存储介质，应用于神经网络处理器，所述神经网络处理器包括计算核、第二访问控制器以及共享存储单元，所述计算核包括本地存储单元、第一访问控制器以及处理单元；所述方法包括：确定目标总线协议；基于所述目标总线协议，通过所述第一访问控制器，执行所述本地存储单元与所述处理单元之间的第一数据传输；通过所述第二访问控制器，执行所述共享存储单元与所述本地存储单元之间的第二数据传输。以上方案，处理单元与计算核内的本地存储单元进行第一数据传输，共享存储单元与不同计算核内的本地存储单元分别进行第二数据传输，实现不同计算核内的本地存储单元之间的数据交互，第一数据传输和第二数据传输同步进行，从而降低数据交互消耗的时间，提升数据处理效率。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
图1为本申请实施例提供的一种数据传输方法的应用场景示意图；
图2为本申请实施例提供的一种数据传输方法的流程示意图；
图3为本申请实施例提供的计算核示意图；
图4为本申请实施例提供的一种数据传输方法的流程示意图；
图5为本申请实施例提供的第二数据传输示意图；
图6为本申请实施例提供的计算电路示意图；
图7为本申请实施例提供的一种数据传输装置的结构示意图；
图8为本申请实施例提供的一种数据传输装置的结构示意图；
图9为本申请实施例提供的一种电子设备的结构示意图。
通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
图1为本申请实施例提供的一种数据传输方法的应用场景示意图，结合图示的场景进行举例：处理器中包括存储单元和处理单元，存储单元用于存储数据，处理单元用于处理数据，处理单元从存储单元中获取数据，对获取到的数据执行计算，从而实现处理器的处理工作。处理单元从存储单元中获取数据的效率和处理单元计算数据的效率共同影响处理器的整体处理效率。
下面以具体的实施例对本申请的技术方案以及本申请的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。在本申请的描述中，除非另有明确的规定和限定，各术语应在本领域内做广义理解。下面将结合附图，对本申请的实施例进行描述。
图2为本申请实施例提供的一种数据传输方法的流程示意图，应用于神经网络处理器，所述神经网络处理器包括计算核、第二访问控制器以及共享存储单元，所述计算核包括本地存储单元、第一访问控制器以及处理单元，该方法包括以下步骤：
S201、确定目标总线协议。
作为示例，该实施例的执行主体可以为数据传输装置，该数据传输装置的实现有多种。例如，可以为程序软件，也可以为存储有相关计算机程序的介质，例如，U盘等；或者，该装置还可以为集成或安装有相关计算机程序的实体设备，例如，芯片、智能终端、电脑、服务器等。
其中，目标总线协议为用户自定义配置得到的总线协议，相比通用的总线协议，减少了冗余的功能，只保留数据传输必须的功能。
可选的，通用的总线协议包括：高级可拓展接口（Advanced eXtensibleInterface，简称AXI）、高级高性能总线（Advanced High-performance Bus，简称AHB）以及高级外围总线（Advanced Peripheral Bus，简称APB）。
S202、基于所述目标总线协议，通过所述第一访问控制器，执行所述本地存储单元与所述处理单元之间的第一数据传输。
其中，本地存储单元用于存储数据，处理单元用于计算数据得到处理结果，第一访问控制器在计算核的内部，第一访问控制器用于控制处理单元从所述本地存储单元中获取数据。
S203、通过所述第二访问控制器，执行所述共享存储单元与所述本地存储单元之间的第二数据传输。
需要说明的是，本申请不限制第二数据传输对应的总线协议类型。
图3为本申请实施例提供的计算核示意图。如图3所示，本地存储单元、处理单元以及第一访问控制器都在计算核的内部，本地存储单元和处理单元进行数据交互，第一访问控制器控制本地存储单元和处理单元之间的数据交互。本地存储单元是计算核私有的存储空间，只有计算核内的计算单元共享使用。
本申请实施例提供的数据传输方法，应用于神经网络处理器，所述神经网络处理器包括计算核、第二访问控制器以及共享存储单元，所述计算核包括本地存储单元、第一访问控制器以及处理单元；所述方法包括：确定目标总线协议；基于所述目标总线协议，通过所述第一访问控制器，执行所述本地存储单元与所述处理单元之间的第一数据传输；通过所述第二访问控制器，执行所述共享存储单元与所述本地存储单元之间的第二数据传输。以上方案，处理单元与计算核内的本地存储单元进行第一数据传输，共享存储单元与不同计算核内的本地存储单元分别进行第二数据传输，实现不同计算核内的本地存储单元之间的数据交互，第一数据传输和第二数据传输同步进行，从而降低数据交互消耗的时间，提升数据处理效率。
在上述任意一个实施例的基础上，下面，结合图4，对数据传输的详细过程进行说明。
图4为本申请实施例提供的一种数据传输方法的流程示意图。如图4所示，该方法包括：
S401、获取第一数据传输类型。
可选的，根据用户选择的类型选项确定第一数据传输类型，或者自动识别第一数据传输类型。
S402、判断第一数据传输类型是全双工传输或半双工传输。
若是全双工传输，则执行S403；
若是半双工传输，则执行S405。
其中，全双工传输为本地存储单元与处理单元双向同时通信，半双工传输为同一时刻本地存储单元与处理单元之间为单向通信。
S403、将第一总线协议确定为所述目标总线协议。
其中，第一总线协议相比通用的总线协议，保留了数据传输所必须的功能，减少了冗余的功能。冗余功能包括但不限于：保护信号以及智能功能信号等。
作为一个示例，第一总线协议包括第一读通道和第一写通道，第一读通道的功能包括但不限于：读地址、读有效信号、读数据、读准备信号、读响应信号以及读响应有效信号等。第一写通道的功能包括但不限于：写地址、写有效信号、写数据、写准备信号、写响应信号以及写响应有效信号等。
需要说明的是，第一总线协议具体支持的功能可以由用户配置得到，这里不作限定。
可选的，第一总线协议支持多播传输。举例来说。多个处理单元可以同时从本地存储单元读取数据。
可以理解，通过对通用的总线协议进行简化，可以减少通用的总线协议中的冗余功能的功耗，从而降低了数据传输过程的功耗。
S404、通过第一读通道和第一写通道执行第一数据传输。
具体的，通过所述第一读通道，执行所述处理单元读取所述本地存储单元内的所述第一数据；以及，通过所述第一写通道，执行所述处理单元在所述本地存储单元内写入所述第一数据。
其中，第一读通道和第一写通道同时执行数据传输。
S405、获取第一数据传输信号。
结合场景示例来说，若第一数据传输类型为半双工，即不需要全双工操作，即读写分步进行，则可以合并读写通道。合并后的读写通道的执行过程为处理单元向本地存储单元发出数据请求，本地存储单元根据数据请求向处理单元反馈数据。
S406、判断第一数据传输信号是否包括响应信号。
可选的，根据响应信号可以确定合并的读写通道包括的功能。
若是，则执行S407；
若否，则执行S409。
S407、将第二总线协议确定为所述目标总线协议。
可选的，第二总线协议包括第一单通道，所述第一单通道用于读取数据以及写入数据，所述第一单通道用于传输响应信号。
再可选的，根据用户选择的选项确定是否包括响应信号，或者自动识别是否包括响应信号。
S408、通过第一单通道执行第一数据传输。
可选的，通过所述第一单通道，执行所述处理单元向所述本地存储单元发送第一读请求信号，所述第一读请求信号用于请求所述本地存储单元向所述处理单元发送所述第一数据；以及，通过所述第一单通道，执行所述本地存储单元响应于所述第一读请求信号，向所述处理单元发送所述第一数据以及所述响应信号。
再可选的，通过所述第一单通道，执行所述处理单元向所述本地存储单元发送第一写请求信号，所述第一写请求信号用于请求所述本地存储单元向所述处理单元发送所述第一数据；以及，通过所述第一单通道，执行所述本地存储单元响应于所述第一写请求信号，接收所述第一数据以及通过所述第一单通道所述响应信号。
再可选的，响应信号用于通知已经接收到第一读请求信号或者第一写请求信号。
S409、将第三总线协议确定为所述目标总线协议。
可选的，第三总线协议包括第二单通道，所述第二单通道用于读取数据以及写入数据。相比于第一单通道，第二单通道减少了传输响应信号的功能。可以理解，第二单通道可以进一步降低数据传输过程的功耗。
S410、通过第二单通道执行第一数据传输。
可选的，通过所述第二单通道，执行所述处理单元向所述本地存储单元发送第二读请求信号，所述第二读请求信号用于请求所述本地存储单元向所述处理单元发送所述第一数据；以及，通过所述第二单通道，执行所述本地存储单元响应于所述第二读请求信号，向所述处理单元发送所述第一数据。
再可选的，通过所述第二单通道，执行所述处理单元向所述本地存储单元发送第二写请求信号，所述第二写请求信号用于请求所述处理单元向所述本地存储单元发送所述第一数据；以及，通过所述第二单通道，执行所述本地存储单元响应于所述第二写请求信号，接收所述第一数据。
结合场景示例来说，针对不需要响应信号的第一数据，传输响应信号是多余的功能，则通过不用于传输响应信号的第二单通道执行第一数据传输。
以上示例对第一数据传输的方案进行说明，接下来对第二数据传输的方案进行示例说明。
一种可行的实现方式，所述神经网络处理器还包括第二访问控制器以及共享存储单元，所述共享存储单元在所述计算核外部，数据传输方法还包括：通过所述第二访问控制器、第二读通道以及第二写通道，执行所述共享存储单元与所述本地存储单元之间的第二数据传输。
其中，第一总线协议为通用总线协议。第二读通道以及第二写通道相比于第一读通道以及第一写通道，包含更多的功能。
下面，结合图5对第二数据传输进行说明。
图5为本申请实施例提供的第二数据传输示意图。如图5所示，多个计算核组成一个集群，集群内部计算核外部有第二访问控制器和共享存储单元，不同于计算核内部的本地存储单元，共享存储单元为集群内的所有计算核共享使用，通过第二访问控制器实现每个计算核内部的本地存储单元与共享存储单元之间的第二数据传输。此外，在第二数据传输的同时，同一个计算核内部的本地存储单元和处理单元之间的第一数据传输也在进行，从而实现第一数据传输和第二数据传输的协同工作。
结合场景示例来说，共享存储单元和本地存储单元内存储不同的数据，共享存储单元中包括每个本地存储单元中的数据，当进行计算核内部计算时，计算核内部的所有处理单元与本地存储单元进行数据交互。当集群内部需要进行不同计算核之间的计算时，计算核内部的本地存储单元将自身的数据传输给共享存储单元，或者从共享存储单元中获取其他计算核的本地存储单元发送给共享存储单元的数据，从而通过共享存储单元实现不同计算核内部的本地存储单元之间的数据交互。
在该种可行的实施方式中，通过共享内存，可以在多个计算核对应的多个进程间提供高效的通信方式。
一种可行的实现方式，所述神经网络处理器中的共享存储单元包括计算电路；通过所述第二访问控制器、第二读通道以及第二写通道，执行所述共享存储单元与所述本地存储单元之间的第二数据传输，包括：通过所述第二写通道，执行所述本地存储单元在所述共享存储单元内写入第二数据；以及，通过所述第二读通道，执行所述本地存储单元读取所述共享存储单元中的处理后的第二数据，所述处理后第二数据为所述计算电路对所述第二数据进行计算处理得到的，所述第二数据处理后存入所述共享存储单元。
下面，结合图6对计算电路进行说明。
图6为本申请实施例提供的计算电路示意图。如图6所示，共享存储单元外围包含一组计算电路。实际应用中，计算电路对本地存储单元发送给共享存储单元的第二数据进行初步处理，初步处理后的第二数据存入共享存储单元。本地存储单元从共享存储单元中获取处理后的第二数据。从而简介实现不同本地存储单元之间的数据传输。
可选的，初步处理包括但不限于以下计算类型：添加标识、删除标识、布尔运算以及比较数值等。
需要说明的是，本申请不限制初步处理的具体计算类型。
结合场景示例来说，在实际应用中，本地存储单元从共享存储单元获取数据消耗的时间远超过处理单元执行计算消耗的时间，在本申请中，通过计算电路对第二数据进行初步处理，可以实现近存计算，从而减少处理单元的处理工作，提升数据传输的效率。
图7为本申请实施例提供的一种数据传输装置的结构示意图。应用于神经网络处理器，所述神经网络处理器包括计算核，所述计算核包括本地存储单元、第一访问控制器以及处理单元，如图7所示，该数据传输装置70可以包括：确定模块71以及执行模块72，其中，
所述确定模块71，用于确定目标总线协议。
所述执行模块72，用于基于所述目标总线协议，通过所述第一访问控制器，执行所述本地存储单元与所述处理单元之间的第一数据传输。
所述执行模块72，还用于通过所述第二访问控制器，执行所述共享存储单元与所述本地存储单元之间的第二数据传输。
可选的，确定模块71可以执行图2实施例中的S201。
可选的，执行模块72可以执行图2实施例中的S202。
可选的，执行模块72可以执行图2实施例中的S203。
需要说明的是，本申请实施例所示的数据传输装置可以执行上述方法实施例所示的技术方案，其实现原理以及有益效果类似，此处不再进行赘述。
在一种可能的实施方式中，所述确定模块71，具体用于：
获取第一数据传输类型，所述第一数据传输类型包括全双工传输或半双工传输；
若所述第一数据传输类型为所述全双工传输，则将第一总线协议确定为所述目标总线协议，所述第一总线协议包括第一读通道以及第一写通道；
若所述第一数据传输类型为所述半双工传输，则获取第一数据传输信号，并且根据所述第一数据传输信号确定所述目标总线协议。
在一种可能的实施方式中，所述确定模块71，具体用于：
若所述第一数据传输信号包括响应信号，则将第二总线协议确定为所述目标总线协议，所述第二总线协议包括第一单通道，所述第一单通道用于读取数据以及写入数据，所述第一单通道用于传输响应信号；
若所述第一数据传输信号不包括响应信号，则将第三总线协议确定为所述目标总线协议，所述第三总线协议包括第二单通道，所述第二单通道用于读取数据以及写入数据，所述第二单通道不用于传输响应信号。
在一种可能的实施方式中，所述确定模块71，具体用于：
若所述目标总线协议为所述第一总线协议，则通过所述第一读通道，执行所述处理单元读取所述本地存储单元内的所述第一数据；以及，
通过所述第一写通道，执行所述处理单元在所述本地存储单元内写入所述第一数据。
图8为本申请实施例提供的一种数据传输装置的结构示意图。在图7所示实施例的基础上，如图8所示，该数据传输装置70还包括：处理模块73以及传输模块74，其中：
所述处理模块73，用于：
若所述目标总线协议为所述第二总线协议，则通过所述第一单通道，执行所述处理单元向所述本地存储单元发送第一读请求信号，所述第一读请求信号用于请求所述本地存储单元向所述处理单元发送所述第一数据；以及，通过所述第一单通道，执行所述本地存储单元响应于所述第一读请求信号，向所述处理单元发送所述第一数据以及所述响应信号；以及，
若所述目标总线协议为所述第二总线协议，则通过所述第一单通道，执行所述处理单元向所述本地存储单元发送第一写请求信号，所述第一写请求信号用于请求所述处理单元向所述本地存储单元发送所述第一数据；以及，通过所述第一单通道，执行所述本地存储单元响应于所述第一写请求信号，接收所述第一数据以及通过所述第一单通道所述响应信号；
若所述目标总线协议为所述第三总线协议，则通过所述第二单通道，执行所述处理单元向所述本地存储单元发送第二读请求信号，所述第二读请求信号用于请求所述本地存储单元向所述处理单元发送所述第一数据；以及，通过所述第二单通道，执行所述本地存储单元响应于所述第二读请求信号，向所述处理单元发送所述第一数据；以及，
若所述目标总线协议为所述第三总线协议，则通过所述第二单通道，执行所述处理单元向所述本地存储单元发送第二写请求信号，所述第二写请求信号用于请求所述处理单元向所述本地存储单元发送所述第一数据；以及，通过所述第二单通道，执行所述本地存储单元响应于所述第二写请求信号，接收所述第一数据。
所述传输模块74，用于：
通过所述第二访问控制器、第二读通道以及第二写通道，执行所述共享存储单元与所述本地存储单元之间的第二数据传输。
在一种可能的实施方式中，所述传输模块74，具体用于：
通过所述第二写通道，执行所述本地存储单元在所述共享存储单元内写入第二数据；以及，
通过所述第二读通道，执行所述本地存储单元读取所述共享存储单元中的处理后的第二数据，所述处理后第二数据为所述计算电路对所述第二数据进行计算处理得到的，所述第二数据处理后存入所述共享存储单元。
图9为本申请实施例中提供的一种电子设备的结构示意图，如图9所示，该电子设备包括：
处理器（processor）291，电子设备还包括了存储器（memory）292；还可以包括通信接口（Communication Interface）293和总线294。其中，处理器291、存储器292、通信接口293、可以通过总线294完成相互间的通信。通信接口293可以用于信息传输。处理器291可以调用存储器292中的逻辑指令，以执行上述实施例的方法。
此外，上述的存储器292中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。
存储器292作为一种计算机可读存储介质，可用于存储软件程序、计算机可执行程序，如本申请实施例中的方法对应的程序指令/模块。处理器291通过运行存储在存储器292中的软件程序、指令以及模块，从而执行功能应用以及数据处理，即实现上述方法实施例中的方法。
存储器292可包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据终端设备的使用所创建的数据等。此外，存储器292可以包括高速随机存取存储器，还可以包括非易失性存储器。
本申请实施例提供一种非临时性计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，所述计算机执行指令被处理器执行时用于实现如前述实施例所述的方法。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求书指出。
需要说明的是，本申请所涉及的用户信息（包括但不限于用户设备信息、用户个人信息等）和数据（包括但不限于用于分析的数据、存储的数据、展示的数据等），均为经用户授权或者经过各方充分授权的信息和数据，并且相关数据的收集、使用和处理需要遵守相关国家和地区的相关法律法规和标准，并提供有相应的操作入口，供用户选择授权或者拒绝。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求书来限制。

Claims (16)

1.一种数据传输方法，其特征在于，应用于神经网络处理器，所述神经网络处理器包括计算核、第二访问控制器以及共享存储单元，所述计算核包括本地存储单元、第一访问控制器以及处理单元；所述方法包括：
确定目标总线协议；
基于所述目标总线协议，通过所述第一访问控制器，执行所述本地存储单元与所述处理单元之间的第一数据传输；
通过所述第二访问控制器，执行所述共享存储单元与所述本地存储单元之间的第二数据传输；
获取第一数据传输类型，所述第一数据传输类型包括全双工传输或半双工传输；
若所述第一数据传输类型为所述半双工传输，则获取第一数据传输信号，并且根据所述第一数据传输信号确定所述目标总线协议；
若所述第一数据传输信号包括响应信号，则将第二总线协议确定为所述目标总线协议，所述第二总线协议包括第一单通道，所述第一单通道用于读取数据以及写入数据，所述第一单通道用于传输响应信号；
基于所述目标总线协议，通过所述第一访问控制器，执行所述本地存储单元与所述处理单元之间的第一数据传输，包括：
若所述目标总线协议为所述第二总线协议，则通过所述第一单通道，执行所述处理单元向所述本地存储单元发送第一读请求信号，所述第一读请求信号用于请求所述本地存储单元向所述处理单元发送所述第一数据；以及，通过所述第一单通道，执行所述本地存储单元响应于所述第一读请求信号，向所述处理单元发送所述第一数据以及所述响应信号。
2.根据权利要求1所述的方法，其特征在于，
若所述第一数据传输类型为所述全双工传输，则将第一总线协议确定为所述目标总线协议，所述第一总线协议包括第一读通道以及第一写通道。
3.根据权利要求2所述的方法，其特征在于，根据所述第一数据传输信号确定目标总线协议，包括：
若所述第一数据传输信号不包括响应信号，则将第三总线协议确定为所述目标总线协议，所述第三总线协议包括第二单通道，所述第二单通道用于读取数据以及写入数据，所述第二单通道不用于传输响应信号。
4.根据权利要求2所述的方法，其特征在于，基于所述目标总线协议，通过所述第一访问控制器，执行所述本地存储单元与所述处理单元之间的第一数据传输，包括：
若所述目标总线协议为所述第一总线协议，则通过所述第一读通道，执行所述处理单元读取所述本地存储单元内的所述第一数据；以及，
通过所述第一写通道，执行所述处理单元在所述本地存储单元内写入所述第一数据。
5.根据权利要求3所述的方法，其特征在于，基于所述目标总线协议，通过所述第一访问控制器，执行所述本地存储单元与所述处理单元之间的第一数据传输，还包括：
若所述目标总线协议为所述第二总线协议，则通过所述第一单通道，执行所述处理单元向所述本地存储单元发送第一写请求信号，所述第一写请求信号用于请求所述处理单元向所述本地存储单元发送所述第一数据；以及，通过所述第一单通道，执行所述本地存储单元响应于所述第一写请求信号，接收所述第一数据以及向所述处理单元发送所述响应信号；
若所述目标总线协议为所述第三总线协议，则通过所述第二单通道，执行所述处理单元向所述本地存储单元发送第二读请求信号，所述第二读请求信号用于请求所述本地存储单元向所述处理单元发送所述第一数据；以及，通过所述第二单通道，执行所述本地存储单元响应于所述第二读请求信号，向所述处理单元发送所述第一数据；以及，
若所述目标总线协议为所述第三总线协议，则通过所述第二单通道，执行所述处理单元向所述本地存储单元发送第二写请求信号，所述第二写请求信号用于请求所述处理单元向所述本地存储单元发送所述第一数据；以及，通过所述第二单通道，执行所述本地存储单元响应于所述第二写请求信号，接收所述第一数据。
6.根据权利要求1-5中任一项所述的方法，其特征在于，所述共享存储单元在所述计算核外部；通过所述第二访问控制器，执行所述共享存储单元与所述本地存储单元之间的第二数据传输：包括：
通过所述第二访问控制器、第二读通道以及第二写通道，执行所述共享存储单元与所述本地存储单元之间的第二数据传输。
7.根据权利要求6所述的方法，其特征在于，所述神经网络处理器中的共享存储单元包括计算电路；通过所述第二访问控制器、第二读通道以及第二写通道，执行所述共享存储单元与所述本地存储单元之间的第二数据传输，包括：
通过所述第二写通道，执行所述本地存储单元在所述共享存储单元内写入第二数据；以及，
通过所述第二读通道，执行所述本地存储单元读取所述共享存储单元中的处理后的第二数据，所述处理后第二数据为所述计算电路对所述第二数据进行计算处理得到的，所述第二数据处理后存入所述共享存储单元。
8.一种数据传输装置，其特征在于，应用于神经网络处理器，所述神经网络处理器包括计算核、第二访问控制器以及共享存储单元，所述计算核包括本地存储单元、第一访问控制器以及处理单元；所述装置包括：
确定模块，用于确定目标总线协议；
执行模块，用于基于所述目标总线协议，通过所述第一访问控制器，执行所述本地存储单元与所述处理单元之间的第一数据传输；
所述执行模块，还用于通过所述第二访问控制器，执行所述共享存储单元与所述本地存储单元之间的第二数据传输；
所述确定模块，具体用于获取第一数据传输类型，所述第一数据传输类型包括全双工传输或半双工传输；
所述确定模块，具体还用于若所述第一数据传输类型为所述半双工传输，则获取第一数据传输信号，并且根据所述第一数据传输信号确定所述目标总线协议；
所述确定模块，具体用于若所述第一数据传输信号包括响应信号，则将第二总线协议确定为所述目标总线协议，所述第二总线协议包括第一单通道，所述第一单通道用于读取数据以及写入数据，所述第一单通道用于传输响应信号
所述装置还包括：
处理模块，用于若所述目标总线协议为所述第二总线协议，则通过所述第一单通道，执行所述处理单元向所述本地存储单元发送第一读请求信号，所述第一读请求信号用于请求所述本地存储单元向所述处理单元发送所述第一数据；以及，通过所述第一单通道，执行所述本地存储单元响应于所述第一读请求信号，向所述处理单元发送所述第一数据以及所述响应信号。
9.根据权利要求8所述的装置，其特征在于，
所述确定模块，具体还用于若所述第一数据传输类型为所述全双工传输，则将第一总线协议确定为所述目标总线协议，所述第一总线协议包括第一读通道以及第一写通道。
10.根据权利要求9所述的装置，其特征在于，
所述确定模块，具体还用于若所述第一数据传输信号不包括响应信号，则将第三总线协议确定为所述目标总线协议，所述第三总线协议包括第二单通道，所述第二单通道用于读取数据以及写入数据，所述第二单通道不用于传输响应信号。
11.根据权利要求9所述的装置，其特征在于，
所述确定模块，具体用于若所述目标总线协议为所述第一总线协议，则通过所述第一读通道，执行所述处理单元读取所述本地存储单元内的所述第一数据；以及，
所述确定模块，具体还用于通过所述第一写通道，执行所述处理单元在所述本地存储单元内写入所述第一数据。
12.根据权利要求10所述的装置，其特征在于，所述装置还包括：
所述处理模块，还用于若所述目标总线协议为所述第二总线协议，则通过所述第一单通道，执行所述处理单元向所述本地存储单元发送第一写请求信号，所述第一写请求信号用于请求所述处理单元向所述本地存储单元发送所述第一数据；以及，通过所述第一单通道，执行所述本地存储单元响应于所述第一写请求信号，接收所述第一数据以及向所述处理单元发送所述响应信号；
所述处理模块，还用于若所述目标总线协议为所述第三总线协议，则通过所述第二单通道，执行所述处理单元向所述本地存储单元发送第二读请求信号，所述第二读请求信号用于请求所述本地存储单元向所述处理单元发送所述第一数据；以及，通过所述第二单通道，执行所述本地存储单元响应于所述第二读请求信号，向所述处理单元发送所述第一数据；以及，
所述处理模块，还用于若所述目标总线协议为所述第三总线协议，则通过所述第二单通道，执行所述处理单元向所述本地存储单元发送第二写请求信号，所述第二写请求信号用于请求所述处理单元向所述本地存储单元发送所述第一数据；以及，通过所述第二单通道，执行所述本地存储单元响应于所述第二写请求信号，接收所述第一数据。
13.根据权利要求8-12中任一项所述的装置，其特征在于，所述共享存储单元在所述计算核外部；所述装置还包括：
传输模块，用于通过所述第二访问控制器、第二读通道以及第二写通道，执行所述共享存储单元与所述本地存储单元之间的第二数据传输。
14.根据权利要求13所述的装置，其特征在于，所述神经网络处理器中的共享存储单元包括计算电路；
所述传输模块，具体用于通过所述第二写通道，执行所述本地存储单元在所述共享存储单元内写入第二数据；以及，
所述传输模块，具体还用于通过所述第二读通道，执行所述本地存储单元读取所述共享存储单元中的处理后的第二数据，所述处理后第二数据为所述计算电路对所述第二数据进行计算处理得到的，所述第二数据处理后存入所述共享存储单元。
15.一种电子设备，其特征在于，包括：处理器，以及与所述处理器通信连接的存储器；
所述存储器存储计算机执行指令；
所述处理器执行所述存储器存储的计算机执行指令，以实现如权利要求1-7中任一项所述的方法。
16.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机执行指令，所述计算机执行指令被处理器执行时用于实现如权利要求1-7中任一项所述的方法。
CN202310425454.2A 2023-04-20 2023-04-20 数据传输方法、装置、电子设备及存储介质 Active CN116151345B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310425454.2A CN116151345B (zh) 2023-04-20 2023-04-20 数据传输方法、装置、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310425454.2A CN116151345B (zh) 2023-04-20 2023-04-20 数据传输方法、装置、电子设备及存储介质

Publications (2)

Publication Number Publication Date
CN116151345A CN116151345A (zh) 2023-05-23
CN116151345B true CN116151345B (zh) 2023-09-26

Family

ID=86339248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310425454.2A Active CN116151345B (zh) 2023-04-20 2023-04-20 数据传输方法、装置、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN116151345B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN120144534B (zh) * 2025-05-16 2025-08-19 芯方舟(上海)集成电路有限公司 芯片设计方法及芯片系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105988970A (zh) * 2015-02-12 2016-10-05 华为技术有限公司 共享存储数据的处理器和芯片
CN110462642A (zh) * 2017-04-04 2019-11-15 海露科技有限公司 包括计算元件和本地存储器元件的神经网络处理元件
WO2021129116A1 (zh) * 2019-12-27 2021-07-01 深圳云天励飞技术股份有限公司 一种神经网络处理器及其控制方法
CN113312299A (zh) * 2021-04-12 2021-08-27 北京航空航天大学 一种多核异构域控制器核间安全通信系统
CN113490917A (zh) * 2019-03-15 2021-10-08 英特尔公司 内核间的本地存储器共享

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11222256B2 (en) * 2017-10-17 2022-01-11 Xilinx, Inc. Neural network processing system having multiple processors and a neural network accelerator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105988970A (zh) * 2015-02-12 2016-10-05 华为技术有限公司 共享存储数据的处理器和芯片
CN110462642A (zh) * 2017-04-04 2019-11-15 海露科技有限公司 包括计算元件和本地存储器元件的神经网络处理元件
CN113490917A (zh) * 2019-03-15 2021-10-08 英特尔公司 内核间的本地存储器共享
WO2021129116A1 (zh) * 2019-12-27 2021-07-01 深圳云天励飞技术股份有限公司 一种神经网络处理器及其控制方法
CN113312299A (zh) * 2021-04-12 2021-08-27 北京航空航天大学 一种多核异构域控制器核间安全通信系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Qin Qiu.The application of neural network algorithm and embedded system in computer distance teach system.Journal of Intelligent Systems.2022,第148-158页. *
山蕊.数据驱动可重构阵列处理器体系结构研究.中国博士学位论文全文数据库信息科技辑.2019,第2019卷(第02期),第I137-7页. *

Also Published As

Publication number Publication date
CN116151345A (zh) 2023-05-23

Similar Documents

Publication Publication Date Title
US10394723B2 (en) Data accessing method and PCIe storage device
CN116151345B (zh) 数据传输方法、装置、电子设备及存储介质
CN112840327A (zh) 一种片上系统、访问命令的路由方法及终端
CN114710467B (zh) Ip地址存储方法、装置和硬件网关
CN114020662B (zh) 桥接模块、数据传输系统和数据传输方法
CN103415062A (zh) 一种网络连接装置、无线路由器和网络连接方法
CN112540938A (zh) 处理器核、处理器、装置和方法
CN112685148A (zh) 海量终端的异步通信方法、装置、计算机设备和存储介质
CN117539807A (zh) 一种数据传输方法、相关设备及存储介质
CN112256426A (zh) 具有总线仲裁器的主从通信系统及通信方法
CN113886310B (zh) 桥接模块、数据传输系统和数据传输方法
CN113177015B (zh) 基于帧头的串口通讯方法和串口芯片
CN108713193A (zh) 混合并行串行存储器系统中的多序列冲突减少
CN105095108A (zh) 输入输出存储器管理单元及控制方法、装置
CN114238156A (zh) 处理系统以及操作处理系统的方法
US10095643B2 (en) Direct memory access control device for at least one computing unit having a working memory
KR100634566B1 (ko) 공유 메모리 제어 방법 및 공유 메모리 동작 제어를수행하는 사용자 단말기
CN116661684B (zh) 一种闪存数据的读取方法、系统、设备及介质
CN111913971A (zh) 存储数据的修改方法、装置、电子设备及存储介质
CN114282679B (zh) 数据处理方法、装置和存储介质
CN112232498B (zh) 一种数据处理装置、集成电路芯片、电子设备、板卡和方法
CN114253733A (zh) 一种内存管理方法、装置、计算机设备和存储介质
CN112765085A (zh) 数据传输方法及相关装置
CN113961497A (zh) 通信电路系统、方法、芯片以及存储介质
WO2022099446A1 (zh) 一种内存管理的方法以及相关装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant