CN119317144A - 一种氮化镓hemt器件及其制备方法 - Google Patents
一种氮化镓hemt器件及其制备方法 Download PDFInfo
- Publication number
- CN119317144A CN119317144A CN202411403435.0A CN202411403435A CN119317144A CN 119317144 A CN119317144 A CN 119317144A CN 202411403435 A CN202411403435 A CN 202411403435A CN 119317144 A CN119317144 A CN 119317144A
- Authority
- CN
- China
- Prior art keywords
- layer
- epitaxial
- tin oxide
- gallium nitride
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种氮化镓HEMT器件及其制备方法，其中的器件包括：衬底以及依次设置于衬底上的缓冲层、沟道层和势垒层；沟道层和势垒层之间形成二维电子气沟道；势垒层的两端分别设置有两个外延槽，两个外延槽还延伸至沟道层内以刻断外延槽处的二维电子气沟道；两个氧化锡外延层，分别生长于两个外延槽内；源电极和漏电极，分别生长于两个氧化锡外延层上；介质层，设置于势垒层上，并覆盖势垒层的除两个氧化锡外延层所在区域以外的表面；栅电极，设置于介质层上，且位于源电极和漏电极之间。本发明中的器件，具有较小的欧姆接触电阻，能够满足高压大功率电子器件的应用需求。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及到一种氮化镓HEMT器件及其制备方法。
背景技术
第三代半导体材料即宽禁带(Wide Band Gap Semiconductor，简称WBGS)半导体材料是继第一代硅、锗和第二代砷化镓、磷化铟等以后发展起来。在第三代半导体材料中，氮化镓(GaN)具有宽带隙、直接带隙、高击穿电场、较低的介电常数、高电子饱和漂移速度、抗辐射能力强和良好的化学稳定性等优越性质，成为继锗、硅、砷化镓之后制造新一代微电子器件和电路的关键半导体材料。特别是高温、大功率、高频和抗辐照电子器件以及全波长、短波长光电器件方面具有得天独厚的优势，是目前实现高温与大功率、高频及抗辐射、全波长光电器件的理想材料。
但是，对于氮化镓HEMT功率器件，由于目前的器件存在欧姆接触电阻较高的问题，难以达到高压大功率电子器件应用的需求。
发明内容
因此，本发明要解决的技术问题在于提供一种无需经过高温激活即可实现良好的欧姆接触性能，具有低欧姆接触电阻、高阈值电压、高击穿电压、高电流密度以及优良的夹断特性，适用于高压大功率电子器件应用的氮化镓HEMT器件；并提供该氮化镓HEMT器件的制备方法。
为此，根据第一方面，本发明提供了一种氮化镓HEMT器件，包括：
衬底以及依次设置于衬底上的缓冲层、沟道层和势垒层；沟道层和势垒层之间形成二维电子气沟道；势垒层的两端分别设置有两个外延槽，两个外延槽还延伸至沟道层内以刻断外延槽处的二维电子气沟道；
两个氧化锡外延层，分别生长于两个外延槽内；
源电极和漏电极，分别生长于两个氧化锡外延层上；
介质层，设置于势垒层上，并覆盖势垒层的除两个氧化锡外延层所在区域以外的表面；
栅电极，设置于介质层上，且位于源电极和漏电极之间。
在一种可选的实现方式中，源电极和漏电极均包括设置于氧化锡外延层上的X元素结构层以及设置于X元素结构层上的金属结构层；其中，X元素为Ⅳ族单质金属元素或者Ⅳ族合金元素。
在一种可选的实现方式中，X元素结构层为锡结构层，且锡结构层的厚度在1nm～20nm之间。
在一种可选的实现方式中，金属结构层为Ti/Al/Ti/Au结构层。
在一种可选的实现方式中，介质层为原位生长的氮化硅层。
根据第二方面，本发明提供了一种氮化镓HEMT器件的制备方法，包括如下步骤：
依次在衬底上生长缓冲层、沟道层和势垒层；沟道层和势垒层之间形成二维电子气沟道；
刻蚀势垒层的两端，以在势垒层的两端分别形成两个外延槽；两个外延槽还延伸至沟道层内，以刻断外延槽处的二维电子气沟道；
在外延槽内生长氧化锡外延层；
分别在两个氧化锡外延层上生长源电极和漏电极；
在两个氧化锡外延层之间的势垒层上生长介质层；
在介质层上生长栅电极。
在一种可选的实现方式中，氧化锡外延层为采用原子层沉积法生长。
在一种可选的实现方式中，源电极和漏电极均包括设置于氧化锡外延层上的X元素结构层以及设置于X元素结构层上的金属结构层；其中，X元素为Ⅳ族单质金属元素或者Ⅳ族合金元素。
在一种可选的实现方式中，X元素结构层为锡结构层，且锡结构层的厚度在1nm～20nm之间。
本发明提供的技术方案，具有如下优点：
1、本发明提供的氮化镓HEMT器件，通过在势垒层的两端分别设置两个延伸至沟道层内的、刻断势垒层和沟道层之间的二维电子气沟道的外延槽，并在外延槽内设置氧化锡外延层，能够以氧化锡外延层的较高的电子迁移率，提高其界面的电荷提取能力；再通过将源电极和漏电极设置于氧化锡外延层上，不仅使得该器件无需经过高温激活即可在两电极(源电极和漏电极)和氧化锡外延层之间实现良好的欧姆接触，还使得该器件内的欧姆接触为电极金属(源电极和漏电极的电极金属)与氧化锡之间的接触，从而大大降低了接触面的电阻，最终降低了该氮化镓HEMT器件的欧姆接触电阻，使该氮化镓HEMT器件具有低欧姆接触电阻、高阈值电压、高击穿电压、高电流密度以及优良的夹断特性，能够满足高压大功率电子器件的应用需求。
2、本发明提供的氮化镓HEMT器件，通过设置源电极和漏电极包括设置于氧化锡外延层上的X元素结构层以及设置于X元素结构层上的金属结构层，并设置X元素结构层为Ⅳ族单质金属元素或者Ⅳ族合金元素，能够在氧化锡外延层表面和源漏电极之间形成N型重掺杂，进一步降低欧姆接触电阻。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1本发明实施例提供的一种氮化镓HEMT器件的结构示意图；
图2本发明实施例提供的一种氮化镓HEMT器件的制备方法的方法流程图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
实施例1
本实施例提供了一种氮化镓HEMT器件，如图1所示，该氮化镓HEMT器件包括衬底、缓冲层、沟道层、势垒层、氧化锡外延层、源电极(图1中的S电极)、漏电极(图1中的D电极)、介质层和栅电极(图1中的G电极)。其中，缓冲层、沟道层和势垒层依次设置于衬底上，沟道层和势垒层之间形成二维电子气沟道；势垒层的两端分别设置有两个外延槽，两个外延槽还延伸至沟道层内以刻断外延槽处的二维电子气沟道；两个氧化锡外延层分别生长于两个外延槽内；源电极和漏电极分别生长于两个氧化锡外延层上；介质层设置于势垒层上，并覆盖势垒层的除两个氧化锡外延层所在区域以外的表面；栅电极设置于介质层上，且位于源电极和漏电极之间。
本实施例中，沟道层和势垒层可以分别为GaN沟道层和AlGaN势垒层，也可以分别为GaN沟道层和InAlN势垒层，等。
本实施例中，衬底可以为适于外延GaN薄膜的任意一种衬底，且衬底可以为绝缘或半绝缘的。具体地，衬底可以为蓝宝石、硅、碳化硅、氮化镓和金刚石等中的任意一种，衬底的尺寸范围可以在2inch～8inch之间。
本实施例中，缓冲层可以为GaN缓冲层或者AlN缓冲层等。
在可选的具体实施方式种，为了进一步提高沟道层的质量，如图1所示，可以在缓冲层和衬底之间设置成核层。具体地，可以设置成核层为GaN成核层；具体实施时，GaN成核层可以采用低温条件下的金属有机源化学气相沉积(MOCVD)或其他方法生长得到，生长温度可以在400℃～700℃之间；具体实施时，可以设置GaN成核层的薄膜厚度在10nm～50nm之间。此时，可以设置其上的GaN缓冲层为采用金属有机源化学气相沉积(MOCVD)或其他方法非故意掺杂生长形成的GaN薄膜层，GaN缓冲层的薄膜厚度可以再100nm～10um之间。
本实施例中，外延槽为对势垒层和沟道层进行刻蚀得到。具体地，外延槽可以如图1所示的仅延伸于部分的沟道层内，也可以贯穿沟道层；具体实施时，以势垒层的厚度为30nm，沟道层的厚度为270nm为例，外延槽的深度可以为50nm、200nm或者300nm等。
本实施例中，氧化锡外延层可以为采用原子层沉积方法(ALD)生长得到，以在常温下实现氧化锡外延层的精确可控的沉积生长。
本实施例中，介质层可以为SiNx介质层；源电极和漏电即可以为Ti/Al/Ti/Au电极；栅电极可以为Ni/Au电极。具体实施时，介质层可以为为采用原位生长的方式生长得到。
综上，本实施例中的氮化镓HEMT器件，通过在势垒层的两端分别设置两个延伸至沟道层内的、刻断势垒层和沟道层之间的二维电子气沟道的外延槽，并在外延槽内设置氧化锡外延层，能够以氧化锡外延层的较高的电子迁移率，提高其界面的电荷提取能力；再通过将源电极和漏电极设置于氧化锡外延层上，不仅使得该器件无需经过高温激活即可在两电极(源电极和漏电极)和氧化锡外延层之间实现良好的欧姆接触，还使得该器件内的欧姆接触为电极金属(源电极和漏电极的电极金属)与氧化锡之间的接触，从而大大降低了接触面的电阻，最终降低了该氮化镓HEMT器件的欧姆接触电阻，使该氮化镓HEMT器件具有低欧姆接触电阻、高阈值电压、高击穿电压、高电流密度以及优良的夹断特性，能够满足高压大功率电子器件的应用需求。
在可选的具体实施方式中，为了进一步减小器件的欧姆接触电阻，可以设置本实施例中的氮化镓HEMT器件，使其源电极和漏电极均包括X元素结构层和金属结构层，其中，X元素结构层设置于氧化锡外延层上，金属结构层设置于X元素结构层上。其中，X元素为Ⅳ族单质金属元素或者Ⅳ族合金元素。
具体地，可以设置X元素结构层为锡结构层，且可以设置锡结构层的厚度在1nm～20nm之间。
具体地，还可以设置X元素结构层为GeSi合金结构层。
具体地，可以设置金属结构层为Ti/Al/Ti/Au结构层。
本实施方式中的氮化镓HEMT器件，通过设置源电极和漏电极包括设置于氧化锡外延层上的X元素结构层以及设置于X元素结构层上的金属结构层，并设置X元素结构层为Ⅳ族单质金属元素或者Ⅳ族合金元素，能够在氧化锡外延层表面和源漏电极之间形成N型重掺杂，进一步降低欧姆接触电阻。
实施例2
本实施例提供了一种氮化镓HEMT器件的制备方法，其即为上述实施例1中的氮化镓HEMT器件的制备方法，其具体内容可以参照上述实施1中的内容进行理解，对于实施例1中已经说明的内容，本实施例中不再赘述。
S100：依次在衬底上生长缓冲层、沟道层和势垒层；沟道层和势垒层之间形成二维电子气沟道。
在可选的具体实施方式中，可以在缓冲层和衬底之间设置成核层，此时，在衬底上依次生长的为成核层、缓冲层、沟道层和势垒层。
S200：刻蚀势垒层的两端，以在势垒层的两端分别形成两个外延槽；两个外延槽还延伸至沟道层内，以刻断外延槽处的二维电子气沟道。
S300：在外延槽内生长氧化锡外延层。
具体地，氧化锡外延层可以为采用原子层沉积法生长。
S400：分别在两个氧化锡外延层上生长源电极和漏电极。
S500：在两个氧化锡外延层之间的势垒层上生长介质层；
S600：在介质层上生长栅电极。
具体实施时，上述步骤S100～步骤S600中的部分步骤的先后执行顺序可以根据实际应用中的便利性进行调整。如，介质层可以如上述的为在氧化锡外延层生长之后(可以在源漏电极生长之前，也可以在源漏电极生长之后)采用原位生长的方式生长；也可以在进行外延槽刻蚀之前，先在势垒层上生长介质层，此时，在进行刻蚀以形成外延层时，为对介质层的两端进行刻蚀，相应的，刻蚀形成的为贯穿介质层和势垒层，并延伸至沟道层内的外延槽。
在可选的具体实施方式中，为了进一步减小使用本实施例中的方法制备得到的器件的欧姆接触电阻，可以设置源电极和漏电极均包括设置于氧化锡外延层上的X元素结构层以及设置于X元素结构层上的金属结构层；其中，X元素为Ⅳ族单质金属元素或者Ⅳ族合金元素。
具体地，可以设置X元素结构层为锡结构层，且可以设置锡结构层的厚度在1nm～20nm之间；也可以设置X元素结构层为GeSi合金结构层。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。
Claims (9)
1.一种氮化镓HEMT器件，其特征在于，包括：
衬底以及依次设置于所述衬底上的缓冲层、沟道层和势垒层；所述沟道层和所述势垒层之间形成二维电子气沟道；所述势垒层的两端分别设置有两个外延槽，两个所述外延槽还延伸至所述沟道层内以刻断所述外延槽处的所述二维电子气沟道；
两个氧化锡外延层，分别生长于两个所述外延槽内；
源电极和漏电极，分别生长于两个所述氧化锡外延层上；
介质层，设置于所述势垒层上，并覆盖所述势垒层的除两个所述氧化锡外延层所在区域以外的表面；
栅电极，设置于所述介质层上，且位于所述源电极和所述漏电极之间。
2.根据权利要求1所述的氮化镓HEMT器件，其特征在于，所述源电极和所述漏电极均包括设置于氧化锡外延层上的X元素结构层以及设置于所述X元素结构层上的金属结构层；其中，X元素为Ⅳ族单质金属元素或者Ⅳ族合金元素。
3.根据权利要求2所述的氮化镓HEMT器件，其特征在于，所述X元素结构层为锡结构层，且所述锡结构层的厚度在1nm～20nm之间。
4.根据权利要求2所述的氮化镓HEMT器件，其特征在于，所述金属结构层为Ti/Al/Ti/Au结构层。
5.根据权利要求1所述的氮化镓HEMT器件，其特征在于，所述介质层为原位生长的氮化硅层。
6.一种氮化镓HEMT器件的制备方法，其特征在于，包括如下步骤：
依次在衬底上生长缓冲层、沟道层和势垒层；所述沟道层和所述势垒层之间形成二维电子气沟道；
刻蚀所述势垒层的两端，以在所述势垒层的两端分别形成两个外延槽；两个所述外延槽还延伸至所述沟道层内，以刻断所述外延槽处的所述二维电子气沟道；
在所述外延槽内生长氧化锡外延层；
分别在两个所述氧化锡外延层上生长源电极和漏电极；
在两个所述氧化锡外延层之间的所述势垒层上生长介质层；
在所述介质层上生长栅电极。
7.根据权利要求6所述的氮化镓HEMT器件的制备方法，其特征在于，所述氧化锡外延层为采用原子层沉积法生长。
8.根据权利要求6所述的氮化镓HEMT器件的制备方法，其特征在于，所述源电极和所述漏电极均包括设置于氧化锡外延层上的X元素结构层以及设置于所述X元素结构层上的金属结构层；其中，X元素为Ⅳ族单质金属元素或者Ⅳ族合金元素。
9.根据权利要求8所述的氮化镓HEMT器件的制备方法，其特征在于，所述X元素结构层为锡结构层，且所述锡结构层的厚度在1nm～20nm之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202411403435.0A CN119317144A (zh) | 2024-10-09 | 2024-10-09 | 一种氮化镓hemt器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202411403435.0A CN119317144A (zh) | 2024-10-09 | 2024-10-09 | 一种氮化镓hemt器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN119317144A true CN119317144A (zh) | 2025-01-14 |
Family
ID=94188063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202411403435.0A Withdrawn CN119317144A (zh) | 2024-10-09 | 2024-10-09 | 一种氮化镓hemt器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN119317144A (zh) |
-
2024
- 2024-10-09 CN CN202411403435.0A patent/CN119317144A/zh not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100429786C (zh) | 在基于氮化镓的盖帽区段上有栅接触区的氮化铝镓/氮化镓高电子迁移率晶体管及其制造方法 | |
| EP1390983B2 (en) | Group-iii nitride based high electron mobility transistor (hemt) with barrier/spacer layer | |
| TWI429076B (zh) | 二元第iii族-氮化物基高電子移動性電晶體及其製造方法 | |
| US20180358458A1 (en) | Normally-off hemt transistor with selective generation of 2deg channel, and manufacturing method thereof | |
| KR101092467B1 (ko) | 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법 | |
| CN108305834B (zh) | 一种增强型氮化镓场效应器件的制备方法 | |
| CN103972284A (zh) | 半导体器件 | |
| CN108258035B (zh) | 一种GaN基增强型场效应器件及其制作方法 | |
| CN1998085A (zh) | 制作具有再生长欧姆接触区的氮化物基晶体管的方法以及具有再生长欧姆接触区的氮化物基晶体管 | |
| CN108878509B (zh) | 氮化镓晶体管及其制造方法 | |
| CN112216736A (zh) | 高电子移动率晶体管与其制作方法 | |
| CN113471284A (zh) | N极性GaN晶体管结构的制备方法和半导体结构 | |
| CN111211161A (zh) | 一种双向散热的纵向氮化镓功率晶体管及其制备方法 | |
| TW201709512A (zh) | 半導體單元 | |
| CN112204752A (zh) | 半导体装置和其制造方法 | |
| CN115911094A (zh) | 一种基于外延技术的三端铁电存储器及其制备方法 | |
| TW201246538A (en) | Nitride-based heterostructure field effect transistor having high efficiency | |
| CN111446296A (zh) | p型栅增强型氮化镓基高迁移率晶体管结构及制作方法 | |
| KR101172857B1 (ko) | 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법 | |
| EP4391080A1 (en) | Enhancement mode gallium nitride transistor | |
| CN117199124A (zh) | 功率器件外延结构及其制备方法、功率器件 | |
| CN111755330A (zh) | 一种半导体结构及其制造方法 | |
| CN105679679A (zh) | 一种新型GaN基凹槽栅MISFET的制备方法 | |
| CN108352408B (zh) | 半导体装置、电子部件、电子设备以及半导体装置的制造方法 | |
| CN111739800B (zh) | 一种SOI基凹栅增强型GaN功率开关器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20250114 |