[go: up one dir, main page]

CN110192275B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110192275B
CN110192275B CN201780083579.4A CN201780083579A CN110192275B CN 110192275 B CN110192275 B CN 110192275B CN 201780083579 A CN201780083579 A CN 201780083579A CN 110192275 B CN110192275 B CN 110192275B
Authority
CN
China
Prior art keywords
semiconductor
terminal
resin body
semiconductor module
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780083579.4A
Other languages
English (en)
Other versions
CN110192275A (zh
Inventor
杉田悟
田边龙太
荒井俊介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN110192275A publication Critical patent/CN110192275A/zh
Application granted granted Critical
Publication of CN110192275B publication Critical patent/CN110192275B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in subclass H10D
    • H01L25/112—Mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

在半导体装置中，第1半导体模组(30)构成上臂，具有相互并联地连接的多个半导体芯片(301)、封固树脂体(300)及正极端子(305)。第2半导体模组(40)构成下臂，具有相互并联地连接的多个半导体芯片(401)、封固树脂体(400)及负极端子(406)。在与作为层叠方向的Z方向正交的X方向上，第1、第2半导体模组排列配置。第1、第2半导体模组中的至少一方具有将半导体芯片(301)的低电位侧的电极和半导体芯片(401)的高电位侧的电极进行电气性中继的中继端子(307、408)。

Description

半导体装置
相关申请的相互参照
本申请基于2017年1月18日提出申请的日本专利申请第2017－6938号，这里引用其记载内容。
技术领域
本发明涉及构成上下臂、与冷却器层叠配置而被冷却的半导体装置。
背景技术
在专利文献1中，公开了一种构成上下臂、与冷却器层叠配置而被冷却的半导体装置。在该半导体装置中，构成上臂的1个半导体元件(半导体芯片)和构成下臂的1个半导体元件(半导体芯片)被封固树脂体一体地封固。半导体装置呈构成一相的上下臂的2in1封装构造。
半导体装置，作为外部连接用的主端子而具备：与构成上臂的半导体元件的高电位侧的电极电连接的正极端子(高电位电源端子)、与构成下臂的半导体元件的低电位侧的电极电连接的负极端子(低电位电源端子)、以及向马达的输出端子。
现有技术文献
专利文献
专利文献1：日本特开2016－4941号公报
发明概要
在电力控制的用途中，有想要较大地得到电流容量(输出)的要求，例如有采用将各臂的半导体元件并联连接的结构的情况。
如果想要用上述的2in1封装构造的半导体装置(以下表示为半导体模组)实现并联连接构造，则准备2个半导体模组，将正极端子彼此、负极端子彼此、输出端子彼此分别经由作为金属板的汇流条(bus bar)电连接。因而，端子数以及端子的连接点变多。在上述的情况下，端子数为6条，连接点为6点。
特别是，关于将半导体模组与冷却器层叠配置而成的功率模组的体积，在层叠方向的长度与和层叠方向正交的方向的长度的纵横比的关系上、即搭载制约上，有必须在与层叠方向正交的方向上排列配置2个半导体模组的情况。在此情况下，如果采用上述结构，则汇流条构造变得复杂，电感增加。
发明内容
本发明的目的是，提供一种半导体装置，能够应用于将构成上下臂的2个半导体模组在与冷却器层叠的层叠方向的正交方向上排列配置的结构，能够减少端子的连接点数且能够降低电感。
根据本发明的一技术方案，半导体装置是构成上下臂、与冷却器层叠配置而被冷却的半导体装置，具备：第1半导体模组，构成上臂，具有相互并联地连接的多个第1半导体元件、将多个第1半导体元件一体地封固的第1树脂体、以及与各第1半导体元件的高电位侧的电极电连接并从第1树脂体突出的正极端子；以及第2半导体模组，构成下臂，具有相互并联地连接的多个第2半导体元件、将多个第2半导体元件一体地封固的第2树脂体、以及与各第2半导体元件的低电位侧的电极电连接并从第2树脂体突出的负极端子，在与层叠的方向正交的方向上与第1半导体模组排列配置。第1半导体模组及第2半导体模组的至少一方具有将第1半导体元件的低电位侧的电极和第2半导体元件的高电位侧的电极进行电气性中继的中继端子。
根据该半导体装置，在第1半导体模组中，构成上臂的多个第1半导体元件相互并联连接，在第2半导体模组中，构成下臂的多个第2半导体元件相互并联连接。这样，将构成上臂的第1半导体元件集中配置在第1半导体模组中，将构成下臂的第2半导体元件集中配置在第2半导体模组中。因此，例如仅第1半导体模组具有正极端子即可，仅第2半导体模组具有负极端子即可。因而，能够减少端子数及连接点数。
此外，如上述那样，仅第1半导体模组具有正极端子，仅第2半导体模组具有负极端子。因此，在2个半导体模组中，可以不将正极端子彼此、负极端子彼此经由汇流条连接。由此，能够使汇流条构造简单化并减小电感。
附图说明
关于本发明的上述目的及其他目的、特征及优点，一边参照附图一边通过下述详细的记述会变得更明确。
图1是表示应用了第1实施方式的半导体装置的电力变换装置的等价电路图。
图2是表示半导体装置的概略结构的平面图。
图3是沿着图2的III－III线的剖视图。
图4是表示半导体装置与冷却器的层叠构造的平面图。
图5是表示参考例的平面图。
图6是表示第1变形例的平面图。
图7是表示第2变形例的平面图。
图8是表示第2实施方式的半导体装置的概略结构的平面图。
图9是沿着图8的IX－IX线的剖视图。
图10是表示上下臂的电流路径的图。
图11是表示第3实施方式的半导体装置的概略结构的平面图。
图12是沿着图11的XII－XII线的剖视图。
图13是表示第3变形例的剖视图。
图14是表示第4变形例的平面图。
图15是表示第5变形例的平面图。
具体实施方式
参照附图，说明多个实施方式。在多个实施方式中，对于在功能上及/或构造上对应的部分赋予相同的标号。以下，将半导体装置与冷却器的层叠方向表示为Z方向，将与Z方向正交且2个半导体模组的排列方向表示为X方向。此外，将与Z方向及X方向这两个方向正交的方向表示为Y方向。只要没有特别声明，将沿着由上述X方向及Y方向规定的XY面的形状设为平面形状。
(第1实施方式)
首先，基于图1，对应用半导体装置的电力变换装置进行说明。
图1所示的电力变换装置1例如搭载在电动汽车或混合动力汽车上。电力变换装置1构成为，将从搭载在车辆上的作为直流电源的电池2供给的直流电压变换为三相交流，向三相交流方式的马达3输出。马达3作为车辆的行驶驱动源发挥功能。电力变换装置1也能够将由马达3发出的电力变换为直流并向电池2充电。这样，电力变换装置1能够进行双向的电力变换。
电力变换装置1具有平滑电容器4及逆变器10。平滑电容器4的正极侧端子连接在电池2的高电位侧的电极即正极上，负极侧端子连接在电池2的低电位侧的电极即负极上。逆变器10将被输入的直流电力变换为规定频率的三相交流，向马达3输出。此外，将由马达3发出的交流电力变换为直流电力。
逆变器10具有三相的设置在高电位电源线5与低电位电源线6之间的上下臂11。上下臂11是上臂12和下臂13的串联电路。高电位电源线5连接到平滑电容器4的正极侧端子，低电位电源线6连接到平滑电容器4的负极侧端子。在本实施方式中，作为构成上下臂的开关元件，采用绝缘栅双极型晶体管(以下表示为IGBT)。
上臂12具有IGBT120及与IGBT120反并联连接的续流用的二极管121。上臂12具有相互并联地连接的多个IGBT120。在本实施方式中，具有2个IGBT120及2个二极管121。并且，2个IGBT120相互并联地连接，在各个IGBT120上，反并联地连接着二极管121。此外，作为IGBT120，采用n沟道型，IGBT120的集电极电极及二极管121的阴极电极与高电位电源线5电连接。
下臂13具有IGBT130及与IGBT130反并联地连接的续流用的二极管131。下臂13具有相互并联地连接的多个IGBT130。在本实施方式中，具有2个IGBT130及2个二极管131。并且，2个IGBT130相互并联地连接，在各个IGBT130上，反并联地连接着二极管131。此外，作为IGBT130，采用n沟道型，IGBT130的发射极电极及二极管131的阳极电极与低电位电源线6电连接。
IGBT130的集电极电极及二极管131的阴极电极与IGBT120的发射极电极及二极管121的阳极电极电连接。IGBT120的发射极电极与IGBT130的集电极电极的连接点、即上臂12与下臂13的连接点与向马达3的输出线7电连接。
电力变换装置1除了上述的逆变器10以外，也可以还具有与不同于马达3的马达对应的逆变器、将从电池2供给的直流电压升压的升压变换器、对逆变器10及升压变换器的动作进行控制的驱动电路等。
接着，基于图2及图3，对构成上述上下臂11的半导体装置20进行说明。在图2中还表示了与半导体装置20连接的汇流条。
如图2及图3所示，半导体装置20具有第1半导体模组30及第2半导体模组40。第1半导体模组30构成上述的上臂12，第2半导体模组40构成下臂13。因此，也将第1半导体模组30称作上臂模组，将第2半导体模组40称作下臂模组。
第1半导体模组30具备封固树脂体300、半导体芯片301、热沉302、接线柱(terminal)303、热沉304、正极端子305、输出端子306、中继端子307、伪端子308及信号端子309。第2半导体模组40具备封固树脂体400、半导体芯片401、热沉402、接线柱403、热沉404、伪端子405、负极端子406、伪端子407、中继端子408及信号端子409。以下，将第1半导体模组30及第2半导体模组40也简单表示为半导体模组30、40。半导体装置20具备2个相互相同构造(共通形状)的半导体模组30、40。
封固树脂体300、400例如由环氧类树脂构成。封固树脂体300、400例如通过传递模塑法(transfer molding)成型。封固树脂体300、400被成型为大致长方体状。封固树脂体300具有与Z方向正交的一面300a、与一面300a相反的背面300b、将一面300a与背面300b相连的侧面300c、300d、300e、300f。同样，封固树脂体400具有与Z方向正交的一面400a、与一面400a相反的背面400b、将一面400a与背面400b相连的侧面400c、400d、400e、400f。一面300a、400a及背面300b、400b例如为平坦面。封固树脂体300相当于第1树脂体，封固树脂体400相当于第2树脂体。
通过在硅或碳化硅等的半导体基板上形成构成上臂12的IGBT120及二极管121而得到半导体芯片301。即，对半导体芯片301形成有RC(Reverse Conducting)－IGBT。半导体芯片301呈俯视大致矩形状。第1半导体模组30具有2个这样的半导体芯片301。形成有IGBT120的半导体芯片301相当于第1半导体元件。
IGBT120及二极管121以在Z方向上流过电流的方式呈纵型构造。在半导体芯片301的板厚方向即Z方向上，在半导体芯片301的一面形成有未图示的集电极电极，在与一面相反的背面形成有未图示的发射极电极。集电极电极也兼作二极管121的阴极电极，发射极电极也兼作二极管121的阳极电极。
2个半导体芯片301呈相互大致相同的平面形状，并且具有相互大致相同的大小和大致相同的厚度。半导体芯片301为相互相同的构造。半导体芯片301配置为：彼此的集电极电极成为Z方向上的相同侧，彼此的发射极电极成为Z方向上的相同侧。半导体芯片301在Z方向上位于大致相同的高度，并且在X方向上横向排列而配置。
在半导体芯片301的发射极电极形成面，还形成有作为信号用的电极的未图示的焊盘。焊盘形成在与发射极电极不同的位置。焊盘在Y方向上形成在与发射极电极的形成区域相反侧的端部。在本实施方式中，半导体芯片301具有5个焊盘。具体而言，作为5个焊盘，具有栅极电极用、检测发射极电极的电位的开尔文发射极(kelvin emitter)用、电流感测用、检测半导体芯片301的温度的温度传感器(感温二极管)的阳极电位用、同样的温度传感器(感温二极管)的阴极电位用的焊盘。5个焊盘在平面大致矩形状的半导体芯片301中被集中形成在Y方向的一端侧，并且在X方向上排列而形成。
通过在半导体基板形成构成下臂13的IGBT130及二极管131而得到半导体芯片401。半导体芯片401呈平面大致矩形状。第2半导体模组40具有2个半导体芯片401。形成有IGBT130的半导体芯片401相当于第2半导体元件。半导体芯片401为与半导体芯片301相同的构造。2个半导体芯片401的集电极电极与半导体芯片301的集电极电极在Z方向上成为相同侧。半导体芯片401在Z方向上配置在与半导体芯片301大致相同的高度。2个半导体芯片401也在X方向上横向排列而配置。此外，半导体芯片301、401也沿着X方向呈一列配置。半导体芯片401也具有未图示的焊盘。
热沉302、402起到将对应的半导体芯片301、401的热向半导体装置20的外部散热的功能，并且还起到作为布线的功能。因此，至少使用金属材料形成，以确保热传导性及电传导性。在本实施方式中，热沉302、402在从Z方向的投影观察中以将对应的半导体芯片301、401内包的方式设置。热沉302、402在Z方向上相对于对应的半导体芯片301、401配置在封固树脂体300的一面300a侧。
热沉302、402分别经由焊料310、410而与对应的半导体芯片301、401的集电极电极电连接。详细地讲，在热沉302的同一面，分别经由焊料310连接着2个半导体芯片301的集电极电极。此外，在热沉402的同一面，分别经由焊料410连接着2个半导体芯片401的集电极电极。热沉302、402呈平面大致矩形状。
热沉302、402的表面中的与对应的半导体芯片301、401相反的散热面302a、402a从封固树脂体300露出。散热面302a、402a与一面300a大致共面。热沉302、402的表面中的除了与焊料310、410连接的连接部以及散热面302a、402a以外的部分被封固树脂体300覆盖。热沉302、402在X方向上排列配置，并且在Z方向上配置在大致相同的位置。
接线柱303、403介于对应的半导体芯片301、401与热沉304、404之间。详细地讲，在半导体芯片301与热沉304之间配置有接线柱303，在半导体芯片401与热沉404之间配置有接线柱403。接线柱303、403位于半导体芯片301、401与热沉304、404的热传导、电传导路径的中途，所以至少使用金属材料形成，以确保热传导性及电传导性。
接线柱303、403与对应的半导体芯片301、401的发射极电极对置配置，经由焊料311、411而与发射极电极电连接。在本实施方式中，半导体装置20具有与半导体芯片301、401相同数量的接线柱303、403。半导体芯片301的发射极电极经由焊料311而与接线柱303连接。半导体芯片401的发射极电极经由焊料411而与接线柱403连接。
热沉304、404也与热沉302、402同样，起到将对应的半导体芯片301、401的热向半导体装置20的外部散热的功能，并且也起到作为布线的功能。在本实施方式中，热沉304、404设置为，在从Z方向的投影观察中将对应的半导体芯片301、401内包。热沉304、404在Z方向上相对于对应的半导体芯片301、401配置在封固树脂体300的背面300b侧。热沉304、404呈平面大致矩形状。
热沉304、404与对应的半导体芯片301、401的发射极电极电连接。热沉304经由焊料311、接线柱303及焊料312，与半导体芯片301的发射极电极电连接。在热沉304的同一面，分别电连接着2个半导体芯片301的发射极电极。热沉404经由焊料411、接线柱403及焊料412，与半导体芯片401的发射极电极电连接。在热沉404的同一面，分别电连接着2个半导体芯片401的发射极电极。
热沉304、404的表面中的与对应的半导体芯片301、401相反的散热面304a、404a从封固树脂体300露出。散热面304a、404a与背面300b大致共面。热沉304、404的表面中的除了与焊料312、412连接的连接部以及散热面304a、404a以外的部分被封固树脂体300覆盖。热沉304、404在X方向上排列配置，并且在Z方向上配置在大致相同的位置。
正极端子305是用来将半导体装置20与高电位电源线5连接的外部连接用的主端子。正极端子305也被称作高电位电源端子、P端子。正极端子305与热沉302相连，从热沉302沿Y方向延伸设置。在本实施方式中，通过将同一个金属板进行加工，将正极端子305与热沉302一体地设置。
正极端子305与热沉302的Y方向的一端相连。正极端子305从封固树脂体300的侧面300c向外部突出。正极端子305从在X方向上比第1半导体模组30的中心靠第2半导体模组40侧的位置向外部突出。正极端子305，相对于热沉302，在比X方向上的热沉302的中心偏向第2半导体模组40侧的位置处相连。
另外，还能够采用将正极端子305做成与热沉302分体的部件、通过与热沉302连接而与热沉302相连的结构。在正极端子305的突出部分，连接作为金属板的汇流条50。正极端子305和汇流条50例如被焊接。经由该汇流条50，正极端子305与平滑电容器4的正极侧端子电连接。
第2半导体模组40在与正极端子305对应的位置具有伪端子405。伪端子405是不连接汇流条的端子。伪端子405也可以说是不提供电连接功能的端子。伪端子405与热沉402相连，从热沉402沿Y方向延伸设置。在本实施方式中，通过将同一个金属板进行加工，将伪端子405与热沉402一体地设置。热沉402中的伪端子405的位置关系与热沉302中的正极端子305的位置关系相同。伪端子405从与正极端子305突出的侧面300c相同侧的侧面400c向外部突出。
这样，与连接于集电极电极的热沉相连的主端子(第1主端子)在第1半导体模组30中成为正极端子305，在第2半导体模组40中成为伪端子405。
输出端子306是与上臂12及下臂13的连接点电连接的外部连接用的主端子。输出端子306也被称作O端子。输出端子306与热沉304相连，从热沉304向Y方向上的与正极端子305相同的一侧延伸设置。在本实施方式中，通过将同一个金属板进行加工，将输出端子306与热沉304一体地设置。输出端子306与热沉304中的和正极端子305相同侧的一端相连。在X方向上，在热沉304的一端侧设置有正极端子305，在另一端侧设置有输出端子306。输出端子306从与正极端子305相同的侧面300c向外部突出。
另外，也可以将输出端子306做成与热沉304分体的部件。在输出端子306的突出部分，连接着作为金属板的汇流条51。经由该汇流条51，输出端子306与马达3的对应的相的线圈电连接。
第2半导体模组40在与输出端子306对应的位置具有负极端子406。负极端子406是用来将半导体装置20与低电位电源线6连接的外部连接用的主端子。负极端子406也被称作低电位电源端子、N端子。负极端子406与热沉404相连，从热沉404向Y方向上的与正极端子305相同的一侧延伸设置。在本实施方式中，通过将同一个金属板进行加工，将负极端子406与热沉404一体地设置。热沉404中的负极端子406的位置关系与热沉304中的输出端子306的位置关系相同。
负极端子406与热沉404的Y方向的一端相连。负极端子406从与伪端子405相同的侧面400c向外部突出。负极端子406从在X方向上比第2半导体模组40的中心靠第1半导体模组30侧的位置突出。负极端子406，相对于热沉404，在X方向上的比热沉404的中心偏向第1半导体模组30侧的位置相连。
另外，也可以将负极端子406做成与热沉404分体的部件。在负极端子406的突出部分，连接着作为金属板的汇流条52。经由该汇流条52，负极端子406与平滑电容器4的负极侧端子电连接。
这样，与连接着发射极电极的热沉相连的主端子(第2主端子)在第1半导体模组30中为输出端子306，在第2半导体模组40中为负极端子406。
此外，正极端子305、输出端子306、伪端子405及负极端子406的突出部分在Z方向上被配置在相互大致相同的位置。此外，在X方向上，以输出端子306(O端子)、正极端子305(P端子)、负极端子406(N端子)、伪端子405的顺序排列配置。即，在与高电位电源线5连接的正极端子305的旁边，配置有与低电位电源线6连接的负极端子406。
中继端子307是用来将构成上臂12的半导体芯片301的发射极电极与构成下臂13的半导体芯片401的集电极电极电连接的端子。中继端子307与热沉304相连，从热沉304向X方向上的第2半导体模组40侧延伸设置。在本实施方式中，通过将同一个金属板进行加工，将中继端子307与热沉304一体地设置。中继端子307与热沉304中的X方向上的距第2半导体模组40较近侧的端部相连。中继端子307从封固树脂体300的侧面300d突出。另外，也可以将中继端子307做成与热沉304分体的部件。
第2半导体模组40在与中继端子307对应的位置具有伪端子407。伪端子407是不与中继端子307连接的端子。伪端子407也可以说是不提供电连接功能的端子。伪端子407与热沉404相连，从热沉404沿X方向延伸设置。在本实施方式中，通过将同一个金属板进行加工，将伪端子407与热沉404一体地设置。伪端子407与热沉404中的X方向上的距第1半导体模组30较远侧的端部相连。伪端子407从封固树脂体400的侧面400d突出。另外，也可以将伪端子407做成与热沉404分体的部件。
这样，与连接着发射极电极的热沉相连并沿X方向延伸设置的端子在第1半导体模组30中成为中继端子307，在第2半导体模组40中成为伪端子407。
中继端子408也与中继端子307同样，是用来将构成上臂12的半导体芯片301的发射极电极与构成下臂13的半导体芯片401的集电极电极电连接的端子。中继端子408与热沉402相连，从热沉402向X方向上的第1半导体模组30侧延伸设置。在本实施方式中，通过将同一个金属板进行加工，将中继端子408与热沉402一体地设置。中继端子408与热沉402中的X方向上的距第1半导体模组30较近侧的端部相连。中继端子408从封固树脂体400的侧面400e突出。另外，也可以将中继端子408做成与热沉402分体的部件。
中继端子307、408的突出部分配置在封固树脂体300、400的对置区域。此外，中继端子307、408在Y方向上从相互相同的位置突出。换言之，侧面300d中的中继端子307的突出部分和侧面400e中的中继端子408的突出部分为相同的Y坐标位置。并且，中继端子307、408的突出部分被层叠配置，通过焊接等连接。中继端子307相当于第1中继端子，中继端子408相当于第2中继端子。
第1半导体模组30在与中继端子408对应的位置具有伪端子308。伪端子308是不与中继端子408电连接的端子。伪端子308也可以说是不提供电连接功能的端子。伪端子308与热沉302相连，从热沉302沿X方向延伸设置。在本实施方式中，通过将同一个金属板进行加工，将伪端子308与热沉302一体地设置。伪端子308与热沉302中的X方向上的距第2半导体模组40较远侧的端部相连。伪端子308从封固树脂体300的侧面300e突出。另外，也可以将伪端子308做成与热沉302分体的部件。
这样，与连接着集电极电极的热沉相连并沿X方向延伸设置的端子在第1半导体模组30中成为伪端子308，在第2半导体模组40中成为中继端子408。
信号端子309、409经由键合线313、413分别与对应的半导体芯片301、401的焊盘电连接。信号端子309沿Y方向延伸设置，从封固树脂体300的与侧面300c相反的侧面300f向外部突出。信号端子409沿Y方向延伸设置，从封固树脂体400的与侧面400c相反的侧面400f向外部突出。
接着，基于图4，对半导体装置20和冷却器的层叠构造进行说明。
将半导体装置20与冷却器交替地层叠而构成功率模组。如图4所示，功率模组60除了上述半导体装置20以外还具备冷却器61。
冷却器61在内部流通有冷媒，在Z方向上分别配置在各半导体装置20的两面侧，将半导体装置20从两面侧冷却。冷却器61形成为管状(管道状)，以使得在内部具有冷媒流动的通路。此外，在Z方向上，以将半导体装置20和冷却器61交替地层叠的方式，在相邻的冷却器61之间具有规定间隔地配置。
冷却器61，在X方向的一端侧，通过上游侧连结部62将相邻的冷却器61彼此连结。上游侧连结部62起到将所供给的冷媒(图4中的中空箭头R)向各冷却器61分配的功能。另一方面，在X方向的另一端侧，通过下游侧连结部63，将相邻的冷却器61彼此连结。该下游侧连结部63起到使分配给各冷却器61的冷媒合流的功能。
图4所示的功率模组60，具备构成逆变器10的各相的上下臂11的3个半导体装置20、以及与半导体装置20交替地层叠以将各半导体装置20从两面侧冷却的多个冷却器61。半导体装置20在Z方向上被冷却器61夹着。
接着，对上述半导体装置20的效果进行说明。
图5表示了为了使电流容量变大而使用2个构成有上下臂的2in1封装构造的半导体封装做成了半导体装置的参考例。图5与图2对应，但将被封固树脂体覆盖的部分的构造局部省略而图示。在参考例中，对于与本实施方式关联的要素，在本实施方式的要素的标号末尾赋予了r。
图5所示的半导体装置20r具备2个半导体模组35r。半导体模组35r都呈2in1封装构造。各半导体模组35r具有半导体芯片301r、401r。这些半导体芯片301r、401r被封固树脂体350r封固。此外，各半导体模组35r，作为外部连接用的主端子而分别具有正极端子305r(P端子)、负极端子406r(N端子)及输出端子306r(O端子)。
并且，正极端子305r彼此被汇流条50r电连接，输出端子306r彼此被汇流条51r电连接。此外，负极端子406r彼此被汇流条52r电连接。由此，构成了上臂侧的半导体芯片301r的IGBT并联连接、下臂侧的半导体芯片401r的IGBT并联连接的一相的上下臂。
如上述那样，参考例所示的半导体装置20r分别具有2条正极端子305r、负极端子406r及输出端子306r，端子数较多。此外，各端子305r、306r、406r与汇流条50r、51r、52r的连接点为共计6点。
进而，如图5所示，在将2个半导体模组35r在X方向上排列而配置的情况下，由于必须以不相互接触的方式布线，所以汇流条50r、51r、52r的连接构造变得复杂。由此，汇流条50r、51r、52r也变长，电感增加。
相对于此，在本实施方式中，在第1半导体模组30中，构成上臂12的多个IGBT120(半导体芯片301)相互被并联连接。此外，在第2半导体模组40中，构成下臂13的多个IGBT140(半导体芯片401)相互被并联连接。这样，将上臂侧的半导体芯片301集中配置在第1半导体模组30中，将下臂侧的半导体芯片401集中配置在第2半导体模组40中。因而，仅第1半导体模组30具有正极端子305即可，仅第2半导体模组40具有负极端子406即可。由此，能够减少端子数、端子的连接点数。在本实施方式中，端子的连接点为正极端子305的与汇流条50的连接点、输出端子306的与汇流条51的连接点、负极端子406的与汇流条52的连接点、中继端子307、408的连接点的共计4点。由此，与参考例的6点相比能够减少。
此外，仅第1半导体模组30具有正极端子305，仅第2半导体模组40具有负极端子406。因此，在2个半导体模组30、40中，可以不将正极端子彼此、负极端子彼此经由汇流条连接。由此，能够使汇流条构造简单化并使汇流条的长度也变短。由此，与参考例相比能够降低电感。
因而，关于将半导体模组30、40与冷却器61层叠地配置而得到的功率模组60的体积，在层叠方向即Z方向的长度与X方向的长度的纵横比的关系上、即车辆搭载的制约上，在X方向上排列配置2个半导体模组30、40的结构下，能够减少端子的连接点数并且减小电感。
特别是，在本实施方式中，负极端子406从与正极端子305所突出的封固树脂体300的侧面300c相同侧的侧面400c突出。由此，正极端子305与负极端子406接近，所以通过磁通抵消效应，能够减小电感。此外，由于正极端子305和负极端子406向Y方向的相同侧突出，所以能够将汇流条50、52的焊接在短时间中进行。
进而，在本实施方式中，正极端子305从在X方向上比第1半导体模组30的中心更接近第2半导体模组40的部分突出。此外，负极端子406从在X方向上比第2半导体模组40的中心更接近第1半导体模组30的部分突出。由此，正极端子305和负极端子406变得更近，能够减小电感。
进而，在本实施方式中，在X方向上，负极端子406被配置在正极端子305的旁边。由此，正极端子305和负极端子406进一步接近，能够减小电感。
进而，在本实施方式中，中继端子307、408的突出部分被配置在封固树脂体300、400的对置区域内，在对置区域内，连接着中继端子307、408。由此，能够使由中继端子307、408实现的上臂12与下臂13的连接距离变短而减小电感。
进而，在本实施方式中，侧面300d中的中继端子307的突出部分和侧面400e中的中继端子408的突出部分为相同的Y坐标位置。由此，中继端子307、408的连接距离更短，能够减小电感。
进而，在本实施方式中，半导体模组30、40为共通形状。由于可以不分开制作第1半导体模组30和第2半导体模组40，所以例如能够降低制造成本。
但是，能够采用使不提供电连接功能的端子尽量不从对应的封固树脂体300、400突出的结构。例如，也可以在封固树脂体300、400的成型后，将不提供电连接功能的端子与引线框的系杆等一起切除。在图6所示的第1变形例中，将伪端子308、405、407在突出部分的根部切除。
进而，在本实施方式中，第1半导体模组30在中继端子307之外具有输出端子306。输出端子306从与正极端子305相同的侧面300c突出，中继端子307从对置于封固树脂体400的侧面300d突出。由此，使上臂12与下臂13的连接距离变短，能够在减小电感的同时在短时间中进行汇流条50、51、52的焊接。
例如，也可以如图7所示的第2变形例那样，第1半导体模组30具有伪端子314、第2半导体模组40在中继端子408之外具有输出端子414。伪端子314除了没有连接汇流条51这一点以外，与输出端子306相同。输出端子414除了连接汇流条51这一点以外，与伪端子405相同。由此也能够起到同等的效果。
(第2实施方式)
本实施方式能够参照先前的实施方式。因此，省略与先前的实施方式所示的半导体装置20共通的部分的说明。
如图8及图9所示，在本实施方式中，正极端子305从封固树脂体300的侧面300d突出，负极端子406从封固树脂体400的侧面400e突出。即，正极端子305及负极端子406分别从封固树脂体300、400的相互对置的侧面300d、400e突出。进而，正极端子305的突出部分及负极端子406的突出部分在X方向上位于封固树脂体300、400之间。
正极端子305呈平面大致L字状。正极端子305中，作为从封固树脂体300的侧面300d突出的部分，具有沿X方向延伸的较短部305a及沿Y方向延伸的较长部305b。较短部305a的一端成为与侧面300d的边界部分，较长部305b与另一端相连。并且，在较长部305b的与较短部305a相反的端部附近，连接着汇流条50。正极端子305的突出部分中的较长部305b的一部分及较短部305a配置在侧面300d、400e的对置区域内。较长部305b的其余部分向对置区域外延伸。
负极端子406也呈平面大致L字状。负极端子406中，作为从封固树脂体400的侧面400e突出的部分，具有沿X方向延伸的较短部406a及沿Y方向延伸的较长部406b。较短部406a的一端成为与侧面400e的边界部分，较长部406b与另一端相连。并且，在较长部406b的与较短部406a相反的端部附近，连接着汇流条52。负极端子406的突出部分中的较长部406b的一部分及较短部406a配置在侧面300d、400e的对置区域内。较长部406b的其余部分向对置区域外延伸。
正极端子305及负极端子406在Z方向上具有规定的间隔而设置。此外，突出部分中的至少较长部305b、406b的一部分以在Z方向上相互对置的方式设置。在本实施方式中，如图8所示，以较长部305b、406b在大致全长中对置的方式设置。这里，所谓对置，表示在从Z方向的投影观察中重叠的位置关系。
此外，在本实施方式中，第1半导体模组30不具有伪端子308，第2半导体模组40不具有伪端子405、407。其以外的结构与第1实施方式(参照图2)相同。
接着，对上述半导体装置20的效果进行说明。
在本实施方式中，正极端子305的突出部分及负极端子406的突出部分在X方向上位于封固树脂体300、400之间。由此，正极端子305与负极端子406接近，所以能够降低电感。此外，能够在短时间中进行汇流条50、52的焊接。即，能够提高生产性。
特别是，在本实施方式中，正极端子305及负极端子406的至少一部分以在Z方向上相互对置的方式设置。由此，能够进一步减小电感。此外，如在图10中实线箭头P所示那样，上下臂11的电流路径为环路状。由此，在与半导体装置20对置的冷却器61中产生涡电流。因而，由此也能够减小电感。
此外，在本实施方式中，中继端子307、408的突出部分也配置在封固树脂体300、400的对置区域。并且，侧面300d中的中继端子307的突出部分和侧面400e中的中继端子408的突出部分为相同的Y坐标位置。因而，与正极端子305及负极端子406的对置配置相应地，能够使上下臂11的电流路径的环路如图10中实线箭头P所示那样变小。因而，能够减小电感。
另外，作为正极端子305的突出部分及负极端子406的突出部分位于封固树脂体300、400之间的结构，并不限定于上述的对置配置。也可以是，在Z方向上不对置地在X方向上错开设置。此外，较长部305b、406b也可以不是在大致全长中对置，而是仅在一部分中对置。
(第3实施方式)
本实施方式能够参照先前的实施方式。因此，省略与先前实施方式所示的半导体装置20共通的部分的说明。
如图11及图12所示，在本实施方式中，半导体装置20还具备将第1半导体模组30及第2半导体模组40一体地保持的树脂体70。该树脂体70相当于第3树脂体。树脂体70例如是通过灌封(potting)而形成的灌封树脂体。树脂体70在Z方向上具有一面70a及与一面70a相反的背面70b。
在本实施方式中，设置有树脂体70，使得一面70a与封固树脂体300、400的一面300a、400a大致共面，背面70b与封固树脂体300、400的背面300b、400b大致共面。封固树脂体300的侧面300c、300d、300e、300f及封固树脂体400的侧面400c、400d、400e、400f被树脂体70覆盖。即，在侧面300d、400e的整个对置区域中配置有树脂体70。
由此，通过树脂体70的配置，能够使第1半导体模组30及第2半导体模组40间的绝缘距离与没有配置树脂体70的结构相比变短。由此，能够减小电感。此外，通过树脂体70，能够使2个半导体模组30、40的连接构造稳定化。
此外，也可以考虑将构成上臂12的2个半导体芯片301和构成下臂13的2个半导体芯片401用封固树脂体一体地封固的结构。但是，在传递模塑法中，由于伴随着树脂的压缩(硬化收缩)而进行封固，所以如果如构成上下臂11的4个半导体芯片301、401排列为一列而配置的结构那样体积变大，则翘曲等变形量增加。此外，需要成型时的树脂流动时间，发生未填充或孔隙等的可能性变高。即，绝缘性的下降及接合部的可靠性下降有可能成为问题。
相对于此，在本实施方式中，上臂12侧的2个半导体芯片301被用封固树脂体300封固，下臂13侧的2个半导体芯片401被用封固树脂体400封固。即，将上臂12和下臂13分别地进行一次模塑。与将上下臂11一体地封固的结构相比能够使体积小型化，所以能够抑制发生变形或未填充等。此外，由于在分别地进行成型后，通过灌封进行二次封固，所以能够不使树脂体的本来的功能下降地得到构成上下臂11的大型的半导体装置20。
另外，还能够将树脂体70的封固构造应用于第1实施方式所示的半导体装置20。
将本发明依据上述实施方式进行了记述，但并不限定于该实施方式，也包含各种各样的变形例及等价范围内的变形。除此以外，各种各样的组合及形态、进而在它们中仅包含一要素、其以上或其以下的其他组合及形态也落入在本发明的范畴及思想范围中。
表示了将IGBT120、130和FWD121、131形成于同一芯片的例子，但也能够应用于分别形成于不同芯片的结构。
开关元件并不限定于IGBT。例如还能够采用MOSFET。
表示了半导体装置20具有接线柱303、403的例子，但也可以做成不具有接线柱303、403的结构。也可以在多个半导体芯片301中使接线柱303共通，在多个半导体芯片401中使接线柱403共通。
表示了散热面302a、304a、302a、404a从对应的封固树脂体300、400露出的例子。但是，对于散热面302a、304a、302a、404a不露出的结构也能够应用。
表示了第1半导体模组30具有2个半导体芯片301、第2半导体模组40具有2个半导体芯片401的例子，但并联连接的半导体芯片301、401的个数并不限定于上述例子。例如也可以如图13的第3变形例所示，采用在上臂侧将3个半导体芯片301并联连接、在下臂侧将3个半导体芯片并联连接的结构。另外，也可以使半导体芯片301的个数与半导体芯片401的个数不同。
表示了第1半导体模组30具有中继端子307、第2半导体模组40具有中继端子408、将中继端子307、408连接的例子，但并不限定于此。也可以仅2个半导体模组30、40的一方具有中继端子。例如，也可以做成第1半导体模组30具有中继端子307、第2半导体模组40不具有中继端子408的结构。在此情况下，中继端子307例如连接在从侧面400e露出的热沉402的侧面。由于热沉402从侧面400e露出，所以可以采用由树脂体70实现的封固构造。
此外，如图14的第4变形例所示，中继端子307、408也可以兼作输出端子。在图14中，第1半导体模组30不具有输出端子306，第2半导体模组40不具有伪端子405。中继端子307从热沉304的Y方向的一端向与正极端子305相同的一侧延伸设置。此外，中继端子408从热沉402的Y方向的一端向与负极端子406相同的一侧延伸设置。在X方向上，中继端子307设置在比正极端子305距第2半导体模组40更近的一侧，中继端子408设置在比负极端子406距第1半导体模组30更近的一侧。并且，中继端子307、408经由沿X方向延伸的汇流条53电连接。
此外，如图15的第5变形例所示，也可以使2个半导体模组30、40的排列方向与半导体芯片301、401的排列方向不同。在图15中，2个半导体模组30、40在X方向上排列，多个半导体芯片301在Y方向上排列配置。此外，多个半导体芯片401也在Y方向上排列配置。另外，正极端子305及负极端子406在Y方向上向相同侧突出，在X方向上相互相邻。中继端子307、408兼作输出端子，都向与正极端子305及负极端子406相反的一侧突出。信号端子309相对于第2半导体模组40向相反侧突出，信号端子409也相对于第1半导体模组30向相反侧突出。
表示了正极端子305和负极端子406在Y方向上向相同侧突出的例子，但并不限定于此。

Claims (6)

1.一种半导体装置，构成上下臂(11)，与冷却器(61)层叠配置而被冷却，其特征在于，
具备：
第1半导体模组(30)，构成上臂(12)，具有相互并联地连接的多个第1半导体元件(301)、将多个上述第1半导体元件一体地封固的第1树脂体(300)、以及与各第1半导体元件的高电位侧的电极电连接并从上述第1树脂体突出的正极端子(305)；以及
第2半导体模组(40)，构成下臂(13)，具有相互并联地连接的多个第2半导体元件(401)、将多个上述第2半导体元件一体地封固的第2树脂体(400)、以及与各第2半导体元件的低电位侧的电极电连接并从上述第2树脂体突出的负极端子(406)，在与上述层叠的方向正交的方向上与上述第1半导体模组排列配置；
上述负极端子从上述第2树脂体的侧面中的、与上述第1树脂体的供上述正极端子突出的侧面(300c)相同侧的面(400c)突出；
作为将上述第1半导体元件的低电位侧的电极和上述第2半导体元件的高电位侧的电极进行电气性中继的中继端子，上述第1半导体模组具有与各第1半导体元件的低电位侧的电极电连接并从上述第1树脂体突出的第1中继端子(307)，上述第2半导体模组具有与各第2半导体元件的高电位侧的电极电连接并从上述第2树脂体突出的第2中继端子(408)；
上述第1中继端子的从上述第1树脂体突出的部分和上述第2中继端子的从上述第2树脂体突出的部分相连接；
上述第1中继端子及上述第2中继端子从上述第1树脂体及上述第2树脂体的各自的对置面(300d、400e)分别突出；
上述第1中继端子的从上述第1树脂体突出的部分以及上述第2中继端子的从上述第2树脂体突出的部分被配置在上述第1树脂体与上述第2树脂体的对置区域；
以使上述第1半导体元件的高电位侧的电极和上述第2半导体元件的高电位侧的电极在上述层叠的方向上成为相同侧的方式，配置有上述第1半导体元件和上述第2半导体元件；
上述第1半导体模组具有与各第1半导体元件的高电位侧的电极电连接并且在上述第1树脂体中从与上述第1中继端子相反的面突出的第1伪端子(308)；
上述第2半导体模组具有与各第2半导体元件的低电位侧的电极电连接并且在上述第2树脂体中从与上述第2中继端子相反的面突出的第2伪端子(407)。
2.如权利要求1所述的半导体装置，其特征在于，
上述第1半导体模组具有与各第1半导体元件的低电位侧的电极电连接并且在上述第1树脂体中从与上述正极端子相同的一侧突出的低电位侧端子(306、314)；
上述第2半导体模组具有与各第2半导体元件的高电位侧的电极电连接并且在上述第2树脂体中从与上述负极端子相同的一面突出的高电位侧端子(405、414)；
上述低电位侧端子及上述高电位侧端子之中，一个被作为输出端子，另一个被作为伪端子。
3.如权利要求1所述的半导体装置，其特征在于，
在上述第1半导体模组和上述第2半导体模组的排列方向上，
上述正极端子从比上述第1半导体模组的中心更靠近上述第2半导体模组的部分突出，
上述负极端子从比上述第2半导体模组的中心更靠近上述第1半导体模组的部分突出。
4.如权利要求1所述的半导体装置，其特征在于，
在上述第1半导体模组和上述第2半导体模组的排列方向上，在上述正极端子的旁边配置有上述负极端子。
5.如权利要求1所述的半导体装置，其特征在于，
在与上述第1半导体模组和上述第2半导体模组的排列方向以及上述层叠的方向这两个方向正交的方向上，上述第1中继端子的从上述第1树脂体突出的部分以及上述第2中继端子的从上述第2树脂体突出的部分成为相同的位置。
6.如权利要求1～5中任一项所述的半导体装置，其特征在于，
还具备将上述第1半导体模组和上述第2半导体模组一体地保持的第3树脂体(70)。
CN201780083579.4A 2017-01-18 2017-11-10 半导体装置 Active CN110192275B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017006938A JP6750514B2 (ja) 2017-01-18 2017-01-18 半導体装置
JP2017-006938 2017-01-18
PCT/JP2017/040519 WO2018135104A1 (ja) 2017-01-18 2017-11-10 半導体装置

Publications (2)

Publication Number Publication Date
CN110192275A CN110192275A (zh) 2019-08-30
CN110192275B true CN110192275B (zh) 2023-07-11

Family

ID=62908987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780083579.4A Active CN110192275B (zh) 2017-01-18 2017-11-10 半导体装置

Country Status (4)

Country Link
US (1) US10854589B2 (zh)
JP (1) JP6750514B2 (zh)
CN (1) CN110192275B (zh)
WO (1) WO2018135104A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018008424A1 (ja) * 2016-07-08 2018-01-11 三菱電機株式会社 半導体装置および電力変換装置
JP6740959B2 (ja) * 2017-05-17 2020-08-19 株式会社オートネットワーク技術研究所 回路装置
JP6743782B2 (ja) * 2017-08-11 2020-08-19 株式会社デンソー 電力変換装置
JP7070070B2 (ja) * 2018-05-15 2022-05-18 株式会社デンソー 半導体装置
JP7187992B2 (ja) * 2018-11-06 2022-12-13 富士電機株式会社 半導体モジュールおよび車両
WO2020144907A1 (ja) * 2019-01-08 2020-07-16 トヨタ自動車株式会社 半導体装置
JP7215194B2 (ja) * 2019-01-30 2023-01-31 富士電機株式会社 スナバ装置および電力変換装置
JP7092072B2 (ja) * 2019-03-06 2022-06-28 株式会社デンソー 半導体モジュール
JP7145798B2 (ja) * 2019-03-19 2022-10-03 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP7099422B2 (ja) * 2019-09-10 2022-07-12 株式会社デンソー 電力変換装置
JP7173108B2 (ja) * 2019-10-01 2022-11-16 株式会社デンソー 半導体モジュール
JP7156230B2 (ja) * 2019-10-02 2022-10-19 株式会社デンソー 半導体モジュール
JP7156319B2 (ja) * 2020-01-22 2022-10-19 株式会社デンソー 電力変換装置
US11908767B2 (en) * 2021-01-13 2024-02-20 Mediatek Inc. Semiconductor package structure
EP4040471B1 (en) * 2021-02-08 2025-08-06 Hitachi Energy Ltd Power semiconductor module, power semiconductor device and method for producing a power semiconductor device
US12205918B2 (en) 2021-06-16 2025-01-21 Semiconductor Components Industries, Llc Submodule semiconductor package
US12230551B2 (en) 2021-06-16 2025-02-18 Semiconductor Components Industries, Llc Immersion direct cooling modules
US12266590B2 (en) 2021-07-14 2025-04-01 Semiconductor Components Industries, Llc Dual side direct cooling semiconductor package
JP7641862B2 (ja) * 2021-09-02 2025-03-07 三菱電機株式会社 半導体装置
JPWO2023100980A1 (zh) * 2021-12-03 2023-06-08
JP7278439B1 (ja) 2022-02-08 2023-05-19 三菱電機株式会社 半導体装置及びそれを用いた電力変換装置
JP7657167B2 (ja) * 2022-02-16 2025-04-04 三菱電機株式会社 半導体装置
WO2025187022A1 (ja) * 2024-03-08 2025-09-12 三菱電機株式会社 半導体モジュールおよび電力変換装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1901187A (zh) * 2005-07-22 2007-01-24 株式会社电装 半导体器件
CN103493197A (zh) * 2011-04-19 2014-01-01 丰田自动车株式会社 半导体装置及其制造方法
JP2016004941A (ja) * 2014-06-18 2016-01-12 株式会社デンソー 半導体装置及びパワーモジュール
CN105359269A (zh) * 2013-07-03 2016-02-24 株式会社电装 半导体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4506848B2 (ja) * 2008-02-08 2010-07-21 株式会社デンソー 半導体モジュール
JP5643752B2 (ja) * 2009-05-14 2014-12-17 ローム株式会社 半導体装置
JP5380376B2 (ja) 2010-06-21 2014-01-08 日立オートモティブシステムズ株式会社 パワー半導体装置
JP5520889B2 (ja) 2011-06-24 2014-06-11 日立オートモティブシステムズ株式会社 パワー半導体モジュール及びそれを用いた電力変換装置
JP2015095560A (ja) * 2013-11-12 2015-05-18 株式会社デンソー パワーモジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1901187A (zh) * 2005-07-22 2007-01-24 株式会社电装 半导体器件
CN103493197A (zh) * 2011-04-19 2014-01-01 丰田自动车株式会社 半导体装置及其制造方法
CN105359269A (zh) * 2013-07-03 2016-02-24 株式会社电装 半导体装置
JP2016004941A (ja) * 2014-06-18 2016-01-12 株式会社デンソー 半導体装置及びパワーモジュール

Also Published As

Publication number Publication date
JP2018117048A (ja) 2018-07-26
US10854589B2 (en) 2020-12-01
JP6750514B2 (ja) 2020-09-02
CN110192275A (zh) 2019-08-30
WO2018135104A1 (ja) 2018-07-26
US20190333909A1 (en) 2019-10-31

Similar Documents

Publication Publication Date Title
CN110192275B (zh) 半导体装置
US11270984B2 (en) Semiconductor module
US11538794B2 (en) Power converter with an upper arm and a lower arm and at least first and second semiconductor devices connected by a bridging member
US9312211B2 (en) Semiconductor device and manufacturing method thereof
US20190035771A1 (en) Power module
CN112166500B (zh) 半导体装置
US10720383B2 (en) Semiconductor device configuring upper and lower arms including auxiliary terminals
US11101241B2 (en) Semiconductor device having terminals and semiconductor elements electrically connected to a respective side surface of the terminals
CN104919589A (zh) 半导体装置
JP6708066B2 (ja) 半導体装置
US11456238B2 (en) Semiconductor device including a semiconductor chip connected with a plurality of main terminals
CN107112294A (zh) 半导体装置以及功率模块
CN111095760B (zh) 电力转换装置
US10943877B2 (en) Semiconductor device
CN113903728A (zh) 功率半导体模块
CN113557603B (zh) 半导体装置
JP6123722B2 (ja) 半導体装置
CN114144965B (zh) 电路装置
CN114365280A (zh) 功率模块
CN116344469A (zh) 功率半导体模块
CN113508461B (zh) 半导体装置
US20190355649A1 (en) Semiconductor device
CN118251766A (zh) 半导体装置
CN119208305A (zh) 功率半导体模块和制造功率半导体模块的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant