[go: up one dir, main page]

CN110770918B - 用于hast改进的器件隔离设计规则 - Google Patents

用于hast改进的器件隔离设计规则 Download PDF

Info

Publication number
CN110770918B
CN110770918B CN201880040592.6A CN201880040592A CN110770918B CN 110770918 B CN110770918 B CN 110770918B CN 201880040592 A CN201880040592 A CN 201880040592A CN 110770918 B CN110770918 B CN 110770918B
Authority
CN
China
Prior art keywords
isolation region
region
epitaxial
epitaxial layer
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880040592.6A
Other languages
English (en)
Other versions
CN110770918A (zh
Inventor
艾伦·W·汉森
韦恩·马克·斯特鲁布尔
约翰·克拉森·罗伯茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MACOM Technology Solutions Holdings Inc
Original Assignee
MACOM Technology Solutions Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MACOM Technology Solutions Holdings Inc filed Critical MACOM Technology Solutions Holdings Inc
Publication of CN110770918A publication Critical patent/CN110770918A/zh
Application granted granted Critical
Publication of CN110770918B publication Critical patent/CN110770918B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/114—PN junction isolations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

描述了在恶劣环境条件下、用于隔离半导体器件和提高器件可靠性的结构和方法。可以通过在围绕器件的半导体区中进行离子注入来形成隔离区。注入区可以延伸到晶圆的道路部中。钝化层可以沉积在注入区上方，并且比隔离区延伸到道路部中更远，以保护隔离区免受可能对隔离区产生不利影响的环境条件的影响。

Description

用于HAST改进的器件隔离设计规则
技术领域
该技术涉及用于集成电路的器件隔离，并提高器件可靠性和抗潮湿环境的能力。
背景技术
在几种商业上适合的半导体中，氮化镓半导体材料因其理想的电子性能和光电性能而近年来受到了极大的关注。氮化镓(GaN)具有与可见光谱的蓝色波长区域对应的约3.4ev的宽直接带隙。基于氮化镓及其合金的发光二极管(LED)和激光二极管(LD)已经开发出来，并可在市场上买到。这些器件能发出可见光谱为从紫色到红色区域的范围的可见光。
由于其宽的带隙，氮化镓与更常见的半导体材料(诸如硅和砷化镓)相比更抗雪崩击穿且具有更高的固有场强。另外，氮化镓是宽带隙半导体，并且与诸如硅或砷化镓的其他半导体相比，它能够在更高的温度下保持其电性能。GaN还具有比硅更高的载流子饱和速度。此外，GaN具有纤锌矿晶体结构，是硬质材料，具有高导热性并且具有比其他传统半导体(诸如硅、锗和砷化镓)高得多的熔点。因此，GaN可用于高速、高压和大功率应用。例如，氮化镓材料对于制造用于射频(RF)通信、雷达和微波应用的半导体放大器是理想的。
尽管GaN对于许多应用是理想的半导体材料，但是它与传统的例如硅或砷化镓半导体晶圆相比生产成本更高。生产用于半导体器件制造的GaN的一种方法是：在由不同材料(例如硅、碳化硅或蓝宝石)制成的晶圆上外延过生长GaN层。尽管外延过生长能够降低包括器件级GaN或其他类型的半导体材料的半导体衬底的成本，但在生产可靠、长寿命器件(如晶体管、二极管和集成光电子器件)方面仍然可能存在挑战。
发明内容
描述了用于提高半导体器件可靠性的结构和方法。在一些实施例中，通过将离子注入到围绕器件的半导体区中来形成用于有源器件的隔离区。该注入可能损坏晶体结构并在器件周围形成电绝缘屏障。隔离区能够延伸到晶圆的“道路部”中，并在器件分割期间为器件提供一些保护。钝化层能够在隔离区上方延伸到道路部中比隔离区更远，使隔离区不暴露于环境条件，例如高度潮湿的环境，否则这可能对隔离区产生不利影响并危及器件可靠性。
一些实施例涉及一种半导体晶圆，该半导体晶圆包括：由第一材料形成的衬底，所述半导体晶圆上的、包括集成电路器件的第一器件区域，在所述第一器件区域与第二器件区域之间延伸的道路部，部分地或完全地围绕所述集成电路器件延伸的隔离区，以及一个或更多个钝化层，该一个或更多个钝化层在所述隔离区上方延伸到所述道路部中比所述隔离区延伸到所述道路部中更远。
一些实施例涉及一种半导体芯片，该半导体芯片包括：由第一材料形成的衬底；形成在所述半导体芯片上的集成电路器件；部分地或完全地围绕所述集成电路器件延伸的隔离区；以及一个或更多个钝化层，该一个或更多个钝化层在所述隔离区上方朝向所述半导体芯片的边缘延伸比所述隔离区朝向所述半导体芯片的边缘延伸更远。
一些实施例涉及一种形成集成电路器件的方法，该方法包括：在晶圆上的器件区域中形成集成电路器件，其中，所述器件区域由至少一条道路部界定；形成隔离区，所述隔离区部分地或完全地围绕所述集成电路器件，并以所述至少一条道路部的第一道路部为边界；以及形成至少一个钝化层，所述至少一个钝化层覆盖所述隔离区，并且比所述隔离区朝向所述第一道路部延伸得更远。
一些实施例涉及一种半导体晶圆，该半导体晶圆包括：由第一材料形成的衬底，所述半导体晶圆上的、包括集成电路器件的第一器件区域，在所述第一器件区域与第二器件区域之间延伸的道路部，在所述集成电路器件的至少一部分上方朝向所述道路部延伸的一个或更多个钝化层，以及隔离区，该隔离区部分地或完全地围绕所述第一器件区域延伸并且完全地位于由所述一个或更多个钝化层覆盖的区之外。
前述装置和方法实施例可以用前述或下文进一步详细描述的方面、特征和动作的任何适当组合来实现。结合附图，从以下描述能够更充分地理解本教导的这些和其他方面、实施例和特征。
附图说明
本领域技术人员将理解，本文所述的附图仅用于说明的目的。应当理解，在一些情况下，实施例的各个方面可以被张大或放大示出以便于理解实施例。附图不一定按比例绘制，而是将重点放在说明附图的原理上。在附图中，相同参考标记通常指各个附图中如相同特征、功能相似和/或结构相似的元件。在附图涉及微加工电路的情况下，可以仅示出一个器件和/或电路以简化附图。在实践中，大量的器件或电路可以跨越衬底的大面积或整个衬底并行地制造。另外，所描述的器件或电路可以集成在更大的电路中。
当在以下详细描述中参考附图时，可以使用空间参考“顶部”、“底部”、“上部”、“下部”、“垂直”、“水平”、“在…上方”、“在…下方”等。这样的参考用于教导目的，并且不旨在作为所实施的器件的绝对参考。所实施的器件可以以与附图中所示的方向可以不同的任何适当方式在空间上定向。附图不旨在以任何方式限制本教导的范围。
图1示出了具有多条道路部的晶圆；
图2示出了根据实施例的、晶圆的、在道路部附近的一部分的横截面图；
图3示出了根据一些实施例的、晶圆的、在道路部附近的晶片部分的横截面图，该部分包括隔离区和钝化层；
图4A是扫描电子显微镜(SEM)图像，示出了器件的、在芯片边缘附近的器件的一部分。
图4B示出了与图4A的SEM图像相对应的结构的横截面图；
图5是记录图4A中所示的样品的区的能量色散X射线光谱，该样品的区由白色方块标记并表示氧化物的形成；
图6是记录图4A中所示的样品的区的能量色散x射线光谱，该样品的区由白色圆圈表示；
图7是根据一些实施例的、具有受保护隔离区的、晶圆的一部分的横截面图；
图8是根据一些实施例的、具有受保护隔离区的、晶圆的一部分的横截面图；以及
图9是根据一些实施例的、具有位于钝化层之外的隔离区的、晶圆的一部分的横截面图。
当结合附图时，所示实施例的特征和优点将从下面阐述的详细描述变得更加明显。
具体实施方式
由除硅以外的半导体形成的集成半导体器件能够在器件性能方面提供显著改善，例如更高的击穿电压、更高的功率处理能力和/或更高的速度。尽管硅在半导体和集成电路工业中已经很成熟，并且在大尺寸晶圆(例如直径250mm或更大的晶圆)中的制造成本相对较低，但对于其他理想的半导体，例如氮化镓(GaN)、碲化镉(CdTe)和磷化铟(InP)等，情况并非如此。在一些情况下，理想的半导体可以在体硅或其他衬底材料(包括但不限于蓝宝石和碳化硅)上方外延生长或键合。则可以使用微细加工工艺在一个或更多个外延层上制造高性能集成电路器件。例如，可以在体硅衬底上生长的GaN外延层中形成高性能功率放大器(例如能够在数千兆赫兹频率下处理10瓦和100瓦功率的Doherty放大器)。
参考图1，可以在晶圆100上的器件区域120中形成多个类似或相同的集成电路器件(未示出)。集成器件可以由已经在体衬底材料上方生长的至少一个外延层107形成。集成电路器件能够包括各种组件，例如但不限于集成晶体管、二极管、放大器、电容器、电阻器、电感器和互连器。在一些情况下，每个器件区域120能够包括一个集成电路器件。在其它情况下，在每个器件区域120内能够有多个集成电路器件。集成电路器件的示例包括但不限于微控制器、微处理器、功率放大器、专用集成电路、现场可编程门阵列、收发器、存储器阵列等。
在器件区域120之间，可以存在主要没有集成电路结构的道路部110。道路部110允许后续切割和分割集成器件。在一些情况下，可以使用蚀刻或裂解来分离集成器件。分割可以从每个器件区域120形成芯片(图1中示出九个芯片，尽管来自大晶圆的芯片可以有10个或100个)。
图2中示出了晶圆100在道路部110附近的区的更详细的描绘。虚线表示道路部110的近似宽度W或跨度，在一些情况下，该道路部可以为30微米至100微米，尽管在其他情况下可以使用更大的宽度(例如，高达1毫米)。可以在形成到道路部110的一侧的第一器件区中制造有第一集成器件210，并且在形成在道路部110的相对侧的第二器件区中制造有第二集成器件212。集成器件可以由体衬底205上的至少一个外延层207的至少一部分形成。一些实施例可以包括由衬底205上的多个外延层形成的器件。其它实施例可以不具有外延层，并且可以在衬底205中形成器件。
在分割期间，可以沿着道路部110切割、裂解、蚀刻、激光切割或以其他方式分离衬底205和外延层207。由于分割会使集成器件210、212经受恶劣环境的影响，因此可以在分割期间采取措施来保护器件。参考图3，一种保护措施是在每个集成器件210、212的至少一部分上方形成至少一个钝化层320、322。例如，钝化层可以由氮化硅(SiNx)形成，尽管可以另外或替代地使用其它材料，例如但不限于苯并环丁烯(BCB)、聚酰亚胺、氧化物(SiOx)等。钝化层320、322可保护集成器件310、312免受与器件分割相关的碎屑和/或化学品的影响。
发明人已经认识并且意识到，在器件分割期间不希望切穿钝化层320、322。切穿钝化层会引起钝化层分层，并导致器件劣化、故障或损坏。因此，保持钝化层320、322的边缘靠近道路部边界(例如，靠近图3中的虚线)并且远离道路部110的中心区(在该中心区处发生切割、裂解或其他模式的分离)是有益的。
在分割期间保护器件免受电荷和电流影响的另一措施包括在器件210、212周围形成不完全跨越或覆盖道路部110的隔离区310、312。在一些情况下，可以形成隔离区310、312主要来限定器件的有源区域和/或增强器件性能(例如，减少器件中的漏电流)，并且针对分割期间的器件保护可以不添加隔离区。在一些实施方式中，隔离区310、312能够达到双重目的：在分割期间增强器件性能并保护器件。
隔离区可包括在器件周围延伸的电绝缘屏障。隔离区310、312可以从最上面的外延层207朝向衬底205延伸，并且可以延伸穿过一个或更多个掩埋外延层(图3中未示出)。在一些情况下，隔离区310、312可延伸到衬底205中。
发明人已经认识到并意识到，器件分割能够在道路部110附近产生相当大的电流和/或电荷。隔离区310、312能够保护集成器件210、212免受过量电荷和潜在击穿的影响。发明人还认识到并意识到，期望沿道路部110保持一定的导电性以在切割期间使电荷和电流远离器件消散。因此，如图3所示，在一些实施例中，隔离区310、312可以未延伸穿过整个道路部110。
根据一些实施例，隔离区310、312可以通过离子注入形成。例如，电离的氮N2 +可以以一个或更多个高电压值加速进入到外延层207中，以在一定深度范围内损坏半导体的晶格。损坏的晶格变得电绝缘，具有的导电率可能为周围半导体的导电率的0.1至10-4。在一些实施例中，其他离子种类(例如但不限于氩、硼或磷)可用于离子注入和隔离。在一些实施方式中，隔离区310、312可以由其他工艺形成，例如浅沟槽隔离工艺。隔离区310、312可各自部分地或完全地围绕其相应的集成器件210、212。例如，隔离区可各自围绕集成器件的至少两侧延伸。在一些情况下，隔离区310、312可各自部分地或完全地围绕其中形成有集成器件210、212的器件区域，使得当从晶圆分割时，隔离区将位于包括器件区域的芯片的外围处。
当具有图3中所示结构的晶圆100被分割并且芯片后续受到高湿度环境(例如，相对湿度大于50％)影响时，发明人发现了潜在的问题。当器件受到高加速应力试验(HAST)时，该问题会变得明显。例如，图4A的扫描电子显微镜图像示出了具有与图3所示结构类似的结构的、芯片的小边缘区域，该芯片已被分割并在电偏置和高压下经受了高加速的应力试验。该图像示出了形成在芯片上的晶体管(未示出)的漏极键合垫410的部分、覆盖隔离区的钝化层322、与钝化层相邻的与隔离区相对应的区420以及前道路部内的外延层207。在这种情况下，外延层是GaN，隔离区是通过注入N2 +离子形成的，并且钝化层包括氮化硅。芯片边缘445是通过切割(使用金刚石锯)形成的，并且芯片用粘合剂450粘合到金属凸缘(未示出)。
在图4A的显微照片中有两个显著的特征。第一显著特征是跨越并穿过钝化层322的裂纹327。较大区域的检查和同一区中横截面的检查显示，尽管钝化层322的边缘与被切割的道路部的区相距约20微米，但在隔离区上方沿着钝化层322会形成多个裂纹和分层。这些裂纹和分层是不希望的，并且可能使水进入器件，从而损害器件的操作或可靠性。
图4A的显微照片中的第二显著特征是与未进行离子注入的外延层207的原始表面相比，相邻区域420的粗糙度。尽管原始表面是光滑的，但离子注入区的表面看起来明显粗糙，这通常不是由于离子注入而出现。粗糙度表明GaN材料发生了转变。
发明人假定，在HAST测试的高度潮湿环境下，对器件的漏极键合垫施加电偏置(例如50伏)促进离子注入GaN隔离区的氧化。参考图4B，氧化物(例如，GaOx)430可以最初在暴露于周围环境的隔离区312的区域形成。当更多的GaN被转换成氧化物时，氧化物可以在钝化层(S)322下方向内侵蚀。离子注入GaN到氧化物的转换导致先前的GaN材料的体积变化。体积的变化引起材料应力，该应力通过钝化层322的破裂和分层来缓解。
进行能量色散X射线光谱学检查可疑氧化物430和原始外延层207。图5示出了由图4A中的白色方块表示的氧化物430的点测量的能量色散X射线光谱。图5的光谱显示了氧的强烈存在。相比之下，从未损坏的GaN的点(由图4A中的白色圆圈表示)测量的能量色散x射线光谱显示氮的存在增加以及氧的存在减少。图5和图6的结果支持了结论：离子注入GaN能够在高度潮湿的环境中在偏置下形成氧化物。发明人还观察到，由于器件偏置引起的内部电场较高的、器件的区中氧化显著。在未偏置下的、芯片的区中，未观察到氧化物。因此，发明人认识到芯片外围附近的器件劣化的问题，并发现了问题的原因-暴露的离子注入半导体中的氧化物形成以及钝化层的横向进入和破坏。
根据一些实施例，如图7和图8中所示，可以在道路部边界附近设计隔离区和钝化层以防止隔离区的氧化。例如，如图7中所示，钝化层320可朝向道路部110延伸，或延伸入道路部比隔离区310更远的距离D。在一些实施例中，距离D可以为250纳米(nm)至5微米(μm)。在一些实施例中，距离D可以为1μm至3μm。在一些实施例中，距离D可以为1.5μm至50μm。此外，钝化层可以不延伸到道路部的、晶圆被切割、蚀刻或以其他方式分离的中心区中。
在一些实施例中，如图8中所示，可以在道路部内回蚀刻一个或更多个外延层207，在该一个或更多个外延层中形成隔离区310。例如，尽管在一些情况下蚀刻区不需要一直延伸到衬底，蚀刻区可以去除一个或更多个外延层并延伸到衬底205或延伸到衬底中。例如，蚀刻可包括使用光刻法掩蔽器件区域，以及使用反应离子蚀刻或湿化学蚀刻工艺蚀刻道路部110内的暴露条纹。隔离区310可以延伸到蚀刻区的边缘(如图8中所示)，或者可以在道路部边界附近终止而不到达蚀刻区的边缘。后续，可以使用保形沉积工艺(例如等离子体增强的化学气相沉积)来施加一个或更多个钝化层320。保形沉积工艺能够覆盖垂直侧壁并且屏蔽隔离区310以免受潮湿环境的影响。结果，可以在隔离区310的两个相交表面(例如侧壁和顶表面)上形成钝化层320。图8中所示的实施例的优点是，它可以允许保护狭窄道路部中的隔离区。而且，切割器件将不接触外延层207或不直接对外延层施加应力。当从具有图7或图8中所示结构的晶圆中分割出芯片时，芯片能够在芯片的外围的附近包括可以围绕芯片的外围的部分或全部延伸的一个或更多个隔离区310。在实施例中，这种隔离区310能够被钝化层320完全封装。
在一些实施例中，可以使用图9中所示的结构。在这些实施例中，隔离区310可以形成在道路部边界附近或沿着道路部边界，并且位于由钝化层320覆盖的区之外。在道路部110的中间附近仍然可能有不包括隔离区310的区，使得电流能够沿着道路部流动(例如，在器件分割期间)。在一些情况下，如图所示，隔离区310完全位于由钝化层320覆盖的区之外。在一些情况下，隔离区310主要位于由钝化层320覆盖的区域之外，尽管可能与钝化层320有少量重叠(例如，小于2微米)。尽管暴露的隔离区310可能会氧化，但不会对钝化层320产生不利影响。对于图9中所示的结构，芯片的分割可以从芯片的外围去除全部或一些隔离区310。
实际上，当包装时，集成电路器件和芯片可能会被包覆成型。尽管包覆成型能够为包装器件提供较低成本的方法，但包覆成型的塑料在高度潮湿的环境中可能无法充分防潮。本实施例能够提供足够的潮湿保护，并增加包覆成型的器件的长期器件可靠性。在一些情况下，除了包括钝化层320之外，还能够对芯片进行包覆成型。
尽管以上实施例包括一个或更多个外延层207，但本发明不限于包括外延或异质外延层的半导体器件。隔离区310、312可以形成在靠近道路部边界的单晶、单半导体系统(例如，仅Si)中，并且如上所述钝化层320、322可以形成在隔离区上方。集成电路器件也可以形成在与衬底相同类型的半导体材料中。
在其他实施例中，除了氮化硅之外的可靠的芯片涂覆材料可用于钝化和/或保护器件区域，并完全覆盖隔离区310、312以及覆盖道路部110的部分或全部。可靠的芯片涂覆材料，如聚酰亚胺，可以承受器件的分割而不破裂。其他芯片涂覆材料包括但不限于双苯并环丁烯(BCB)、聚苯并恶唑(PBO)和旋涂玻璃。
还考虑了在晶圆上的道路部附近形成结构的方法。例如，制造方法可包括在晶圆上的器件区域的外围处形成一个或更多个隔离区，其中该一个或更多个隔离区不完全延伸跨越晶圆上的道路部的宽度。一种方法还可以包括形成一个或更多个钝化层，所述一个或更多个钝化层覆盖所述一个或更多个隔离区并延伸到道路部中比所述隔离区更远。
一些方法实施例可包括在位于由一个或更多个钝化层覆盖的区之外的晶圆上的器件区域的外围处形成一个或更多个隔离区。
如本文所使用的，短语“氮化镓材料”是指氮化镓(GaN)及其任何合金，例如：氮化铝镓(AlxGa(1-x)N)、氮化铟镓(InyGa(1-y)N)、氮化铝铟镓(AlxInyGa(1-x-y)N)、氮化镓砷磷(GaAsxPyN(1-x-y))、铝铟砷镓磷氮化物(AlxInyGa(1-x-y)AsaPbN(1-a-b))等。通常，当砷和/或磷存在时，其处于低浓度(即，小于重量的5％)。在某些优选实施例中，氮化镓材料具有高浓度的镓，并且包括少量或不含铝和/或铟。在高浓度镓实施例中，(x+y)之和在一些实施方式中可以小于0.4，在一些实施方式中可以小于0.2，在一些实施方式中可以小于0.1，或者在其他方式中甚至更小。在一些情况下，优选至少一个氮化镓材料层具有GaN的成分(即，x＝y＝a＝b＝0)。例如，其中发生大部分电流传导的有源层可以具有GaN的成分。氮化镓材料可以掺杂n型或p型，也可以不掺杂。号为6649287的美国专利中描述了合适的氮化镓材料，该专利全部内容通过引用并入本文中。在各种实施例中，衬底205的表面可以是单晶的，使得III族氮化物(例如，GaN、AlN、AlGaN、InGaN)或任何其他合适的晶体III-V族、II-VI族、三级或四级材料可以从衬底表面生长。应当理解，本发明不仅限于氮化镓材料。
当使用术语“在...上”，“相邻”或“在…上方”来描述层或结构的位置时，在所述层和底层之间可以存在或不存在一层或更多层材料，该层在该底层上、与底层相邻或在底层上方。当层被描述为“直接地”或“径直地”在另一层上、与该另一层相邻或在另一层上方时，则不存在中间层。当层被描述为在另一层或衬底“上”或“上方”时，它可以覆盖整个层或衬底，或覆盖层或衬底的一部分。术语“在...上”和“在…上方”是用于便于与附图相关的解释，而不是作为绝对的方向参考。可以以除附图所示以外的其他方向来制造和/或实现器件(例如，绕水平轴旋转90度以上)。
半导体晶圆能够以不同的配置来实现。示例配置包括配置(1)至(11)的组合，如下所述。
(1)一种半导体晶圆，其包括：由第一材料形成的衬底；所述半导体晶圆上的、包括集成电路器件的第一器件区域；在所述第一器件区域与第二器件区域之间延伸的道路部；部分地或完全地围绕所述集成电路器件延伸的隔离区；以及一个或更多个钝化层，其在所述隔离区上方延伸到所述道路部中比所述隔离区延伸到所述道路部中更远。
(2)如配置(1)的半导体晶圆，其中，一个或更多个钝化层不延伸到第一器件区域与第二器件区域之间的道路部的中间。
(3)如配置(1)或(2)的半导体晶圆，其中，一个或更多个钝化层延伸到所述道路部中比所述隔离区延伸到所述道路部中远不多于5微米。
(4)如配置(1)至(3)中任一项的半导体晶圆，其中，一个或更多个钝化层覆盖隔离区的至少两个相交的表面。
(5)如配置(1)至(4)中任一项的半导体晶圆，其中，一个或更多个钝化层包括氮化硅、氧化物或旋涂玻璃。
(6)如配置(1)至(5)中任一项的半导体晶圆，其中，一个或更多个钝化层包括苯并环丁烯、双苯并环丁烯、聚苯并恶唑或聚酰亚胺。
(7)如配置(1)至(6)中任一项的半导体晶圆，还包括形成在第一器件区域和第二器件中的外延氮化镓材料。
(8)如配置(1)至(7)中任一项的半导体晶圆，其中，道路部的宽度为10微米至300微米。
(9)如配置(1)至(8)中任一项的半导体晶圆，其中，隔离区朝向衬底延伸穿过一个或更多个外延层。
(10)如配置(1)至(9)中任一项的半导体晶圆，其中，隔离区包括注入的氮、氩、硼或磷。
(11)如配置(1)至(10)中任一项的半导体晶圆，其中，隔离区未延伸穿过整个所述道路部，使得导电性区保持在所述道路部中，以允许电流沿着所述道路部流动。
半导体芯片能够实施为不同的配置。示例配置包括如下所述的配置(12)至(18)的组合。
(12)一种半导体芯片，由第一材料形成的衬底；形成在所述半导体芯片上的集成电路器件；部分地或完全地围绕所述集成电路器件延伸的隔离区；以及一个或更多个钝化层，其在所述隔离区上方朝向所述半导体芯片的边缘延伸比所述隔离区朝向所述半导体芯片的边缘延伸更远。
(13)如配置(12)的半导体芯片，其中，一个或更多个钝化层朝向所述芯片的边缘延伸比所述隔离区朝向芯片的边缘延伸远不多于5微米。
(14)如配置(12)或(13)的半导体芯片，其中，一个或更多个钝化层包括氮化硅、氧化物或旋涂玻璃。
(15)如配置(12)至(14)中任一项的半导体芯片，其中，一个或更多个钝化层包括苯并环丁烯、双苯并环丁烯、聚苯并恶唑或聚酰亚胺。
(16)如配置(12)至(15)中任一项的半导体芯片，还包括形成在半导体芯片上的外延氮化镓材料。
(17)如配置(12)至(16)中任一项的半导体芯片，其中，隔离区朝向衬底延伸穿过一个或更多个外延层。
(18)如配置(12)至(17)中任一项的半导体芯片，其中，隔离区包括注入的氮、氩、硼或磷。
用于制造半导体晶圆的方法能够包括各种工艺。示例方法包括如下所述的工艺(19)至(26)的组合。这些方法可以至少部分地用于制造具有前述和以下所列配置的半导体晶圆或芯片。
(19)一种形成集成电路器件的方法，该方法包括：在晶圆上的器件区域中形成集成电路器件，其中，所述器件区域由至少一条道路部界定；形成隔离区，所述隔离区部分地或完全地围绕所述集成电路器件，并以所述至少一条道路部的第一道路部为边界；以及形成至少一个钝化层，所述至少一个钝化层覆盖所述隔离区，并且比所述隔离区朝向所述第一道路部延伸得更远。
(20)如工艺(19)的方法，其中，形成隔离区包括：注入氮、氩、硼或磷以损坏晶体半导体材料。
(21)如工艺(19)或(20)的方法，其中，形成隔离区包括：注入氮、氩、硼或磷以损坏晶体半导体材料。
(22)如工艺(19)至(21)中任一项的方法，其中，形成所述至少一个钝化层包括：在所述隔离区上方形成氮化硅层、氧化物层或旋涂玻璃层。
(23)如工艺(19)至(22)中任一项的方法，其中，形成所述至少一个钝化层包括：在所述隔离区上方形成苯并环丁烯、双苯并环丁烯、聚苯并恶唑或聚酰亚胺。
(24)如工艺(19)至(23)中任一项的方法，其中，形成所述至少一个钝化层包括：在隔离区的至少两个相交表面上形成钝化层。
(25)如工艺(19)至(24)中任一项的方法，还包括：形成沿所述第一道路部走向的、未被钝化层覆盖的区域。
(26)如工艺(19)至(25)中任一项的方法，还包括：形成沿所述第一道路部走向的、不包括隔离区并且允许电流沿所述第一道路部流动的区域。
半导体晶圆能够以附加的不同配置来实现。示例配置包括如下所述的配置(27)至(30)的组合。
(27)一种半导体晶圆，其包括：由第一材料形成的衬底；所述半导体晶圆上的、包括集成电路器件的第一器件区域；在所述第一器件区域与第二器件区域之间延伸的道路部；在所述集成电路器件的至少一部分上方朝向所述道路部延伸的一个或更多个钝化层；以及隔离区，其部分地或完全地围绕所述第一器件区域延伸并且完全地位于由所述一个或更多个钝化层覆盖的区之外。
(28)如配置(27)的半导体晶圆，还包括所述道路部的、不包括所述隔离区的一部分，使得电流能够沿着所述道路部流动。
(29)如配置(27)或(28)的半导体晶圆，还包括形成在第一器件区域与第二器件中的外延氮化镓材料。
(30)如配置(27)至(29)中任一项的半导体晶圆，其中，隔离区延伸穿过一个或更多个外延层。
结论
术语“近似”和“大约”可以用于表示在一些实施例中的目标值的±20％以内，在一些实施例中的在目标值的±10％以内，在一些实施例中的在目标值的±5％以内，而在一些实施例中的在目标值的±2％以内。术语“近似”和“大约”可以包括目标值。
这里描述的技术可以实现为方法，在该方法中已经描述了至少一些动作。执行为该方法的一部分的动作可以以任何适当的方式进行排序。因此，可以构造：其中动作以不同于描述的顺序执行的实施例，即使在说明性实施例中被描述为顺序性的动作，但可以包括同时执行一些动作的实施例。另外，在一些实施例中，方法可以包括比所描述的动作更多的动作，并且在其他实施例中该方法可以包括比所描述的动作更少的动作。
这样描述了本发明的至少一个说明性实施例之后，本领域技术人员将容易地进行各种改变、修改和改进。这些改变、修改和改进意在本发明的精神和范围内。因此，前述描述仅作为示例，并不意在作为限制。本发明仅限于以下权利要求及其等价物中的定义。

Claims (24)

1.一种半导体晶圆，包括：
由第一材料形成的衬底；
所述半导体晶圆上的第一器件区域、所述第一器件区域包括集成电路器件，集成电路器件包括形成在衬底上的外延层；
在衬底上的所述第一器件区域与第二器件区域之间延伸的道路部，其中所述外延层延伸穿过道路部；
形成在所述外延层中的隔离区，其从外延层的顶表面进入外延层，所述隔离区部分地或完全地围绕所述集成电路器件延伸；以及
形成在集成电路器件的至少一部分上方的一个或更多个钝化层，其从第一器件区域延伸到所述隔离区上方，并且延伸到所述道路部中的距离比所述隔离区延伸到所述道路部中的距离更远。
2.根据权利要求1所述的半导体晶圆，其中，所述一个或更多个钝化层不延伸到所述第一器件区域与所述第二器件区域之间的道路部的中间。
3.根据权利要求1所述的半导体晶圆，其中，所述隔离区延伸进入所述道路部；以及所述一个或更多个钝化层延伸到所述道路部中比所述隔离区延伸到所述道路部中远不多于5微米。
4.根据权利要求1所述的半导体晶圆，其中，所述一个或更多个钝化层覆盖所述隔离区的至少两个相交的表面。
5.根据权利要求1至4中任一项所述的半导体晶圆，其中，所述一个或更多个钝化层包括氮化硅、氧化物或旋涂玻璃。
6.根据权利要求1至4中任一项所述的半导体晶圆，其中，所述一个或更多个钝化层包括苯并环丁烯、双苯并环丁烯、聚苯并恶唑或聚酰亚胺。
7.根据权利要求1至4中任一项所述的半导体晶圆，其中，所述外延层包括形成在所述第一器件区域和第二器件中的氮化镓材料。
8.根据权利要求1至4中任一项所述的半导体晶圆，其中，所述道路部的宽度为10微米至300微米。
9.根据权利要求1至4中任一项所述的半导体晶圆，其中，所述外延层包括一个或更多个外延层；以及所述隔离区从所述一个或更多个外延层的顶表面朝向所述衬底延伸进入所述一个或更多个外延层一定深度。
10.根据权利要求1至4中任一项所述的半导体晶圆，其中，所述隔离区包括注入的氮、氩、硼或磷。
11.根据权利要求1至4中任一项所述的半导体晶圆，其中，与外延层相比，隔离区是电绝缘的；和
所述隔离区未延伸穿过整个所述道路部，使得导电性区保持在所述道路部中，以允许电流沿着所述道路部流动。
12.一种半导体芯片，包括：
由第一材料形成的衬底；
形成在所述衬底上的包括外延层的集成电路器件；
形成在所述外延层中的隔离区，其从外延层的顶表面进入外延层，所述隔离区部分地或完全地围绕所述集成电路器件延伸；以及
形成在集成电路器件的至少一部分上方的一个或更多个钝化层，其超出所述隔离区朝向所述半导体芯片的边缘延伸的距离比所述隔离区朝向所述半导体芯片的边缘延伸的距离更远。
13.根据权利要求12所述的半导体芯片，其中，所述一个或更多个钝化层朝向所述芯片的边缘延伸比所述隔离区朝向所述芯片的边缘延伸远不多于5微米。
14.根据权利要求12所述的半导体芯片，其中，所述一个或更多个钝化层包括氮化硅、氧化物或旋涂玻璃。
15.根据权利要求12所述的半导体芯片，其中，所述一个或更多个钝化层包括苯并环丁烯、双苯并环丁烯、聚苯并恶唑或聚酰亚胺。
16.根据权利要求12所述的半导体芯片，其中，所述外延层包括形成在所述半导体芯片上的外延氮化镓材料。
17.根据权利要求12至16中任一项所述的半导体芯片，其中，所述外延层包括一个或更多个外延层；以及所述隔离区从所述一个或更多个外延层的顶表面朝向所述衬底延伸进入所述一个或更多个外延层一定深度。
18.根据权利要求12至16中任一项所述的半导体芯片，其中，所述隔离区包括注入的氮、氩、硼或磷。
19.一种形成集成电路器件的方法，所述方法包括：
在晶圆上的器件区域内的外延层中形成集成电路器件，其中，所述器件区域由至少一条道路部界定，并且所述外延层在器件区域内延伸穿过所述至少一条道路部；
在外延层内形成隔离区，其从外延层的顶表面进入外延层，所述隔离区部分地或完全地围绕所述集成电路器件；以及
在集成电路器件的至少一部分上方形成至少一个钝化层，所述至少一个钝化层从所述器件区域延伸到所述隔离区上方，并且延伸到所述至少一条道路部的距离比所述隔离区延伸到所述至少一条道路部的距离更远。
20.根据权利要求19所述的方法，其中，所述外延层包括外延氮化镓材料；并且所述形成集成电路器件包括：以所述外延氮化镓材料形成所述集成电路器件。
21.根据权利要求19所述的方法，其中，所述形成隔离区包括：将氮、氩、硼或磷注入外延层中以损坏晶体半导体材料。
22.根据权利要求19所述的方法，其中，所述形成所述至少一个钝化层包括：在所述隔离区上方形成氮化硅层、氧化物层或旋涂玻璃层。
23.根据权利要求19所述的方法，其中，所述形成所述至少一个钝化层包括：在所述隔离区上方形成苯并环丁烯、双苯并环丁烯、聚苯并恶唑或聚酰亚胺。
24.根据权利要求19至23中任一项所述的方法，其中，所述形成所述至少一个钝化层包括：在所述隔离区的至少两个相交表面上形成钝化层。
CN201880040592.6A 2017-04-19 2018-04-19 用于hast改进的器件隔离设计规则 Active CN110770918B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762487194P 2017-04-19 2017-04-19
US62/487,194 2017-04-19
PCT/US2018/028280 WO2018195261A1 (en) 2017-04-19 2018-04-19 Device isolation design rules for hast improvement

Publications (2)

Publication Number Publication Date
CN110770918A CN110770918A (zh) 2020-02-07
CN110770918B true CN110770918B (zh) 2023-03-10

Family

ID=62143548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880040592.6A Active CN110770918B (zh) 2017-04-19 2018-04-19 用于hast改进的器件隔离设计规则

Country Status (3)

Country Link
US (1) US11018220B2 (zh)
CN (1) CN110770918B (zh)
WO (1) WO2018195261A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112018093B (zh) 2019-05-31 2025-03-28 桑迪士克科技股份有限公司 具有定位成减少模片开裂的顶部模片的半导体器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060273347A1 (en) * 2005-06-06 2006-12-07 Masahiro Hikita Field-effect transistor and method for fabricating the same
CN101471258A (zh) * 2007-12-25 2009-07-01 三洋电机株式会社 台型半导体装置及其制造方法
US20090166678A1 (en) * 2007-12-28 2009-07-02 Sanken Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US20160064362A1 (en) * 2012-08-21 2016-03-03 Infineon Technologies Ag Semiconductor Device Package and Methods of Packaging Thereof
US20160204074A1 (en) * 2015-01-14 2016-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Dicing method for power transistors
CN105814673A (zh) * 2013-12-06 2016-07-27 株式会社电装 半导体装置及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
US8664090B1 (en) * 2012-04-16 2014-03-04 Amkor Technology, Inc. Electronic component package fabrication method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060273347A1 (en) * 2005-06-06 2006-12-07 Masahiro Hikita Field-effect transistor and method for fabricating the same
CN101471258A (zh) * 2007-12-25 2009-07-01 三洋电机株式会社 台型半导体装置及其制造方法
US20090166678A1 (en) * 2007-12-28 2009-07-02 Sanken Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US20160064362A1 (en) * 2012-08-21 2016-03-03 Infineon Technologies Ag Semiconductor Device Package and Methods of Packaging Thereof
CN105814673A (zh) * 2013-12-06 2016-07-27 株式会社电装 半导体装置及其制造方法
US20160204074A1 (en) * 2015-01-14 2016-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Dicing method for power transistors

Also Published As

Publication number Publication date
US11018220B2 (en) 2021-05-25
WO2018195261A1 (en) 2018-10-25
CN110770918A (zh) 2020-02-07
US20180308927A1 (en) 2018-10-25

Similar Documents

Publication Publication Date Title
KR102403038B1 (ko) 가공된 기판과 통합된 전자 전력 디바이스
JP7576128B2 (ja) 加工基板上の集積デバイスのためのシステムおよび方法
US10083921B2 (en) Power transistor die
US10903120B2 (en) Semiconductor wafer dicing crack prevention using chip peripheral trenches
KR101412274B1 (ko) Ｈｅｍｔ 디바이스용 플라즈마 보호 다이오드
TW201628085A (zh) 半導體裝置及其製造方法
US20180337228A1 (en) Novel seal ring for iii-v compound semiconductor-based devices
CN110770918B (zh) 用于hast改进的器件隔离设计规则
TW202243045A (zh) 第iii-v族半導體封裝件的製作方法
KR101402147B1 (ko) 갈륨 질화물계 반도체 소자, 이의 제조 방법 및 이를 포함하는 파워 모듈
KR101392398B1 (ko) 갈륨 질화물계 반도체 소자, 이의 제조 방법 및 이를 포함하는 파워 모듈

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant