[go: up one dir, main page]

CN110911347B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN110911347B
CN110911347B CN201811072225.2A CN201811072225A CN110911347B CN 110911347 B CN110911347 B CN 110911347B CN 201811072225 A CN201811072225 A CN 201811072225A CN 110911347 B CN110911347 B CN 110911347B
Authority
CN
China
Prior art keywords
layer
tungsten
gas
seed layer
tungsten seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811072225.2A
Other languages
English (en)
Other versions
CN110911347A (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201811072225.2A priority Critical patent/CN110911347B/zh
Publication of CN110911347A publication Critical patent/CN110911347A/zh
Application granted granted Critical
Publication of CN110911347B publication Critical patent/CN110911347B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体结构及其形成方法，该半导体结构的形成方法，包括：提供一基底；形成介电层于所述基底上，所述介电层中具有沟槽；形成阻碍层于所述介电层及所述沟槽表面；形成扩散阻挡层于所述阻碍层上；形成第一钨种子层于所述扩散阻挡层上；形成第二钨种子层于所述第一钨种子层上；及形成金属钨块材于所述第二钨种子层上；其中，所述第一钨种子层不含硼，所述第二钨种子层含硼。采用本发明的方法可有效解决现有技术中采用硼烷作为前驱体沉积形成的钨薄膜在后续CMP过程中易剥离的问题。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造领域，具体涉及一种半导体结构及其形成方法。
背景技术
随着半导体技术的不断发展，采用化学气相沉积法沉积金属钨(CVD W)和/或原子气相沉积法沉积金属钨(ALD W)因具有良好的阶梯覆盖率，广泛应用于半导体器件制造金属互连填充层。在CVD W或ALD W工艺中用到的还原性前驱体主要是硅烷(SiH4)、硼烷(B2H6)和氢气(H2)，通常在初始成核阶段会使用SiH4或B2H6还原六氟化钨(WF6)以形成薄的钨种子层。相对于SiH4前驱体，B2H6前驱体成核形成的W晶粒尺寸更大，W薄膜的电阻率明显降低。但是，B2H6作为前驱体的缺点是形成的W薄膜黏附性差，在后续化学机械研磨(ChemicalMechanical Polish,CMP)工艺中容易造成W薄膜从基底剥离，形成缺陷，进而影响产品良率。
因此，亟需一种新的半导体结构及其形成方法，以克服上述种种问题。
需注意的是，前述背景技术部分公开的信息仅用于加强对本发明的背景理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明的目的是提供一种半导体结构及其形成方法，以解决现有技术中采用硼烷(B2H6)作为前驱体进行CVD W或ALD W时，所形成的钨薄膜在后续CMP过程中易剥离的问题。
为了实现上述目的，本发明采用如下技术方案：
本发明提供一种半导体结构的形成方法，包括：
提供一基底；
形成介电层于所述基底上，所述介电层中具有沟槽；
形成阻碍层于所述介电层及所述沟槽表面；
形成扩散阻挡层于所述阻碍层上；
形成第一钨种子层于所述扩散阻挡层上；
形成第二钨种子层于所述第一钨种子层上；及
形成金属钨块材于所述第二钨种子层上；
其中，所述第一钨种子层不含硼，所述第二钨种子层含硼。
根据本发明的一个实施方式，所述扩散阻挡层为硅原子层。
根据本发明的一个实施方式，该形成方法具体包括：
通入硅烷气体对所述阻碍层表面进行预处理，沉积反应以形成所述硅原子层；
通入第一气体于所述硅原子层上，沉积反应以形成所述第一钨种子层；
通入第二气体和硼烷气体于所述第一钨种子层上，沉积反应以形成所述第二钨种子层；
通入第三气体和氢气于所述第二钨种子层上，沉积反应以形成所述金属钨块材；
其中所述沉积为化学气相沉积或原子气相沉积，所述第一气体、第二气体和第三气体均为六氟化钨。
根据本发明的一个实施方式，以30～300sccm的流量通入所述硅烷气体反应2～10s，形成所述硅原子层。
根据本发明的一个实施方式，以30～300sccm的流量通入所述第一气体反应0.1～10s，形成所述第一钨种子层。
根据本发明的一个实施方式，以30～300sccm的流量通入所述第二气体，以30～300sccm的流量通入所述硼烷气体，形成所述第二钨种子层。
根据本发明的一个实施方式，所述第二钨种子层以原子气相沉积法形成，所述硼烷气体与第二气体依次通入进行2～10个脉冲循环。
根据本发明的一个实施方式，1个所述脉冲循环包括：
通入所述硼烷气体1～5s后，进行惰性气体吹扫3～5s；
再通入所述第二气体0.2～1s后，进行惰性气体吹扫2～5s。
根据本发明的一个实施方式，所述第三气体通入的流量为30～300sccm，所述氢气通入的流量为200～20000sccm。
根据本发明的一个实施方式，在280～400℃的温度下，40～300torr的压力下进行所述化学气相沉积或原子气相沉积。
根据本发明的一个实施方式，所述扩散阻挡层的厚度为0.1～5nm，所述第一钨种子层的厚度为0.1～5nm，所述第二钨种子层的厚度为2～10nm。
根据本发明的一个实施方式，所述阻碍层为氮化钛层、氮化钛和钛的混合层或氮化钨层。
根据本发明的一个实施方式，所述介电层的材料为二氧化硅，所述基底的材料选自铝、铜、氮化钛、硅化钴和硅中的一种或多种。
本发明还提供一种半导体结构，包括：
基底；
介电层，形成于所述基底上；
沟槽，形成于所述介电层中；
阻碍层，形成于所述介电层及所述沟槽表面；
扩散阻挡层，形成于所述阻碍层上；
第一钨种子层，形成于所述扩散阻挡层上；
第二钨种子层，形成于所述第一钨种子层上；
金属钨块材，形成于所述第二钨种子层上；
其中，所述第一钨种子层不含硼，所述第二钨种子层含硼。
根据本发明的一个实施方式，所述扩散阻挡层的厚度为0.1～5nm；所述第一钨种子层的厚度为0.1～5nm；所述第二钨种子层的厚度为2～10nm。
根据本发明的一个实施方式，所述扩散阻挡层为硅原子层。
根据本发明的一个实施方式，所述阻碍层为氮化钛层、氮化钛和钛的混合层或氮化钨层。
根据上述技术方案的描述，本发明的有益效果在于：
本发明提供的半导体结构及其形成方法，可用以解决现有技术中采用硼烷(B2H6)作为前驱体进行CVD W或ALD W时，所形成的钨薄膜易与阻碍层一起剥离于介电层的问题。通过在硼烷前驱体和六氟化钨气体通入反应腔室之前，对阻碍层表面进行预处理，形成扩散阻挡层，该扩散阻挡层可有效阻挡硼的扩散，形成于扩散阻挡层上的第一钨种子层可进一步阻挡硼的扩散，进而改善B2H6-base W与阻碍层于介电层上黏附性差的问题，有效降低后续CMP平坦化处理过程中可能导致W薄膜剥离的风险。
附图说明
为了让本发明实施例能更容易理解，以下配合所附附图作详细说明。应该注意，根据工业上的标准范例，各个部件未必按照比例绘制，且仅用于图示说明的目的。实际上，为了让讨论清晰易懂，各个部件的尺寸可以被任意放大或缩小。
图1为一种半导体结构剖面示意图；
图2a-图2b为传统B2H6-base WCVD工艺各阶段示意图；
图3为一种存在缺陷层的半导体结构剖面示意图；
图4示出本发明一个实施方式的半导体结构形成工艺流程图；
图5a～图5h示出了本发明一个实施方式的形成金属钨层工艺各阶段结构剖面示意图。
其中，附图标记说明如下：
100，200：基底
101，201：介电层
102，202：沟槽
103，203：阻碍层
104，205：金属钨层
104a：钨种子层
105：缺陷层(unknown layer)
204：硅原子层
205a：第一钨种子层
205b：第二钨种子层
H：高度
D：宽度
11，50：硼烷
12，13，30，40，60：六氟化钨
20：硅烷
14，70：氢气
具体实施方式
以下内容提供了许多不同实施例或范例，以实现本发明实施例的不同部件。以下描述组件和配置方式的具体范例，以简化本发明实施例。当然，这些仅仅是范例，而非意图限制本发明实施例。本发明实施例可在各个范例中重复参考标号和/或字母。此重复是为了简化和清楚的目的，其本身并非用于指定所讨论的各个实施例和/或配置之间的关系。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
在本发明实施例中形成一部件在另一部件上、连接至另一部件、和/或耦接至另一部件，其可包含形成此部件直接接触另一部件的实施例，并且也可包含形成额外的部件介于这些部件之间，使得这些部件不直接接触的实施例。再者，为了容易描述本发明实施例的一个部件与另一部件之间的关系，在此可以使用空间相关用语，举例而言，“较低”、“较高”、“水平”、“垂直”、“在…上方”、”之上”、“在…下方”、“在…底下”、”向上”、”向下”、”顶部”、”底部”等衍生的空间相关用语(例如“水平地”、“垂直地”、”向上地”、”向下地”等)。这些空间相关用语意欲涵盖包含这些部件的装置的不同方位。
图1为一种半导体结构剖面示意图。如图1所示该半导体结构包括：
基底100、位于该基底100上的介电层101，其中该介电层101中具有一沟槽102，在介电层101和沟槽102的表面还具有一层阻碍层103，所述介电层包括但不限于二氧化硅(SiO2)等，所述阻碍层103的材料包括但不限于氮化钛(TiN)、氮化钛及钛的混合物(Ti&TiN)等。该沟槽102的剖面高度H约为40～4000nm，底部宽度D为20～200nm。在该阻碍层103的表面还具有一层金属钨层104，其采用B2H6作为前驱体经ALD或CVD法沉积形成(B2H6-baseWCVD/B2H6-base WALD)。
具体地，图2a-图2b为传统的B2H6-base WCVD工艺各阶段示意图。如图2a-图2b所示，传统的B2H6-base WCVD工艺首先通入B2H6气体11和六氟化钨(WF6)12于反应腔体在阻碍层103上沉积一层W种子层104a，其中阻碍层103的厚度约2～20nm，钨种子层104a的厚度约2～10nm。然后再通入六氟化钨气体13及氢气14进行钨块材(Bulk W)沉积直至得到图1所示的金属钨层104，其厚度约10～100nm左右，其中该金属钨层104包含钨种子层104a(未图示)。
然而，通过B2H6作为前驱体的缺点是其形成的金属钨层黏附性差，其原因是在沉积过程中，B2H6扩散到介电层和阻碍层之间分解形成硼，或者硼原子扩散进入介电层和阻碍层之间聚集，形成了不必要的缺陷层(unknown layer)105(如图3所示)。当图3所示的半导体结构经CMP工艺处理后，该缺陷层(unknown layer)105使得阻碍层103与介电层101之间的黏附性变差，进而在后续化学机械研磨(Chemical Mechanical Polish,CMP)工艺中，很容易造成金属钨层104和阻碍层103从介电层101上剥落，进而形成缺陷，影响产品良率。
为此，本发明提供一种半导体结构的形成方法，图4示出本发明一个实施方式的半导体结构形成工艺流程图，包括：
提供一基底；
形成介电层于所述基底上，所述介电层中具有沟槽；
形成阻碍层于所述介电层及所述沟槽表面
形成扩散阻挡层于所述阻碍层上；
形成第一钨种子层于所述扩散阻挡层上；
形成第二钨种子层于所述第一钨种子层上；及
形成金属钨块材于所述第二钨种子层上；
其中，所述第一钨种子层不含硼，所述第二钨种子层含硼。
如前所述，由于含硼的钨种子层中所存在的硼原子易向介电层表面扩散而形成缺陷，因此本发明在阻碍层的基础上形成一层扩散阻挡层，以阻挡硼的扩散。该阻碍层包括但不限于氮化钛(TiN)层、氮化钛和钛的混合层(Ti&TiN)或氮化钨(WNx)层。所述阻碍层可以阻挡部分的硼扩散，也可以让W沉积黏附在阻碍层表面起到黏附作用。但由于所述阻碍层存在缺陷其膜层不够致密，使得部分硼扩散进入介电层与阻碍层的界面，进而造成介电层与阻碍层的粘附性下降。通过采用在阻碍层上增加一层扩散阻挡层，所述扩散阻挡层一方面可以为后续第一钨种子层提供成核位置减少晶核孵化的时间，另一方面所述扩散阻挡层可以填补阻碍层的缺陷，防止反应气体向阻碍层扩散，进而降低B2H6-base W与阻碍层后续CMP平坦化处理过程中从介电层表面剥离脱落的风险。
在一些实施例中，所述扩散阻挡层为硅原子层。
在一些实施例中，所述扩散阻挡层的厚度为0.1～5nm，所述第一钨种子层的厚度为0.1～5nm，所述第二钨种子层的厚度为2～10nm。
在一些实施例中，上述形成方法具体包括：
通入硅烷气体对所述阻碍层进行预处理，沉积反应以形成所述硅原子层；
通入第一气体于所述硅原子层上，沉积反应以形成所述第一钨种子层；
通入第二气体和硼烷(B2H6)气体于所述第一钨种子层上，沉积反应以形成所述第二钨种子层；
通入第三气体和氢气于所述第二钨种子层上，沉积反应以形成所述金属钨块材；
其中所述沉积为化学气相沉积或原子气相沉积，所述第一气体、第二气体和第三气体均为六氟化钨(WF6)。
在上述过程中，硅原子层主要起两个作用，一是提供成核位置减少晶核孵化的(incubation)时间；二是利用SiH4生成的非晶Si填补阻挡层的缺陷，减少B2H6和WF6往阻碍层下面的扩散，进而防止了金属钨或金属钨和阻碍层从介电层上易脱落的问题。此外，由于所述第二钨种子层的形成过程中不再引入其他杂质(例如硼)，使得所形成的钨层电阻相对较低。
图5a～图5h示出了本发明一个实施方式的形成金属钨层工艺各阶段结构剖面示意图。该半导体结构包括基底200，介电层201、沟槽202及位于所述介电层201和沟槽202表面的阻碍层203。如图5a所示，在形成阻碍层203后，首先通入硅烷(SiH4)气体20于反应腔室中进行预处理，于所述阻碍层上反应形成薄层硅原子层204(见图5b)，该硅原子层204的厚度约为0.1～5nm。然后，如图5c所示，通入第一气体六氟化钨30于形成的硅原子层204上，经反应形成第一钨种子层205a(见图5d)，该第一钨种子层205a的厚度约为0.1～5nm。进一步地，如图5e所示，通入第二气体六氟化钨40和硼烷(B2H6)气体50于所述第一钨种子层205a上，形成第二钨种子层205b(见图5f)，该第二钨种子层的厚度为2～10nm。然后通入第三气体六氟化钨60和氢气70于所述第二钨种子层205b上(如图5g所示)，反应沉积钨块材(bulkW)(未图示)，直至达到填满沟槽所需厚度，最终形成的金属钨层205厚度约为10～100nm(见图5h)，其中金属钨层205包含前述第一钨种子层、第二钨种子层和钨块材。
在一些实施例中，以30～300sccm的流量通入所述硅烷气体反应2～10s，形成所述硅原子层。在一些实施例中，以30～300sccm的流量通入所述第一气体反应0.1～10s，形成所述第一钨种子层。在一些实施例中，以30～300sccm的流量通入所述第二气体，以30～300sccm的流量通入所述硼烷气体，形成所述第二钨种子层。其中流量可根据实际需要进行选择，流量小均匀性好反应时间长，流量大均匀性差反应时间短。在一些实施例中，所述第二钨种子层以原子气相沉积法或化学气相沉积方法形成。在原子气相沉积中所述硼烷气体与第二气体依次通入进行2～10个脉冲循环。其中，硼烷气体通入时间为1～5s，优选时间为2～3s；WF6气体通入时间为0.2～1s，优选时间为0.2～0.5s。B2H6和WF6分别通入，顺序是先通B2H6，然后采用惰性气体进行吹扫(purge)，例如氩(Ar)吹扫3-5s，再通入WF6，再采用Ar吹扫(purge)3-5s，以此为一个循环。
在一些实施例中，所述第三气体通入的流量为30～300sccm，所述氢气通入的流量为200～20000sccm。其中氢气(H2)作为还原剂不会引入杂质，可以保证反应生成的钨(W)金属纯度较高电阻较小。
在一些实施例中，在进行上述预处理之前，首先将反应腔体的温度设定为280～400℃，压力调整为40～300torr，再进行接下来的化学气相沉积或原子气相沉积各步骤。其中所述第一钨种子层和第二钨种子层的沉积温度优选为300℃，压力优选为40torr。
在一些实施例中，所述介电层的材料包括但不限于二氧化硅，所述基底的材料包括但不限于铝、铜、氮化钛、硅化钴和硅中的一种或多种。
在一些实施例中，所述基底的材料选自铝、铜、氮化钛、硅化钴和硅中的一种或多种。本发明的半导体结构形成方法，适用范围广泛，通过选用的基底不同，可用以解决不同结构，例如埋入式字线(buried word line)，栅极结构(gate)，半导体层互连接触结构(contact，via)等中采用B2H6作为前驱体沉积形成钨金属层黏附差的问题。
本发明还提供一种半导体结构，包括：
基底；
介电层，形成于所述基底上；
沟槽，形成于所述介电层中；
阻碍层，形成于所述介电层及所述沟槽表面；
扩散阻挡层，形成于所述阻碍层上；
第一钨种子层，形成于所述扩散阻挡层上；
第二钨种子层，形成于所述第一钨种子层上；
金属钨块材，形成于所述第二钨种子层上；
其中，所述第一钨种子层不含硼，所述第二钨种子层含硼。
在一些实施例中，所述扩散阻挡层的厚度为0.1～5nm；所述第一钨种子层的厚度为0.1～5nm；所述第二钨种子层的厚度为2～10nm。在一些实施例中，所述扩散阻挡层为硅原子层。
在一些实施例中，所述阻碍层为氮化钛层、氮化钛和钛的混合层或氮化钨层。
本发明提供的上述半导体结构，由于具有扩散阻挡层，使得第一钨种子层、第二钨种子层和金属钨块材所构成的金属钨层具有电阻率低且黏附性强的优势。在经后续CMP工艺处理后所进一步形成的半导体结构，例如栅极、钨栓塞结构等中的钨金属层不易被剥离，产生的缺陷少，进而产品良率高。
本领域技术人员应当注意的是，本发明所描述的实施方式仅仅是示范性的，可在本发明的范围内作出各种其他替换、改变和改进。因而，本发明不限于上述实施方式，而仅由权利要求限定。

Claims (13)

1.一种半导体结构的形成方法，包括：
提供一基底；
形成介电层于所述基底上，所述介电层中具有沟槽；
形成阻碍层于所述介电层及所述沟槽表面；
通入硅烷气体对所述阻碍层表面进行预处理以形成扩散阻挡层，所述扩散阻挡层为硅原子层；
通入第一气体于所述硅原子层上，沉积反应以形成第一钨种子层；
通入第二气体和硼烷气体于所述第一钨种子层上，沉积反应以形成第二钨种子层；及
通入第三气体和氢气于所述第二钨种子层上，沉积反应以形成金属钨块材；
其中，所述第一钨种子层不含硼，所述第二钨种子层含硼，所述沉积为化学气相沉积或原子气相沉积；
所述第二钨种子层以原子气相沉积法形成，所述硼烷气体与所述第二气体依次通入进行2~10个脉冲循环，1个所述脉冲循环包括：通入所述硼烷气体1~5s后，进行惰性气体吹扫3~5s；再通入所述第二气体0.2~1s后，进行惰性气体吹扫2~5s；
所述第一气体、所述第二气体和所述第三气体均为六氟化钨。
2.根据权利要求1所述的形成方法，其特征在于，以30~300sccm的流量通入所述硅烷气体反应2~10s，形成所述硅原子层。
3.根据权利要求1所述的形成方法，其特征在于，以30~300sccm的流量通入所述第一气体反应0.1~10s，形成所述第一钨种子层。
4.根据权利要求1所述的形成方法，其特征在于，以30~300sccm的流量通入所述第二气体，以30~300sccm的流量通入所述硼烷气体，形成所述第二钨种子层。
5.根据权利要求1所述的形成方法，其特征在于，所述第三气体通入的流量为30~300sccm，所述氢气通入的流量为200~20000sccm。
6.根据权利要求1所述的形成方法，其特征在于，在280~400℃的温度下，40~300torr的压力下进行所述化学气相沉积或原子气相沉积。
7.根据权利要求1所述的形成方法，其特征在于，所述扩散阻挡层的厚度为0.1~5nm，所述第一钨种子层的厚度为0.1~5nm，所述第二钨种子层的厚度为2~10nm。
8.根据权利要求1所述的形成方法，其特征在于，所述阻碍层为氮化钛层、氮化钛和钛的混合层或氮化钨层。
9.根据权利要求1所述的形成方法，其特征在于，所述介电层的材料为二氧化硅，所述基底的材料选自铝、铜、氮化钛、硅化钴和硅中的一种或多种。
10.一种半导体结构，采用如权利要求1所述的方法制备，包括：
基底；
介电层，形成于所述基底上；
沟槽，形成于所述介电层中；
阻碍层，形成于所述介电层及所述沟槽表面；
扩散阻挡层，形成于所述阻碍层上；
第一钨种子层，形成于所述扩散阻挡层上；
第二钨种子层，形成于所述第一钨种子层上；
金属钨块材，形成于所述第二钨种子层上，所述金属钨块材填满所述沟槽；
所述第一钨种子层、所述第二钨种子层和所述金属钨块材共同构成金属钨层，所述金属钨层的厚度为10~100 nm；
其中，所述第一钨种子层不含硼，所述第二钨种子层含硼。
11.根据权利要求10所述的半导体结构，其特征在于，所述扩散阻挡层的厚度为0.1~5nm；所述第一钨种子层的厚度为0.1~5nm；所述第二钨种子层的厚度为2~10nm。
12.根据权利要求10所述的半导体结构，其特征在于，所述扩散阻挡层为硅原子层。
13.根据权利要求10所述的半导体结构，其特征在于，所述阻碍层为氮化钛层、氮化钛和钛的混合层或氮化钨层。
CN201811072225.2A 2018-09-14 2018-09-14 半导体结构及其形成方法 Active CN110911347B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811072225.2A CN110911347B (zh) 2018-09-14 2018-09-14 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811072225.2A CN110911347B (zh) 2018-09-14 2018-09-14 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN110911347A CN110911347A (zh) 2020-03-24
CN110911347B true CN110911347B (zh) 2025-03-28

Family

ID=69812333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811072225.2A Active CN110911347B (zh) 2018-09-14 2018-09-14 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN110911347B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114171452A (zh) * 2020-09-10 2022-03-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN113053810A (zh) * 2021-03-22 2021-06-29 长江存储科技有限责任公司 化学气相沉积方法、三维存储器及制备方法、存储器系统
WO2024196766A1 (en) * 2023-03-17 2024-09-26 Lam Research Corporation Sequence for tungsten nitride deposition
CN117238848B (zh) * 2023-11-15 2024-02-02 合肥晶合集成电路股份有限公司 一种接触孔结构及其形成方法
CN117524980B (zh) * 2024-01-04 2024-04-30 合肥晶合集成电路股份有限公司 顶层金属的制备方法及半导体结构
CN118888514B (zh) * 2024-09-27 2025-01-07 无锡邑文微电子科技股份有限公司 一种钨插塞的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107200A (en) * 1998-03-12 2000-08-22 Fujitsu Limited Semiconductor device manufacturing method
US6404054B1 (en) * 1998-10-28 2002-06-11 Samsung Electronics Co., Ltd. Tungsten layer formation method for semiconductor device and semiconductor device using the same
CN208767295U (zh) * 2018-09-14 2019-04-19 长鑫存储技术有限公司 半导体结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100255516B1 (ko) * 1996-11-28 2000-05-01 김영환 반도체 장치의 금속배선 및 그 형성방법
KR100745066B1 (ko) * 2005-03-24 2007-08-01 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법
CN104347491B (zh) * 2013-08-09 2017-06-06 上海华虹宏力半导体制造有限公司 钨沉积的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107200A (en) * 1998-03-12 2000-08-22 Fujitsu Limited Semiconductor device manufacturing method
US6404054B1 (en) * 1998-10-28 2002-06-11 Samsung Electronics Co., Ltd. Tungsten layer formation method for semiconductor device and semiconductor device using the same
CN208767295U (zh) * 2018-09-14 2019-04-19 长鑫存储技术有限公司 半导体结构

Also Published As

Publication number Publication date
CN110911347A (zh) 2020-03-24

Similar Documents

Publication Publication Date Title
CN110911347B (zh) 半导体结构及其形成方法
CN101308794B (zh) 钨材料的原子层沉积
US8513116B2 (en) Atomic layer deposition of tungsten materials
KR100287180B1 (ko) 계면 조절층을 이용하여 금속 배선층을 형성하는 반도체 소자의 제조 방법
US8835311B2 (en) High temperature tungsten metallization process
US6844258B1 (en) Selective refractory metal and nitride capping
US6284646B1 (en) Methods of forming smooth conductive layers for integrated circuit devices
US7405158B2 (en) Methods for depositing tungsten layers employing atomic layer deposition techniques
US7235485B2 (en) Method of manufacturing semiconductor device
US20110221044A1 (en) Tungsten barrier and seed for copper filled tsv
TWI251298B (en) Method for fabricating copper interconnects
US20080254623A1 (en) Methods for growing low-resistivity tungsten for high aspect ratio and small features
JPH10275784A (ja) 半導体ウェーハ上へのタングステン層のｃｖｄ蒸着方法
US20070264816A1 (en) Copper alloy layer for integrated circuit interconnects
US20060281299A1 (en) Method of fabricating silicon carbide-capped copper damascene interconnect
US20090022958A1 (en) Amorphous metal-metalloid alloy barrier layer for ic devices
US6933011B2 (en) Two-step atomic layer deposition of copper layers
US20190189506A1 (en) Ultra-thin diffusion barriers
US10665542B2 (en) Cobalt manganese vapor phase deposition
CN208767295U (zh) 半导体结构
KR20050022526A (ko) 반도체 소자 및 그 제조 방법
US20050250321A1 (en) Method for fabricating semiconductor device having diffusion barrier layer
JP2751606B2 (ja) 配線の形成方法
US20060040490A1 (en) Method of fabricating silicon carbide-capped copper damascene interconnect
US6787466B2 (en) High throughout process for the formation of a refractory metal nucleation layer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant