[go: up one dir, main page]

CN111554627B - 一种芯片封装方法 - Google Patents

一种芯片封装方法 Download PDF

Info

Publication number
CN111554627B
CN111554627B CN202010367772.4A CN202010367772A CN111554627B CN 111554627 B CN111554627 B CN 111554627B CN 202010367772 A CN202010367772 A CN 202010367772A CN 111554627 B CN111554627 B CN 111554627B
Authority
CN
China
Prior art keywords
package
packaging
chip
substrate
packaging body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010367772.4A
Other languages
English (en)
Other versions
CN111554627A (zh
Inventor
夏鑫
李红雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN202010367772.4A priority Critical patent/CN111554627B/zh
Publication of CN111554627A publication Critical patent/CN111554627A/zh
Application granted granted Critical
Publication of CN111554627B publication Critical patent/CN111554627B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本申请公开了一种芯片封装方法，包括：提供第一封装体和第二封装体，第一封装体和第二封装体中分别包含多个第一导电柱和第一塑封层，第一塑封层覆盖第一导电柱的侧面；将第一封装体和第二封装体间隔设置于封装基板上，且第一封装体和第二封装体之间的间隔区域设置有连接芯片，第一封装体和第二封装体远离封装基板的一侧分别设置有第一主芯片和第二主芯片；其中，第一主芯片和第二主芯片的信号传输区相邻设置，第一主芯片和第二主芯片的信号传输区的焊盘与连接芯片电连接，第一主芯片和第二主芯片的非信号传输区的焊盘与第一导电柱电连接。本申请提供的芯片封装方法，能够降低封装成本，提高封装器件的性能。

Description

一种芯片封装方法
技术领域
本申请涉及半导体技术领域，特别是涉及一种芯片封装方法。
背景技术
现有的基于聚合物的2D封装技术是最基本、应用最广泛的封装形式，技术成熟，成本也较低，但是没有第三方向的连接，且线宽较大。近期发展起来的基于硅中介板的封装技术线宽较小，形成的封装器件的电性能和热传导性能均表现优异，但是成本较高，且硅材料脆性较高，导致封装器件的稳定性较低。因此，需要结合现有封装技术的优点，发展一种新的封装技术，能够降低成本，且形成的封装器件的性能优异。
发明内容
本申请主要解决的技术问题是提供一种芯片封装方法，能够降低封装成本，提高封装器件的性能。
为解决上述技术问题，本申请采用的一个技术方案是：
提供一种芯片封装方法，包括：提供第一封装体和第二封装体，所述第一封装体和所述第二封装体中分别包含多个第一导电柱和第一塑封层，所述第一塑封层覆盖所述第一导电柱的侧面；将所述第一封装体和所述第二封装体间隔设置于封装基板上，且所述第一封装体和所述第二封装体之间的间隔区域设置有连接芯片，所述第一封装体和所述第二封装体远离所述封装基板的一侧分别设置有第一主芯片和第二主芯片；其中，所述第一主芯片和所述第二主芯片的信号传输区相邻设置，所述第一主芯片和所述第二主芯片的所述信号传输区的焊盘与所述连接芯片电连接，所述第一主芯片和所述第二主芯片的非信号传输区的焊盘与所述第一导电柱电连接。
其中，所述提供第一封装体或所述提供第二封装体，包括：
提供可移除的载板，所述载板定义有至少一个区域；在每个所述区域形成多个所述第一导电柱；在所述载板设置有所述第一导电柱的一侧形成第一塑封层，所述第一导电柱远离所述载板的一侧表面从所述第一塑封层中露出；移除所述载板。
其中，所述将所述第一封装体和所述第二封装体间隔设置于封装基板上，之前，包括：
在所述第一导电柱朝向所述封装基板的一侧表面形成第一焊料，或者，在所述封装基板的一侧表面形成第一焊料。
其中，所述将所述第一封装体和所述第二封装体间隔设置于封装基板上，且所述第一封装体和所述第二封装体之间的间隔区域设置有连接芯片，包括：将所述第一封装体和所述第二封装体间隔设置于表面平整的所述封装基板上；将所述连接芯片的非功能面朝向所述封装基板，且设置于所述第一封装体和所述第二封装体之间的间隔区域。
或者，所述将所述第一封装体和所述第二封装体间隔设置于封装基板上，且所述第一封装体和所述第二封装体之间的间隔区域设置有连接芯片，包括：将所述连接芯片设置于表面平整的所述封装基板上，且所述连接芯片的所述非功能面朝向所述封装基板；将所述第一封装体和所述第二封装体间隔设置于所述连接芯片的相对两侧。
或者，所述将所述第一封装体和所述第二封装体间隔设置于封装基板上，且所述第一封装体和所述第二封装体之间的间隔区域设置有连接芯片，包括：将所述第一封装体和所述第二封装体间隔设置于表面设置凹槽的所述封装基板上，且所述凹槽对应设置于所述第一封装体和所述第二封装体的间隔区域；将所述连接芯片的非功能面朝向所述封装基板，设置于所述第一封装体和所述第二封装体之间的间隔区域，且所述连接芯片的至少部分位于所述凹槽内。
或者，所述将所述第一封装体和所述第二封装体间隔设置于封装基板上，且所述第一封装体和所述第二封装体之间的间隔区域设置有连接芯片，包括：将所述连接芯片设置于表面设置有凹槽的所述封装基板上，且所述连接芯片的至少部分位于所述凹槽内，所述连接芯片的所述非功能面朝向所述封装基板；将所述第一封装体和所述第二封装体间隔设置于所述连接芯片的相对两侧。
其中，所述将所述第一封装体和所述第二封装体间隔设置于封装基板上，且所述第一封装体和所述第二封装体之间的间隔区域设置有连接芯片，之后，包括：将所述第一主芯片设置于所述第一封装体远离所述封装基板的一侧表面，以及将所述第二主芯片设置于所述第二封装体远离所述封装基板的一侧表面。
其中，所述将所述第一主芯片设置于所述第一封装体远离所述封装基板的一侧表面，以及将所述第二主芯片设置于所述第二封装体远离所述封装基板的一侧表面，之后，包括：在所述第一主芯片和所述第二主芯片与所述第一封装体和所述第二封装体之间形成底填胶。
其中，所述第一封装体和所述第二封装体包含多个封装单元，每个所述封装单元包含多个所述第一导电柱，相邻所述封装单元的所述第一塑封层相互连接；所述将所述第一封装体和所述第二封装体间隔设置于封装基板上之前，包括：切割掉相邻所述封装单元之间的区域，以获得包含单个所述封装单元的所述第一封装体和所述第二封装体。
本申请的有益效果是：区别于现有技术的情况，本申请提供的芯片封装方法对于主芯片的信号传输区和非信号传输区采用不同的连接方式：对于信号传输区，采用连接芯片连接两个主芯片，提高主芯片之间的信号传输速率，提高封装器件的性能；对于非信号传输区，采用普通的导电柱与封装基板连接，能够降低封装成本。
附图说明
为了更清楚地说明本申请实施方式中的技术方案，下面将对实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1为本申请芯片封装方法一实施方式的流程示意图；
图2为图1中步骤S101对应的一实施方式的结构示意图；
图3为图1中步骤S101对应的一实施方式的流程示意图；
图4a为图3中步骤S201对应的一实施方式的结构示意图；
图4b为图3中步骤S202对应的一实施方式的结构示意图；
图4c为图3中步骤S203对应的一实施方式的结构示意图；
图5为图1中步骤S101对应的另一实施方式的结构示意图；
图6为图1中步骤S102对应的一实施方式的结构示意图；
图7为图1中步骤S102对应的一实施方式的流程示意图；
图8a为图7中步骤S301对应的一实施方式的结构示意图；
图8b为图7中步骤S302对应的一实施方式的结构示意图；
图9为图1中步骤S102对应的另一实施方式的流程示意图；
图10为图9中步骤S401对应的一实施方式的结构示意图；
图11为图1中步骤S102对应的另一实施方式的流程示意图；
图12a为图11中步骤S501对应的一实施方式的结构示意图；
图12b为图11中步骤S502对应的一实施方式的结构示意图；
图13为图1中步骤S102对应的另一实施方式的流程示意图；
图14为图13中步骤S601对应的一实施方式的结构示意图；
图15为图1中步骤S102对应的另一实施方式的结构示意图；
图16为图1中步骤S102之前包括的步骤对应的一实施方式的结构示意图；
图17为图1中步骤S102之后包括的步骤对应的一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
请参阅图1，图1为本申请芯片封装方法一实施方式的流程示意图，该芯片封装方法包括如下步骤：
S101，提供第一封装体和第二封装体，第一封装体和第二封装体中分别包含多个第一导电柱和第一塑封层，第一塑封层覆盖第一导电柱的侧面。
具体地，请参阅图2，图2为图1中步骤S101对应的一实施方式的结构示意图，图中示意性画出第一封装体的结构，第二封装体与第一封装体结构类似，但是第一封装体和第二封装体中第一导电柱的布局、间隔方式、高度可以相同或不同，第一封装体和第二封装体的高度和大小可以相同或不同。如图2所示，第一封装体20包含多个第一导电柱21 和第一塑封层22，第一塑封层22覆盖第一导电柱21的侧面。
在一个实施方式中，请参阅图3，图3为图1中步骤S101对应的一实施方式的流程示意图，上述提供第一封装体或者提供第二封装体的步骤具体包括：
S201，提供可移除的载板，载板定义有至少一个区域。
具体地，请参阅图4a，图4a为图3中步骤S201对应的一实施方式的结构示意图。图中示意性地画出载板23上定义有一个区域，其中，载板23由金属、塑料等硬性材质形成。
S202，在每个区域形成多个第一导电柱。
具体地，请参阅图4b，图4b为图3中步骤S202对应的一实施方式的结构示意图。本实施方式中，在定义有一个区域的载板23的区域形成多个第一导电柱21，第一导电柱21的材质为含铜的合金，其可通过电镀等方式形成。例如，可以先在载板23的表面形成图案化的掩膜层，掩膜层上设置有过孔，然后在过孔内形成第一导电柱21，最后去除掩膜层。
S203，在载板设置有第一导电柱的一侧形成第一塑封层，第一导电柱远离载板的一侧表面从第一塑封层中露出。
具体地，请参阅图4c，图4c为图3中步骤S203对应的一实施方式的结构示意图。形成第一导电柱21之后，在载板23设置有第一导电柱 21的一侧形成第一塑封层22，第一导电柱21远离载板23的一侧表面从第一塑封层22中露出。第一塑封层22的材质可以为环氧树脂等，可对第一导电柱21起到保护作用。
另外，在进行上述步骤S203时，可以先在载板23一侧形成第一塑封层22，第一塑封层22覆盖第一导电柱21远离载板23的一侧表面；然后对第一塑封层22远离载板23的一侧表面进行研磨处理，以使得第一导电柱21远离载板23的一侧表面从第一塑封层22中露出。
S204，移除载板。
请继续参阅图2，移除载板23之后，得到第一封装体20，包含多个第一导电柱21以及第一塑封层22，其中，第一塑封层22覆盖第一导电柱21的侧面。
进一步地，本实施方式在形成第一封装体和第二封装体之后，在步骤S102(将第一封装体和第二封装体间隔设置于封装基板上)之前，包括：在第一导电柱21朝向封装基板的一侧表面形成第一焊料24，或者，在封装基板的一侧表面形成第一焊料24。第一焊料24的材质为导电导热的材料，便于主芯片与封装基板之间实现电连接。
另一实施方式中，请参阅图5，图5为图1中步骤S101对应的另一实施方式的结构示意图。第一封装体和第二封装体包含多个封装单元，图5中示意性画出第一封装体包含两个封装单元50的情况，每个封装单元50包含多个第一导电柱51，相邻封装单元50的第一塑封层52相互连接；将第一封装体和第二封装体间隔设置于封装基板上之前，包括：切割掉相邻封装单元50之间的区域，例如沿图中虚线100进行切割，以获得包含单个封装单元50的第一封装体或者第二封装体。本实施方式中，形成第一焊料的时间点无限制，可以在切割之前，也可以在切割之后。
S102，将第一封装体和第二封装体间隔设置于封装基板上，且第一封装体和第二封装体之间的间隔区域设置有连接芯片，第一封装体和第二封装体远离封装基板的一侧分别设置有第一主芯片和第二主芯片；其中，第一主芯片和第二主芯片的信号传输区相邻设置，第一主芯片和第二主芯片的信号传输区的焊盘与连接芯片电连接，第一主芯片和第二主芯片的非信号传输区的焊盘与第一导电柱电连接。
具体地，请参阅图6，图6为图1中步骤S102对应的一实施方式的结构示意图。将第一封装体20和第二封装体30间隔设置于封装基板500 上，且第一封装体20和第二封装体30之间的间隔区域设置有连接芯片 40，第一封装体20和第二封装体30远离封装基板500的一侧分别设置有第一主芯片200和第二主芯片300；其中，第一主芯片200和第二主芯片300的信号传输区600相邻设置，第一主芯片200和第二主芯片300 的信号传输区600的焊盘与连接芯片40电连接，第一主芯片200和第二主芯片300的非信号传输区700的焊盘与第一导电柱21电连接。其中，第一导电柱21通过第一焊料24与封装基板500电连接。
另外，上述第一主芯片200可以为CPU等，第二主芯片300可以为 GPU等，一个第一主芯片200可以与至少一个第二主芯片300通过连接芯片40电连接。例如，第一主芯片200的四个角部均设置有信号传输区焊盘，此时一个第一主芯片200对应的第二主芯片300的个数可以为四个，四个第二主芯片300的芯片类型可以相同或者不同。
请参阅图7，图7为图1中步骤S102对应的一实施方式的流程示意图，步骤S102中，将第一封装体和第二封装体间隔设置于封装基板上，且第一封装体和第二封装体之间的间隔区域设置有连接芯片，具体包括如下步骤：
S301，将第一封装体和第二封装体间隔设置于表面平整的封装基板上。
具体地，请参阅图8a，图8a为图7中步骤S301对应的一实施方式的结构示意图。提供第一封装体20和第二封装体30之后，将第一封装体20和第二封装体30间隔设置于表面平整的封装基板500上，第一封装体20和第二封装体30通过第一焊料24与封装基板500电连接。
S302，将连接芯片的非功能面朝向封装基板，且设置于第一封装体和第二封装体之间的间隔区域。
具体地，请参阅图8b，图8b为图7中步骤S302对应的一实施方式的结构示意图。将连接芯片40的非功能面410朝向封装基板500，且设置于第一封装体20和第二封装体30之间的间隔区域。连接芯片40的非功能面410可以与封装基板500直接接触，也可以通过粘结层与封装基板500粘结在一起。
在另一实施方式中，请参阅图9，图9为图1中步骤S102对应的另一实施方式的流程示意图，步骤S102中，将第一封装体和第二封装体间隔设置于封装基板上，且第一封装体和第二封装体之间的间隔区域设置有连接芯片，具体包括如下步骤：
S401，将连接芯片设置于表面平整的封装基板上，且连接芯片的非功能面朝向封装基板。
具体地，请参阅图10，图10为图9中步骤S401对应的一实施方式的结构示意图。本实施方式中，提供第一封装体20和第二封装体30之后，暂不处理第一封装体20和第二封装体30，而是将连接芯片40设置于表面平整的封装基板500上，且连接芯片40的非功能面410朝向封装基板500。连接芯片40的非功能面410可以与封装基板500直接接触，也可以通过粘结层与封装基板500粘结在一起。
S402，将第一封装体和第二封装体间隔设置于连接芯片的相对两侧。
具体地，请继续参阅图8b，本实施方式中，将连接芯片40设置于封装基板500之后，再将第一封装体20和第二封装体30间隔设置于连接芯片40的相对两侧，第一封装体20和第二封装体30通过第一焊料 24与封装基板500电连接。
图9中步骤S401与步骤S402和图7中步骤S301与步骤S302只是顺序交换，交换第一封装体20和第二封装体30以及连接芯片40与封装基板500电连接的顺序，最终得到相同的结构，如图8b所示。
上述实施方式中，请继续参阅图10，在将连接芯片40设置于表面平整的封装基板500上之前，可以在连接芯片40的功能面411的焊盘位置处分别形成第二导电柱25，便于后续与第一主芯片和第二主芯片通过第二导电柱25电连接。
在另一实施方式中，请参阅图11，图11为图1中步骤S102对应的另一实施方式的流程示意图，步骤S102中，将第一封装体和第二封装体间隔设置于封装基板上，且第一封装体和第二封装体之间的间隔区域设置有连接芯片，具体包括如下步骤：
S501，将第一封装体和第二封装体间隔设置于表面设置凹槽的封装基板上，且凹槽对应设置于第一封装体和第二封装体的间隔区域。
具体地，请参阅图12a，图12a为图11中步骤S501对应的一实施方式的结构示意图。提供第一封装体20和第二封装体30之后，将第一封装体20和第二封装体30间隔设置于表面设置凹槽的封装基板800上，且凹槽对应设置于第一封装体20和第二封装体30的间隔区域。第一封装体20和第二封装体30通过第一焊料24与封装基板800电连接。
S502，将连接芯片的非功能面朝向封装基板，设置于第一封装体和第二封装体之间的间隔区域，且连接芯片的至少部分位于凹槽内。
具体地，请参阅图12b，图12b为图11中步骤S502对应的一实施方式的结构示意图。步骤S501之后，将连接芯片40的非功能面410朝向封装基板800，设置于第一封装体20和第二封装体30之间的间隔区域，且连接芯片40的至少部分位于凹槽内，图12b示意性画出连接芯片40部分位于凹槽内的情况。
在另一实施方式中，请参阅图13，图13为图1中步骤S102对应的另一实施方式的流程示意图，步骤S102中，将第一封装体和第二封装体间隔设置于封装基板上，且第一封装体和第二封装体之间的间隔区域设置有连接芯片，具体包括如下步骤：
S601，将连接芯片设置于表面设置有凹槽的封装基板上，且连接芯片的至少部分位于凹槽内，连接芯片的非功能面朝向封装基板。
具体地，请参阅图14，图14为图13中步骤S601对应的一实施方式的结构示意图。提供第一封装体20和第二封装体30之后，先不处理，而是将连接芯片40设置于表面设置凹槽的封装基板800上，且连接芯片40的至少部分位于凹槽内，连接芯片40的非功能面410朝向封装基板800，图14示意性画出连接芯片40部分位于凹槽内的情况。
S602，将第一封装体和第二封装体间隔设置于连接芯片的相对两侧。
具体可继续参阅图12b，本实施方式中，将连接芯片40设置于表面设置凹槽的封装基板800之后，再将第一封装体20和第二封装体30间隔设置于连接芯片40的相对两侧，第一封装体20和第二封装体30通过第一焊料24与封装基板800电连接。
图13中步骤S601与步骤S602和图11中步骤S501与步骤S502只是顺序交换，交换第一封装体20和第二封装体30以及连接芯片40与封装基板800电连接的顺序，最终得到相同的结构，如图12b所示。
上述实施方式中，请继续参阅图14，在将连接芯片40设置于表面设置凹槽的封装基板800上之前，可以在连接芯片400的功能面411的焊盘位置处分别形成第二导电柱25，便于后续与第一主芯片和第二主芯片通过第二导电柱25电连接。
进一步地，请继续参阅图6，在步骤S102中，将第一封装体和第二封装体间隔设置于封装基板上，且第一封装体和第二封装体之间的间隔区域设置有连接芯片，之后，包括如下步骤：将第一主芯片200设置于第一封装体20远离封装基板500的一侧表面，以及将第二主芯片300 设置于第二封装体30远离封装基板500的一侧表面。
在另一实施方式中，请参阅图15，图15为图1中步骤S102对应的另一实施方式的结构示意图，封装基板的表面也可以设置有凹槽，当形成如图12b所示的结构之后，再将第一主芯片200设置于第一封装体20 远离封装基板800的一侧表面，以及将第二主芯片300设置于第二封装体30远离封装基板800的一侧表面，得到与图6所示结构类似的封装器件，实现第一主芯片200和第二主芯片300的信号传输区600通过连接芯片40电连接，第一主芯片200和第二主芯片300的非信号传输区 700通过第一导电柱21与封装基板800电连接。
此外，请参阅图16，图16为图1中步骤S102之前包括的步骤对应的一实施方式的结构示意图，上述实施方式中，在将第一主芯片200和第二主芯片300与封装基板电连接之前，可以在第一主芯片200和第二主芯片300的信号传输区600的焊盘位置处分别形成第三导电柱26，在第一主芯片20和第二主芯片30的非信号传输区700的焊盘位置处分别形成第四导电柱27，并进一步在第三导电柱26和第四导电柱27上形成第二焊料28，便于实现第一主芯片20和第二主芯片30与封装基板或者连接芯片的电连接，图15中示意性地以第二主芯片300为例。
当封装基板为表面平整的封装基板500时，如图6所示，执行步骤 S102之后形成的封装器件中，第一主芯片200的功能面211至封装基板 500靠近第一导电柱21一侧表面之间的距离h1大于或等于第一主芯片 200的功能面211至连接芯片40的非功能面410之间的距离h2，图6中示意性画出h1＝h2的情况。当封装基板为表面设置凹槽的封装基板800 时，如图15所示，第一主芯片200的功能面211至封装基板800靠近第一导电柱21一侧表面之间的距离h3小于第一主芯片200的功能面211 至连接芯片40的非功能面410之间的距离h4。
进一步，在另一实施方式中，在执行步骤S102，形成如图6或者图 15所示的封装器件之后，还包括：在第一主芯片200和第二主芯片300 与封装基板500之间形成底填胶29。底填胶29能够使第一主芯片300 和第二主芯片400与第一封装体20和第二封装体30之间的连接更加稳固。具体可参阅图17，图17为图1中步骤S102之后包括的步骤对应的一实施方式的结构示意图，图中示意性地以图6所示的包含表面平整的封装基板的结构为例。
本实施方式形成的封装器件中，两个主芯片的信号传输区采用连接芯片进行连接，能够提高主芯片之间的信号传输速率，提高封装器件的性能；主芯片的非信号传输区则采用普通的导电柱与封装基板连接，能够降低封装成本。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (8)

1.一种芯片封装方法，其特征在于，所述芯片封装方法包括：
提供第一封装体和第二封装体，所述第一封装体和所述第二封装体中分别包含多个第一导电柱和第一塑封层，所述第一塑封层覆盖所述第一导电柱的侧面；
将所述第一封装体和所述第二封装体间隔设置于封装基板上，且所述第一封装体和所述第二封装体之间的间隔区域设置有连接芯片，所述第一封装体和所述第二封装体远离所述封装基板的一侧分别设置有第一主芯片和第二主芯片；其中，所述第一主芯片和所述第二主芯片的信号传输区相邻设置，所述第一主芯片和所述第二主芯片的所述信号传输区的焊盘与所述连接芯片电连接，所述第一主芯片和所述第二主芯片的非信号传输区的焊盘与所述第一导电柱电连接；
所述提供第一封装体或所述提供第二封装体，包括：提供可移除的载板，所述载板定义有至少一个区域；在每个所述区域形成多个所述第一导电柱；在所述载板设置有所述第一导电柱的一侧形成第一塑封层，所述第一导电柱远离所述载板的一侧表面从所述第一塑封层中露出；移除所述载板；
所述将所述第一封装体和所述第二封装体间隔设置于封装基板上，之前，包括：在所述第一导电柱朝向所述封装基板的一侧表面形成第一焊料，或者，在所述封装基板的一侧表面形成第一焊料。
2.根据权利要求1所述的芯片封装方法，其特征在于，所述将所述第一封装体和所述第二封装体间隔设置于封装基板上，且所述第一封装体和所述第二封装体之间的间隔区域设置有连接芯片，包括：
将所述第一封装体和所述第二封装体间隔设置于表面平整的所述封装基板上；
将所述连接芯片的非功能面朝向所述封装基板，且设置于所述第一封装体和所述第二封装体之间的间隔区域。
3.根据权利要求1所述的芯片封装方法，其特征在于，所述将所述第一封装体和所述第二封装体间隔设置于封装基板上，且所述第一封装体和所述第二封装体之间的间隔区域设置有连接芯片，包括：
将所述连接芯片设置于表面平整的所述封装基板上，且所述连接芯片的非功能面朝向所述封装基板；
将所述第一封装体和所述第二封装体间隔设置于所述连接芯片的相对两侧。
4.根据权利要求1所述的芯片封装方法，其特征在于，所述将所述第一封装体和所述第二封装体间隔设置于封装基板上，且所述第一封装体和所述第二封装体之间的间隔区域设置有连接芯片，包括：
将所述第一封装体和所述第二封装体间隔设置于表面设置凹槽的所述封装基板上，且所述凹槽对应设置于所述第一封装体和所述第二封装体的间隔区域；
将所述连接芯片的非功能面朝向所述封装基板，设置于所述第一封装体和所述第二封装体之间的间隔区域，且所述连接芯片的至少部分位于所述凹槽内。
5.根据权利要求1所述的芯片封装方法，其特征在于，所述将所述第一封装体和所述第二封装体间隔设置于封装基板上，且所述第一封装体和所述第二封装体之间的间隔区域设置有连接芯片，包括：
将所述连接芯片设置于表面设置有凹槽的所述封装基板上，且所述连接芯片的至少部分位于所述凹槽内，所述连接芯片的非功能面朝向所述封装基板；
将所述第一封装体和所述第二封装体间隔设置于所述连接芯片的相对两侧。
6.根据权利要求2-5任一项所述的芯片封装方法，其特征在于，所述将所述第一封装体和所述第二封装体间隔设置于封装基板上，且所述第一封装体和所述第二封装体之间的间隔区域设置有连接芯片，之后，包括：
将所述第一主芯片设置于所述第一封装体远离所述封装基板的一侧表面，以及将所述第二主芯片设置于所述第二封装体远离所述封装基板的一侧表面。
7.根据权利要求6所述的芯片封装方法，其特征在于，所述将所述第一主芯片设置于所述第一封装体远离所述封装基板的一侧表面，以及将所述第二主芯片设置于所述第二封装体远离所述封装基板的一侧表面，之后，包括：
在所述第一主芯片和所述第二主芯片与所述封装基板之间形成底填胶。
8.根据权利要求1所述的芯片封装方法，其特征在于，
所述第一封装体和所述第二封装体包含多个封装单元，每个所述封装单元包含多个所述第一导电柱，相邻所述封装单元的所述第一塑封层相互连接；
所述将所述第一封装体和所述第二封装体间隔设置于封装基板上之前，包括：切割掉相邻所述封装单元之间的区域，以获得包含单个所述封装单元的所述第一封装体或者所述第二封装体。
CN202010367772.4A 2020-04-30 2020-04-30 一种芯片封装方法 Active CN111554627B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010367772.4A CN111554627B (zh) 2020-04-30 2020-04-30 一种芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010367772.4A CN111554627B (zh) 2020-04-30 2020-04-30 一种芯片封装方法

Publications (2)

Publication Number Publication Date
CN111554627A CN111554627A (zh) 2020-08-18
CN111554627B true CN111554627B (zh) 2022-10-11

Family

ID=72000449

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010367772.4A Active CN111554627B (zh) 2020-04-30 2020-04-30 一种芯片封装方法

Country Status (1)

Country Link
CN (1) CN111554627B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115274608A (zh) * 2022-01-05 2022-11-01 天芯互联科技有限公司 封装体及其封装方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4380130B2 (ja) * 2002-09-13 2009-12-09 ソニー株式会社 半導体装置
US9601463B2 (en) * 2014-04-17 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) and the methods of making the same
US9666559B2 (en) * 2014-09-05 2017-05-30 Invensas Corporation Multichip modules and methods of fabrication
US10074630B2 (en) * 2015-04-14 2018-09-11 Amkor Technology, Inc. Semiconductor package with high routing density patch
CN109087908B (zh) * 2015-12-31 2020-10-27 华为技术有限公司 封装结构、电子设备及封装方法
US10475747B2 (en) * 2017-08-14 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method for fabricating the same

Also Published As

Publication number Publication date
CN111554627A (zh) 2020-08-18

Similar Documents

Publication Publication Date Title
TWI538123B (zh) 具有雙側連接的積體電路封裝系統及其製造方法
US8304918B2 (en) Method for manufacturing electronic device and electronic device
CN108346623A (zh) 晶片封装方法
CN111863791A (zh) 一种半导体封装体和芯片封装体
WO2022110936A1 (zh) 一种功率元件封装结构及其制备方法
CN111554617A (zh) 一种芯片封装方法
CN111554613A (zh) 一种芯片封装方法
CN111554622B (zh) 一种芯片封装方法
CN114530425A (zh) 扇出型封装器件
CN111554627B (zh) 一种芯片封装方法
CN114512409B (zh) 扇出型封装方法
CN111554631A (zh) 一种芯片封装方法
CN111554619A (zh) 一种芯片封装方法
KR20230010399A (ko) 반도체 패키지
CN111554620A (zh) 一种芯片封装方法
CN111554630A (zh) 一种芯片封装方法
CN111554625A (zh) 一种芯片封装方法
CN111554626A (zh) 一种芯片封装方法
CN111554624B (zh) 一种芯片封装方法
JP3685185B2 (ja) 半導体装置の製造方法
CN111554632B (zh) 一种芯片封装方法
CN111554616B (zh) 一种芯片封装方法
CN111554618A (zh) 一种芯片封装方法
CN111554655A (zh) 一种半导体封装器件
CN112490209A (zh) 一种半导体封装器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant