CN112121874B - 一种微通道结构芯片制备方法及微通道结构芯片 - Google Patents
一种微通道结构芯片制备方法及微通道结构芯片 Download PDFInfo
- Publication number
- CN112121874B CN112121874B CN202011035990.4A CN202011035990A CN112121874B CN 112121874 B CN112121874 B CN 112121874B CN 202011035990 A CN202011035990 A CN 202011035990A CN 112121874 B CN112121874 B CN 112121874B
- Authority
- CN
- China
- Prior art keywords
- substrate
- micro
- channel structure
- processed
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 176
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 56
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 34
- 239000010931 gold Substances 0.000 claims abstract description 31
- 229910052737 gold Inorganic materials 0.000 claims abstract description 30
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 29
- 238000000576 coating method Methods 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000011248 coating agent Substances 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 claims abstract description 21
- 238000004140 cleaning Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000007747 plating Methods 0.000 claims abstract description 19
- 238000001259 photo etching Methods 0.000 claims description 14
- 238000005286 illumination Methods 0.000 claims description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 7
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 4
- 239000003292 glue Substances 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 239000004205 dimethyl polysiloxane Substances 0.000 description 8
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 8
- 239000000463 material Substances 0.000 description 5
- 239000007788 liquid Substances 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- -1 Polydimethylsiloxane Polymers 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001795 light effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
- B01L3/00—Containers or dishes for laboratory use, e.g. laboratory glassware; Droppers
- B01L3/50—Containers for the purpose of retaining a material to be analysed, e.g. test tubes
- B01L3/502—Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures
- B01L3/5027—Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures by integrated microfluidic structures, i.e. dimensions of channels and chambers are such that surface tension forces are important, e.g. lab-on-a-chip
- B01L3/502707—Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures by integrated microfluidic structures, i.e. dimensions of channels and chambers are such that surface tension forces are important, e.g. lab-on-a-chip characterised by the manufacture of the container or its components
Landscapes
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Dispersion Chemistry (AREA)
- Analytical Chemistry (AREA)
- General Health & Medical Sciences (AREA)
- Hematology (AREA)
- Clinical Laboratory Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Micromachines (AREA)
Abstract
本申请公开了一种微通道结构芯片制备方法及微通道结构芯片，该制备方法包括在待处理基底的表面制作微通道结构图案，进行刻蚀，在基底表面形成微通道结构，使用第一光刻胶对待处理基底表面上非微通道结构的部分进行覆盖，得到待一次镀膜基底，在基底表面镀上一层氧化硅，对非微通道结构部分所覆盖的氧化硅进行剥离，得到待二次镀膜基底，在基底表面镀上一层金膜，得到第一基底，将第一基底与第二基底镀有金膜的表面键合在一起，得到第三基底，对第三基底进行清洗，去除微通道结构中的氧化硅。采用上述制备方法得到的微通道结构芯片，金膜互融形成一体，且金和基底是通过镀膜工艺镀上，贴合紧密，不会出现通道渗漏的问题。
Description
技术领域
本申请涉及微通道芯片技术领域，尤其涉及一种微通道结构芯片制备方法及微通道结构芯片。
背景技术
微通道结构芯片广泛用于液体流动性检测、气体流动性检测等诸多领域，能够将生物、化学、医学分析中的所涉及到的样品制备、反应、分离、检测等过程最大限度地集成到一个几平方厘米的芯片衬底上，其具有样品用量少、集成度高、易于微型化和自动化等突出特点，具有广阔的应用前景。
聚二甲基硅氧烷(PDMS)作为一种具有良好的光学透明性、生物相容性和化学惰性的弹性高分子聚合物材料，是制备微通道结构芯片的主要制备材料。目前微通道结构芯片制备方法为：首先制作出与微通道结构图案相反的图案，通过PDMS浇筑，制备出微通道结构PDMS膜，然后将PDMS膜附在两片硬质基底中间，形成微通道结构芯片。
但是上述方法制备所得的微通道结构芯片，其PDMS膜和硬质基底之间的粘附非永久性粘附，存在贴合不够紧密导致通道出现渗漏的问题。
发明内容
为了解决现有的微通道结构芯片，由于其PDMS膜和硬质基底之间的粘附非永久性粘附，因而存在贴合不够紧密导致通道出现渗漏的问题，本申请通过以下实施了公开了一种微通道结构芯片制备方法及微通道结构芯片。
本申请第一方面公开了一种微通道结构芯片制备方法，包括：
获取待处理基底；
在所述待处理基底的表面制作微通道结构图案；
根据所述微通道结构图案，对所述待处理基底的表面进行刻蚀，使得所述待处理基底的表面形成微通道结构；
使用第一光刻胶对所述待处理基底表面上非微通道结构的部分进行覆盖，得到待一次镀膜基底；
在所述待一次镀膜基底的表面镀上一层氧化硅，得到待剥离基底；
对所述待剥离基底表面上非微通道结构部分所覆盖的氧化硅进行剥离，得到待二次镀膜基底；
在所述待二次镀膜基底的表面镀上一层金膜，得到第一基底；
获取第二基底，所述第二基底的表面镀有一层金膜；
将所述第一基底与所述第二基底镀有金膜的表面键合在一起，得到第三基底；
使用清洗液对所述第三基底进行清洗，去除所述微通道结构中的氧化硅，获取微通道结构芯片。
可选的，所述在所述待处理基底的表面制作微通道结构图案，包括：
将设计好的所述微通道结构图案制作到掩模版上；
在所述待处理基底的表面均匀涂布第二光刻胶，形成一层光阻薄膜，所述第二光刻胶与所述第一光刻胶的光效应相反，所述光阻薄膜的厚度设置范围为100nm-100um；
对表面存在一层光阻薄膜的待处理基底进行烘烤，烘烤的温度设置范围为70℃-130℃；
基于所述掩模版，通过光刻在烘烤完成的所述待处理基底的表面制作微通道结构图案。
可选的，所述基于所述掩模版，通过光刻在烘烤完成的所述待处理基底的表面制作微通道结构图案，包括：
将所述掩模版置于光源与烘烤完成的所述待处理基底之间，使得所述光源透过所述掩模版上的微通道结构图案，对所述待处理基底进行光照处理，光照时长设置范围为100ms-600s；
将光照处理后的待处理基底通过显影液进行显影处理，显影处理时长设置范围为30s-1h；
对显影处理完成后的待处理基底进行烘烤，烘烤温度设置范围为70℃-130℃。
可选的，对所述待处理基底的表面进行刻蚀的过程中，刻蚀深度设置范围为100nm-100um。
可选的，所述对所述待剥离基底表面上非微通道结构部分所覆盖的氧化硅进行剥离，包括：
将所述待剥离基底放入剥离去胶液中，使得非微通道结构部分上的氧化硅连同所述第一光刻胶一起剥离掉，留下所述微通道结构中的氧化硅。
可选的，所述清洗液为氟化氢清洗液。
本申请第二方面公开了一种微通道结构芯片，所述微通道结构芯片采用本申请第一方面所述的微通道结构芯片制备方法制备而得。
本申请公开了一种微通道结构芯片制备方法及微通道结构芯片，该制备方法包括在待处理基底的表面制作微通道结构图案，然后进行刻蚀，使得待处理基底的表面形成微通道结构，使用第一光刻胶对待处理基底表面上非微通道结构的部分进行覆盖，得到待一次镀膜基底，在待一次镀膜基底的表面镀上一层氧化硅，得然后对非微通道结构部分所覆盖的氧化硅进行剥离，得到待二次镀膜基底，在待二次镀膜基底的表面镀上一层金膜，得到第一基底，将第一基底与所述第二基底镀有金膜的表面键合在一起，得到第三基底，使用清洗液对第三基底进行清洗，去除微通道结构中的氧化硅，获取微通道结构芯片。采用上述制备方法得到的微通道结构芯片，由于金膜互融会形成一体，且金和基底是通过镀膜工艺镀上，贴合紧密，不会出现通道渗漏的问题。
附图说明
为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例公开的一种微通道结构芯片制备方法的工作流程示意图；
图2为本申请实施例公开的一种微通道结构芯片制备方法中，在所述待处理基底的表面制作微通道结构图案的工作流程示意图；
图3为本申请实施例公开的一种微通道结构芯片制备方法中，在烘烤完成的所述待处理基底的表面制作微通道结构图案的工作流程示意图；
图4为本申请实施例公开的一种微通道结构芯片制备工艺的原理示意图。
具体实施方式
为了解决现有的微通道结构芯片，由于其PDMS膜和硬质基底之间的粘附非永久性粘附，因而存在贴合不够紧密导致通道出现渗漏的问题，本申请通过以下实施了公开了一种微通道结构芯片制备方法及微通道结构芯片。
本申请第一实施例公开了一种微通道结构芯片制备方法，参见图1，该该制备方法包括：
步骤S101、获取待处理基底。
步骤S102、在所述待处理基底的表面制作微通道结构图案。
具体的，参见图2，通过以下步骤在所述待处理基底的表面制作微通道结构图案：
步骤S201、将设计好的所述微通道结构图案制作到掩模版上。
步骤S202、在所述待处理基底的表面均匀涂布第二光刻胶，形成一层光阻薄膜，所述第二光刻胶与所述第一光刻胶的光效应相反，所述光阻薄膜的厚度设置范围为100nm-100um。
步骤S203、对表面存在一层光阻薄膜的待处理基底进行烘烤，烘烤的温度设置范围为70℃-130℃。
步骤S204、基于所述掩模版，通过光刻在烘烤完成的所述待处理基底的表面制作微通道结构图案。
参见图3，所述基于所述掩模版，通过光刻在烘烤完成的所述待处理基底的表面制作微通道结构图案，包括：
步骤S301、将所述掩模版置于光源与烘烤完成的所述待处理基底之间，使得所述光源透过所述掩模版上的微通道结构图案，对所述待处理基底进行光照处理，光照时长设置范围为100ms-600s。
步骤S302、将光照处理后的待处理基底通过显影液进行显影处理，显影处理时长设置范围为30S-1h。
步骤S302、对显影处理完成后的待处理基底进行烘烤，烘烤温度设置范围为70℃-130℃。
烘烤完成之后，得到表面有微通道结构图案的待处理基底。
步骤S103、根据所述微通道结构图案，对所述待处理基底的表面进行刻蚀，使得所述待处理基底的表面形成微通道结构。其中，刻蚀深度设置范围为100nm-100um。
步骤S104、使用第一光刻胶对所述待处理基底表面上非微通道结构的部分进行覆盖，得到待一次镀膜基底。
步骤S105、在所述待一次镀膜基底的表面镀上一层氧化硅，得到待剥离基底。
步骤S106、对所述待剥离基底表面上非微通道结构部分所覆盖的氧化硅进行剥离，得到待二次镀膜基底。
实际操作中，将所述待剥离基底放入剥离去胶液中，使得非微通道结构部分上的氧化硅连同所述第一光刻胶一起剥离掉，留下所述微通道结构中的氧化硅。
步骤S107、在所述待二次镀膜基底的表面镀上一层金膜，得到第一基底。
步骤S108、获取第二基底，所述第二基底的表面镀有一层金膜。
步骤S109、将所述第一基底与所述第二基底镀有金膜的表面键合在一起，得到第三基底。
步骤S110、使用清洗液对所述第三基底进行清洗，去除所述微通道结构中的氧化硅，获取微通道结构芯片。所述清洗液为氟化氢清洗液。
本申请公开了一种微通道结构芯片制备方法及微通道结构芯片，该制备方法包括在待处理基底的表面制作微通道结构图案，然后进行刻蚀，使得待处理基底的表面形成微通道结构，使用第一光刻胶对待处理基底表面上非微通道结构的部分进行覆盖，得到待一次镀膜基底，在待一次镀膜基底的表面镀上一层氧化硅，然后对非微通道结构部分所覆盖的氧化硅进行剥离，得到待二次镀膜基底，在待二次镀膜基底的表面镀上一层金膜，得到第一基底，将第一基底与所述第二基底镀有金膜的表面键合在一起，得到第三基底，使用清洗液对第三基底进行清洗，去除微通道结构中的氧化硅，获取微通道结构芯片。采用上述制备方法得到的微通道结构芯片，由于金膜互融会形成一体，且金和基底是通过镀膜工艺镀上，贴合紧密，不会出现通道渗漏的问题。
参加图2，以下结合示例，对上述制备方法的流程进行具体说明：
一、制作掩模版
根据微通道结构芯片要求设计出合适的微通道结构，将设计好的微通道结构图案制作到掩模版上，用于厚道光刻工艺使用。
二、光刻
取待处理基底(substrate)，在待处理基底表面均匀涂布第二光刻胶(Photoresist,简称PR)，形成一层光刻胶薄膜(又称光阻薄膜)，该光刻胶薄膜厚度为100nm-100um，光刻胶有正胶、负胶区分，正反版的掩模版选用不同的光刻胶，正胶选择正版，负胶选择反版，涂布完成后的基底在70℃-130℃温度下进行烘烤；
取光刻机，将第一步所制作掩模版的图形区域放置于光刻机光源与第二步处理后所得待处理基底光刻胶薄膜之间，光刻机打开遮光板对基底进行光照处理，光照时长100ms-600s，光刻机光源发射的光线通过所述掩模版图形区域中的透光区域照射在待处理基底的光阻薄膜上，接受光线照射的光阻薄膜发生反应，进行曝光，曝光后的待处理基底在70℃-130℃温度下进行烘烤；
将光照处理后的待处理基底通过显影液进行显影处理，显影处理时长为30s-1h，使光照中发生反应的光阻薄膜溶解于显影液中，未反应的光阻薄膜保留在待处理基底表面，在光阻薄膜表面形成微通道图形，去除显影液及溶解于其内的光阻薄膜，完成显影处理，将处理完成后的基底在70℃-130℃温度下进行烘烤。
三、ICP刻蚀
在待处理基底表面进行刻蚀处理，对未保留光阻薄膜的基底表面进行刻蚀，保留光阻薄膜的基底表面不被刻蚀，将第二步中在光刻胶薄膜表面形成的微通道图形转移至基底表面，形成所述微通道图形，去除保留的光阻薄膜，形成供后续镀膜的微通道(HOLE)，微通道图形刻蚀深度100nm-100um，通过此刻蚀方式制作的微通道结构侧壁及底部均非常光滑，表面粗糙度达到纳米以下粗糙度。
四、光刻
重复第一步的光刻步骤，使用第一光刻胶对所述待处理基底表面上非微通道结构的部分进行覆盖，得到待一次镀膜基底，此次光刻步骤为了制作非微通道图形，用于制作后步骤镀膜时的非微通道光刻胶掩膜，此步骤所用光刻胶和第一步使用的第一光刻胶对光的效应相反，若第一步用正胶，则此步骤用负胶，若第一步用负胶，则此步骤用正胶。
五、一次镀膜
在待一次镀膜基底表面进行镀膜处理，在经过步第四步处理的基底表面均匀的镀上微通道所需要的氧化硅薄膜(SiO2)，使微通道完全被氧化硅薄膜覆盖并填平，得到待剥离基底，此镀膜方式为PECVD镀膜、光学镀膜等。
六、剥离
待剥离基底的微通道刻蚀沟槽中会沉积上氧化硅薄膜，同时非微通道结构部分沉积上薄膜，将基片放入剥离用去胶液中，将非微通道光刻胶连同光刻胶上薄膜一同剥离掉，留下微通道结构，以上从第一步到第六步即完成微通道结构制作，得到待二次镀膜基底。
七、二次镀膜
待二次镀膜基底为一个平整的基底，在此基底上镀上金膜(Au)，此金膜镀膜需求和基底粘附性好，膜厚无需过厚，纳米级别厚度即可。至此，完成第一基底的制作。
八、键合
将第一基底和另一片同规格的且表面镀上金膜的第二基底通过金金键合工艺，将两个基底键合在一起，通过此键合工艺键合后的基底粘结在一起形成第三基底，键合面由于金的互融形成一体。
九、HF清洗
将经过第八步键合得到的第三基底放入氟化氢(HF)清洗液中，由于氧化硅薄膜会被HF清洗液腐蚀，腐蚀后便形成具有微通道结构的基底，依据芯片的需求，再将基底切割成需要大小的芯片，便制作完成微通道结构芯片。
上述流程中，微通道结构芯片是在基底材料上先通过光刻将设计好的微通道结构图案制作到基底材料上，再通过刻蚀工艺，将图案转移到基底材料上形成微通道结构，再通过光刻覆盖住微通道结构外的部分，通过镀膜镀上氧化硅，再通过剥离去除微通道外的氧化硅，再通过镀膜镀上金膜，通过键合工艺将另外一片镀有金膜的基底和此基底键合在一起，键合好的基底放入HF清洗液中清洗，去除微通道中的氧化硅形成微通道结构芯片。制作的微通道结构芯片通道结构背部光滑、结构四周贴合精密，不会出现通道渗漏问题，能够保证使用的准确性，且可用于任何液体或环境。
本申请第二实施例公开了一种微通道结构芯片，所述微通道结构芯片采用本申请第一实施例所述的微通道结构芯片制备方法制备而得。该微通道结构芯片由于连接层的金互融会形成一体，金和基底是通过镀膜工艺镀上，粘附性、致密性都非常好，不会在后期使用中发生通道损坏或渗漏问题，对于使用的可靠性更高，且由于金为几乎耐任何气体、液体腐蚀性材料，基底亦可选择耐任何腐蚀性材料，所以制作出的微通道结构芯片可用于任何液体或环境。
以上结合具体实施方式和范例性实例对本申请进行了详细说明，不过这些说明并不能理解为对本申请的限制。本领域技术人员理解，在不偏离本申请精神和范围的情况下，可以对本申请技术方案及其实施方式进行多种等价替换、修饰或改进，这些均落入本申请的范围内。本申请的保护范围以所附权利要求为准。
Claims (6)
1.一种微通道结构芯片制备方法，其特征在于，包括：
获取待处理基底；
在所述待处理基底的表面制作微通道结构图案；
根据所述微通道结构图案，对所述待处理基底的表面进行刻蚀，使得所述待处理基底的表面形成微通道结构；
使用第一光刻胶对所述待处理基底表面上非微通道结构的部分进行覆盖，得到待一次镀膜基底；
在所述待一次镀膜基底的表面镀上一层氧化硅，得到待剥离基底；
对所述待剥离基底表面上非微通道结构部分所覆盖的氧化硅进行剥离，得到待二次镀膜基底；
在所述待二次镀膜基底的表面镀上一层金膜，得到第一基底；
获取第二基底，所述第二基底的表面镀有一层金膜；
将所述第一基底与所述第二基底镀有金膜的表面键合在一起，得到第三基底；
使用氟化氢清洗液对所述第三基底进行清洗，去除所述微通道结构中的氧化硅，获取微通道结构芯片。
2.根据权利要求1所述的微通道结构芯片制备方法，其特征在于，所述在所述待处理基底的表面制作微通道结构图案，包括：
将设计好的所述微通道结构图案制作到掩模版上；
在所述待处理基底的表面均匀涂布第二光刻胶，形成一层光阻薄膜，所述第二光刻胶与所述第一光刻胶的光效应相反，所述光阻薄膜的厚度设置范围为100nm-100um；
对表面存在一层光阻薄膜的待处理基底进行烘烤，烘烤的温度设置范围为70℃-130℃；
基于所述掩模版，通过光刻在烘烤完成的所述待处理基底的表面制作微通道结构图案。
3.根据权利要求2所述的微通道结构芯片制备方法，其特征在于，所述基于所述掩模版，通过光刻在烘烤完成的所述待处理基底的表面制作微通道结构图案，包括：
将所述掩模版置于光源与烘烤完成的所述待处理基底之间，使得所述光源透过所述掩模版上的微通道结构图案，对所述待处理基底进行光照处理，光照时长设置范围为100ms-600s；
将光照处理后的待处理基底通过显影液进行显影处理，显影处理时长设置范围为30s-1h；
对显影处理完成后的待处理基底进行烘烤，烘烤温度设置范围为70℃-130℃。
4.根据权利要求1所述的微通道结构芯片制备方法，其特征在于，对所述待处理基底的表面进行刻蚀的过程中，刻蚀深度设置范围为100nm-100um。
5.根据权利要求1所述的微通道结构芯片制备方法，其特征在于，所述对所述待剥离基底表面上非微通道结构部分所覆盖的氧化硅进行剥离，包括：
将所述待剥离基底放入剥离去胶液中，使得非微通道结构部分上的氧化硅连同所述第一光刻胶一起剥离掉，留下所述微通道结构中的氧化硅。
6.一种微通道结构芯片，其特征在于，所述微通道结构芯片采用如权利要求1-5任一项所述的微通道结构芯片制备方法制备而得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011035990.4A CN112121874B (zh) | 2020-09-27 | 2020-09-27 | 一种微通道结构芯片制备方法及微通道结构芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011035990.4A CN112121874B (zh) | 2020-09-27 | 2020-09-27 | 一种微通道结构芯片制备方法及微通道结构芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112121874A CN112121874A (zh) | 2020-12-25 |
| CN112121874B true CN112121874B (zh) | 2021-12-10 |
Family
ID=73840801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011035990.4A Active CN112121874B (zh) | 2020-09-27 | 2020-09-27 | 一种微通道结构芯片制备方法及微通道结构芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112121874B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6752966B1 (en) * | 1999-09-10 | 2004-06-22 | Caliper Life Sciences, Inc. | Microfabrication methods and devices |
| CN102671730A (zh) * | 2012-05-22 | 2012-09-19 | 武汉大学 | 一种集成镍柱微阵列的聚合物微流控芯片及其制备方法 |
| CN108355727A (zh) * | 2018-01-19 | 2018-08-03 | 东南大学 | 一种微流控芯片模板的制备方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6477225B1 (en) * | 2000-08-09 | 2002-11-05 | Sandia National Laboratories | X-ray mask and method for providing same |
| EP1887355B1 (de) * | 2006-08-02 | 2017-09-27 | F. Hoffmann-La Roche AG | Beschichtungsverfahren für ein mikrofluidiksystem. |
| EP2856177B1 (en) * | 2012-05-25 | 2020-11-18 | The University of North Carolina At Chapel Hill | Microfluidic devices, solid supports for reagents and related methods |
| DE102013209266A1 (de) * | 2013-05-17 | 2014-11-20 | Robert Bosch Gmbh | Bauelement mit einem Hohlraum |
| CN107176588B (zh) * | 2017-06-19 | 2018-08-14 | 鲁东大学 | 一种中空微通道结构的制备方法 |
| CN109085716A (zh) * | 2018-09-21 | 2018-12-25 | 福州大学 | 一种基于微流控和量子点技术的彩色滤光膜制备方法 |
| CN110292959B (zh) * | 2019-06-21 | 2022-05-13 | 中国人民解放军军事科学院军事医学研究院 | 一种微流控芯片及其制备方法与应用 |
| CN110975953B (zh) * | 2019-12-14 | 2021-08-24 | 深圳先进技术研究院 | 一种微纳流控芯片及其制备方法与应用 |
-
2020
- 2020-09-27 CN CN202011035990.4A patent/CN112121874B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6752966B1 (en) * | 1999-09-10 | 2004-06-22 | Caliper Life Sciences, Inc. | Microfabrication methods and devices |
| CN102671730A (zh) * | 2012-05-22 | 2012-09-19 | 武汉大学 | 一种集成镍柱微阵列的聚合物微流控芯片及其制备方法 |
| CN108355727A (zh) * | 2018-01-19 | 2018-08-03 | 东南大学 | 一种微流控芯片模板的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112121874A (zh) | 2020-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106711017A (zh) | 利用光刻胶沉积金属构形的方法 | |
| CN110223957B (zh) | 一种基于半导体多台阶深度刻蚀的表面金薄膜图形化方法 | |
| US12040188B2 (en) | Photoresist structure, patterned deposition layer, semiconductor chip and manufacturing method thereof | |
| CN113764261B (zh) | 空桥结构及其制作方法、超导量子芯片及其制作方法 | |
| JP2002144300A (ja) | パイプジョイント及びその作製方法並びにそれを用いた流体デバイス | |
| JPWO2006080336A1 (ja) | フィルタおよびその製造方法 | |
| CN112121874B (zh) | 一种微通道结构芯片制备方法及微通道结构芯片 | |
| CN117276454A (zh) | 一种微型发光芯片键合的方法及芯片键合件 | |
| CN112967967B (zh) | 一种发光芯片的转移方法及显示装置 | |
| US6841339B2 (en) | Silicon micro-mold and method for fabrication | |
| CN104190482B (zh) | 以感光干膜为抗腐蚀掩膜制作玻璃微流体装置的方法 | |
| CN113800465B (zh) | 一种电容式微机械超声换能器的工艺制造方法 | |
| JP2011109056A (ja) | セラミック基板の製造方法 | |
| CN116812860B (zh) | 一种mems芯模的制备方法 | |
| JP2002118055A (ja) | アライメントマーク、半導体装置および半導体装置の製造方法 | |
| JP3444967B2 (ja) | 微細パターン形成用マスク板およびその製造方法 | |
| CN107321400B (zh) | 微流控芯片的制造方法和微流控芯片 | |
| Huang et al. | Novel copper metallization schemes on ultra-thin, bare glass interposers with through-vias | |
| JP4588493B2 (ja) | 粘着シート及びこの粘着シートを用いた半導体装置の製造方法 | |
| CN118622986A (zh) | 密封结构、密封方法以及密封表面的制作方法 | |
| CN114927458B (zh) | 芯片转移方法、Micro-LED显示器件及制作方法 | |
| CN100445871C (zh) | 接合晶片的方法 | |
| CN108751125A (zh) | 一种提高光刻胶胶层与电铸金属层界面结合力的方法 | |
| JP2008213273A (ja) | 微細構造金型の製造方法 | |
| CN120432439A (zh) | 一种半导体器件中功能层制备方法及半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |