CN112332851B - 一种离散与连续混合型的高精度单比特数模转换电路 - Google Patents
一种离散与连续混合型的高精度单比特数模转换电路 Download PDFInfo
- Publication number
- CN112332851B CN112332851B CN202011291415.0A CN202011291415A CN112332851B CN 112332851 B CN112332851 B CN 112332851B CN 202011291415 A CN202011291415 A CN 202011291415A CN 112332851 B CN112332851 B CN 112332851B
- Authority
- CN
- China
- Prior art keywords
- switch
- sampling
- capacitor
- integrator
- stage integrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims description 117
- 238000005070 sampling Methods 0.000 claims description 116
- 230000010354 integration Effects 0.000 claims description 32
- 230000000630 rising effect Effects 0.000 claims description 4
- 230000006872 improvement Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 238000001914 filtration Methods 0.000 description 2
- 102100023152 Scinderin Human genes 0.000 description 1
- 101710190410 Staphylococcal complement inhibitor Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000005307 time correlation function Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/661—Improving the reconstruction of the analogue output signal beyond the resolution of the digital input signal, e.g. by interpolation, by curve-fitting, by smoothing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种离散与连续混合型的高精度单比特数模转换电路，包括第一级积分器和第二级积分器，所述第一级积分器的输出端与所述第二级积分器的输入端连接，所述第一级积分器为离散型SC积分器，所述第二级积分器为连续型RC积分器；所述第一级积分器的输入端连接数字信号输入电路，所述第二级积分器的输出端为模拟信号输出端。本发明结合了时间离散型SC积分器和时间连续型RC积分器的优点，解决了SC积分器的压摆问题和RC积分器时钟抖动引入噪声的问题，同时，SC或RC积分器不需要使用额外电路进行补偿。
Description
技术领域
本发明属于模数混合电路领域，具体涉及一种离散与连续混合型的高精度单比特数模转换电路。
背景技术
隔离放大器通常由调制电路和解调电路两部分组成。调制电路将模拟信号转换为调制信号传送过隔离带到达副边，副边的解调电路将调制信号转换为模拟信号实现了具有隔离能力的放大器。该调制电路和解调电路最普遍的结构是单比特(sigma-delta)模数转换器(ADC)和单比特数模转换器(DAC)，该结构有很好的线性度和很低的噪声，抗干扰能力强。其中单比特数模转换器有离散型和连续型两种。
如图1a所示的离散型数模转换器，由开关电容(Switch Capacitor,SC)积分器实现。积分器输入根据数字信号x(t)选择接正参考电压Vrefp和负参考电压Vrefn实现数模转换。该结构对时钟抖动不敏感，可实现很高的信噪比。是DAC的主流实现方法。参照图1b，开关电容DAC面临压摆(slewing)问题及由采样带来的spur问题，通过合理的设计，可以降低它们对线性度的影响，但是它们对增益带来的影响还是存在。隔离放大器对增益精度要求很高，但该结构的增益精度不够好，尤其是温度变化会影响放大器的压摆率，从而影响增益，使得该结构的增益温漂大。
如图2所示，连续型数模转换器，由RC积分器实现。积分器输入根据数字信号x(t)选择接正参考电压Vrefp和负参考电压Vrefn实现数模转换。该结构对放大器带宽和压摆率要求都很低，没有压摆率建立问题和spur问题，线性度好，增益精度高。但该结构对时钟抖动和x(t)＝1或0的时间长度敏感，时钟抖动会引入带内噪声，单个x(t)＝1的时长如果与单个x(t)＝0的时间不同，会引入失调电压。
发明内容
本发明要解决的技术问题是提供一种新型的DAC电路其能够避免开关电容积分器的压摆问题和spur问题，并能够避免时钟抖造成RC积分器带入噪声。
为此本发明提供一种离散与连续混合型的高精度单比特数模转换电路，包括第一级积分器和第二级积分器，所述第一级积分器的输出端与所述第二级积分器的输入端连接；所述第一级积分器为离散型SC积分器，所述第二级积分器R为连续型RC积分器；所述第一级积分器的输入端连接数字信号输入电路D，所述第二级积分器的输出端为模拟信号输出端。
作为本发明一实施方式的进一步改进，所述第一级积分器包括斩波放大器、采样电容组、积分电容组、采样开关组和积分开关组；所述积分电容组包括连接在斩波放大器负输入端和正输出端的第一积分电容和连接在斩波放大器正输入端和负输出端的第二积分电容；所述采样电容组包括第一采样电容和第二采样电容，采样开关组串联第一采样电容和第二采样电容形成与对参考电平的采样回路；所述积分开关组将所述第一采样电容跨接在第一级积分器的负输入端和第二级积分器的正输出端，所述积分开关组将所述第二采样电容跨接在第一级积分器的正入端和第二级积分器RC2的负输出端。
作为本发明一实施方式的进一步改进，所述采样开关组包括连接第一采样电容和第二采样电容的第一采样开关、用于连接第一采样电容和数字输入电路的第二采样开关、用于连接第二采样电容和数字输入电路的第三采样开关。
作为本发明一实施方式的进一步改进，所述积分开关组包括连接第一采样电容和斩波放大器负输入端的第一积分开关、连接第一积分电容和第二级积分器正输出端的第二积分开关、连接第二采样电容和斩波放大器正输入端的第三积分开关；连接第二采样电容和第二级积分器负输出端的第四积分开关。
作为本发明一实施方式的进一步改进，所述第一采样开关、第二采样开关、第三采样开关以及第一积分开关、第二积分开关、第三积分开关和第四积分开关的控制端连接非交叠时钟电路；第一至三采样开关在第一时钟周期闭合，第一至第四积分开关在第一时钟周期断开；第一至三采样开关在第二时钟周期断开，第一至第四积分开关在第二时钟周期闭合。
作为本发明一实施方式的进一步改进，所述第一时钟周期和第二时钟周期为连续的两个时钟周期，所述第一时钟周期的下降沿与第二时钟周期的上升沿之间存在时延。
作为本发明一实施方式的进一步改进，所述第一级积分器的负输入端和第二级积分器的正输出端之间连接第一滤波电容；所述第一级积分器的正输入端和第二级积分器的负输出端之间连接第二滤波电容。
作为本发明一实施方式的进一步改进，斩波放大器包括输入斩波器和输出斩波器，所输入斩波器包括第一斩波开关、第二斩波开关、第三斩波开关和第四斩波开关，所述第一斩波开关和第四斩波开关连接斩波控制信号S，所述第二斩波开关和第三斩波开关连接斩波控制信号SN。
作为本发明一实施方式的进一步改进，所述第二级积分器包括放大器和连接在放大器输入端和输出端的积分电容组，所述积分电容组包括连接在放大器负输入端和正输出端的第一积分电容以及连接在放大器正输入端和负输出端的第二积分电容；所述第一积分电容和第二积分电容分别并联第一反馈电阻和第二反馈电阻；所述放大器的负输入端和正输入端分别连接第一输入电阻和第二输入电阻。
作为本发明一实施方式的进一步改进，所述数字信号输入电路包括：数字信号输入端、第一参考电平输入端、第二参考电平输入端以及第一输出端和第二输出端；所述第一参考电平输入端和第一输出端之间连接第一选择开关；所述第一参考电平输入端和第二输出端之间连接第二选择开关；所述第二参考电平输入端和第一输出端连接第三选择开关；所述第二参考电平输入端和第二输出端之间连接第四选择开关；数字信号控制所述第一选择开关和第四选择开关同时开启或关断；所述控制信号控制所述第二选择开关和第三选择开关同时开启或关断。
本发明的有益技术效果在于结合了SC电容积分器和RC积分器两种传统方案的优点。第一级采用开关积分器，对时钟抖动和时钟占空比不敏感，噪声低，线性度好。第一级的输出压摆建立过程通过第二级RC积分器滤波消除，第二级RC积分器输出的模拟信号没有压摆建立过程和spur,不会引入增益误差。而第一级输出中的压摆建立和Spur由于是在环路内部，它们引入的增益误差会第一级的开环增益抑制掉，放大器开环增益有100dB左右，残余的增益误差可忽略不计，所以该结构的增益精度很高，且对温度不敏感。同时第一级放大器采用斩波放大器(Chopped Amp)，实现了低失调电压。
附图说明
图1a是离散型SC积分器结构示意图；
图1b是该积分器输出特性曲线；
图2是RC积分器结构示意图；
图3是数模转换电路框架结构示意图；
图4是数模转换电路内部结构示意图；
图5是采样开关组和积分开关组控制时钟信号示意图；
图6是斩波器一种实施方式示意图。
具体实施方式
以下结合附图对本发明技术方案优选的实施方式进行详细描述，以帮助本领域技术人员理解本发明技术方案，在本申请中使用“组”代表多个同种类型电子器件，例如采样电容组表示多个采样电容。
图3所示为数模转换电路框架结构示意图，其中显示了对信号输入输出过程以及信号处理模块，省略了其内部电路细节以及不同模块之间的细微结构。
图3所示图数模转换电路，包括第一级积分器SCI和第二级积分器RCI。第一级积分器SCI的输入端SCIin与数字信输入电路的输出端Dout连接，所述数字信号输入电路D的数字输入端Din输入数字信号，第一输入端连接第一参考电平Verfp，第二输入端连接第二参考电平Verfn。所述第一级积分器SCI积分器的输出端SCIout与所述第二级积分器RCI的输入端RCIin连接，所述第一级积分器SCI为离散型SC积分器；所述第二级积分器RCI为连续型RC积分器。所述第一级积分器SCI的输入端SCIin连接数字信号输入电路，所述第二级积分器RCI的输出端为模拟信号输出端。
在上述方案中离散型SC积分器，对时钟抖动和时钟占空比不敏感，噪声特性好，线 性度好。其输出压摆建立过程通过第二级RC积分器滤波消除，RC积分器输出的模拟信号没 有压摆建立过程和spur,不会引入增益误差。并且由于SC积分器的前置传统的时钟抖动造 成RC积分器噪声在上述结构中也不复存在。通过这种离散型SC积分器和RC积分器这种方式构成的数模转换器(DAC)兼顾两种传统方案的优点，并规避相应的缺点，具有精度高低失调电压低噪声的优势。
参照图4为数模转换电路内部结构示意图，为了清楚其中还示出了数字输入电路内部结构。
所述第一级积分器SCI包括斩波放大器ChAmp、采样电容组、积分电容组、滤波电容组、采样开关组和积分开关组，这些组件构成全差分结构电路。所述积分电容组包括连接在斩波放大器ChAmp负输入端和正输出端的第一积分电容C3和连接在斩波放大器ChAmp正输入端和负输出端的第二积分电容C3'。所述采样电容组包括第一采样电容C1和第二采样电容C1'，采样开关组串联第一采样电容C1和第二采样电容C1'形成与对参考电平Verfp/Verfn的采样回路；所述积分开关组将所述第一采样电容C1跨接在第一级积分器SCI的负输入端和第二级积分器RCI的正输出端，所述积分开关组将所述第二采样电容C1'跨接在第一级积分器SCI的正入端和第二级积分器RCI的负输出端形成积分回路，第一滤波电容C2和第二滤波电容C2'在积分回路中分别并联在所述第一采样电容C1和第二采样电容C1’两端。
该第一级积分器SCI使用开关电容替代传统的电阻RC对能够抑制时钟抖动噪声，防止时钟抖动噪声向第二级积分器RCI传递。
采样开关组包括，第一采样开关P1、第二采样开关P1d和第三采样开关P1d'，所述第一采样开关P1连接第一采样电容C1和第二采样电容C1'，第二采样开关P1d连接第一采样电容C1的第二端和数字输出电路D的第一输出端；所述第三采样开关P1d'连接第二采样电容C1'和数字输出电路D的第二输出端。
所述积分开关组包括,连接第一采样电容C1和斩波放大器ChAmp负输入端的第一积分开关P2、连接第一采样电容C1和第二级积分器RCI正输出端的第一积分开关P2d、连接第二采样电容C1'和斩波放大器ChAmp正输入端的第三积分开关P2'；连接第二采样电容C1'和第二级积分器负输出端的第四积分开关P2d'。
从图4中可以看出上述第一积分电容C3、第二积分电容C3'；第一积分开关P2、第三积分开关P2'；第二积分开关P2d、第四积分开关P2d'；第一采样电容C1、第二采样电容C1'；第一滤波电容C2、第二滤波电容C2'分别呈镜像布置连接，该镜像结构构成了第一级积分器SCI的差分电路结构。该差分电路结构能够抑制共模信号减少噪声。
如图5中所示，第一级积分器SCI工作时，采样开关组和积分开关组不断将所述采样电容在采样回路和积分回路中切换。所述采样开关和积分开关对同一时钟控制信号表现出相反的导通性。在第一时钟周期T1中第一采样开关P1第二采样开关P1d和第三采样开关P1d’导通同时第一至第四积分开关断开，并且P1d/P1d'相对P1具有一个较小的时延d1，在第一时钟周期T1所述采样电容C1、C1'连接参考电平Verfp和verfn。在第二时钟周期T2中所述第一采样开关P1、第二采样开关P1d和第三采样开关P1d’断开，所述第一积分开关P2、第二积分开关P2d、第三积分开关P2'和第四积分开关P2d'闭合，其中第二积分开关P2d和第四积分开关P2d'相对第一积分开关P2和第三积分开关P2'具有一个较小的时延d2，所述第一采样电容C1和第二采样电容C1'接入积分回路中。在积分回路中所述第一采样电容C1和第二采样电容C1'分别跨接在第二级积分器RCI的输出端，同时在积分回路中所述，滤波电容C2与C1并联，降低采样电容C1对Vout的冲击，减小向模拟信号输出端Vout中引入的纹波。
在随后的时钟周期采样开关组和积分开关组重复前述第一时钟周期T1和第二时钟周期T2的动作，进行逐次的采样积分动作。
所述时钟信号为非交叠时钟信号。所述第一时钟周期的下降沿和第二时钟周期的上升沿存在时延d3，该时延d3比d1、d2要长。时延d3使得第一时钟周期T1的下降沿和第二时钟周期T2的上升沿不重叠。所述延时d1至d3用于降低积分开关组使用的场效应管沟道注入引入的误差。非交叠时钟可通过利用延时单元将主时钟信号延时生成一个延时时钟信号,并通过与非门、或非门及非门等器件产生多相非交叠时钟信号。
所述采样开关组以及积分开关组将所述采样电容C1/C1'连接至采样回路时，采样电容的采集的电压为verfp-verfn或-(verfp-verfn)。采集电压次数由数字信号输入电路D所输入的数字信号决定，所述数字信号为时间相关函数。所述数字输入电路D外部包括第一参考电平Verfp输入端、第二参考电平Verfn输入端、第一参输出端、第二输出端sw2；内部包括连接第一参考电平Verfp输入端和第一输出端的第一选择开关sw1、连接第一输参考电平入端和第二输出端第二选择开关sw2、连接第二参考电平Verfn输入端和第一输出端的第三选择开关sw3、连接第二参考电Verfn平输入端和第二输出端的第四选择开关sw4。所述第一至第四选择开关被所述数字输入信号控制，所述数字信号控制所述第一选择开关sw1和第四选择开关sw4同时开启或关断；所述控制信号控制所述第二选择开关sw1和第三选择开关sw3同时开启或关断。具体而言，所述数字信号表示高电平时数字输入电路D的第一选择开关sw1和第四选择开关sw4导通，同时第二选择开关sw2和第三选择开关sw3断开；在采样周期(图5中标号T1)所述第一采样电容C1和第二采样电容C1'串联电压为verfp-verfn。所述数字信号表示低电平时数字输入电路的第二选择开关sw2和第三选择开关sw3导通，在采样周期所述第一采样电容C1和第二采样电容C1'串联电压为-(verfp-verfn)。
数字信号电路D输入的第一选择开关sw1至第四选择开关可使用场效应管实现，例如第一至第四选择开关使用NMOS，第一选择开关sw1和第四选择开关sw4与数字输入信号连接，第二选择开关sw2和第三选择开sw3关通过数字非门与数字输入信号连接。
参照图4和图6斩波放大器ChAmp由放大器Amp1和输入斩波器Ch1以及输出斩波器Ch2构成。所述输入斩波器Ch1包括受斩波控制信号控制的开关。第一斩波开关S1、第二斩波开关S2、第三斩波开关S3和第四斩波开关S4；所述第一斩波开关S1和第四斩波开关S4连接斩波控制信号S，所述第二斩波开关S2和第三斩波开关S3连接斩波控制信号SN。用斩波放大器ChAmp(Chopped Amp)，实现了低失调电压。
继续参照图4，第二级积分器RCI包括放大器Amp2和连接在放大器Amp2输入端和输出端的积分电容组，所述积分电容组包括连接在放大器Amp2负输入端和正输出端的第一积分电容C4以及连接在放大器正输入端和负输出端的第二积分电容C4'；所述第一积分电容C4和第二积分电容C4'分别并联第一反馈电阻R2和第二反馈电阻R2'；所述放大器的负输入端和正输入端分别连接第一输入电阻R1和第二输入电阻R1'。
第二级积分器RCI的正输入端和负输入端分别与第一级积分器SCI的正输入端和负输入端连接，输入电阻R1/R1'与积分电容C4/C4'组成的RC结构在积分时能够对第一级积分器SCI产生的压摆进行滤波，从而使得输出信号精度更高。
综上所述，本次发明由输入级的离散型SC积分器和输出级的连续型RC积分器共同组成，第一级采用SC积分器，第二级为RC积分器。第一级放大器采用斩波放大器，实现了低失调电压，并对时钟抖动不敏感。第一级和二级积分器采用全差分结构，能够很好地抑制共模信号噪声。第二级RC积分器对第一级积分器输出信号滤波，消除了SC积分器压摆问题。
最后应说明的是：以上实施方式仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施方式对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施方式所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施方式技术方案的精神和范围。
Claims (10)
1.一种离散与连续混合型的高精度单比特数模转换电路，其特征在于，包括第一级积分器和第二级积分器，所述第一级积分器的输出端与所述第二级积分器的输入端连接；所述第一级积分器为离散型SC积分器，所述第二级积分器为连续型RC积分器；所述第一级积分器的输入端连接数字信号输入电路，所述第二级积分器的输出端为模拟信号输出端；
第一级积分器包括采样电容组、积分电容组、滤波电容组、采样开关组和积分开关组；采样开关组和积分开关组不断将所述采样电容组中的采样电容在采样回路和积分回路中切换；在积分回路中采样电容跨接在第一级积分器的输入端和第二级积分器的输出端；同时在积分回路中所述滤波电容组中的滤波电容与采样电容并联。
2.根据权利要求1所述的一种离散与连续混合型的高精度单比特数模转换电路，其特征在于，所述第一级积分器包括斩波放大器；所述积分电容组包括连接在斩波放大器负输入端和正输出端的第一积分电容和连接在斩波放大器正输入端和负输出端的第二积分电容；所述采样电容组包括第一采样电容和第二采样电容，采样开关组串联第一采样电容和第二采样电容形成参考电平采样回路；所述积分开关组将所述第一采样电容跨接在第一级积分器的负输入端和第二级积分器的正输出端，所述积分开关组将所述第二采样电容跨接在第一级积分器的正入端和第二级积分器的负输出端。
3.根据权利要求2所述的一种离散与连续混合型的高精度单比特数模转换电路，其特征在于，所述采样开关组包括连接第一采样电容和第二采样电容的第一采样开关、用于连接第一采样电容和数字输入电路的第二采样开关、用于连接第二采样电容和数字输入电路的第三采样开关。
4.根据权利要求3所述的一种离散与连续混合型的高精度单比特数模转换电路，其特征在于，所述积分开关组包括连接第一采样电容和斩波放大器负输入端的第一积分开关、连接第一积分电容和第二级积分器正输出端的第二积分开关、连接第二采样电容和斩波放大器正输入端的第三积分开关；连接第二采样电容和第二级积分器负输出端的第四积分开关。
5.根据权利要求4所述的一种离散与连续混合型的高精度单比特数模转换电路，其特征在于，所述第一采样开关、第二采样开关、第三采样开关以及第一积分开关、第二积分开关、第三积分开关和第四积分开关连接非交叠时钟电路；第一至三采样开关在第一时钟周期闭合，第一至第四积分开关在第一时钟周期断开；第一至三采样开关在第二时钟周期断开，第一至第四积分开关在第二时钟周期闭合。
6.根据权利要求5所述的一种离散与连续混合型的高精度单比特数模转换电路，其特征在于，所述第一时钟周期和第二时钟周期为连续的两个时钟周期，所述第一时钟周期的下降沿与第二时钟周期的上升沿之间存在时延。
7.根据权利要求2所述的一种离散与连续混合型的高精度单比特数模转换电路，其特征在于，所述第一级积分器的负输入端和第二级积分器的正输出端之间连接第一滤波电容；所述第一级积分器的正输入端和第二级积分器的负输出端之间连接第二滤波电容。
8.根据权利要求2所述的一种离散与连续混合型的高精度单比特数模转换电路，其特征在于，斩波放大器包括输入斩波器和输出斩波器，所输入斩波器包括第一斩波开关、第二斩波开关、第三斩波开关和第四斩波开关，所述第一斩波开关和第四斩波开关连接斩波控制信号S，所述第二斩波开关和第三斩波开关连接斩波控制信号SN。
9.根据权利要求1所述的一种离散与连续混合型的高精度单比特数模转换电路，其特征在于，所述第二级积分器包括放大器和连接在放大器输入端和输出端的积分电容组，所述积分电容组包括连接在放大器负输入端和正输出端的第一积分电容以及连接在放大器正输入端和负输出端的第二积分电容；所述第一积分电容和第二积分电容分别并联第一反馈电阻和第二反馈电阻；所述放大器的负输入端和正输入端分别连接第一输入电阻和第二输入电阻。
10.根据权利要求1所述的一种离散与连续混合型的高精度单比特数模转换电路，其特征在于，所述数字信号输入电路包括：数字信号输入端、第一参考电平输入端、第二参考电平输入端以及第一输出端和第二输出端；所述第一参考电平输入端和第一输出端之间连接第一选择开关；所述第一参考电平输入端和第二输出端之间连接第二选择开关；所述第二参考电平输入端和第一输出端之间连接第三选择开关；所述第二参考电平输入端和第二输出端之间连接第四选择开关；数字信号控制所述第一选择开关和第四选择开关同时开启或关断；控制信号控制所述第二选择开关和第三选择开关同时开启或关断。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011291415.0A CN112332851B (zh) | 2020-11-18 | 2020-11-18 | 一种离散与连续混合型的高精度单比特数模转换电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011291415.0A CN112332851B (zh) | 2020-11-18 | 2020-11-18 | 一种离散与连续混合型的高精度单比特数模转换电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112332851A CN112332851A (zh) | 2021-02-05 |
| CN112332851B true CN112332851B (zh) | 2022-03-11 |
Family
ID=74321216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011291415.0A Active CN112332851B (zh) | 2020-11-18 | 2020-11-18 | 一种离散与连续混合型的高精度单比特数模转换电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112332851B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114900188B (zh) * | 2022-04-15 | 2025-04-15 | 中国电子科技集团公司第五十八研究所 | 一种连续/离散混合结构带通Sigma-Delta ADC |
| CN115664393B (zh) * | 2022-11-07 | 2024-09-06 | 上海类比半导体技术有限公司 | 一种开关电容电路、半导体器件和芯片 |
| CN116545445A (zh) * | 2023-04-28 | 2023-08-04 | 杭州海康微影传感科技有限公司 | 积分调制电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101715628A (zh) * | 2007-05-16 | 2010-05-26 | 智慧投资控股40有限公司 | 低功率数模转换器 |
| CN109586718A (zh) * | 2018-11-06 | 2019-04-05 | 同方威视技术股份有限公司 | 降低模数转换器噪声的电路、降噪方法和设备 |
-
2020
- 2020-11-18 CN CN202011291415.0A patent/CN112332851B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101715628A (zh) * | 2007-05-16 | 2010-05-26 | 智慧投资控股40有限公司 | 低功率数模转换器 |
| CN109586718A (zh) * | 2018-11-06 | 2019-04-05 | 同方威视技术股份有限公司 | 降低模数转换器噪声的电路、降噪方法和设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112332851A (zh) | 2021-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112332851B (zh) | 一种离散与连续混合型的高精度单比特数模转换电路 | |
| EP1837996B1 (en) | Sigma-Delta modulator | |
| US5245344A (en) | High order switched-capacitor filter with dac input | |
| KR100914503B1 (ko) | 하이브리드 멀티스테이지 회로 | |
| JP3485895B2 (ja) | オフセットおよびノンリニアリティを補償した増幅器およびその方法 | |
| JP4074650B2 (ja) | オフセットエラー修正およびそれに同一のものを使用するシステムを用いるサンプル＆ホールド回路および方法 | |
| US7893855B2 (en) | Delta-sigma analog-to-digital converter | |
| US9577662B2 (en) | Method and apparatus for excess loop delay compensation in continuous-time sigma-delta analog-to-digital converters | |
| US7030804B2 (en) | Switched-capacitor circuit and pipelined A/D converter | |
| EP0454406A1 (en) | Multi-stage sigma-delta analog-to-digital converter | |
| US10461769B2 (en) | ΔΣ modulator | |
| US5198782A (en) | Low distortion amplifier output stage for dac | |
| CN116232331A (zh) | 一种应用于高精度Sigma-Delta ADC的带动态误差消除积分器 | |
| US20160285471A1 (en) | Power reduction in delta-sigma modulator | |
| US20120025893A1 (en) | Switched capacitor circuit | |
| EP2658131A1 (en) | Electronic device and method for analogue to digital conversion according to Delta-Sigma modulation using double sampling | |
| US6741197B1 (en) | Digital-to-analog converter (DAC) output stage | |
| US20080297385A1 (en) | Sigma-Delta Analog-Digital Converter For An Xdsl Multistandard Input Stage | |
| US7173485B2 (en) | Phase-compensated filter circuit with reduced power consumption | |
| US7443325B2 (en) | Sigma-delta modulator | |
| US7924192B2 (en) | ΔΣ analog-to-digital converter | |
| EP1732229A1 (en) | Single-loop switched-capacitors analog-to-digital sigma-delta converter | |
| CN118508972A (zh) | 调制器电路、数据转换器、通信组件、芯片及电子设备 | |
| CN216252695U (zh) | 一种运放共享的Sigma-Delta调制器电路 | |
| US20240364358A1 (en) | Sigma-delta modulator and method for operating a sigma-delta modulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |