CN112422153B

CN112422153B - 检测到共享传输介质处冲突后处理数据接收的方法和系统

Info

Publication number: CN112422153B
Application number: CN201910785147.9A
Authority: CN
Inventors: V·艾耶; 陈强; 臧军领; S·I·阿克哈尔
Original assignee: Microchip Technology Inc
Current assignee: Microchip Technology Inc
Priority date: 2019-08-23
Filing date: 2019-08-23
Publication date: 2023-04-07
Anticipated expiration: 2039-08-23
Also published as: KR102787947B1; US12137156B2; US11431468B2; WO2021042106A1; JP2022545432A; DE112020003975T5; CN112422153A; US20220416992A1; US20210058224A1; KR20220039799A; JP7394965B2

Abstract

本发明题为“物理层与链路层接口及相关系统、方法和设备”。本发明所公开的实施方案整体涉及物理层处的改进的数据接收处理。一些实施方案涉及线路末端系统，该线路末端系统包括实现本文所公开的改进的数据接收处理的传统介质访问控制(MAC)设备和PHY设备。改进的数据接收处理改进了传统系统和更具体的MAC的操作，并且在一些情况下，符合在物理层处实现的介质访问调谐协议。

Description

检测到共享传输介质处冲突后处理数据接收的方法和系统

技术领域

本发明所公开的实施方案整体涉及物理层处的改进的数据接收处理。一些实施方案涉及PHY设备，该PHY设备被配置为实现改进的数据接收处理，在一些情况下，这促进了传统介质访问控制(MAC)处的改进的数据接收处理。

背景技术

互连件广泛用于促进网络的各设备间的通信。一般来讲，通过耦接到物理介质(例如，总线、同轴电缆或双绞线对-但一般简称为“线路”)的设备在物理介质上传输电信号。

根据开放系统互连模型(OSI模型)，基于以太网的计算机联网技术使用基带传输(即，电信号是离散电脉冲)来传输数据包并且最终传输在各网络设备间传送的消息。根据OSI模型，称为物理层(PHY)设备或控制器的专用电路用于接合在线路的模拟域与根据包信号传输操作的数据链路层 (本文中也简称为“链路层”)的数字域之间。虽然数据链路层可包括一个或多个子层，但在基于以太网的计算机联网中，数据链路层通常至少包括提供物理层的控制抽象化的介质访问控制(MAC)层。作为示例，当将数据传输到网络上的另一个设备时，MAC控制器可为物理介质准备帧，添加纠错元件，并且实现冲突避免。此外，当从另一个设备接收数据时，MAC 控制器可确保所接收的数据的完整性并且为更高的层准备帧。

存在实现物理层和链路层(并且可包括其他层，但不限于此)的各种网络拓扑。外围部件互连(PCI)标准和并行高级技术附件(并行ATA)两者大约自1990年代早期起可实现多点总线拓扑。自2000年代早期起的趋势已变成使用点对点总线拓扑，例如，PCI Express标准和串行ATA(SATA) 标准实现点对点拓扑。

典型的点对点总线拓扑可实现每个设备之间的线路(例如，专用的点对点)或设备与交换机之间的线路(例如，交换的点对点，但不限于此)。在多点拓扑中，物理介质是共享总线，并且每个网络设备例如经由基于物理介质的类型(例如，同轴或双绞线对，但不限于此)选择的电路来耦接到共享总线。

点对点总线拓扑(诸如专用的点对点拓扑或交换的点对点拓扑)需要比多点拓扑更多的电线和更昂贵的材料，这部分上是由于设备之间有更大数量的链路。在某些应用(诸如汽车)中，可存在使其难以直接连接设备的物理约束，因此网络或子网中不需要或不需要那么多直接连接的拓扑 (例如，多点拓扑，但不限于此)可不易受到此类约束的影响。

基带网络(例如，多点网络，但不限于此)上的设备共享相同的物理传输介质，并且通常使用该介质的整个带宽来传输(换句话说，基带传输中使用的数字信号占用该介质的整个带宽)。因此，基带网络上的仅一个设备可在给定时刻传输。因此，介质访问控制方法用于处理共享传输介质的争用。

附图说明

虽然本公开通过特别指出并清楚要求保护具体实施方案的权利要求书作出结论，但在结合附图阅读时可更易于从下面的描述中确定本公开的范围内的实施方案的各种特征和优点，在附图中：

图1示出了根据一个或多个实施方案的网络段。

图2示出了根据一个或多个实施方案的用于在检测到冲突之后在物理层处执行的数据接收处理的过程。

图3A示出了根据一个或多个实施方案的系统。

图3B示出了根据一个或多个实施方案的延迟电路。

图4示出了根据一个或多个实施方案的时序图。

图5示出了根据一个或多个实施方案的时序图。

图6示出了根据一个或多个实施方案的时序图。

具体实施方式

在以下详细描述中，参考了附图，这些附图构成其一部分，并且以举例说明的方式在其中示出了可实践本公开的具体示例性实施方案。充分详细地描述了这些实施方案以使本领域普通技术人员能够实践本公开。然而，可利用其他实施方案且可作出结构、材料和过程改变，而不脱离本公开的范围。

本文给出的图示并非意在为任何特定方法、系统、设备或结构的实际视图，而仅仅是用于描述本公开的实施方案的理想化表示。本文给出的附图未必按比例绘制。为方便读者，各个附图中的相似结构或部件可保持相同或相似的编号；然而，编号的相似性并非意指这些结构或部件的尺寸、组成、配置或任何其他特性一定相同。

应当易于理解，如本文一般性描述且在附图中示出的实施方案的部件可按多种多样的不同配置来布置和设计。因此，各种实施方案的以下描述并不旨在限制本公开的范围，而是仅仅表示各种实施方案。

以下描述可包括有助于使本领域普通技术人员能够实践所公开的实施方案的示例。术语“示例性”、“举例来说”和“例如”的使用意指相关描述是解释性的，并且虽然本公开的范围旨在涵盖这些示例和法律等效物，但这些术语的使用并不旨在将实施方案或本公开的范围限制于指定的部件、步骤、特征、功能等。

因此，除非本文另外指明，否则所示出和描述的具体实施方式仅仅是示例，并且不应被解释为实现本公开的唯一方式。可以以框图形式示出元件、电路和功能，以免本公开因不必要的细节而含糊不清。相反，除非本文另外指明，否则所示出和描述的具体实施方式仅仅是示例性的，并且不应被解释为实现本公开的唯一方式。另外，方框定义及逻辑在各个方框之间的划分是具体实施方式的示例。对于本领域普通技术人员来说将显而易见的是，本公开可通过许多其他划分解决方案来实践。大多数情况下，已省略了与时序考虑等有关的细节，其中此类细节不是获得本公开的完全理解所必需的，且在相关领域的普通技术人员的能力范围之内。

本文所述的信息和信号可使用多种不同技术和技能中的任何一种来表示。例如，可在本说明书通篇引用的数据、指令、命令、信息、信号、位和符号可由电压、电流、电磁波、磁场或粒子、光场或粒子或它们的任何组合表示。为了清楚地呈现和描述，一些附图可将信号示出为单个信号。本领域普通技术人员应当理解，信号可表示信号的总线，其中总线可具有多种位宽，并且本公开可在任何数量的数据信号上实现，包括单个数据信号。

如本文所用，就给定参数、特性或条件而言的术语“基本上”和“约”在本领域普通技术人员将理解的程度上意指并包括给定参数、特性或条件存在一定程度的差异，诸如在可接受的制造公差以内。例如，基本上为或约为指定值的参数可为指定值的至少约90％、指定值的至少约95％、指定值的至少约99％、或甚至指定值的至少约99.9％。

应当理解，本文使用诸如“第一”、“第二”等名称对元件的任何引用不限制这些元件的数量或顺序，除非明确地说明了这样的限制。相反，这些名称在本文中用作区分两个或更多个元件或元件实例的方便方法。因此，对第一元件和第二元件的引用并非意指仅可采用两个元件或者第一元件必须以某种方式先于第二元件。另外，除非另有说明，否则一组元件可包括一个或多个元件。同样，以单数形式提及的元件有时也可包括该元件的一个或多个实例。

结合本文所公开的实施方案描述的各种示例性逻辑块、模块和电路可使用被设计为执行本文所述功能的通用处理器、专用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑设备、离散门或晶体管逻辑、离散硬件部件、或它们的任何组合来实现或执行。通用处理器(本文中也可称为主处理器或简称主机)可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可被实现为计算设备的组合，诸如DSP和微处理器的组合、多个微处理器、与DSP内核结合的一个或多个微处理器、或任何其他此类配置。当包括处理器的通用计算机被配置为执行与本公开的实施方案相关的计算指令(例如，软件代码)时，该通用计算机被视为专用计算机。

另外，应当注意，这些实施方案可按照被描绘为流程图、流程示意图、结构图或框图的过程来描述。尽管流程图可将操作动作描述为顺序过程，但是这些动作中的许多动作可以以另一种序列、并行地或基本上同时地执行。另外，可重新排列这些动作的顺序。过程可对应于方法、线程、功能、程序、子例程或子程序，但不限于此。此外，本文所公开的方法可在硬件、软件或两者中实现。如果在软件中实现，则这些功能可作为计算机可读介质上的一个或多个指令或代码来存储或传输。计算机可读介质包括计算机存储介质和通信介质两者，包括促进计算机程序从一个地方转移到另一个地方的任何介质。

在所公开的实施方案中，除非另有说明，否则冲突应被理解为是指逻辑冲突(例如，预测到实际冲突，但两个节点实际上不同时在共享传输介质上传输信号)。

可在物理层处执行用于介质访问调谐的协议。作为一个非限制性示例， 10SPE(即，10Mbps单对以太网)是电气电子工程师学会(IEEE)当前正作为IEEE 802.3cg^TM开发的网络技术规范，并且该规范包括任选的物理层冲突避免(PLCA)协调子层，从理论上讲，该协调子层可用于避免多点总线上的冲突。可在PHY中实现其他介质访问调谐协议，包括时间感知协议和流量整形协议。

一般来讲，执行介质访问调谐的一个优点是在检测到冲突之后MAC 仍可接收数据，至少部分原因是引起冲突的接收数据(换种方式表征，作为冲突包的一部分的数据)未被传输数据损坏。然而，一些传统MAC假定任何冲突是实际冲突，并且被配置为在冲突之后回退并忽略接收数据线路上的任何接收数据。

本公开的一些实施方案整体涉及考虑了一些传统MAC的行为的在冲突之后对数据接收的改进的处理的过程及相关系统、方法和设备。

图1示出了网络段100的功能框图，该网络段包括链路层设备MAC 104和物理层(PHY)设备PHY 102。作为非限制性示例，网络段100可为一段多点网络、一段多点子网、一段混合介质网络、或其组合或子组合。作为非限制性示例，网络段100可为以下的一者或多者的一部分或包括以下的一者或多者：微控制器型嵌入式系统、用户型计算机、计算机服务器、笔记本计算机、平板计算机、手持设备、移动设备、无线耳塞设备或耳机设备、有线耳塞或耳机设备、电器子系统、照明子系统、声音子系统、楼宇控制系统、住宅监测系统(例如，针对安全性或公用事业用量，但不限于此)、电梯系统或子系统、公共交通控制系统(例如，针对地上列车、地下列车、电车或公共汽车，但不限于此)、汽车系统或汽车子系统、或工业控制系统，但不限于此。

如图1所示，PHY 102可被配置为与MAC 104接合。作为非限制性示例，PHY 102和/或MAC 104可为芯片封装件，其包括用于执行本文所述的全部或部分实施方案的存储器和/或逻辑部件。作为非限制性示例，PHY 102和MAC 104分别可被实现为单独的芯片封装件或者单芯片封装件(例如，系统级封装件(SIP))中的电路(例如，集成电路)。

如图1所示，PHY 102还可被配置为与共享传输介质106接合，该共享传输介质是一种物理介质，其是作为网络段100的一部分的节点的通信路径或网络段100是其一部分的网络，包括含相应PHY 102和MAC 104的节点。作为一个非限制性示例，共享传输介质106可为单个双绞线对(诸如用于单对以太网)。

在一个或多个实施方案中，MAC 104可被配置为流量感知的，并且更具体地讲，可被配置为实现冲突检测和/或避免协议。在一个或多个实施方案中，MAC 104可被配置为执行载波感测多路访问(CSMA)。更具体地讲， MAC 104可被配置为检查共享传输介质106上的载波，并且如果其检测到载波，则其被配置为一直等待到没有检测到载波(即，该通道空闲)才开始数据传输。

在一个或多个实施方案中，MAC 104可被配置为执行CSMA与冲突检测(CSMA/CD)。在一个实施方案中，MAC 104被配置为通过以下方式对开始数据传输之后所检测到的冲突作出响应：传输短符号序列(有时称为干扰序列)，然后在一定时间周期内从传输或接收回退。MAC 104被配置为在其回退的同时忽略接收数据线路上的任何数据(即，接收数据)，这是因为MAC 104被配置为假定所检测到的冲突是与逻辑冲突截然不同的实际冲突。在实际冲突的情况下，接收数据将被损坏。然而，在逻辑冲突的情况下，从理论上讲，共享传输介质106上的接收数据不会被损坏，这是因为不存在实际冲突。因此，MAC 104忽略干净包(即，未被传输包损坏的包)是低效的。此外，根据一些网络标准(诸如IEEE 802.3cg^TM)，由于传输是决定因素，因此假定MAC将接收引起所检测到的冲突的数据包。然而，一些传统MAC将忽略冲突包的接收数据，并且因此可表现出不符合这种标准的行为。

在一个或多个实施方案中，PHY 102可被配置为执行介质访问调谐，并且更具体地讲，执行PLCA、时间感知协议和流量整形中的一者或多者，但不限于此。在一个或多个实施方案中，PHY 102可被配置为执行数据接收处理和信号调谐以调谐MAC 104用来执行CSMA/CD的一个或多个信号，如本公开中更全面地描述。

图2示出了根据一个或多个实施方案的用于在检测到冲突之后在物理层处(例如，在网络段100的PHY 102处)的数据接收处理的过程200的实施方案。

在操作202中，过程200开始从共享传输介质的数据接收。在一个实施方案中，可检测到数据接收的开始，这是因为在共享传输介质106处检测到有效数据。

在操作204中，过程200检测共享传输介质106处的冲突。在一个实施方案中，响应于在共享传输介质106处检测到有效数据的同时检测到从 MAC 104的数据传输的开始，而可检测到冲突。在一些实施方案中，PHY 102可断言指示检测到冲突和/或在共享传输介质106处检测到载波活动的 MAC 104的信号。在一个实施方案中，被PHY 102断言以指示检测到载波活动的信号可非排他性地用于对载波活动进行信号传输-换句话说，可由该信号指示其他信息，例如有效数据信号传输(用于指示有效数据可用于从共享传输介质106接收)可与载波活动信号传输复用。在另一个实施方案中，该信号可专用于对载波活动进行信号传输。

在操作206中，过程200响应于检测到冲突而等待将接收数据从PHY 102发送到MAC104直到延迟周期之后为止。在一些实施方案中，在等待将接收数据发送到MAC 104的同时，MAC 104可尝试传输干扰消息，然后从传输回退。

在操作208中，过程200在结束从共享传输介质106的数据接收之后 (即，继结束之后)生成从PHY 102到MAC 104的信号传输以指示共享传输介质是活动的(即，在共享传输介质106处检测到载波活动)。在一个实施方案中，PHY 102在等于操作206的延迟周期减去与帧间间隙相对应的周期的周期内生成该信号传输。在另一个实施方案中，PHY 102在等于操作206的延迟周期的周期内生成该信号传输。

与过程200的操作208相关联的从PHY 102到MAC 104的信号传输的一些示例将参考图4、图5和图6来讨论。

图3A示出了系统300的实施方案的框图，该系统包括PHY 102的实施方案，该PHY被配置为根据过程200来执行数据接收处理。在这个设想的示例中，系统300包括由接口322操作地耦合的PHY 102和MAC 104。互连件(即，布线和/或导电路径)将系统300的物理层侧的(例如，PHY 102的)引脚操作地耦合到系统300的链路层侧(例如，MAC 104)的引脚。值得注意的是，图3A中示出了用于在PHY 102与MAC 104之间输送各种信号的线路，包括但不限于接收数据线路314(RXD)、有效接收数据线路 316(RXDV)、冲突线路318(COL)和载波感测线路320(CRS)。在图3A所示的实施方案中，载波感测线路320专用于将共享传输介质106的载波活动向MAC 104进行信号传输。在另一个实施方案中，线路可用于非排他性地将载波活动向MAC 104进行信号传输(例如，符合简化的介质独立接口)。

在图3A所示的实施方案中，PHY 102包括接收数据路径302和调谐电路308。接收数据路径302包括用于执行处理接收数据324的功能操作的各种电路。此处，接收数据路径302包括感测电路304和同步器306(Rx缓冲器)以及用于处理数据恢复的电路(例如，过采样电路、弹性缓冲器、数字时钟数据恢复、对齐器、解码器，但不限于此)。

在一些实施方案中，同步器306可包括用于存储延迟的接收数据的延迟线路(例如，圆形缓冲器，但不限于此)。在一个实施方案中，同步器 306可被配置为在延迟周期内将接收数据存储在延迟线路处，然后在延迟周期之后将延迟的接收数据发送到MAC 104。在一个实施方案中，延迟线路可被配置用于延迟周期，该延迟周期是应用于所有接收数据的均匀延迟周期(如果服务质量是关注的问题，则这可为有利的)。

在一些实施方案中，响应于所检测到的冲突，同步器306可被配置为延迟发送接收数据直到其检测到MAC 104已完成对冲突作出响应(例如，对冲突线路318上发送的信号作出响应)。在一个实施方案中，同步器306 可被配置为响应于冲突线路318上发送的来自感测电路304的冲突信号而检测冲突。在另一个实施方案中，同步器306可被配置为响应于来自感测电路304(未示出连接)的载波感测信号和传输使能线路328(未示出连接) 上发送的传输使能信号而检测冲突。

在一个实施方案中，同步器306可被配置为通过检测由MAC 104在传输使能线路328或传输数据线路326(未示出连接，并且将参考图3B来讨论)上发送的干扰消息的结束来检测MAC 104已完成对冲突作出响应。在一个实施方案中，同步器306可被配置为实现计数器，并且响应于所检测到的冲突，在预定周期内计数并在计数结束时开始将延迟的接收数据发送到MAC 104。此类预定周期可等于例如MAC 104的标准时间周期以响应于所检测到的冲突而推迟传输。

在一个或多个实施方案中，感测电路304可被配置为检测共享传输介质106处的载波活动，并且响应于检测到共享传输介质106处的载波活动而生成载波感测信号312。此外，感测电路304被配置为检测共享传输介质 106处的冲突，并且响应于所检测到的冲突，生成用于指示冲突的信号(即，冲突信号)，包括在冲突线路318处断言的冲突信号。

在一个或多个实施方案中，调谐电路308可被一般地配置为调谐载波感测线路320处的信号传输(例如，根据过程200)。调谐电路308可被配置为提供仿真载波感测信号310以便调谐载波感测线路320处的信号传输，该信号传输在MAC 104处接收到。更具体地讲，接口322可被配置为提供载波感测线路320处的仿真载波感测信号310。调谐电路308可被配置为在数据接收结束之后(即，在共享传输介质106变为空闲时)在一定时间周期(即，延长周期)内断言载波感测线路320处的仿真载波感测信号310，以使得MAC 104保持处于延迟状态(即，MAC 104不开始新的传输的状态)，同时PHY 102完成延迟的接收数据向接收数据线路314的移动。

在一个或多个实施方案中，调谐电路308可被配置为在至少部分地基于延迟周期的延长周期内断言仿真载波感测信号310，如随后参考图4、图 5和图6所讨论。

在一些实施方案中，调谐电路308可被配置为通过监测载波感测312 和接收数据路径302中的一者或多者来实施延迟周期。在一个实施方案中，调谐电路308可被配置为将延迟周期实施为在数据接收开始时载波感测312 被断言之时开始且在延迟的接收数据开始移动到接收数据线路314之时结束的时间周期。

在其他实施方案中，调谐电路308可被配置为在等于指定时间周期的延长周期内(例如，在延迟周期是均匀延迟周期的情况下)断言仿真载波感测312，如本文随后所讨论。信号调谐的非限制性示例将在随后参考图4、图5和图6来讨论。

在一个或多个实施方案中，同步器306可包括根据一个或多个实施方案的用于延迟接收数据的延迟电路。图3B示出了这种延迟电路的一个实施方案，即延迟电路330。在一个或多个实施方案中，延迟电路330可包括延迟线路332和延迟逻辑部件338。

延迟线路332可被一般地配置为在一些时间周期内(例如，在延迟周期内)接收并存储接收数据334，然后输出延迟的接收数据336。延迟逻辑部件338可被一般地配置为在延迟线路332处启动延迟。在一个实施方案中，延迟逻辑部件338可被配置为响应于冲突信号342(其可对应于冲突信号被断言的冲突线路318)而在延迟线路332处使用调节延迟340启动延迟。在一个实施方案中，延迟线路332可被配置为在预先指定的时间周期内延迟接收数据334。

在另一个实施方案中，延迟线路332可被配置为在延迟逻辑部件338 断言调节延迟340的同时延迟接收数据334。在该实施方案中，延迟逻辑部件338可被配置为在一定时间周期内断言调节延迟340。可预先指定该时间周期，或该时间周期可对应于从延迟逻辑部件338检测到冲突信号342被断言时到延迟逻辑部件338检测到由MAC 104提供的传输使能344(图3A 中未示出连接)被解除断言时的时间周期。

延迟逻辑部件338还可被配置为发送表示延迟时间量的任选的计数 346，调谐电路308可使用该延迟时间量在MAC处实施延迟状态，如本文所述。

图4、图5和图6示出了根据所公开的实施方案的用于示例性用例的时序图。按照惯例，时间在每个示意图中从左到右增加。除非本文相对于具体实施方案指出了具体时序考虑，否则可对参考图4、图5和图6示出和描述的时序作出改变，而不脱离本公开及其法律等效物中描述的实施方案的范围。

图4示出了根据一个或多个实施方案执行的示例性数据接收过程的时序图400。示出了用于共享传输介质106(即，一个共享传输介质)、载波感测线路320、有效接收数据线路316、接收数据线路314、冲突线路318、传输使能线路328和传输数据线路326的信号。为了方便起见，在以下讨论中，按照上述线路来描述信号，在这些线路处相应信号被断言或被解除断言。

在时间402，有效数据(即，接收数据404)在共享传输介质106处可用。在时间408，(由MAC 104)断言传输使能线路328，并且基本上同时由MAC 104向传输数据线路326提供传输数据406。在时间410，响应于在共享传输介质106处检测到载波活动而断言载波感测线路320。值得注意的是，在提供传输数据406的大约同时或不久之后断言载波感测线路320。PHY 102(特别是感测电路304)响应于检测到共享传输介质106处的载波 (检测到的载波被传播到系统300中的载波感测线路320)并检测到被断言的传输使能线路328(图3A中未示出连接)而检测冲突，因此在时间412 断言冲突线路318。PHY 102在延迟周期420期间等待将接收数据404置于接收数据线路314上。MAC 104停止发送传输数据406，在该时间周期期间在传输数据线路326处发送干扰消息(在图4中示出为干扰消息422)，然后从传输回退。在时间416，解除断言传输使能线路328(也是干扰消息 422的结束)，并且基本上与时间416同时，传输数据线路326变空闲。

在时间418，在延迟周期420结束之后，PHY 102断言有效接收数据线路316，并且PHY 102开始将延迟的接收数据414移动到接收数据线路314 上。值得注意的是，延迟周期420足以确保在传输使能线路328被解除断言之后延迟的接收数据414被移动到接收数据线路314上。

图5示出了根据一个或多个实施方案执行的示例性数据处理过程的时序图500，并且更具体地讲，示出了在共享传输介质106变空闲之后且在 PHY 102完成将延迟的接收数据414发送到MAC 104时执行的介质访问调谐过程。在所设想的用例中，图5所示的数据处理过程可在根据图4所示的实施方案的数据接收过程之后进行。

在时间504，接收数据402不再存在于共享传输介质106处。响应于空闲的共享传输介质106，PHY 102(特别是调谐电路308)从时间504到时间506断言载波感测线路320(即，与将响应于空闲的共享传输介质106而解除断言载波感测信号的一些常规系统相比，在延长周期内断言该载波感测线路)。值得注意的是，在数据接收之后，MAC 104应等待至少等于帧间间隙的时间周期(该帧间间隙是通过PHY 102到CSMA/CD MAC 104经由CRS信号传输或通过MAC 104以其传输逻辑(但不限于此)实施的、在开始新的传输之前在以太网网络中的各数据帧之间的标准时间周期)。因此，在时间504，PHY 102断言载波感测线路320直到仅留下延迟的接收数据414的帧间间隙量以发送到MAC 104，然后在时间506，在基本上等于IFG514的周期内解除断言载波感测线路320。换句话说，在等于延迟周期508减去IFG 514的时间周期内断言载波感测线路320。在一些实施方案中，延迟周期508的时间长度基本上与在数据接收过程期间使用的延迟周期(例如，图4的延迟周期420)相同。

值得注意的是，在时间510，解除断言有效接收数据线路316并且不再在接收数据线路314上发送延迟的接收数据414–刚好在时间512断言传输使能线路328之前。如果在MAC104开始数据传输时延迟的接收数据 414向MAC 104的转移仍在进行中，则这可使MAC 104处于错误状态。

图6示出了根据一个或多个实施方案的用于示例性数据接收过程的时序图600，并且更具体地讲，示出了例如如图4所示在将延迟的接收数据发送到MAC 104之后调谐电路308的实施方案执行的介质访问调谐。在该示例中，载波感测线路320从时间602至时间608(其基本上与延迟周期606 相同)被断言，然后从时间608至时间610(其基本上与IFG 604相同)被解除断言。在一些实施方案中，延迟周期606的时间长度基本上与在数据接收过程期间使用的延迟周期(例如，图4的延迟周期420)相同。

因此，在图5中，接收数据404的结束与传输数据406的开始之间的间隙等于延迟周期508，而在图6中，接收数据404的结束与传输数据406 的开始之间的间隙等于延迟周期606与帧间间隙(IFG)604的总和。因此，对于图6所示的介质访问调谐过程而言，在冲突之后，MAC 104在其下一次传输机会之前等待的时间长于图5所示的介质访问调谐过程。

本公开中按照“典型的”、“常规的”或“已知的”方式对某物进行的任何表征不一定意指其已在现有技术中公开或现有技术中已认识到所讨论的方面。这也不一定意指在相关领域中，其广泛已知、被充分理解或被常规使用。

本公开的附加非限制性实施方案包括：

实施方案1：一种在检测到共享传输介质处的冲突之后处理数据接收的方法，该方法包括：开始从共享传输介质的数据接收；等待将接收数据发送到链路层直到延迟周期之后为止；以及在结束从共享传输介质的数据接收之后，生成信号传输以便指示共享传输介质是活动的。

实施方案2：根据实施方案1所述的方法，还包括：在延迟周期结束之后，开始将延迟的接收数据发送到链路层。

实施方案3：根据实施方案1和2中任一项所述的方法，其中生成信号传输以便指示共享传输介质是活动的包括：在输出端处，在基本上等于延迟周期减去与帧间间隙相对应的周期的周期内断言第一信号。

实施方案4：根据实施方案1至3中任一项所述的方法，其中第一信号被断言的输出端被分配为专门在共享传输介质处对载波活动进行信号传输。

实施方案5：根据实施方案1至4中任一项所述的方法，还包括：在输出端处，在基本上等于帧间间隙的周期内解除断言第一信号。

实施方案6：根据实施方案1至5中任一项所述的方法，还包括：在第一信号被解除断言之后，完成将延迟的接收数据提供给输出端以便将接收数据发送到链路层。

实施方案7：根据实施方案1至6中任一项所述的方法，还包括：在输出端处，在基本上等于延迟周期的周期内断言第一信号。

实施方案8：根据实施方案1至7中任一项所述的方法，其中第一信号被断言的输出端被分配为专门在共享传输介质处对载波活动进行信号传输。

实施方案9：根据实施方案1至8中任一项所述的方法，还包括：在输出端处，在基本上等于帧间间隙的周期内解除断言第一信号。

实施方案10：根据实施方案1至9中任一项所述的方法，还包括：在第一信号被重新断言时或之前，完成将延迟的接收数据提供给输出端以便将接收数据发送到链路层。

实施方案11：根据实施方案1至10中任一项所述的方法，还包括：检测共享传输介质处的冲突，其中等待将接收数据发送到链路层直到延迟周期之后为止响应于检测冲突。

实施方案12：根据实施方案1至11中任一项所述的方法，其中等待将接收数据发送到链路层直到延迟周期之后为止包括：等待将接收数据发送到链路层直到均匀延迟周期之后为止。

实施方案13：一种系统，包括：接口，该接口被配置为操作地耦合系统的物理层侧和系统的链路层侧；接收数据路径，该接收数据路径被配置为将系统的物理层侧处的接收数据朝向系统的链路层侧移动，移动接收数据包括：开始从共享传输介质的数据接收；以及延迟接收数据的一些移动直到延迟周期之后为止；和物理层侧的调谐电路，该调谐电路被配置为在从共享传输介质的数据接收结束之后，生成信号传输以便指示共享传输介质是活动的。

实施方案14：根据实施方案13所述的系统，其中接收数据路径包括感测电路，该感测电路被配置为提供指示共享传输介质处的冲突的冲突信号，并且其中接收数据路径被配置为响应于冲突信号而延迟接收数据的一些移动直到延迟周期之后为止。

实施方案15：根据实施方案13和14中任一项所述的系统，其中在延迟周期结束之后，接收数据路径被配置为将延迟的接收数据提供给接口以便发送到链路层侧。

实施方案16：根据实施方案13至15中任一项所述的系统，其中调谐电路被配置为通过以下方式生成信号传输以便指示共享传输是活动的：在接口的输出端处，在基本上等于延迟周期减去与帧间间隙相对应的周期的周期内断言第一信号。

实施方案17：根据实施方案13至16中任一项所述的系统，其中第一信号被断言的接口的输出端专用于在共享传输介质处对载波活动进行信号传输。

实施方案18：根据实施方案13至17中任一项所述的系统，其中第一信号的周期被选择为在接收数据路径完成发送延迟的接收数据之前结束。

实施方案19：根据实施方案13至18中任一项所述的系统，其中调谐电路进一步被配置为通过以下方式生成信号传输以便指示共享传输是活动的：在输出端处，在基本上等于帧间间隙的周期内解除断言第一信号。

实施方案20：根据实施方案13至19中任一项所述的系统，其中调谐电路进一步被配置为通过以下方式生成信号传输以便指示共享传输是活动的：在输出端处，在接收数据路径完成发送延迟的接收数据之后结束的周期内解除断言第一信号。

实施方案21：根据实施方案13至20中任一项所述的系统，其中接收数据路径包括延迟电路，该延迟电路被配置为存储延迟的接收数据。

实施方案22：根据实施方案13至21中任一项所述的系统，其中延迟电路包括：延迟线路，该延迟线路被配置为在一定时间周期内保持接收数据；和延迟逻辑部件，该延迟逻辑部件被配置为调节延迟线路保持接收数据的时间周期。

实施方案23：根据实施方案13至22中任一项所述的系统，其中延迟逻辑部件被配置为响应于冲突信号而启动延迟线路保持接收数据的时间周期。

实施方案24：根据实施方案13至23中任一项所述的系统，其中延迟接收数据的一些移动直到延迟周期之后为止包括：延迟接收数据的一些移动直到均匀延迟周期之后为止。

实施方案25：根据实施方案13至24中任一项所述的系统，还包括系统级封装件(SiP)，其中SiP包括：系统的物理层侧；系统的链路层侧；和接口，其中该接口操作地耦合系统的物理层侧和系统的链路层侧。

虽然本文已相对于某些所示的实施方案描述了本公开，但本领域普通技术人员将认识和了解到本发明不受此限制。相反，可对所示出和描述的实施方案进行许多添加、删除和修改，而不脱离如下文要求保护的本发明及其法律等效物的范围。另外，来自一个实施方案的特征可与另一个实施方案的特征组合，同时仍涵盖在本发明人所预期的本发明的范围内。

Claims

1.一种在检测到共享传输介质处的冲突之后处理数据接收的方法，所述方法包括：

开始从共享传输介质的数据接收；

响应于检测到在所述共享传输介质处的冲突，等待将接收数据发送到链路层直到延迟周期之后为止；

在结束从所述共享传输介质的所述数据接收之后，生成信号传输以便指示检测到的在所述共享传输介质处的载波活动并在所述延迟周期结束之后开始将所述接收数据发送到所述链路层。

2.根据权利要求1所述的方法，其中所述生成所述信号传输以便指示检测到的在所述共享传输介质处的载波活动包括：

在输出端处，在等于所述延迟周期减去与帧间间隙相对应的周期的周期内断言第一载波感测信号。

3.根据权利要求2所述的方法，其中所述第一载波感测信号被断言的所述输出端被分配为专门在所述共享传输介质处对载波活动进行信号传输。

4.根据权利要求2所述的方法，还包括：

在所述输出端处，在等于所述帧间间隙的周期内解除断言所述第一载波感测信号。

5.根据权利要求4所述的方法，还包括：

在所述第一载波感测信号被解除断言之后，完成将延迟的接收数据提供给输出端以便将接收数据发送到所述链路层。

6.根据权利要求1所述的方法，还包括：

在输出端处，在等于所述延迟周期的周期内断言第一载波感测信号。

7.根据权利要求6所述的方法，其中所述第一载波感测信号被断言的所述输出端被分配为专门在所述共享传输介质处对载波活动进行信号传输。

8.根据权利要求6所述的方法，还包括：

在所述输出端处，在等于帧间间隙的周期内解除断言所述第一载波感测信号。

9.根据权利要求8所述的方法，还包括在所述第一载波感测信号被重新断言时或之前，完成将延迟的接收数据提供给输出端以便将接收数据发送到所述链路层。

10.根据权利要求1所述的方法，其中所述等待将接收数据发送到所述链路层直到所述延迟周期之后为止包括：

等待将所述接收数据发送到所述链路层直到均匀延迟周期之后为止。

11.一种用于在检测到共享传输介质处的冲突之后处理数据接收的系统，包括：

接口，所述接口被配置为操作地耦合所述系统的物理层侧和所述系统的链路层侧；

接收数据路径，所述接收数据路径被配置为将所述系统的所述物理层侧处的接收数据朝向所述系统的所述链路层侧移动，所述接收数据路径包括被配置为提供指示在所述共享传输介质处的冲突的冲突信号的感测电路，其中由所述接收数据路径移动所述接收数据包括：

开始从共享传输介质的数据接收；以及

响应于所述冲突信号的断言，延迟所述接收数据的所述移动中的一些直到延迟周期之后为止；和

所述物理层侧的调谐电路，所述调谐电路被配置为在从所述共享传输介质的所述数据接收结束之后，在一个时间周期内断言在载波感测线路处的仿真载波感测信号。

12.根据权利要求11所述的系统，其中在所述延迟周期结束之后，所述接收数据路径被配置为将延迟的接收数据提供给所述接口以便发送到所述链路层侧。

13.根据权利要求11所述的系统，其中所述调谐电路被配置为通过以下方式调谐所述信号传输以便指示所述共享传输是活动的：

在所述接口的输出端处，在等于所述延迟周期减去与帧间间隙相对应的周期的周期内断言第一信号。

14.根据权利要求13所述的系统，其中所述第一信号被断言的所述接口的所述输出端专用于在所述共享传输介质处对载波活动进行信号传输。

15.根据权利要求13所述的系统，其中所述第一信号的所述周期被选择为在所述接收数据路径完成发送延迟的接收数据之前结束。

16.根据权利要求13所述的系统，其中所述调谐电路进一步被配置为通过以下方式调谐所述信号传输以便指示所述共享传输是活动的：

在所述输出端处，在等于帧间间隙的周期内解除断言所述第一信号。

17.根据权利要求13所述的系统，其中所述调谐电路进一步被配置为通过以下方式调谐所述信号传输以便指示所述共享传输是活动的：

在所述输出端处，在所述接收数据路径完成发送延迟的接收数据之后结束的周期内解除断言所述第一信号。

18.根据权利要求11所述的系统，其中所述接收数据路径包括延迟电路，所述延迟电路被配置为存储延迟的接收数据。

19.根据权利要求18所述的系统，其中所述延迟电路包括：

延迟线路，所述延迟线路被配置为在一定时间周期内保持接收数据；和

延迟逻辑部件，所述延迟逻辑部件被配置为调节所述延迟线路保持接收数据的所述时间周期。

20.根据权利要求19所述的系统，其中所述延迟逻辑部件被配置为响应于冲突信号而启动所述延迟线路保持所述接收数据的所述时间周期。

21.根据权利要求11所述的系统，其中所述延迟所述接收数据的所述移动中的一些直到所述延迟周期之后为止包括：

延迟所述接收数据的所述移动中的一些直到均匀延迟周期之后为止。

22.根据权利要求11所述的系统，还包括系统级封装件(SiP)，其中所述SiP包括：

所述系统的物理层侧；

所述系统的链路层侧；和

所述接口，

其中所述接口操作地耦合所述系统的所述物理层侧和所述系统的所述链路层侧。