[go: up one dir, main page]

CN120033103A - 一种键合方法 - Google Patents

一种键合方法 Download PDF

Info

Publication number
CN120033103A
CN120033103A CN202311566082.1A CN202311566082A CN120033103A CN 120033103 A CN120033103 A CN 120033103A CN 202311566082 A CN202311566082 A CN 202311566082A CN 120033103 A CN120033103 A CN 120033103A
Authority
CN
China
Prior art keywords
heat treatment
bonding
substrate
temperature
hours
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311566082.1A
Other languages
English (en)
Inventor
阮威威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Industrial Utechnology Research Institute
Original Assignee
Shanghai Industrial Utechnology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Industrial Utechnology Research Institute filed Critical Shanghai Industrial Utechnology Research Institute
Priority to CN202311566082.1A priority Critical patent/CN120033103A/zh
Publication of CN120033103A publication Critical patent/CN120033103A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本申请提供一种键合方法，所述方法包括：将第一基片的表面和第二基片的表面对置，在预定温度下使所述第一基片和所述第二基片预键合；以及对预键合后的所述第一基片和所述第二基片进行热处理，所述热处理的温度高于1000℃和/或所述热处理的时间大于2小时。根据本申请，能够有效地减少键合界面的气泡。

Description

一种键合方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种键合方法。
背景技术
键合(Bonding)是将两个或多个材料(或结构)结合成为一体的技术，是半导体制造过程中不可缺少的重要环节。晶圆直接键合(Wafer Direct Bonding)是在没有中间层介质、不使用电压、不施加压力的情况下直接完成键合的技术，其广泛应用于微机电系统(MEMS)设计制造中晶圆级封装(WLP)、三维堆叠(3-D stacking)、绝缘体上硅(SOI)等，对于实现结构的复杂化和三维化发挥着不可替代的作用。
直接键合的过程包括预键合和热处理两个步骤，这两个步骤处理不当有可能在键合面产生气泡，会对键合质量有较大的影响，轻则影响产品的良品率，重则导致产品报废。按照气泡产生的原因大概可以分为以下几类：颗粒(Particle)导致的气泡、表面平整度不足或缺陷(Defect)产生的气泡、键合异常导致内部陷入气泡、退火过程产生的气泡、键合面有机物污染产生的气泡等。键合后合适的热处理会减少气泡。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
本申请的发明人发现，在现有技术中，直接键合的热处理阶段的最高温度不超过1000℃，理论上这样的热处理温度能够消除键合界面的所有气泡，但是，大量实验的结果表明，相当数量的气泡仍然存在。所以，如何进一步减少键合界面的气泡，是需要解决的问题。
本申请实施例提供一种键合方法，在该键合方法中，预键合后的热处理温度高于1000℃和/或热处理的时间大于2小时，由此，能够有效地改善键合界面的气泡状况。
根据本申请实施例的一个方面，提供一种键合方法，所述方法包括：
将第一基片的表面和第二基片的表面对置，在预定温度下使所述第一基片和所述第二基片预键合；以及
对预键合后的所述第一基片和所述第二基片进行热处理，所述热处理的温度高于1000℃和/或所述热处理的时间大于2小时。
在至少一个实施例中，所述热处理的温度高于1000℃，并且小于或等于1200℃。
在至少一个实施例中，所述热处理的时间大于2小时，并且小于或等于4小时。
在至少一个实施例中，所述第一基片和所述第二基片中的至少一者的表面具有氧化层，
在所述氧化层的厚度小于预定厚度的情况下，所述氧化层的厚度越小，所述热处理的温度越高和/或所述热处理的时间越长。
在至少一个实施例中，所述第一基片和所述第二基片中的一者的表面是氧化硅，另一者的表面是硅。
在至少一个实施例中，所述方法还包括：
对所述第一基片和所述第二基片中的至少一者的表面进行清洗，去除所述表面的氧化层。
本申请的有益效果在于：预键合后的热处理温度高于1000℃和/或热处理的时间大于2小时，由此，能够有效地改善键合界面的气泡状况。
参照后文的说明和附图，详细公开了本申请的特定实施方式，指明了本申请的原理可以被采用的方式。应该理解，本申请的实施方式在范围上并不因而受到限制。在所附权利要求的精神和条款的范围内，本申请的实施方式包括许多改变、修改和等同。
针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。
应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是亲水性键合的一个示意图；
图2是疏水性键合的一个示意图；
图3是本申请实施例的键合方法的一个示意图；
图4是三组实验进行热处理后超声波扫描测试键合界面的测试结果的一个示意图。
具体实施方式
参照附图，通过下面的说明书，本申请的前述以及其它特征将变得明显。在说明书和附图中，具体公开了本申请的特定实施方式，其表明了其中可以采用本申请的原则的部分实施方式，应了解的是，本申请不限于所描述的实施方式，相反，本申请包括落入所附权利要求的范围内的全部修改、变型以及等同物。
在本申请各实施例的说明中，为描述方便，将平行于第一基片的表面的方向称为“横向”，将垂直于第一基片的表面的方向称为“纵向”。
实施例1
根据键合机理，按照键合状态的不同可以分为亲水性键合和疏水性键合两种。
图1是亲水性键合的一个示意图。如图1所示，亲水性键合是晶圆表面经过处理后(如RCA清洗、等离子体处理等)形成羟基浓度较高的表面，该表面容易吸附空气或溶液中的水形成一层水膜，在常温(例如，图1所示的RT)下完成预键合然后进行热处理，随着热处理的温度增加，超过200℃开始在键合界面形成Si-O-Si共价键，随着温度继续升高，Si与H2O反应生成Si-O-Si共价键，同时排出H2，随着反应加速，键合界面处多余的H2O和H2无法有效扩散，因而会聚集形成气泡，到700℃时，绝大多数的H2O已完成反应，超过900℃键合面的氢气扩散并消失，到1000℃键合界面处H原子被反应完全。
图2是疏水性键合的一个示意图。如图2所示，疏水性键合是用氢氟酸(HF)去除晶圆表面的自然氧化层，在裸露的晶圆表面形成具有疏水性的Si-H键，常温下(例如，图2所示的RT)完成预键合，后续加热处理的过程中Si-H析出H2形成Si-Si共价键，该反应主要发生在400～700℃，到900℃时形成的H2已通过键合面完全扩散。
基于上述对于亲水性键合和疏水性键合的热处理理论，常规的热处理条件为：温度低于或等于1000℃，并且，热处理时间小于或等于2h(小时)。理论上，这样的热处理能够消除键合界面的气泡。
然而，根据大量实验，发明人发现并不是这样。在一些情况下，键合界面仍然存在相当数量的气泡。经过大量的分析，发明人发现，键合界面膜层种类或厚度会影响热处理产生的H2O或H2的扩散，从而影响气泡的消除；另外，不同的键合前清洗处理也会对气泡的移动产生很大影响。
为了解决上述问题，本申请实施例提供一种键合方法。
图3是本申请实施例的键合方法的一个示意图。如图3所示，该键合方法包括：
操作301、将第一基片的表面和第二基片的表面对置，在预定温度下使第一基片和第二基片预键合；以及
操作302、对预键合后的第一基片和第二基片进行热处理，该热处理的温度高于1000℃和/或该热处理的时间大于2小时。
在本申请中，第一基片和第二基片可以是半导体领域所使用的基片，例如，硅晶圆，绝缘体上的硅(SOI)晶圆，锗硅晶圆等。
第一基片的表面和/或第二基片的表面可以具有电路结构和/或微机电结构。其中，该电路结构可以用于实现电信号的传输或放大等处理。该电路结构可以与为机电结构电学连接或者隔离。微机电结构可以是梁、膜、凹陷、凸起等结构，该微机电结构可以运动或者固定。
操作301的预键合的预定温度例如是室温(RT，Room Temperature)。此外，预键合的预定温度可以是其它的温度。
通过操作301，第一基片的表面和第二基片的表面键合在一起。
在操作302中，对预键合在一起的第一基片和第二基片进行热处理，该热处理的温度高于1000℃和/或该热处理的时间大于2小时。也就是说，相比较于现有技术的热处理条件(温度低于或等于1000℃，并且，热处理时间小于或等于2小时)，本申请的热处理的温度更高和/或热处理的时间更长。
本申请的发明人通过研究认为：对于亲水性键合而言，当热处理温度达到800℃左右，键合界面的SiO2开始产生塑性变形、固态扩散和粘滞流动等现象，随着热处理温度和/或热处理时间的增加，SiO2的流动性增加，可以有效消除因键合面不平而产生的气泡，此外，随着热处理温度和/或热处理时间的增加，键合界面的分子间空隙增大，气体扩散速率增加，可以使键合界面产生的气体更有效的扩散，从而减少或消除热处理过程中的气泡；对于疏水性键合而言，随着热处理温度和/或热处理时间的增加，可以使键合界面Si原子空隙增大，从而增加气体的扩散速率，也可以明显减少或消除热处理过程中的气泡。
在本申请中：热处理的温度低于或等于1000℃，并且热处理的时间大于2小时；或者，热处理的温度高于1000℃，并且热处理的时间小于或等于2小时；或者，热处理的温度高于1000℃，并且热处理的时间大于2小时。
其中，本申请的热处理的温度高于1000℃的情况下，该热处理的温度可以小于或等于1200℃。例如，热处理的温度是1020℃，1050℃，1080℃，1100℃，1120℃，1150℃，1180℃或者1200℃。
本申请的热处理的时间大于2小时的情况下，该热处理的时间可以小于或等于4小时。例如，该热处理的时间是2.25小时，2.5小时，2.75小时，3小时，3.25小时，3.5小时，3.75小时或者4小时等。
在本申请中，该第一基片和该第二基片中的至少一者的表面具有氧化层(例如，SiO2)。例如，第一基片和第二基片中的一者的表面是氧化硅，另一者的表面是硅(例如，单晶硅、多晶硅或非晶硅等)；又例如，第一基片的表面是氧化硅，第二基片的表面也是氧化硅。
操作302中热处理的条件与上述氧化层的厚度有关。例如，在该氧化层的厚度小于预定厚度(例如，该预定厚度是500nm)的情况下，该氧化层的厚度越小，该热处理的温度越高和/或该热处理的时间越长。具体地，在该第一基片和该第二基片中的至少一者的表面具有氧化层的情况下，该第一基片与该第二基片之间的键合是亲水键合，并且，氧化层(例如，SiO2)越厚越有利于热处理时H2O和H2的排出，从而不容易产生气泡；而当氧化层(例如，SiO2)的厚度较小时(例如，氧化层的厚度小于500nm)，需要通过提高热处理的温度和/或延长热处理的时间来改善H2O和H2的排出效果。
在本申请中，可以在操作301的预键合之前对第一基片和第二基片中的至少一者的表面进行清洗，去除表面的氧化层(例如，该氧化层可以是自然氧化层)。由此，在第一基片和第二基片之间形成疏水性键合。针对疏水性键合，本申请操作302的热处理同样能够起到减少键合界面的气泡的效果。此外，针对疏水性键合，热处理时产生H2，提高热处理的温度和/或延长热处理的时间能够增加键合界面的原子间隙，从而更有利H2的扩散，进而而减少气泡。
下面，结合具体实例来说明本申请的技术效果。
在该实例中，第一基片的表面具有150nm厚的SiO2，第二基片的表面具有250nm厚的多晶硅，第一基片和第二基片的表面都抛光。该实例分三组实验，预键合完成后进行超声波扫描(CSAM)测试键合界面的气泡，三组实验的预键合条件相同，热处理条件不同。
第一组实验的热处理条件为1000℃，2小时；第二组实验的热处理条件为1000℃，4小时；第三组实验的热处理条件为1150℃，2小时。
图4是三组实验进行热处理后超声波扫描测试键合界面的测试结果的一个示意图。
如图4的401所示，对于第一组实验，热处理后边缘有明显的气泡400产生，内部也有数个直径数百微米的小气泡400产生；
如图4的402所示，对于第二组实验，热处理后边缘气泡400明显减少；
如图4的403所示，对于第三组实验，当热处理的温度达到1150℃后，经过2个小时的热处理，键合界面没有气泡。
在本申请实施例的键合方法中，预键合后的热处理温度高于1000℃和/或热处理的时间大于2小时，由此，能够有效地改善键合界面的气泡状况。
以上结合具体的实施方式对本申请进行了描述，但本领域技术人员应该清楚，这些描述都是示例性的，并不是对本申请保护范围的限制。本领域技术人员可以根据本申请的精神和原理对本申请做出各种变型和修改，这些变型和修改也在本申请的范围内。

Claims (6)

1.一种键合方法，其特征在于，所述方法包括：
将第一基片的表面和第二基片的表面对置，在预定温度下使所述第一基片和所述第二基片预键合；以及
对预键合后的所述第一基片和所述第二基片进行热处理，所述热处理的温度高于1000℃和/或所述热处理的时间大于2小时。
2.如权利要求1所述的键合方法，其特征在于，
所述热处理的温度高于1000℃，并且小于或等于1200℃。
3.如权利要求2所述的键合方法，其特征在于，
所述热处理的时间大于2小时，并且小于或等于4小时。
4.如权利要求1所述的键合方法，其特征在于，
所述第一基片和所述第二基片中的至少一者的表面具有氧化层，
在所述氧化层的厚度小于预定厚度的情况下，所述氧化层的厚度越小，所述热处理的温度越高和/或所述热处理的时间越长。
5.如权利要求1所述的键合方法，其特征在于，
所述第一基片和所述第二基片中的一者的表面是氧化硅，另一者的表面是硅。
6.如权利要求1所述的键合方法，其特征在于，
所述方法还包括：
对所述第一基片和所述第二基片中的至少一者的表面进行清洗，去除所述表面的氧化层。
CN202311566082.1A 2023-11-22 2023-11-22 一种键合方法 Pending CN120033103A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311566082.1A CN120033103A (zh) 2023-11-22 2023-11-22 一种键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311566082.1A CN120033103A (zh) 2023-11-22 2023-11-22 一种键合方法

Publications (1)

Publication Number Publication Date
CN120033103A true CN120033103A (zh) 2025-05-23

Family

ID=95733477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311566082.1A Pending CN120033103A (zh) 2023-11-22 2023-11-22 一种键合方法

Country Status (1)

Country Link
CN (1) CN120033103A (zh)

Similar Documents

Publication Publication Date Title
Tong et al. Semiconductor wafer bonding: recent developments
US7790565B2 (en) Semiconductor on glass insulator made using improved thinning process
US5102821A (en) SOI/semiconductor heterostructure fabrication by wafer bonding of polysilicon to titanium
US5344524A (en) SOI substrate fabrication
US6156624A (en) Method for production of SOI substrate by pasting and SOI substrate
CN101999165B (zh) 垂直除气通道
CN103832970B (zh) 一种低温晶圆键合方法
EP1798765A2 (en) Semiconductor on glass insulator made using improved ion implantation process
US20120003813A1 (en) Oxygen plasma conversion process for preparing a surface for bonding
EP0603849B1 (en) Method for producing a semiconducteur substrate by using a bonding process
CN104737273B (zh) 通过分子粘附来键合的方法
EP2186126A1 (en) Semiconductor wafer re-use in an exfoliation process using heat treatment
CN104488066B (zh) 在具有负焦耳‑汤姆逊系数的气体的氛围中的接合方法
WO2008130490A1 (en) Methods of fabricating glass-based substrates and apparatus employing same
JP2000331899A (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
EP1488448A2 (en) Field-assisted fusion bonding
Dragoi et al. Adhesive wafer bonding for MEMS applications
JP2023174562A (ja) 強塩基に補助された直接接合方法
CN120033103A (zh) 一种键合方法
CN112520689A (zh) 半导体器件及其制作方法
Shigetou et al. Room-temperature direct bonding of CMP-Cu film for bumpless interconnection
CN110391173A (zh) 绝缘体上覆硅基板的制造方法及半导体装置
JPH0964319A (ja) Ｓｏｉ基板およびその製造方法
Mäkinen et al. Thick-film silicon-on-insulator wafers preparation and properties
CN115376966B (zh) 一种石英常温键合方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination