CN205123709U - 一种多环路下变频型锁相高速跳频合成器 - Google Patents

Abstract

本实用新型属于雷达通讯技术领域，特别涉及一种多环路下变频型锁相高速跳频合成器。本实用新型包括第一射频电路、数字电路、第二射频电路，三者共用一个80MHz晶振，80MHz晶振的信号输出端经过第一功分器与第一射频电路和数字电路的信号输入端相连；第二射频电路包括鉴相单元，数字电路输出控制信号至鉴相单元，鉴相单元、环路滤波器、第二压控振荡器、混频器、第三低通滤波器组成锁相环路，第二压控振荡器的输出频率为7500～7700MHz。由于混频器的加入，降低了第二压控振荡器的输出频率，降低了N分频器的工作频率，在保证频率分辨率不变的条件下，既拓宽了跳频合成器的输出频率，提高了跳频速度，也降低了输出信号的相位噪声，并且结构简单、设计合理。

Description

一种多环路下变频型锁相高速跳频合成器

技术领域

本实用新型属于雷达通讯技术领域，特别涉及一种多环路下变频型锁相高速跳频合成器。

背景技术

随着雷达技术和通信技术的不断发展，对频率合成器的频率稳定度、准确度、频率范围以及跳频时间等提出了更高要求，频率合成分为直接式频率合成、锁相式频率合成和直接数字式合成三种。锁相频率合成器主要由鉴相器、环路滤波器、压控振荡器等组成。由于现有鉴相器在输出较高频信号时采用前置固定分频器分频，使得合成器的频率分辨率降低、跳频速度降低、相位噪声恶化，使得高速跳频合成器的设计无法实现。

实用新型内容

本实用新型为了克服上述现有技术的不足，提供了一种多环路下变频型锁相高速跳频合成器，本实用新型提高了频率合成器的最高输出频率，而且不降低频率分辨率，并且结构简单、设计合理。

为实现上述目的，本实用新型采用了以下技术措施：

一种多环路下变频型锁相高速跳频合成器，包括第一射频电路、数字电路、第二射频电路，三者共用一个80MHz晶振，所述80MHz晶振的信号输出端经过第一功分器与所述第一射频电路和数字电路的信号输入端相连；所述第二射频电路包括鉴相单元，所述数字电路输出控制信号至鉴相单元，鉴相单元、环路滤波器、第二压控振荡器、混频器、第三低通滤波器组成锁相环路。

本实用新型还可以通过以下技术措施进一步实现。

优选的，所述第一射频电路包括第一低通滤波器，第一鉴相器、运算放大器、第一压控振荡器、第二功分器、第一衰减器、第二放大器、第二衰减器构成锁相环路；所述第一功分器的输出端连接第一低通滤波器的输入端，所述第一低通滤波器的输出端连接第一鉴相器的输入端，所述第一鉴相器的输出端连接运算放大器的输入端，所述运算放大器的输出端连接第一压控振荡器的输入端，所述第一压控振荡器的输出端经过第二功分器后分别连接第一衰减器和第一放大器的输入端，所述第一衰减器的输出端连接第二放大器的输入端，所述第二放大器的输出端连接第二衰减器的输入端，所述第二衰减器的输出端连接第一鉴相器的输入端，所述第一放大器的输出端连接第二低通滤波器的输入端，所述第二低通滤波器的输出端输出射频信号。

优选的，所述数字电路包括第一带通滤波器，所述第一带通滤波器的输入端连接第一功分器的输出端，第一带通滤波器的输出端连接第一分频器的输入端，所述第一分频器的输出端连接第二带通滤波器的输入端，所述第二带通滤波器的输出端连接第三功分器的输入端，所述第三功分器的两个输出端分别连接第三放大器和FPGA控制器的输入端，所述第三放大器的输出端输出20MHz的射频信号，所述FPGA控制器的输出端连接鉴相单元的输入端，FPGA控制器的输入端连接拨码开关的输出端。

优选的，所述鉴相单元包括基准分频器、第二鉴相器以及N分频器，所述基准分频器的输入端接80MHz晶振、基准分频器的输出端连接第二鉴相器的输入端，所述第二鉴相器的输出端连接环路滤波器的输入端，所述环路滤波器的输出端连接第二压控振荡器的输入端，所述第二压控振荡器的第一输出端输出射频信号，第二压控振荡器的第二输出端输出二分频信号至混频器的输入端，80MHz晶振信号分别经过两级倍频器和三级带通滤波器后产生3.2GHz信号送至混频器，所述混频器的输出端连接第三低通滤波器的输入端，所述第三低通滤波器的输出端连接N分频器的输入端，所述N分频器的输出端连接第二鉴相器的输入端，所述第二鉴相器的输入端连接FPGA控制器的输出端，第二鉴相器、环路滤波器、第二压控振荡器、混频器、第三低通滤波器和N分频器组成锁相环路。

优选的，所述两级倍频器包括第一倍频器和第二倍频器，所述三级带通滤波器包括第三带通滤波器、第四带通滤波器、第五带通滤波器；所述第三带通滤波器的输入端连接80MHz晶振，第三带通滤波器的输出端连接第一倍频器的输入端，所述第一倍频器的输出端连接第四带通滤波器的输入端，所述第四带通滤波器的输出端连接第二倍频器的输入端，所述第二倍频器的输出端连接第五带通滤波器的输入端，所述第五带通滤波器的输出端连接混频器的输入端。

进一步的，所述FPGA控制器型号为美国Altera公司生产的cyclone系列的EP1C3T100I7，所述第二鉴相器的芯片型号为美国AnalogDevices公司生产的ADF4106芯片，所述第二压控振荡器型号为美国HITTITE公司生产的HMC508LP5芯片，所述混频器的型号为美国HITTITE公司生产的HMC213MS8。

进一步的，所述第一鉴相器芯片型号为美国AnalogDevices公司生产的ADF4106芯片，所述运算放大器型号为美国AnalogDevices公司生产的OP27GS运算放大器，所述第一压控振荡器型号为Mini-Circuits公司生产的JTOS-1950，所述第一放大器芯片型号为HITTITE公司生产的HMC589ST89。

进一步的，所述第三带通滤波器为80MHz带通滤波器，所述第四带通滤波器为400MHz带通滤波器，所述第五带通滤波器为3.2GHz带通滤波器；所述第一倍频器为5倍频器，所述第二倍频器为8倍频器。

本实用新型的有益效果在于：

1)、本实用新型跳频合成器包括第一射频电路、数字电路、第二射频电路，本实用新型的锁相环路中插入了混频器和第三低通滤波器，由于混频器的加入，降低了第二压控振荡器的输出频率，降低了N分频器的工作频率，在保证频率分辨率不变的条件下，既拓宽了跳频合成器的输出频率，提高了跳频速度，也降低了输出信号的相位噪声，并且结构简单、设计合理。

值得特别指出的是：本实用新型只保护由上述物理部件以及连接各个物理部件之间的线路所构成的装置或者物理平台，而不涉及其中的软件部分。

2)、所述第一射频电路采用锁相环式频率合成技术，产生一个指定频率的信号，具有频率稳定度高、杂散抑制性好、调试简便的优点；所述第一低通滤波器、第一鉴相器、运算放大器、第一压控振荡器、第二功分器、第一衰减器、第二放大器、第二衰减器构成第一射频电路中的锁相环路，所述运算放大器型号为美国AnalogDevices公司生产的OP27GS运算放大器，构成了有源环路滤波器，该滤波器具有窄带滤波特性，可以有效的将混进输入信号中的噪声和杂散干扰除掉，有效地提高了锁相环路的稳定性。

3)、所述第一鉴相器和第二鉴相器芯片型号均为美国AnalogDevices公司生产的ADF4106芯片，该芯片集成了锁相环频率合成器的多种重要部件，只需简单的外围电路，即可构成一个完整的低噪声、低功耗、高稳定度的频率合成器；所述FPGA控制器型号为美国Altera公司生产的cyclone系列的EP1C3T100I7，所述第二压控振荡器型号为美国HITTITE公司生产的HMC508LP5芯片，所述混频器的型号为美国HITTITE公司生产的HMC213MS8。所述第一压控振荡器型号为Mini-Circuits公司生产的JTOS-1950，所述第一放大器芯片型号为HITTITE公司生产的HMC589ST89。上述多个特定型号的部件互相配合，实现了本实用新型的最优设计。

附图说明

图1为本实用新型的框图连接示意图；

图2为本实用新型的控制时序仿真图。

图中标注符号的含义如下：

10—第一射频电路11—第一低通滤波器12—第一鉴相器

13—第一压控振荡器14—第二功分器15—第一放大器

16—第二低通滤波器17—第一衰减器18—第二放大器

19—第二衰减器20—数字电路21—第一带通滤波器

22—第一分频器23—第二带通滤波器24—第三功分器

25—FPGA控制器26—拨码开关27—第三放大器

30—第二射频电路31—第二鉴相器32—第三低通滤波器

33—第二压控振荡器34—第三带通滤波器35—第一倍频器

36—第四带通滤波器37—第二倍频器38—第五带通滤波器

39—鉴相单元40—第一功分器

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

一种多环路下变频型锁相高速跳频合成器，包括第一射频电路10、数字电路20、第二射频电路30，三者共用一个80MHz晶振，所述80MHz晶振的信号输出端经过第一功分器40与所述第一射频电路10和数字电路20的信号输入端相连；所述第二射频电路30包括鉴相单元39，所述数字电路20输出控制信号至鉴相单元39，鉴相单元39、环路滤波器、第二压控振荡器33、混频器、第三低通滤波器32组成锁相环路，所述第二压控振荡器33的输出频率为7500～7700MHz。整个设备由+12V电源供电，相位噪声-155dBc/Hz100KHz。

所述第一射频电路10包括第一低通滤波器11，第一鉴相器12、运算放大器、第一压控振荡器13、第二功分器14、第一衰减器17、第二放大器18、第二衰减器19构成锁相环路；晶振产生80MHz基准信号经过第一功分器40后连接80MHz的第一低通滤波器11的输入端，所述第一低通滤波器11的输出端连接第一鉴相器12的输入端，所述第一鉴相器12的输出端连接运算放大器的输入端，所述运算放大器的输出端连接第一压控振荡器13的输入端，所述第一压控振荡器13的输出端经过第二功分器14后分别连接第一衰减器17和第一放大器15的输入端，所述第一衰减器17的输出端连接第二放大器18的输入端，所述第二放大器18的输出端连接第二衰减器19的输入端，所述第二衰减器19的输出端连接第一鉴相器12的输入端，所述第一放大器15的输出端连接第二低通滤波器16的输入端，所述第二低通滤波器16的输出端输出1660MHz的射频信号。

所述数字电路20包括第一带通滤波器21，所述第一带通滤波器21的输入端连接第一功分器40的输出端，第一带通滤波器21的输出端连接第一分频器22的输入端，所述第一分频器22的输出端连接第二带通滤波器23的输入端，所述第二带通滤波器23的输出端连接第三功分器24的输入端，所述第三功分器24的两个输出端分别连接第三放大器27和FPGA控制器25的输入端，所述第三放大器27的输出端输出20MHz的射频信号，所述FPGA控制器25的输出控制信号至鉴相单元39的输入端，FPGA控制器25的输入端连接拨码开关26的输出端。

所述鉴相单元39包括基准分频器、第二鉴相器31以及N分频器，所述基准分频器的输入端接80MHz晶振、基准分频器的输出端连接第二鉴相器31的输入端，所述第二鉴相器31的输出端连接环路滤波器的输入端，所述环路滤波器的输出端连接第二压控振荡器33的输入端，所述第二压控振荡器33的第一输出端输出7500～7700MHz的频率，第二压控振荡器33的第二输出端输出的二分频信号为3750～3850MHz，80MHz晶振信号分别经过第三带通滤波器34、第一倍频器35、第四带通滤波器36、第二倍频器37、第五带通滤波器38后产生3.2GHz信号送至混频器，二分频信号和3.2GHz信号在混频器内变频，所述混频器的输出端连接第三低通滤波器32的输入端，所述第三低通滤波器32的输出端连接N分频器的输入端，所述N分频器的输出端连接第二鉴相器31的输入端，所述第二鉴相器31的输入端连接FPGA控制器25的输出端，第二鉴相器31、环路滤波器、第二压控振荡器33、混频器、第三低通滤波器32和N分频器组成锁相环路。

所述FPGA控制器25型号为美国Altera公司生产的cyclone系列的EP1C3T100I7，所述第二鉴相器31的芯片型号为美国AnalogDevices公司生产的ADF4106芯片，在2.7～3.3V电源供电下工作；所述第二压控振荡器33型号为美国HITTITE公司生产的HMC508LP5芯片，该芯片由+5V单电源供电，输出频率为：FO＝7.3～8.2GHz、F/2＝3.65～4.1GHz，输出功率为+15dBm，相位噪声为-116dBc/Hz100KHz；所述混频器的型号为美国HITTITE公司生产的HMC213MS8，频率范围为1.5～4.5GHz。

所述第一鉴相器12芯片型号为美国AnalogDevices公司生产的ADF4106芯片；所述运算放大器型号为美国AnalogDevices公司生产的OP27GS运算放大器，构成了有源环路滤波器，该滤波器具有窄带滤波特性，可以有效的将混进输入信号中的噪声和杂散干扰除掉，有效地提高了锁相环路的稳定性；所述第一压控振荡器13型号为Mini-Circuits公司生产的JTOS-1950,该芯片由+12V单电源供电，输出频率范围为1550～1950MHz，输出功率+7dBm，相位噪声-144dBc/Hz1MHz；所述第一放大器15芯片型号为HITTITE公司生产的HMC589ST89。

如图2所示，FPGA在CP时钟信号上升沿触发时工作，通过输出CLK、LE、DATA信号改变ADF4106的工作状态，控制输出频率。

Claims (8)

1.一种多环路下变频型锁相高速跳频合成器，其特征在于：包括第一射频电路(10)、数字电路(20)、第二射频电路(30)，三者共用一个80MHz晶振，所述80MHz晶振的信号输出端经过第一功分器(40)与所述第一射频电路(10)和数字电路(20)的信号输入端相连；所述第二射频电路(30)包括鉴相单元(39)，所述数字电路(20)输出控制信号至鉴相单元(39)，鉴相单元(39)、环路滤波器、第二压控振荡器(33)、混频器、第三低通滤波器(32)组成锁相环路。

2.如权利要求1所述的一种多环路下变频型锁相高速跳频合成器，其特征在于：所述第一射频电路(10)包括第一低通滤波器(11)，第一鉴相器(12)、运算放大器、第一压控振荡器(13)、第二功分器(14)、第一衰减器(17)、第二放大器(18)、第二衰减器(19)构成锁相环路；所述第一功分器(40)的输出端连接第一低通滤波器(11)的输入端，所述第一低通滤波器(11)的输出端连接第一鉴相器(12)的输入端，所述第一鉴相器(12)的输出端连接运算放大器的输入端，所述运算放大器的输出端连接第一压控振荡器(13)的输入端，所述第一压控振荡器(13)的输出端经过第二功分器(14)后分别连接第一衰减器(17)和第一放大器(15)的输入端，所述第一衰减器(17)的输出端连接第二放大器(18)的输入端，所述第二放大器(18)的输出端连接第二衰减器(19)的输入端，所述第二衰减器(19)的输出端连接第一鉴相器(12)的输入端，所述第一放大器(15)的输出端连接第二低通滤波器(16)的输入端，所述第二低通滤波器(16)的输出端输出射频信号。

3.如权利要求1所述的一种多环路下变频型锁相高速跳频合成器，其特征在于：所述数字电路(20)包括第一带通滤波器(21)，所述第一带通滤波器(21)的输入端连接第一功分器(40)的输出端，第一带通滤波器(21)的输出端连接第一分频器(22)的输入端，所述第一分频器(22)的输出端连接第二带通滤波器(23)的输入端，所述第二带通滤波器(23)的输出端连接第三功分器(24)的输入端，所述第三功分器(24)的两个输出端分别连接第三放大器(27)和FPGA控制器(25)的输入端，所述第三放大器(27)的输出端输出20MHz的射频信号，所述FPGA控制器(25)的输出端连接鉴相单元(39)的输入端，FPGA控制器(25)的输入端连接拨码开关(26)的输出端。

4.如权利要求3所述的一种多环路下变频型锁相高速跳频合成器，其特征在于：所述鉴相单元(39)包括基准分频器、第二鉴相器(31)以及N分频器，所述基准分频器的输入端接80MHz晶振、基准分频器的输出端连接第二鉴相器(31)的输入端，所述第二鉴相器(31)的输出端连接环路滤波器的输入端，所述环路滤波器的输出端连接第二压控振荡器(33)的输入端，所述第二压控振荡器(33)的第一输出端输出射频信号，第二压控振荡器(33)的第二输出端输出二分频信号至混频器的输入端，80MHz晶振信号分别经过两级倍频器和三级带通滤波器后产生3.2GHz信号送至混频器，所述混频器的输出端连接第三低通滤波器(32)的输入端，所述第三低通滤波器(32)的输出端连接N分频器的输入端，所述N分频器的输出端连接第二鉴相器(31)的输入端，所述第二鉴相器(31)的输入端连接FPGA控制器(25)的输出端，第二鉴相器(31)、环路滤波器、第二压控振荡器(33)、混频器、第三低通滤波器(32)和N分频器组成锁相环路。

5.如权利要求4所述的一种多环路下变频型锁相高速跳频合成器，其特征在于：所述两级倍频器包括第一倍频器(35)和第二倍频器(37)，所述三级带通滤波器包括第三带通滤波器(34)、第四带通滤波器(36)、第五带通滤波器(38)；所述第三带通滤波器(34)的输入端连接80MHz晶振，第三带通滤波器(34)的输出端连接第一倍频器(35)的输入端，所述第一倍频器(35)的输出端连接第四带通滤波器(36)的输入端，所述第四带通滤波器(36)的输出端连接第二倍频器(37)的输入端，所述第二倍频器(37)的输出端连接第五带通滤波器(38)的输入端，所述第五带通滤波器(38)的输出端连接混频器的输入端。

6.如权利要求4所述的一种多环路下变频型锁相高速跳频合成器，其特征在于：所述FPGA控制器(25)型号为美国Altera公司生产的cyclone系列的EP1C3T100I7，所述第二鉴相器(31)的芯片型号为美国AnalogDevices公司生产的ADF4106芯片，所述第二压控振荡器(33)型号为美国HITTITE公司生产的HMC508LP5芯片，所述混频器的型号为美国HITTITE公司生产的HMC213MS8。

7.如权利要求2所述的一种多环路下变频型锁相高速跳频合成器，其特征在于：所述第一鉴相器(12)芯片型号为美国AnalogDevices公司生产的ADF4106芯片，所述运算放大器型号为美国AnalogDevices公司生产的OP27GS运算放大器，所述第一压控振荡器(13)型号为Mini-Circuits公司生产的JTOS-1950，所述第一放大器(15)芯片型号为HITTITE公司生产的HMC589ST89。

8.如权利要求5所述的一种多环路下变频型锁相高速跳频合成器，其特征在于：所述第三带通滤波器(34)为80MHz带通滤波器，所述第四带通滤波器(36)为400MHz带通滤波器，所述第五带通滤波器(38)为3.2GHz带通滤波器；所述第一倍频器(35)为5倍频器，所述第二倍频器(37)为8倍频器。