CN220963338U - 基板和封装结构 - Google Patents

Abstract

本实用新型提供一种基板和封装结构，其中基板包括：支撑层和走线叠层；走线叠层压合支撑层的上方，走线叠层的上表面设置有凸块，支撑层的下表面设置有焊盘，焊盘通过支撑层上的导电部以及走线叠层中的信号线与凸块电气连接。本实用新型能够提高基板传输信号的质量。

Description

基板和封装结构

技术领域

本实用新型涉及集成电路技术领域，尤其涉及一种基板和封装结构。

背景技术

目前，随着人们对CPU(中央处理器)/GPU(图形处理器)的性能要求越来越高，导致芯片的体积越来越大，同时还会导致芯片内信号的传输速率也越来越高。

现有基板的堆叠方案是以起支撑作用的core layer(内层)为中心，并同时向两侧压合相同层数的ABF layer(外层)。其中，core layer可用于电源层的设计；ABF layer主要用于信号和电源的设计，并作为信号传输的主要载体。然而，该类基板中的基板信号线存在多次阻抗突变的情况，其中，基板上阻抗发生突变的位置包括：位于core layer一侧的ABFlayer上的凸块(bump)与倒装芯片走线的位置、位于core layer另一侧的ABF layer上的焊球(ball)与信号线连接的位置，以及core layer与信号线连接的位置。而在这些阻抗突变的位置会引起信号的瞬时阻抗变化，从而会引起信号的反射，造成过冲、下冲和振铃等信号畸变，进而会造成信号质量无法满足相应的规格要求。

因此，如何提高基板传输信号的质量成为目前亟需解决的问题。

实用新型内容

为解决上述问题，本实用新型提供的基板和封装结构，通过在支撑层的单侧设置走线叠层，能够减少信号线阻抗突变的次数，从而提高基板传输信号的质量。

第一方面，本实用新型提供一种基板，该基板包括：支撑层和走线叠层；

所述走线叠层压合在所述支撑层的上方，所述走线叠层的上表面设置有凸块，所述支撑层的下表面设置有焊盘，所述焊盘通过所述支撑层上的导电部以及所述走线叠层中的信号线与凸块电气连接。

可选地，所述走线叠层包括：导电层和介质层；

多个所述介质层和多个所述导电层交替堆叠。

可选地，所述介质层开设有通电部，所述通电部贯穿所述介质层，所述通电部将相邻的所述导电层中的信号线电气连接。

可选地，所述走线叠层包括一级损耗区域和二级损耗区域；

所述一级损耗区域中的所述介质层的介电损耗因子低于所述二级损耗区域中的所述介质层的介电损耗因子。

可选地，所述信号线包括：第一速率信号线和第二速率信号线；

所述第一速率信号线传输信号的速率低于所述第二速率信号线传输信号的速率；

所述第一速率信号线位于所述一级损耗区域和/或所述二级损耗区域上，所述第二速率信号线位于所述一级损耗区域上。

可选地，所述走线叠层的材料包括ABF材料，所述支撑层的材料包括树脂。

第二方面，本实用新型提供一种封装结构，该封装结构包括：晶片、印制电路板和如上任一项中所述的基板；

所述晶片与所述凸块电气连接，所述印制电路板与所述焊盘电气连接。

可选地，所述晶片固定设置在所述凸块的上方，所述印制电路板固定设置在所述焊盘的下方。

本实用新型实施例提供的基板和封装结构，通过在支撑层的单侧设置走线叠层，使得位于支撑层焊盘与信号线连接处的阻抗突变点以及位于支撑层与信号线连接处的阻抗突变点合为一处，减少了链路中阻抗突变点，即减少信号线阻抗突变的次数，提高了信号的阻抗一致性，从而提高基板传输信号的质量，进而保障了基板传输信号的稳定性。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一实施例的封装结构的示意性结构图；

图2为本申请一实施例的支撑层在进行钻孔后的示意性结构图；

图3为本申请一实施例的支撑层在进行镀铜和塞孔后的示意性结构图；

图4为本申请一实施例的支撑层在进行电镀后的示意性结构图；

图5为本申请一实施例的支撑层在进行蚀刻后的示意性结构图；

图6为本申请一实施例的基板在添加ABF材料过程中的示意性结构图；

图7为本申请一实施例的基板在介质层上制作通电部的的示意性结构图；

图8为本申请一实施例的基板在介质层上进行蚀刻后的示意性结构图。

附图标记：

1、支撑层；11、导电部；2、走线叠层；21、导电层；22、介质层；221、通电部；31、凸块；32、焊盘；41、一级损耗区域；42、二级损耗区域；51、晶片；52、印制电路板。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。

需要说明的是，当元件被称为“固定连接”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。

第一方面，本实用新型一实施例提供一种基板，参见图1，该基板包括：支撑层1和走线叠层2。

走线叠层2压合在支撑层1的上方。走线叠层2的上表面固定设置有凸块31，支撑层1的下表面固定设置有焊盘32。焊盘32通过支撑层1开设的导电部11以及走线叠层2中的信号线与凸块31电气连接。

其中，走线叠层2的材料包括ABF材料(Aromatic Benzocyclobutene Film，芳香族苯并环丁烷薄膜)；支撑层1的材料包括BT树脂(双马来酰亚胺三嗪树脂)；凸块31用于通过锡球和晶片51(Die)电气连接；焊盘32通过锡球与印制电路板52(PCB)电气连接；导电部11通过在贯穿支撑层1的机械孔的内壁上电镀导电材料，并在镀铜后的机械孔11内填充树脂形成；导电材料包括但不限于铜；焊盘32与导电部11重合，并通过导电部11的导电材料与信号线实现电气连接。

进一步地，走线叠层2包括：导电层21和介质层22。多个介质层22和多个导电层21交替堆叠。

需要说明的是，支撑层1除使用BT树脂构成主要的支撑结构的同时，该支撑结构的上下表面还涂覆有导电材料。在本实施例中，导电层21的材料为铜；走线叠层2位于支撑层1的上方，在走线叠层2形成的过程中，先在支撑层1的表面形成一介质层22，之后再形成一导电层21，如此循环交替直至满足相应的设计需求，并以铜箔作为走线叠层2中顶层的导电层21。

其中，介质层22开设有通电部221。通电部221贯穿介质层22，通电部221通过在介质层的激光孔中填充导电材料以将相邻的导电层21中的信号线电气连接。

进一步的，走线叠层2中包括多个不同介电损耗因子(Df，dissipation factor，也称损耗角正切)的损耗区域，具体损耗区域的种类以及叠层顺序由设计需求确定。

在本实施例中，走线叠层2包括一级损耗区域41和二级损耗区域42。其中，一级损耗区域41中的介质层22的介电损耗因子低于二级损耗区域42中的介质层22的介电损耗因子。在本实施例中，一级损耗区域41位于二级损耗区域42的上方，其中，一级损耗区域41例如为超低损耗板材，其Df<0.005@10GHz；二级损耗区域42例如为高阶树脂材料，即低损耗板材，其Df<0.008@10GHz。

在一种可选的实施例中，走线叠层2还包括三级损耗区域。三级损耗区域位于二级损耗区域42的下方，且为低阶树脂材料，即普通损耗板材，其Df<0.022@10GHz。

进一步的，在本实施例中，信号线包括：第一速率信号线和第二速率信号线。其中，第一速率信号线传输信号的速率低于第二速率信号线传输信号的速率。

第一速率信号线位于一级损耗区域41和/或二级损耗区域42上，第二速率信号线位于一级损耗区域41上。

需要说明是，第一速率信号线可用于传送时钟、GPIO(通用型之输入输出)、I2C(集成电路总线)、USB(通用串行总线)和JTAG(联合测试工作组)等信号，第二速率信号线可用于传送PCIE5.0(外围组件互连快速5.0)和DDR5(双倍速率5)等信号。

该基板的制作过程如下：

首先，对支撑层1进行钻孔，结合图2。之后，对导电部11依次进行镀铜和树脂塞孔，以得到导电部11。接着，再对支撑层1进行电镀，形成内部连接，结合图3。然后，对支撑层1进行图形制作，其中包括对支撑层1依次进行曝光、显影以及蚀刻，结合图4和图5。再之后，在支撑层1的上表面添加ABF材料，结合图6，其包括先采用介电损耗因子较高的材料作介质层22与导电层21进行压合，以形成二级损耗区域42；在达到指定的层数后，采用介电损耗因子较低的材料作介质层22与导电层21进行压合，以形成一级损耗区域41；其中，在制作介质层22的过程中需要在介质层22上制作激光孔，结合图7，并在之后进行电镀、曝光、显影和蚀刻等操作步骤，以形成通电部221并完成相应的导电层21的图形制作，结合图8。再然后，将基板上有焊盘32的位置进行阻焊开窗处理，保证其焊接的焊盘32是裸露的。最后，对基板进行表面处理，以将表面裸露的焊盘32进行保护和加固，防止其被氧化或者应力损坏，从而完成单面堆叠的基板的制作。

需要说明的是，在每次将介质层22和导电层21进行压合之前，均要对导电层21上表面进行粗糙度处理，从而保证在压合过程中介质层22和导电层21可以更好的连接。在制作完基板后，通过锡球将晶片51与凸块31进行电气连接，以完成芯片的封装。最后，通过基板底部的焊盘32焊接到印制电路板52的锡球上。

本实施例所提供的基板采用单面堆叠的方式进行设计，减少了信号线阻抗突变的次数，提高了信号的质量，同时采用多种介电损耗因子不同的材料混压的方式进行走线叠层2的堆叠设计，如此可使一些信号传输速率较高的信号线在介电损耗因子较低的损耗区域进行设计，保证其信号质量；使信号传输速率较低的信号线和电源可以自由选择介电损耗因子较高的损耗区域或者未被占用的介电损耗因子较低的损耗区域进行设计，从而可合理的利用走线叠层2，降低了基板的成本。另外，本实施例所提供的基板特别适用于作为包含高速信号线的基板使用，也适用于作为大尺寸、且其信号线长度较长的基板使用。

第二方面，本实用新型提供一种封装结构，该封装结构包括：晶片51、印制电路板52和如第一方面中的基板。

其中，晶片51固定设置在凸块31的上方，并与凸块31电气连接；印制电路板52固定设置在焊盘32的下方，并与焊盘32电气连接。

该封装结构制作成本低，并能够实现高速信号和低速信号的传输。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种基板，其特征在于，所述基板包括：支撑层(1)和走线叠层(2)；

所述走线叠层(2)压合在所述支撑层(1)的上方，所述走线叠层(2)的上表面设置有凸块(31)，所述支撑层(1)的下表面设置有焊盘(32)，所述焊盘(32)通过所述支撑层(1)上的导电部(11)以及所述走线叠层(2)中的信号线与凸块(31)电气连接。

2.根据权利要求1所述的基板，其特征在于，所述走线叠层(2)包括：导电层(21)和介质层(22)；

多个所述介质层(22)和多个所述导电层(21)交替堆叠。

3.根据权利要求2所述的基板，其特征在于，所述介质层(22)开设有通电部(221)，所述通电部(221)贯穿所述介质层(22)，所述通电部(221)将相邻的所述导电层(21)中的信号线电气连接。

4.根据权利要求2所述的基板，其特征在于，所述走线叠层(2)包括一级损耗区域(41)和二级损耗区域(42)；

所述一级损耗区域(41)中的所述介质层(22)的介电损耗因子低于所述二级损耗区域(42)中的所述介质层(22)的介电损耗因子。

5.根据权利要求4所述的基板，其特征在于，所述信号线包括：第一速率信号线和第二速率信号线；

所述第一速率信号线传输信号的速率低于所述第二速率信号线传输信号的速率；

所述第一速率信号线位于所述一级损耗区域(41)和/或所述二级损耗区域(42)上，所述第二速率信号线位于所述一级损耗区域(41)上。

6.根据权利要求1至5中任一项所述的基板，其特征在于，所述走线叠层(2)的材料包括ABF材料，所述支撑层(1)的材料包括树脂。

7.一种封装结构，其特征在于，所述封装结构包括：晶片(51)、印制电路板(52)和如权利要求1至6中任一项所述的基板；

所述晶片(51)与所述凸块(31)电气连接，所述印制电路板(52)与所述焊盘(32)电气连接。

8.根据权利要求7所述的封装结构，其特征在于，所述晶片(51)固定设置在所述凸块(31)的上方，所述印制电路板(52)固定设置在所述焊盘(32)的下方。