DE10137370C1 - Production of a side wall spacer in a trench etched in a substrate using an etching mask used in semiconductor manufacture involves depositing a dielectric layer thickly on the etching mask and thinly on the base - Google Patents
Production of a side wall spacer in a trench etched in a substrate using an etching mask used in semiconductor manufacture involves depositing a dielectric layer thickly on the etching mask and thinly on the baseInfo
- Publication number
- DE10137370C1 DE10137370C1 DE10137370A DE10137370A DE10137370C1 DE 10137370 C1 DE10137370 C1 DE 10137370C1 DE 10137370 A DE10137370 A DE 10137370A DE 10137370 A DE10137370 A DE 10137370A DE 10137370 C1 DE10137370 C1 DE 10137370C1
- Authority
- DE
- Germany
- Prior art keywords
- etching
- trench
- layer
- etching mask
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005530 etching Methods 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 title claims abstract description 17
- 238000000151 deposition Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000001020 plasma etching Methods 0.000 claims abstract description 23
- 239000000126 substance Substances 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 60
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 241000517645 Abra Species 0.000 description 1
- 238000012935 Averaging Methods 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 235000011007 phosphoric acid Nutrition 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0387—Making the trench
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
Description
Die vorliegende Erfindung betrifft ein Verfahren zur Herstel lung eines Seitenwand-Spacers in einem Graben.The present invention relates to a method of manufacture side wall spacer in a trench.
Aus der DE 100 19 090 A1 ist ein Verfahren zur Herstellung eines Seitenwand-Spacers in einem Graben bekannt, der mittels einer Ätzmaske in ein Halbleitersubstrat geätzt ist, wobei eine nicht konforme Schicht dick auf der Ätzmaske und dünn am Boden des Grabens abgeschieden wird und woran anschließend ein isotropes Rückätzen der abgeschiedenen Schicht stattfin det. DE 100 19 090 A1 describes a method for the production of a sidewall spacer in a trench known by means of an etching mask is etched into a semiconductor substrate, wherein a non-compliant layer thick on the etching mask and thin on Bottom of the trench is deposited and what next an isotropic etching back of the deposited layer takes place det.
Seitenwand-Spacer für geätzte Gräben werden meist aus die lektrischem Material hergestellt. Sie dienen üblicherweise zur elektrischen Isolierung von verschiedenen in einem Halb leitersubstrat integrierten Baukomponenten, beispielsweise der Isolierung eines Transistors vor einem zugehörigen Spei cherkondensator einer Speicherzelle. Die Seitenwand-Spacer werden mit einer vorbestimmten Dicke hergestellt, wobei sie eine minimale Dicke aufweisen müssen, um Spannungsdurchbrü che/FET-Kanalausbildungen entlang des Spacers zu vermeiden.Sidewall spacers for etched trenches are mostly made from the made of electrical material. They usually serve for electrical insulation of various in one half integrated components, for example the isolation of a transistor from an associated memory capacitor of a memory cell. The sidewall spacers are manufactured with a predetermined thickness, whereby must have a minimum thickness in order to break through voltage to avoid che / FET channel formation along the spacer.
Die Seitenwand-Spacer für tiefe Gräben (DT: Deep Trench), die auch als Isolations-Collar bezeichnet werden, werden herkömm licher Weise in einem zweistufigen Herstellungsverfahren her gestellt.The sidewall spacers for deep trenches (DT: Deep Trench) that also referred to as an isolation collar, are conventional Licher way in a two-stage manufacturing process posed.
Fig. 1 zeigt einen ersten Herstellungsschritt eines Herstel lungsverfahrens nach einem sogenannten internen Stand der Technik. Ein Graben wird mittels einer Maske, die beispielsweise aus Nitrid besteht, in ein Halbleitersubstrat geätzt. Zwischen der Maske und dem Halbleitersubstrat, das herkömmlicher Weise aus Silizium be steht, ist eine Zwischenschicht bzw. Interfaceschicht aus Si liziumdioxid vorgesehen, die eine bessere Haftung der Maske auf dem Substrat ermöglicht. Die Haftungsschicht H aus Sili ziumdioxid verringert die mechanischen Spannungen, die auf grund von Wärmeausdehnungen zwischen dem Nitrid- und dem Halbleitersubstrat auftreten können. Fig. 1 shows a first manufacturing step of a manufacturing process according to a so-called internal prior art. A trench is etched into a semiconductor substrate using a mask, which consists, for example, of nitride. Between the mask and the semiconductor substrate, which is conventionally made of silicon, an intermediate layer or interface layer made of silicon dioxide is provided, which enables the mask to adhere better to the substrate. The adhesive layer H made of silicon dioxide reduces the mechanical stresses which can occur due to thermal expansion between the nitride and the semiconductor substrate.
Zur Herstellung eines Seitenwand-Spacer in dem Graben wird in einem ersten Schritt eine Schicht auf der Maske und in den Graben abgeschieden. Die dielektrische Schicht besteht dabei meist aus einem Siliziumoxid, aus einem Siliziumnitrid oder, bei einer elektrisch leitenden Schicht, aus Polysilizium.To produce a sidewall spacer in the trench, in a first step a layer on the mask and in the Trench deposited. The dielectric layer is there mostly from a silicon oxide, from a silicon nitride or, for an electrically conductive layer made of polysilicon.
Nach dem Abscheiden der Schicht wird in einem weiteren Schritt ein anisotroper Ätzvorgang durchgeführt, so dass die in Fig. 2 dargestellte Struktur entsteht. In der Regel er folgt das anisotrope Ätzen mittels eines reaktiven Ionenät zens (RIE: Reactive Ion Etching). Dabei erfolgt ein physika lisch unterstützter chemischer Abtrag der horizontalen Flä chen der abgeschiedenen Schicht. Beim reaktiven Ionenätzen sind sowohl chemische als auch physikalische Vorgänge für den Abtrag des Materials verantwortlich. Durch das anisotrope Ät zen sollte die am Boden des Grabens, u. U. auch die auf der Maske, befindliche Schicht für den weiteren Herstellungsvor gang vollständig entfernt werden.After the layer has been deposited, an anisotropic etching process is carried out in a further step, so that the structure shown in FIG. 2 is produced. As a rule, the anisotropic etching is carried out using a reactive ion etching (RIE: Reactive Ion Etching). A physically supported chemical removal of the horizontal surfaces of the deposited layer takes place. In reactive ion etching, both chemical and physical processes are responsible for removing the material. Due to the anisotropic etching, the bottom of the trench, u. U. also the layer located on the mask for the further manufacturing process can be completely removed.
Ein geätzter Graben weist eine bestimmte Tiefe und eine be stimmte Breite auf. Das Verhältnis zwischen der Tiefe des Grabens und der Breite des Grabens wird auch als Aspektver hältnis AR(AR: Aspekt Ratio) bezeichnet.An etched trench has a certain depth and a be agreed width. The ratio between the depth of the Trench and the width of the trench is also used as an aspect ver ratio AR (AR: aspect ratio).
Die Ätzrate ER(ER: Etch Rate) beim reaktiven Ionenätzen RIE hängt in starkem Maße von dem Aspektverhältnis AR des Grabens ab. Je höher das Aspektverhältnis AR ist, d. h. je tiefer ein Graben im Verhältnis zu seiner Breite ist, desto geringer ist die Wahrscheinlichkeit, dass die Ionen den Boden des Grabens erreichen. Daher sinkt die Ätzrate (ER: Etching Rate) am Bo den des Grabens mit zunehmendem Aspektverhältnis AR. Je höher das Aspektverhältnis AR des Grabens ist, desto höher ist auch das Verhältnis zwischen der Ätzrate an der Oberfläche ER(top) des Substrates und der Ätzrate am Boden des Grabens ER(bot). Mit zunehmendem Aspektverhältnis AR steigen somit die notwen digen Ätzzeiten an. The etching rate ER (ER: Etch Rate) in reactive ion etching RIE depends to a large extent on the aspect ratio AR of the trench. The higher the aspect ratio AR, ie the deeper a trench is in relation to its width, the less likely the ions are to reach the bottom of the trench. Therefore, the etching rate (ER: Etching Rate) at the bottom of the trench decreases with an increasing aspect ratio AR. The higher the aspect ratio AR of the trench, the higher the ratio between the etching rate at the surface ER (top) of the substrate and the etching rate at the bottom of the trench ER (bot) . With an increasing aspect ratio AR, the necessary etching times increase.
Ein weiteres Problem besteht darin, dass bei den herkömmli chen Herstellungsverfahren zur Herstellung eines Seitenwand- Spacers der obere Teil des Seitenwandspacers wegen notwendi ger, AR bedingter, langer Ätzzeit zurückgezogen wird. Dabei kann die Funktion des Spacers beeinträchtigt werden bzw. nachfolgende Herstellungsprozessschritte können daher Zwi schenschichten, z. B. die Haftoxidschicht H, angreifen und de gradieren.Another problem is that the conventional Chen manufacturing process for the production of a sidewall Spacers the upper part of the side wall spacer due to necessity ger, AR-related, long etching time is withdrawn. there the function of the spacer can be impaired or Subsequent manufacturing process steps can therefore Zwi layers, e.g. B. attack the adhesive oxide layer H, and de grade.
Ein weiterer Nachteil bei den herkömmlichen Herstellungsver fahren von Seitenwand-Spacern besteht darin, dass bei hohen AR am Boden des Grabens ein Rest R der abgetragenen Schicht verbleibt. Diese am Boden befindliche Restschicht R ist für weitere Herstellungsprozesse hinderlich. Mit zunehmendem As pektverhältnis AR erreichen die Ionen nicht mehr den Boden des Grabens, so dass die Restschicht R in störender Weise am Boden des Grabens verbleibt. Ist die Bodenfläche des Grabens nicht vollständig waagrecht, sondern wie in dem gezeigten Beispiel V-förmig, verschärft sich diese Problematik noch, d. h. es bleibt noch mehr Restmaterial am Boden des Grabens übrig. Je kleiner der Winkel α ist bzw. je spitzer die V-Form des Grabensbodens ist, desto größer ist die Restschichtdicke am Boden.Another disadvantage of the conventional manufacturing Driving sidewall spacers is that at high AR a residue R of the removed layer at the bottom of the trench remains. This residual layer R on the bottom is for further manufacturing processes are a hindrance. With increasing ace pect ratio AR, the ions no longer reach the ground of the trench, so that the residual layer R in a disruptive manner The bottom of the trench remains. Is the bottom surface of the trench not completely horizontal, but as in the one shown Example V-shaped, this problem is exacerbated, d. H. more residual material remains at the bottom of the trench left. The smaller the angle α or the more acute the V-shape the bottom of the trench, the greater the remaining layer thickness on the ground.
Es ist daher die Aufgabe der vorliegenden Erfindung ein Her stellungsverfahren zur Herstellung eines Seitenwand-Spacers zu schaffen, bei der die Menge des verbleibenden Materials am Boden des Grabens minimal ist.It is therefore an object of the present invention Positioning process for the production of a sidewall spacer to create, where the amount of remaining material on Bottom of the trench is minimal.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den im Patentanspruch 1 angegebenen Merkmalen gelöst.This object is achieved by a method with solved the features specified in claim 1.
Die Erfindung schafft ein Verfahren zur Herstellung eines
Seitenwand-Spacers in einem Graben, der mittels einer Maske
in ein Halbleitersubstrat geätzt ist, mit den folgenden
Schritten:
The invention provides a method for producing a sidewall spacer in a trench, which is etched into a semiconductor substrate by means of a mask, with the following steps:
- a) Abscheiden einer nonkonformen Schicht, d. h. dick an der Oberfläche (z. B. auf der Ätzmaske) und dünn auf dem Bo den des Grabens;a) depositing a non-conforming layer, d. H. thick on the Surface (e.g. on the etching mask) and thin on the Bo that of the trench;
- b) Isotropes Rückätzen der abgeschiedenen Schicht undb) isotropic etching back of the deposited layer and
- c) Anisotropes Ätzen (RIE) der isotrop zurückgeätzten Schicht.c) Anisotropic etching (RIE) of the isotropically etched back Layer.
Ein Vorteil des erfindungsgemäßen Herstellungsverfahrens be steht darin, dass nach dem anisotropen Ätzvorgang der obere Seitenwandspacer nicht zurückgezogen wird z. B. die Interface schicht H zwischen der Ätzmaske aus Siliziumnitrid und dem Siliziumsubstrat nicht freiliegt und somit in den weiteren Herstellungsprozessschritten nicht angegriffen werden kann.An advantage of the manufacturing method according to the invention is that after the anisotropic etching process, the upper one Sidewall spacer is not withdrawn z. B. the interface layer H between the etching mask made of silicon nitride and the Silicon substrate is not exposed and thus in the others Manufacturing process steps can not be attacked.
Ein weiterer Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass die Ätzgeschwindigkeit am Grabenboden beim ani sotropen Ätzvorgang erhöht wird und die Schichtdicke am Gra benboden bereits vor dem RIE abgedünnt ist.Another advantage of the method according to the invention is in that the etching speed on the trench bottom at the ani sotropic etching process is increased and the layer thickness on Gra benboden has already thinned before the RIE.
Die Grundidee bei dem erfindungsgemäßen Herstellungsverfahren besteht darin, dass durch den eingefügten isotropen Rückätz schritt das Aspektverhältnis AR vor dem anisotropen Ätzvor gang gesenkt wird, sowie das Verhältnis zwischen der Schicht dicke an der Grabenoberflache und der Schichtdicke am Graben boden erhöht wird.The basic idea in the manufacturing process according to the invention is that by the inserted isotropic etch back the aspect ratio AR preceded the anisotropic etching gear is reduced, as well as the ratio between the layer thickness on the trench surface and the layer thickness on the trench floor is raised.
Bei einer ersten Ausführungsform des erfindungsgemäßen Her stellungsverfahrens erfolgt das isotrope Rückätzen der Schicht nasschemisch.In a first embodiment of the Her isotropic etching back of the Layer wet chemical.
Bei einer alternativen Ausführungsform des erfindungsgemäßen Herstellungsverfahrens erfolgt das isotrope Rückätzen der Schicht trockenchemisch.In an alternative embodiment of the invention Manufacturing process is the isotropic etching back Dry chemical layer.
Das anisotrope Ätzen erfolgt vorzugsweise durch reaktives Io nenätzen. The anisotropic etching is preferably carried out by reactive Io nenätzen.
Im weiteren werden bevorzugte Ausführungsformen des erfin dungsgemäßen Herstellungsverfahrens unter Bezugnahme auf die beigefügten Figuren zur Erläuterung erfindungswesentlicher Merkmale beschrieben.Preferred embodiments of the invention are described below according to the manufacturing method with reference to the attached figures to explain the invention Features described.
Es zeigen:Show it:
Fig. 1 das Abscheiden einer dielektrischen Schicht bei einem Herstellungsverfahren; FIG. 1 shows the deposition of a dielectric layer in a manufacturing method;
Fig. 2 einen hergestellten Seitenwand-Spacer bei ei nem Herstellungsverfahren zur Erläuterung der der Erfindung zugrundeliegenden Problematik; Fig. 2 is a side wall spacer made with egg nem manufacturing process for explaining the problem underlying the invention;
Fig. 3 einen Graben nach Abscheiden einer dielektri schen Schicht bei einer bevorzugten Ausführungsform des er findungsgemäßen Herstellungsverfahrens; Fig. 3 is a trench by depositing a layer dielektri rule in a preferred embodiment of he inventive manufacturing process;
Fig. 4 den in Fig. 3 dargestellten Graben nach einem isotropen Rückätzschritt gemäß dem erfindungsgemäßen Herstel lungsverfahren; FIG. 4 shows the trench shown in FIG. 3 after an isotropic etching back step according to the production method according to the invention;
Fig. 5 den in Fig. 3 und 4 dargestellten Graben nach Durchführen eines anisotropen Ätzschrittes gemäß einer bevorzugten Ausführungsform des erfindungsgemäßen Herstel lungsverfahrens.5 shows the trench shown. In Fig. 3 and 4 after performing an anisotropic etching step according to a preferred embodiment, averaging procedure of the manufacturer according to the invention.
Wie man aus Fig. 3 erkennen kann, weist ein in ein Halblei tersubstrat 1 geätzter Graben 2 eine bestimmte Tiefe T und eine bestimmte Breite B auf. Das Aspektverhältnis AR des Gra bens 2 ist das Verhältnis aus der Tiefe T und der Breite B des Grabens 2. Der Graben 2 wird in das Halbleitersubstrat 1 mittels einer Hartmaske 3 geätzt. Zwischen dem Halbleitersub strat 1 und der Hartmaske 3, die beispielsweise aus Silizium nitrid besteht, ist eine Interfaceschicht 4 vorgesehen. Die Interfaceschicht 4 verbessert die Haftung zwischen der Hartmaske 3 und dem darunter liegenden Substrat 1. Die Interface schicht 4 besteht beispielsweise aus Siliziumdioxid.As can be seen from FIG. 3, a trench 2 etched into a semiconductor substrate 1 has a specific depth T and a specific width B. The aspect ratio AR of the trench 2 is the ratio of the depth T and the width B of the trench 2 . The trench 2 is etched into the semiconductor substrate 1 by means of a hard mask 3 . An interface layer 4 is provided between the semiconductor substrate 1 and the hard mask 3 , which consists, for example, of silicon nitride. The interface layer 4 improves the adhesion between the hard mask 3 and the underlying substrate 1 . The interface layer 4 consists for example of silicon dioxide.
In einem ersten Herstellungsschritt des erfindungsgemäßen Herstellungsverfahren wird auf der Ätzmaske 3 und der Ober fläche des Grabens 2 eine dielektrische Schicht 5 abgeschie den. Die dielektrische Schicht 5 besteht aus dem Material aus dem der Seitenwand-Spacer hergestellt werden soll.In a first manufacturing step of the manufacturing method according to the invention, a dielectric layer 5 is deposited on the etching mask 3 and the upper surface of the trench 2 . The dielectric layer 5 consists of the material from which the side wall spacer is to be produced.
Die dielektrische Schicht 5 besteht beispielsweise aus einem Siliziumoxid oder aus Siliziumnitrid. Die dielektrische Schicht 5 wird bei einer bevorzugten Ausführungsform des er findungsgemäßen Herstellungsverfahrens nicht konform abge schieden, d. h. die Dicke der dielektrischen Schicht 5 auf der Hartmaske ist höher als die Dicke an der Seitenwand des Gra bens und höher als die Dicke der dielektrischen Schicht 5 am Boden des Grabens 2.The dielectric layer 5 consists, for example, of a silicon oxide or of silicon nitride. The dielectric layer 5 is in a preferred embodiment of the manufacturing method according to the invention it is not compliant, ie the thickness of the dielectric layer 5 on the hard mask is greater than the thickness on the side wall of the trench and higher than the thickness of the dielectric layer 5 on the bottom the trench 2 .
Anschließend wird bei dem erfindungsgemäßen Herstellungsver fahren die nicht konform abgeschiedene dielektrische Schicht isotrop zurückgeätzt. Bei allen chemischen Ätzverfahren ist - eine isotrope Struktur der abzutragenden Schicht vorausge setzt; die Reaktion zwischen dem Ätzmittel und dem abzutra genden Schichtmaterial ungerichtet, d. h. der Ätzvorgang wirkt gleichmäßig nach allen Richtungen.Then in the manufacturing ver drive the non-conformally deposited dielectric layer etched back isotropically. With all chemical etching processes - an isotropic structure of the layer to be removed puts; the reaction between the etchant and the abra layer material undirected, d. H. the etching process works evenly in all directions.
Das Rückätzen kann mittels eines nasschemischen isotropen Ätzverfahrens oder eines trockenchemischen Ätzverfahrens er folgen.The etching back can be carried out using a wet chemical isotropic Etching process or a dry chemical etching process consequences.
Besteht die abzutragende dielektrische Schicht 5 aus einem Oxid wird in einem nasschemischen Ätzverfahren mittels Fluss säure in verschiedenen Mischungen (BHF, DHF) die dielektri sche Schicht 5 entfernt. Handelt es sich bei der abzutragen den dielektrischen Schicht 5 um ein Nitrid, erfolgt das Ab tragen der dielektrischen Schicht 5 beispielsweise mittels H3PO4, HF/Ethylenglykol. There is ablated dielectric layer 5 made of an oxide is used in a wet chemical etching by means of hydrofluoric acid in various mixtures (BHF, DHF) dielektri the specific layer 5 is removed. If the removal of the dielectric layer 5 is a nitride, the removal of the dielectric layer 5 takes place, for example, by means of H3PO4, HF / ethylene glycol.
Die dielektische Schicht 5 kann bei einer alternativen Aus führungsform des erfindungsgemäßen Herstellungsverfahrens mittels eines trockenchemischen isotropen Ätzverfahrens rück geätzt werden. Dabei handelt es sich beispielsweise um CDE (CDE: Chemical Dry Etch) handeln.In an alternative embodiment of the production method according to the invention, the dielectric layer 5 can be etched back by means of a dry chemical isotropic etching method. These are, for example, CDE (CDE: Chemical Dry Etch).
Durch den isotropen Rückätzvorgang wird die dielektrische Schicht 5 gleichmäßig abgetragen. Die an der Oberfläche der Hartmaske 3 befindliche dielektrische Schicht 5 wird im glei chen Maße abgetragen, wie die an dem Boden des Grabens 2 be findliche dielektrische Schicht 5. Da die nicht konforme die lektrische Schicht 5 jedoch am Boden des Grabens viel dünner ist als die dielektrische Schicht 5, die auf der Hartmaske 3 abgeschieden worden ist, wird im Verhältnis am Boden des Gra bens 2 durch den isotropen Rückätzvorgang ein viel höherer Anteil der dielektrischen Schicht 5 weggeätzt als bei der auf der Hartmaske 3 abgeschiedenen relativ dicken dielektrischen Schicht 5. Während also die wesentlichen Anteile der stören den am Boden des Grabens 2 befindlichen dielektrischen Schicht 5 durch den isotropen Rückätzvorgang 6 weggeätzt wird, verbleibt auf der Ätzmaske 3 ein viel größerer Anteil der dort abgeschiedenen dielektrischen Schicht 5. Der Ein fluss des isotropen Rückätzvorgangs auf die am Boden des Gra bens befindliche Schicht 5 ist somit wesentlich höher als der Einfluss der auf der Hartmaske 3 befindlichen dielektrischen Schicht 5.The dielectric layer 5 is removed evenly by the isotropic etching back process. The located on the surface of the hard mask 3 dielectric layer 5 is removed in the moving chen extent that at the bottom of the trench 2 be-sensitive dielectric layer. 5 However, since the non-compliant dielectric layer 5 is much thinner at the bottom of the trench than the dielectric layer 5 that has been deposited on the hard mask 3 , the isotropic etch-back process causes a much higher proportion of the dielectric in proportion to the bottom of the trench 2 Layer 5 etched away than in the relatively thick dielectric layer 5 deposited on the hard mask 3 . Thus, while the essential portions of the interfering dielectric layer 5 located at the bottom of the trench 2 are etched away by the isotropic etching-back process 6 , a much larger portion of the dielectric layer 5 deposited there remains on the etching mask 3 . The influence of the isotropic etching back process on the layer 5 located at the bottom of the trench is thus significantly higher than the influence of the dielectric layer 5 located on the hard mask 3 .
Wie man aus Fig. 4 erkennen kann, wird durch den isotropen Rückätzschritt das Aspektverhältnis AR des Grabens 2, das als Verhältnis der Tiefe T des Grabens und der Breite B des Gra bens definiert ist, vermindert, da die Breite B des Grabens 2 durch das isotrope Rückätzen im Verhältnis zur Tiefe T des Grabens stärker erhöht wird.As can be seen from FIG. 4, the isotropic etching back step reduces the aspect ratio AR of the trench 2 , which is defined as the ratio of the depth T of the trench and the width B of the trench, since the width B of the trench 2 is reduced by the isotropic etching back in relation to the depth T of the trench is increased more.
Durch die Senkung des Aspektverhältnisses AR aufgrund des i sotropen Rückätzvorgangs steigt die Ätzrate ER am Grabenboden eines nachfolgenden anisotropen Rückätzvorgangs mittels reak tiven Ionenätzens RIE an. Durch den verbreiterten Graben 2 erreicht ein höherer Anteil der Ionen den Boden des Grabens 2. Die Ätzrate ERbot am Boden des Grabens steigt an und das Verhältnis zwischen der Ätzrate am oberen Ende des Grabens Etop und der Ätzrate Ebot sinkt.By lowering the aspect ratio AR due to the isotropic etching back process, the etching rate ER on the trench bottom of a subsequent anisotropic etching back process increases by means of reactive ion etching RIE. Due to the widened trench 2 , a higher proportion of the ions reaches the bottom of the trench 2 . The etching rate ER bot increases at the bottom of the trench and the ratio between the etching rate at the top of the trench E top and the etching rate E bot decreases.
In einem weiteren Herstellungsschritt des erfindungsgemäßen Herstellungsverfahrens wird die in Fig. 4 dargestellte Struktur anisotrop geätzt, wie man aus Fig. 5 erkennen kann. Dabei erfolgt das anisotrope Ätzen vorzugsweise mittels RIE (RIE: Reactive Ion Etching), d. h. mit reaktivem Ionenätzen. Durch den anisotropen Ätzvorgang wird der Boden des Grabens 2 geöffnet, d. h. der am Boden des Grabens 2 befindliche Rest des dielektrischen Materials 5 wird vollständig entfernt. Das reaktive Ionenätzen RIE erfolgt beispielsweise mit CF4, CF4F8, CF2F6, C5F8 (wenn es sich bei dem dielektrischen Mate rial 5 um ein Oxid handelt). Besteht die dielektrische Schicht 5 aus Nitrid, wird beim reaktiven Ionenätzen eine CHF3/AR-Ionenmischung eingesetzt.In a further manufacturing step of the manufacturing method according to the invention, the structure shown in FIG. 4 is anisotropically etched, as can be seen from FIG. 5. The anisotropic etching is preferably carried out by means of RIE (RIE: Reactive Ion Etching), ie with reactive ion etching. The bottom of the trench 2 is opened by the anisotropic etching process, ie the rest of the dielectric material 5 located at the bottom of the trench 2 is completely removed. The reactive ion etching RIE is carried out, for example, with CF4, CF4F8, CF2F6, C5F8 (if the dielectric material 5 is an oxide). If the dielectric layer 5 consists of nitride, a CHF3 / AR ion mixture is used for reactive ion etching.
Da durch den isotropen Rückätzschritt das Aspektverhältnis AR gesenkt wurde ist die Ätzrate am Boden des Grabens ver gleichsweise hoch. Hierdurch wird ein gründliches Entfernen der am Boden des Grabens befindlichen restlichen dielektri schen Schicht 5 sichergestellt und die Zeit zum Entfernen des am Boden befindlichen Restmaterials ist relativ kurz.Since the aspect ratio AR has been reduced by the isotropic etching back step, the etching rate at the bottom of the trench is comparatively high. This ensures thorough removal of the residual dielectric layer 5 located at the bottom of the trench and the time for removing the residual material located at the bottom is relatively short.
Wie man aus Fig. 5 ferner erkennen kann ist nach dem ani sotropen Ätzvorgang die Interfaceschicht 4 zwischen der Hart maske 3 und dem Siliziumsubstrat 1 durch den hergestellten Seitenwand-Spacer aus dielektrischem Material 5 bedeckt und somit im weiteren Herstellungsvorgang geschützt.As can also be seen from FIG. 5, after the anisotropic etching process, the interface layer 4 between the hard mask 3 and the silicon substrate 1 is covered by the side wall spacer made of dielectric material 5 and thus protected in the further production process.
Die anisotrope RIE-Ätzung kann selektiv oder nicht selektiv erfolgen. Bei einer Variante des nicht selektiven Ätzens ist der Nettobetrag zwischen der Ätzrate ER und der Abscheiderate DR(DR: Depositon Rate) sowohl am Boden des Grabens 2 als auch an der Öffnung des Grabens 2 größer null. Bei einer vor teilhaften Ausführungsform des erfindungsgemäßen Herstel lungsverfahrens erfolgt die RIE-Ätzung ebenfalls nicht selektiv, wobei die Nettoätzrate bzw. die Differenz zwischen der Ätzrate ER und der Abscheiderate DR vom Grabenboden grö ßer als null ist und die Nettoätzrate an der Grabenöffnung, d. h. auf der Höhe der Hartmaske 3 annähernd null ist. Dies wird erreicht, indem die Abscheiderate DR so eingestellt ist, dass sie in etwa der Ätzrate ER an der Öffnung des Grabens 2 entspricht.The anisotropic RIE etching can be selective or non-selective. In a variant of the non-selective etching, the net amount between the etching rate ER and the deposition rate DR (DR: Depositon Rate) is greater than zero both at the bottom of the trench 2 and at the opening of the trench 2 . In an advantageous embodiment of the manufacturing method according to the invention, the RIE etching is also not selective, the net etching rate or the difference between the etching rate ER and the deposition rate DR from the trench bottom being greater than zero and the net etching rate at the trench opening, ie on the The height of the hard mask 3 is approximately zero. This is achieved by setting the deposition rate DR such that it approximately corresponds to the etching rate ER at the opening of the trench 2 .
Die RIE-anisotrope Ätzung kann bei einer alternativen Ausfüh rungsform selektiv erfolgen, wobei das dielektrische Materi al. welches beispielsweise aus Siliziumdioxid besteht wegge ätzt wird, während die Nettoätzrate für das Material, aus dem Maske 3 besteht, beispielsweise Siliziumnitrid annähernd null ist. The RIE anisotropic etching can take place selectively in an alternative embodiment, the dielectric material being al. which consists, for example, of silicon dioxide is etched away, while the net etching rate for the material from which mask 3 is made, for example silicon nitride, is approximately zero.
11
Halbleitersubstrat
Semiconductor substrate
22
Graben
dig
33
Ätzmaske
etching mask
44
Haftungsschicht
liability layer
55
dielektrische Schicht
dielectric layer
Claims (4)
- a) Abscheiden einer nonkonformen Schicht (5) dick auf der Ätzmaske (3) und dünn am Boden des Grabens (2);
- b) Isotropes Rückätzen der abgeschiedenen Schicht (5);
- c) Anisotropes Ätzen (RIE) der isotrop zurückgeätzten Schicht (5).
- a) depositing a non-conforming layer ( 5 ) thick on the etching mask ( 3 ) and thin on the bottom of the trench ( 2 );
- b) isotropic etching back of the deposited layer ( 5 );
- c) Anisotropic etching (RIE) of the isotropically etched back layer ( 5 ).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10137370A DE10137370C1 (en) | 2001-07-31 | 2001-07-31 | Production of a side wall spacer in a trench etched in a substrate using an etching mask used in semiconductor manufacture involves depositing a dielectric layer thickly on the etching mask and thinly on the base |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10137370A DE10137370C1 (en) | 2001-07-31 | 2001-07-31 | Production of a side wall spacer in a trench etched in a substrate using an etching mask used in semiconductor manufacture involves depositing a dielectric layer thickly on the etching mask and thinly on the base |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE10137370C1 true DE10137370C1 (en) | 2003-01-30 |
Family
ID=7693777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10137370A Expired - Fee Related DE10137370C1 (en) | 2001-07-31 | 2001-07-31 | Production of a side wall spacer in a trench etched in a substrate using an etching mask used in semiconductor manufacture involves depositing a dielectric layer thickly on the etching mask and thinly on the base |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE10137370C1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005112109A1 (en) * | 2004-05-08 | 2005-11-24 | X-Fab Semiconductor Foundries Ag | Soi disks comprising mems structures and filled isolating trenches having a defined cross-section |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10019090A1 (en) * | 2000-04-12 | 2001-10-25 | Infineon Technologies Ag | Trench capacitor and associated manufacturing process |
-
2001
- 2001-07-31 DE DE10137370A patent/DE10137370C1/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10019090A1 (en) * | 2000-04-12 | 2001-10-25 | Infineon Technologies Ag | Trench capacitor and associated manufacturing process |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005112109A1 (en) * | 2004-05-08 | 2005-11-24 | X-Fab Semiconductor Foundries Ag | Soi disks comprising mems structures and filled isolating trenches having a defined cross-section |
| US8742536B2 (en) | 2004-05-08 | 2014-06-03 | X-Fab Semiconductor Foundries Ag | SOI disks comprising MEMS structures and filled isolating trenches having a defined cross-section |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE68927353T2 (en) | Process for producing planar insulation | |
| DE69231803T2 (en) | Method of manufacturing a semiconductor device | |
| DE69623679T2 (en) | Process for producing a trench structure for isolation in an integrated circuit | |
| EP0645808B1 (en) | Process for manufacturing an isolation trench in a SOI substrate | |
| DE69132676T2 (en) | Method for producing a semiconductor device with a trench for the insulation components | |
| EP1770785A1 (en) | Semiconductor device and method of manifacturing a semiconductor device | |
| DE19906030A1 (en) | Trench isolation structure of a semiconductor device and method for producing a trench isolation structure with polysilicon contact | |
| EP1182699B1 (en) | Process for forming a thick dielectric region in a semiconductor substrate | |
| DE102020125660B4 (en) | BOSCH HIGH ASPECT RATIO DEEP ETCHING AND SEMICONDUCTOR DEVICE | |
| DE10226883A1 (en) | Etching selectivity inversion for etching along crystal directions in silicon | |
| DE112007002739B4 (en) | Method for producing a semiconductor device with isolation trench and contact trench | |
| DE19956078A1 (en) | Production of an insulating collar in a trench capacitor comprises forming a trench in the substrate, forming an insulating layer in the trench, filling with filler material | |
| DE102019220519A1 (en) | VERTICAL SEMICONDUCTOR COMPONENT AND METHOD FOR MANUFACTURING THE VERTICAL SEMICONDUCTOR COMPONENT | |
| DE19860780A1 (en) | Semiconductor device used in the manufacture of integrated circuits | |
| DE10352068B4 (en) | Forming silicon nitride islands for increased capacity | |
| DE10109564A1 (en) | Trench capacitor and process for its manufacture | |
| DE19852763B4 (en) | Method of making a trench capacitor | |
| WO2015150023A1 (en) | Method for producing a dielectric magneto resistor in a substrate trench, a corresponding substrate, and a power transistor | |
| DE69025888T2 (en) | Semiconductor component with a dielectric isolation region with the structure of a U-shaped groove | |
| DE19808333A1 (en) | Bipolar transistor on substrate with semiconductor on isolator | |
| EP1019958A1 (en) | Method for making a groove structure with a silicium substrate | |
| DE10226569A1 (en) | Modified vertical mosfet and process for its formation | |
| DE10303926B4 (en) | Improved technique for making contacts for buried doped regions in a semiconductor device | |
| DE10137370C1 (en) | Production of a side wall spacer in a trench etched in a substrate using an etching mask used in semiconductor manufacture involves depositing a dielectric layer thickly on the etching mask and thinly on the base | |
| DE102007030020A1 (en) | A method of forming a semiconductor structure comprising forming at least one sidewall spacer structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8100 | Publication of patent without earlier publication of application | ||
| 8304 | Grant after examination procedure | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
| R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
| R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |