[go: up one dir, main page]

DE102004018250A1 - Wafer-Stabilisierungsvorrichtung und Verfahren zu dessen Herstellung - Google Patents

Wafer-Stabilisierungsvorrichtung und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102004018250A1
DE102004018250A1 DE102004018250A DE102004018250A DE102004018250A1 DE 102004018250 A1 DE102004018250 A1 DE 102004018250A1 DE 102004018250 A DE102004018250 A DE 102004018250A DE 102004018250 A DE102004018250 A DE 102004018250A DE 102004018250 A1 DE102004018250 A1 DE 102004018250A1
Authority
DE
Germany
Prior art keywords
wafer
thin
carrier
wafers
thin wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004018250A
Other languages
English (en)
Inventor
Werner Kröninger
Josef Schwaiger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004018250A priority Critical patent/DE102004018250A1/de
Priority to US11/106,666 priority patent/US20050236693A1/en
Publication of DE102004018250A1 publication Critical patent/DE102004018250A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Die Erfindung betrifft eine Vorrichtung zum Stabilisieren eines Werkstücks, insbesondere eines dünnen Wafers (2), der fixiert und eben ausgerichtet sein muss, sowie Verfahren zur Herstellung dieser Vorrichtung, die durch einen profilierten Ring (3) realisiert ist, welcher am Umfang des Wafers (2) angeordnet und innig mit diesem verbunden ist.

Description

  • Die Erfindung betrifft eine Vorrichtung zum Stabilisieren eines Werkstücks, insbesondere eines dünnen Wafers, der fixiert und eben ausgerichtet sein muss, sowie Verfahren zur Herstellung dieser Vorrichtung.
  • Zur Herstellung von elektronischen Bauelementen werden Halbleitermaterialien in Form von so genannten Wafern verwendet. Auf einer solchen, meist kreisrunden Scheibe wird eine Vielzahl von integrierten Schaltungen in Bearbeitungstationen und Fertigungslinien aufgebracht. Hierzu muss ein Wafer schrittweise von einer Fertigungseinheit zur nächsten transportiert werden. Wesentlich dabei ist die Erkennung, Fixierung und relative Ausrichtung des Wafers zu jeder Bearbeitungseinheit.
  • Im Zuge der technischen Entwicklung werden zunehmend Wafer mit einem größeren Durchmesser verwendet, wobei Durchmesser von 5 bis 6 Zoll standardmäßig gefertigt werden können und bereits Durchmesser von 8 Zoll realisiert sind. Darüber hinaus wird versucht, die Materialstärke dieser Wafer weiter zu verkleinern. Dabei ist allgemein mit einem Verzug dieser Wafer von bis zu 10 mm bei einem Durchmesser von 5 Zoll bezogen auf eine ebene Ausrichtung des Wafers zu rechnen. Ferner nimmt die mechanische Instabilität zu, je dünner der Wafer gefertigt wird. In den für den Wafer vorgesehenen Prozessschritten kann bei derartigen Verformungen und Instabilitäten nicht mit automatischen Handlingsystemen (Handhabungs-Systemen) gearbeitet werden. In den meisten Fällen kann ein derart instabiler und verzogener Wafer nicht in einer genormten Einheit bearbeitet werden.
  • Das Problem der Instabilität und Verbiegung ist mit der Verwendung von extrem dünnen Wafern vermehrt aufgetreten. Diese so genannten dünnen Wafer sind fast ausnahmslos deformiert bzw. verformen sich bei der Handhabung ständig. Eine weitere Abnahme der Schichtstärke von Wafern würde in Zukunft noch größere Probleme aufwerfen. Diese Scheibeninstabilität führt dazu, dass bisherige Handhabungssysteme für dünne Wafer versagen und der Ausschuss bei der Produktion verhältnismäßig hoch ist.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, eine Vorrichtung und ein Verfahren zur Herstellung einer derartigen Vorrichtung zur Verfügung zu stellen, womit dünne Wafer einfacher und sicherer gehandhabt werden können. Dazu müssen die mechanisch instabilen und/oder deformierten dünnen Wafer stabilisiert, fixiert und gegebenenfalls einheitlich ausgerichtet werden können.
  • Die Lösung dieser Aufgabe geschieht durch die Merkmale des Anspruchs 1 bzw. des Anspruchs 11.
  • Der Erfindung liegt die Erkenntnis zugrunde, dass instabile und verbogene dünne Wafer sich in Bearbeitungsprozessen sowie vor- und nachgeschaltet, auf Transportstrecken fertigungssicher bearbeiten bzw. handhaben lassen, wenn eine Stabilisierungsvorrichtung in Form eines Trägersystems eingesetzt wird, das den dünnen Wafer festhält und eben ausrichtet. Die Funktion eines solchen Trägersystems wird erfindungsgemäß von einem steifen Profil gewährleistet, welches am Umfangsbereich des dünnen Wafers auf wenigstens einer seiner parallelen Oberflächen angeordnet und mit dieser innig verbunden ist. Zur Beseitigung einer Deformation des dünnen Wafers wird dieser durch die äußere, mittels der Vorrichtung aufgebrachten Kraft derart geformt, dass er eine ebene Gestalt annimmt und diese auch während der nachfolgenden Handhabungen beibehält.
  • Die Herstellung einer Stabilisierungsvorrichtung in Form eines Trägerrings kann vorteilhafterweise mit Hilfe von Unterdruck bewerkstelligt werden. Bei einer ringförmigen Ausges taltung der Vorrichtung, weisen der dünne Wafer und die Vorrichtung stirnseitig Auflageflächen auf, die in einer gemeinsamen Ebene liegen und in Verbindung mit Unterdruckkammern stehen. Über ein Ventil werden die Unterdruckkammern nach dem Auflegen eines dünnen Wafers evakuiert. Zur Unterstützung der Verbindung kann Klebstoff auf die Auflagefläche aufgebracht worden sein.
  • Zur Aufbringung einer Haltekraft kann in vorteilhafter Weise auch eine elektrostatische Kraft auf den Wafer aufgebracht werden, durch die dieser an dem Träger gehalten wird. Dies geschieht über den Einsatz von Dielektrika, die ähnlich wie Ansaugdüsen über einen Träger oder über einen Trägering verteilt sind. Sobald der Wafer aufgelegt und fixiert ist, werden elektrische Versorgungsleitungen entfernt. Durch entsprechende Isolierung wird die vorhandene Polarisation auch ohne Spannungsversorgung die elektrostatische Haltekraft noch hinreichende Zeit bewahrt bleiben.
  • Der Grundkörper eines beschriebenen Trägers ist in vorteilhafter Weise aus Material mit gleichem oder ähnlichem Ausdehnungskoeffizienten hergestellt, wie der Wafer. Dadurch wird gewährleistet, dass er bei hinreichender Dicke in sich stabil ist, den Wafer ausreichend stützen kann, auch in aggressiven Umgebungen einsetzbar ist und es bei Temperaturschwankungen nicht zu Spannungen zwischen dem Träger und dem Wafer kommt.
  • Weitere vorteilhafte Ausgestaltungen sind den abhängigen Ansprüchen zu entnehmen.
    •
  • Im folgenden werden anhand von schematischen Figuren Ausführungsbeispiele beschrieben.
  • Es zeigt
  • 1 einen Querschnitt durch einen fertigen Verbund von Trägerring mit Wafer;
  • 2 eine Draufsicht auf einen Verbund gemäß 1;
  • 3 einen dünnen Wafer in Seitenansicht;
  • 4 einen unbearbeiteten Trägerwafer in Seitenansicht;
  • 5 einen unbearbeiteten Verbund von Trägerwafer und dünnem Wafer in Seitenansicht und
  • 6 einen fertig gestellten Verbund gemäß 1.
  • Ein in 1 dargestellter Verbund 1 besteht aus einem dünnen Wafer 2 und einer Stabilisierungsvorrichtung in Form eines Trägerrings 3, die derart innig miteinander verbunden sind, dass der dünne Wafer 2 eben und formstabil auf dem Trägerring 3 aufliegt und gehandhabt sowie prozessiert werden kann.
  • Die Geometrie des Trägerrings 3 für einen dünnen Wafer 2 kann sehr unterschiedlich ausgebildet sein. Im allgemeinsten Fall, wenn die Bearbeitung des dünnen Wafers 2 beidseitig geschieht, ist die Stabilisierungsvorrichtung als einfacher Trägerring 3 ausgebildet und nimmt einen dünnen Wafer 2 auf, wobei lediglich am Umfangsbereich des Wafers 2 Auflageflächen in Form eines Kreisrings vorhanden sind. Diese Ausführungsform entspricht dem Beispiel aus 1 und ist in 2 in der Draufsicht dargestellt.
  • Diese Variante schließt Vorteilhafterweise weder eine Vorderseiten- noch eine Rückseitenprozessierung des dünnen Wafers 2 aus, so dass der dünne Wafer 2 auf beiden Seiten prozessiert werden kann. Sinnvollerweise wird der Trägerring 3 derart ausgebildet, dass die Auflageflächen des Trägerrings 3 den dünnen Wafer 2 an den Stellen unterstützen, an denen keine Prozessierung stattfindet. Dies ist in der Regel der Außenrandbereich eines kreisrunden dünnen Wafers 2. Somit gewährt ein ringförmiger Träger 3 bei der Prozessierung einen Zugang zur gesamten Vorderseite und einen Zugang zu dem überaus größten Bereich der Rückseite des dünnen Wafers 2. Der Trägerring 3 oder die Trägerfläche kann im Bedarfsfall auch Un terbrechungen aufweisen, so dass Segmente des Trägerringes gleichmäßig verteilt über den Umfang vorhanden sind, wodurch aber die Stabilität entsprechend abnimmt.
  • Der Wafer 2 ist üblicherweise ein Halbleitersubstrat aus einem Halbleitermaterial, z.B. aus Silizium. Ein solches Halbleitersubstrat wird – wie allgemein bekannt – auch als Device-Wafer 2 bezeichnet und hat die Form einer Scheibe, was in Seitenansicht in der 3 dargestellt ist.
  • Der Trägerring 3 ist beispielsweise ebenfalls ein Halbleitersubstrat oder aus einem anderen geeignetes Material gefertigt und wird auch als Träger-Wafer bezeichnet. Seine Ursprungsform kann ebenfalls die einer Scheibe sein, wie es in 4 dargestellt ist.
  • Einer der vorbeschriebenen Bearbeitungsvorgänge kann beispielsweise das Dünnschleifen des Wafers 2 sein. Zum Befestigen des Wafers 2 an der als Träger-Wafer 3 ausgebildeten Stabilisierungsvorrichtung dient ein Befestigungsmittel, welches vorzugsweise zwischen dem Wafer 2 und dem Träger-Wafer 3 angeordnet wird, um eine ungehinderte Bearbeitung des Wafers 2 zu ermöglichen und um eine Verbindung auch für bruchgefährdete Wafer 2 zu gewährleisten. Ein solches Befestigungsmittel kann Klebstoff 4 sein, der sich gemäß der Darstellung in 5 zumindest in Teilbereichen 5 zwischen dem Wafer 2 und dem Träger-Wafer 3 befindet.
  • In einer Ausgestaltung gemäß der 3 bis 5 wird für ein Werkstück, das ein Halbleiterwafer ist, als Träger ebenfalls ein Halbleiterwafer verwendet, z.B. ein so genannter Dummy-Wafer oder ein nicht mehr benötigter Testwafer. Die Dicke des Werkstück-Trägerwafers ist beliebig.
  • Bei einer weiteren Ausgestaltung – bei der mit Vakuum zwischen Wafer 2 und Träger-Wafer 3 gearbeitet wird – ist praktisch kein Spalt zwischen Wafer 2 und Träger-Wafer 3 vorhan den. Bestehen beide Wafer beispielsweise aus Silizium, so sind auch die Wärmeausdehnungskoeffizienten gleich. Außerdem können Träger-Wafer verwendet werden, die ein Nebenprodukt der Halbleiterfertigung sind und daher das Verfahren nicht zusätzlich verteuern.
  • Bei einer bevorzugten Ausgestaltung wird der Wafer 2 mit dem Träger-Wafer 3 durch einen Ring einer hochtemperaturfesten Substanz verbunden, beispielsweise durch eine 360°-Verklebung. Als Verbindungsmittel ist beispielsweise ein Klebstoff geeignet, der aus Palladium besteht oder Palladium enthält. Die dabei entstehende ringförmige Verbindungsstelle kann sich beispielsweise am Rand der Wafer befinden, d.h. außerhalb der aktiven Chipfläche. Bei der erfindungsgemäßen Ausgestaltung ist ein Lösen der Verbindung vor der Fertigstellung des Wafers 2 nicht erwünscht, weil der Träger-Wafer 3 den dünnen Wafer 2 stabilisieren soll.
  • Durch die stabilisierende Verbindung von dünnem Wafer 2 und Träger-Wafer 3 lässt sich der dünne Wafer 2 mit handelsüblichen Anlagen weiterbearbeiten, z.B. mit einem Ionenimplanter, mit einer CVD-Anlage (Chemical Vapor Deposition), mit einer Sputteranlage, mit einer Belichtungsanlage, in einem Lithografieprozess oder in einem Ofenprozess bzw. in einem Temperaturbestrahlungsprozess, z.B. in einem RTP-Prozess (Rapid Thermal Annealing). Aufgrund der erhöhten Dicke des Verbundes aus dünnem Wafer 2 und Träger-Wafer 3 gibt es keine Handhabungsprobleme mehr.
  • Bei einer nächsten Weiterbildung haben Wafer 2 und Träger-Wafer 3 die gleichen Umrisse. Durch diese Maßnahme lassen sich Bearbeitungsanlagen für bestimmte Werkstückdicken auch dann einsetzen, wenn die Wafer 2 besonders dünn sind. Umbauten sind nicht erforderlich, weil die Dicke und der Umriss des Verbundes 1 aus Wafers 2 und Träger-Wafers 3 der Dicke und dem Umriss eines ungedünnten Werkstücks entsprechen.
  • Bei einer weiteren Ausgestaltung sind Wafer 2 bzw. Träger-Wafer 3 runde Scheiben, insbesondere Halbleiter-Wafer, gegebenenfalls mit einem so genannten Flat oder einer Kerbe zur Kennzeichnungen einer Kristallrichtung.
  • Bestehen bei einer nächsten Ausgestaltung Träger-Wafer 3 und dünner Wafer 2 aus dem gleichen Material oder der gleichen Materialzusammensetzung, so lassen sich Temperaturprozesse ohne zusätzliche Spannungen auf Grund der Verbindung oder auf Grund des Verbundes mit dem Träger-Wafer 3 durchführen.
  • Da der Wafer 2 üblicher Weise aus einem Halbleitermaterial besteht, wird beim Bearbeiten bevorzugt ein Verfahren zum Bearbeiten von Halbleitermaterial durchgeführt, insbesondere ein Lithografieverfahren, ein Metallisierungsverfahren, ein Schichtaufbringungsverfahren, ein Schichtstrukturierungsverfahren, ein Implantationsverfahren, ein Ofenprozess oder ein Temperaturbestrahlungsprozess.
  • Die Verfahren zur Bearbeitung – beispielsweise das Dünnschleifen des Wafers 2 können bei einer nächsten Ausgestaltung an der Rückseite des Wafers 2 durchgeführt werden, d.h. an einer Seite, die keine aktiven Bauelemente, wie z.B. Transistoren, enthält.
  • Bei einem der möglichen Herstellungsverfahren zum Erzeugen eines Träger-Wafers 3 wird durch Sägen, Fräsen, Schleifen oder ein Laser-Bearbeitungsverfahren die Kontur des Trägerrings 3 herausgearbeitet. Der abgearbeitete, gekreuzt schraffierte Bereich 6 in 6 entfällt dann, nur der Trägerring 3 bleibt erhalten. Diese Verfahren sind insbesondere bei Werkstücken bzw. Werkstückträgern aus Glas, Keramik oder aus Halbleitermaterialien geeignet. Auch Lochkreissägeblätter zum Herstellen der Kontur des Träger-Wafers 3 sind vorstellbar. Auch chemische Verfahren, beispielsweise Ätzverfahren sind zur Erzeugung der Profilkontur des Träger-Wafers 3 geeignet.
  • Die Erfindung betrifft in einem weiteren Aspekt außerdem ein Verfahren mit den eingangs genannten Verfahrensschritten, bei dem zwischen dem Werkstück und dem Werkstückträger mindestens ein Befestigungsmittel angeordnet wird. Das Befestigungsmittel in Form eines Klebstoffs 4 ist temperaturstabil für Temperaturen bis zu 200°C (Grad Celsius) oder bis zu 400°C oder bis zu 800°C oder sogar bis zu 1200°C. Bei der Bearbeitung des Werkstücks wird ein Hochtemperaturprozess durchgeführt, bei dem die Temperatur in der Reihenfolge für die zuvor genannten Temperaturen beispielsweise größer als 150°C, größer als 350°C, größer als 700°C oder größer als 1000°C ist. Das Herstellen der Kontur des Träger-Wafers 3 wird jedoch bei einer Temperatur durchgeführt, die unterhalb der Bearbeitungstemperatur liegt.
  • Zusammengefasst ist die vorliegende Erfindung geeignet, Halbleiterwafer auf Träger-Wafer zu applizieren und so zu stabilisieren, dass die Wafer besser bearbeitet werden können, wobei Prozesse wie Schleifen (Grinding), Sputtern, Nass-Chemie (SEZ-Etch; Marangonie-Dryer; etc), Spin-Etch, Cleaning, Implantation, PVD und andere geeignet sind. In der vorstehenden Beschreibung wurden die Fachbegriffe verwendet, die überwiegend nur als englischsprachige Begriffe in der Fachwelt verwendet werden.
    • 1
    Verbund
    2
    Wafer
    3
    Träger-Wafer
    4
    Klebstoff
    5
    Teilbereich
    6
    abgearbeiteter Bereich

Claims (12)

  1. Vorrichtung zur Stabilisierung von dünnen Scheiben, insbesondere für dünne Wafer dadurch gekennzeichnet, dass die Vorrichtung von einem steifen Profil (3) gebildet wird, welches am Umfangsbereich des dünnen Wafers (2) auf wenigstens einer seiner parallelen Oberflächen angeordnet und mit dieser innig verbunden ist.
  2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Vorrichtung von einem Ring (3) gebildet wird.
  3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Vorrichtung (3) aus dem gleichen Material oder einem Material mit den gleichen physikalischen Eigenschaften besteht, wie der dünne Wafer (2).
  4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass die Vorrichtung (3) aus Halbleitermaterial besteht.
  5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass die Vorrichtung (3) aus einem Halbleiterwafer gebildet wird.
  6. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Vorrichtung (3) und der dünne Wafer (2) die gleiche Umrisskontur aufweisen.
  7. Vorrichtung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Vorrichtung (3) während der Prozessschritte bei der Herstellung und Bearbeitung des dünnen Wafers (2) an diesem verbleibt.
  8. Verfahren zur Herstellung einer Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass Verfahrensschritte wie Herstellen einer Klebeverbindung, Anpressen und Ausvulkanisieren durchgeführt werden, um den dünnen Wafer (2) und die Stabilisierungsvorrichtung (3) miteinander zu verbinden.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass der dünne Wafer (1) und die Stabilisierungsvorrichtung (3) parallel miteinander verbunden werden.
  10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass der Anpressvorgang durch Schaffung von Unterdruck zwischen dem dünnen Wafer (2) und der Stabilisierungsvorrichtung (3) unterstützt wird.
  11. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Herstellung einer Klebeverbindung mittels eines Klebstoffs (4) von hoher Temperaturbeständigkeit erfolgt.
  12. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Profilkontur der Stabilisierungsvorrichtung (3) durch mechanische und/oder chemische Bearbeitung aus dessen Trägermaterial erzeugt wird.
DE102004018250A 2004-04-15 2004-04-15 Wafer-Stabilisierungsvorrichtung und Verfahren zu dessen Herstellung Ceased DE102004018250A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004018250A DE102004018250A1 (de) 2004-04-15 2004-04-15 Wafer-Stabilisierungsvorrichtung und Verfahren zu dessen Herstellung
US11/106,666 US20050236693A1 (en) 2004-04-15 2005-04-13 Wafer stabilization device and associated production method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004018250A DE102004018250A1 (de) 2004-04-15 2004-04-15 Wafer-Stabilisierungsvorrichtung und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
DE102004018250A1 true DE102004018250A1 (de) 2005-11-03

Family

ID=35070484

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004018250A Ceased DE102004018250A1 (de) 2004-04-15 2004-04-15 Wafer-Stabilisierungsvorrichtung und Verfahren zu dessen Herstellung

Country Status (2)

Country Link
US (1) US20050236693A1 (de)
DE (1) DE102004018250A1 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294623A (ja) * 2004-04-01 2005-10-20 Disco Abrasive Syst Ltd ウェーハの加工方法
DE102006000687A1 (de) * 2006-01-03 2007-07-12 Thallner, Erich, Dipl.-Ing. Kombination aus einem Träger und einem Wafer
DE102011107598A1 (de) * 2011-07-11 2013-01-17 Protec Carrier Systems Gmbh Mobiler Halter für wenigstens einen Wafer und Herstellungsverfahren
US8443864B2 (en) 2009-03-18 2013-05-21 Ev Group Gmbh Device for stripping a wafer from a carrier
US8894807B2 (en) 2009-09-01 2014-11-25 Ev Group Gmbh Device and method for detaching a semiconductor wafer from a substrate
US9272501B2 (en) 2010-04-23 2016-03-01 Ev Group Gmbh Device for detaching a product substrate off a carrier substrate
US10529612B2 (en) 2016-07-14 2020-01-07 Infineon Technologies Ag Method for processing one semiconductor wafer or a plurality of semiconductor wafers and protective cover for covering the semiconductor wafer
DE102019004261A1 (de) * 2019-06-18 2020-12-24 lnfineon Technologies AG Verfahren zum Bearbeiten einer Substratanordnung und Wafer-Verbundstruktur

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007122438A1 (en) * 2006-04-21 2007-11-01 Infineon Technologies Ag A method for producing a thin semiconductor chip
US7928534B2 (en) * 2008-10-09 2011-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad connection to redistribution lines having tapered profiles
US8736050B2 (en) 2009-09-03 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Front side copper post joint structure for temporary bond in TSV application
US8759949B2 (en) * 2009-04-30 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside structures having copper pillars
US8158489B2 (en) * 2009-06-26 2012-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of TSV backside interconnects by modifying carrier wafers
US8174124B2 (en) 2010-04-08 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy pattern in wafer backside routing
JP2012156292A (ja) * 2011-01-26 2012-08-16 Seiko Epson Corp 基板の加工方法
CN104981889B (zh) * 2013-03-14 2017-03-08 富士电机株式会社 半导体器件的制造方法
WO2016107630A1 (en) * 2014-12-29 2016-07-07 Karl Heinz Priewasser Protective sheeting for use in processing a semiconductor-sized wafer and semiconductor-sized wafer processing method
EP4300557A1 (de) * 2022-06-30 2024-01-03 Infineon Technologies AG Herstellungsverfahren für eine halbleitervorrichtung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10301245A1 (de) * 2003-01-15 2004-07-29 Infineon Technologies Ag Verfahren zum Bearbeiten eines Werkstücks an einem Werkstückträger

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH423997A (de) * 1965-06-24 1966-11-15 Bbc Brown Boveri & Cie Halbleiteranordnung
US4260670A (en) * 1979-07-12 1981-04-07 Western Electric Company, Inc. X-ray mask
US4735877A (en) * 1985-10-07 1988-04-05 Canon Kabushiki Kaisha Lithographic mask structure and lithographic process
JPS6387831U (de) * 1986-11-26 1988-06-08
DE3926647A1 (de) * 1989-08-11 1991-02-14 Bosch Gmbh Robert Verfahren zur herstellung eines mikroventils
JPH04118915A (ja) * 1990-09-10 1992-04-20 Fujitsu Ltd 基板の接着方法
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US6342434B1 (en) * 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
US6108189A (en) * 1996-04-26 2000-08-22 Applied Materials, Inc. Electrostatic chuck having improved gas conduits
US5994207A (en) * 1997-05-12 1999-11-30 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
KR100278137B1 (ko) * 1997-09-04 2001-01-15 가나이 쓰도무 반도체소자의 탑재방법 및 그 시스템, 반도체소자 분리장치 및ic카드의 제조방법
US6025638A (en) * 1998-06-01 2000-02-15 International Business Machines Corporation Structure for precision multichip assembly
JP3949459B2 (ja) * 2002-01-25 2007-07-25 日本碍子株式会社 異種材料の接合体及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10301245A1 (de) * 2003-01-15 2004-07-29 Infineon Technologies Ag Verfahren zum Bearbeiten eines Werkstücks an einem Werkstückträger

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Fisher, A., Sprague, M., Engelstad, R., Laird, D., and Nash, S.: "Stability and Stiffness Character- istics of the Natioal X-ray Mask Standart", in: Proceedings of the SPIE 1997 Symposium on Electron -Beam, X-ray, EUV, and Ion-Beam Submicrometer Li- thographies for Manufacturing, 1997, pp. 288-298
Fisher, A., Sprague, M., Engelstad, R., Laird, D., and Nash, S.: "Stability and Stiffness Character-istics of the Natioal X-ray Mask Standart", in: Proceedings of the SPIE 1997 Symposium on Electron-Beam, X-ray, EUV, and Ion-Beam Submicrometer Li- thographies for Manufacturing, 1997, pp. 288-298 *

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294623A (ja) * 2004-04-01 2005-10-20 Disco Abrasive Syst Ltd ウェーハの加工方法
US8802542B2 (en) 2006-01-03 2014-08-12 Erich Thallner Combination of a substrate and a wafer
US7910454B2 (en) 2006-01-03 2011-03-22 Erich Thallner Combination of a substrate and a wafer
US8156981B2 (en) 2006-01-03 2012-04-17 Erich Thallner Combination of a substrate and a wafer
US8293063B2 (en) 2006-01-03 2012-10-23 Erich Thallner Combination of a substrate and a wafer
US8349701B2 (en) 2006-01-03 2013-01-08 Erich Thallner Combination of a substrate and a wafer
DE102006000687A1 (de) * 2006-01-03 2007-07-12 Thallner, Erich, Dipl.-Ing. Kombination aus einem Träger und einem Wafer
US8536020B2 (en) 2006-01-03 2013-09-17 Erich Thallner Combination of a substrate and a wafer
DE102006000687B4 (de) * 2006-01-03 2010-09-09 Thallner, Erich, Dipl.-Ing. Kombination aus einem Träger und einem Wafer, Vorrichtung zum Trennen der Kombination und Verfahren zur Handhabung eines Trägers und eines Wafers
US8664082B2 (en) 2006-01-03 2014-03-04 Erich Thallner Combination of a substrate and a wafer
US8905111B2 (en) 2009-03-18 2014-12-09 Ev Group Gmbh Device for releasing an interconnect layer that provides connection between a carrier and a wafer
US8443864B2 (en) 2009-03-18 2013-05-21 Ev Group Gmbh Device for stripping a wafer from a carrier
US8603294B2 (en) 2009-03-18 2013-12-10 Ev Group Gmbh Method for stripping a wafer from a carrier
US8894807B2 (en) 2009-09-01 2014-11-25 Ev Group Gmbh Device and method for detaching a semiconductor wafer from a substrate
US8986496B2 (en) 2009-09-01 2015-03-24 Ev Group Gmbh Device and method for stripping a product substrate from a carrier substrate
US9186877B2 (en) 2009-09-01 2015-11-17 Ev Group Gmbh Method for stripping a product substrate from a carrier substrate
US9381732B2 (en) 2009-09-01 2016-07-05 Ev Group Gmbh Device for stripping a product substrate from a carrier substrate
US9272501B2 (en) 2010-04-23 2016-03-01 Ev Group Gmbh Device for detaching a product substrate off a carrier substrate
US9381729B2 (en) 2010-04-23 2016-07-05 Ev Group Gmbh Device for detaching a product substrate off a carrier substrate
US9457552B2 (en) 2010-04-23 2016-10-04 Ev Group Gmbh Method for detaching a product substrate off a carrier substrate
DE102011107598A1 (de) * 2011-07-11 2013-01-17 Protec Carrier Systems Gmbh Mobiler Halter für wenigstens einen Wafer und Herstellungsverfahren
DE102011107598B4 (de) 2011-07-11 2018-07-05 Protec Carrier Systems Gmbh Mobiler Halter für wenigstens einen Wafer und Herstellungsverfahren
US10529612B2 (en) 2016-07-14 2020-01-07 Infineon Technologies Ag Method for processing one semiconductor wafer or a plurality of semiconductor wafers and protective cover for covering the semiconductor wafer
DE102019004261A1 (de) * 2019-06-18 2020-12-24 lnfineon Technologies AG Verfahren zum Bearbeiten einer Substratanordnung und Wafer-Verbundstruktur
US11081382B2 (en) 2019-06-18 2021-08-03 Infineon Technologies Ag Method for processing a substrate assembly and wafer composite structure

Also Published As

Publication number Publication date
US20050236693A1 (en) 2005-10-27

Similar Documents

Publication Publication Date Title
DE102004018250A1 (de) Wafer-Stabilisierungsvorrichtung und Verfahren zu dessen Herstellung
DE102013205126B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
EP3312871B1 (de) Aufnahmeeinrichtung zur aufnahme eines substratstapels
EP1568071B1 (de) Wafer mit trennschicht und trägerschicht und dessen herstellungsverfahren
DE112013007505B4 (de) Halbleiterelement-Fertigungsverfahren
AT506622B1 (de) Vorrichtung und verfahren zum aufbringen und/oder ablösen eines wafers auf einen/von einem träger
EP3055448B1 (de) Kombiniertes herstellungsverfahren zum abtrennen mehrerer dünner festkörperschichten von einem dicken festkörper
DE102006030266A1 (de) Verringern der Kontamination von Halbleitersubstraten während der Metallisierungsbearbeitung durch Bereitstellen einer Schutzschicht am Substratrand
EP2422364B1 (de) Vorrichtung zur ausrichtung und vorfixierung eines wafers
DE102017101334A1 (de) Wärmeschutz für kammertür und damit hergestellte vorrichtungen
EP1738401A2 (de) Verfahren zum bearbeiten eines werkstücks an einem werkstückträger
DE102019211540A1 (de) Verfahren zum bearbeiten eines substrats
DE102005021048A1 (de) Vorrichtung zum Stabilisieren eines Werkstücks bei einer Bearbeitung
EP1294019B1 (de) Verfahren zum Herstellen einer Halbleiterstruktur unter Verwendung einer Schutzschicht
DE102014202842A1 (de) Verfahren zum Herstellen eines mikromechanischen Bauteils und mikromechanisches Bauteil
DE112018003720B4 (de) Schneideverfahren
EP2742527B1 (de) Vorrichtung und verfahren zum bonden von substraten
DE102020206233B3 (de) Verfahren zum herstellen eines substrats und system zum herstellen eines substrats
DE102018131606B4 (de) Verfahren zur Bearbeitung eines Siliziumwafers mit einer den Wafer durchziehenden Hohlraumstruktur
DE102015120755A1 (de) Verfahren zum Vereinzeln von einer Vielzahl von Chips
DE102006015781A1 (de) Halbleiterscheibe
DE10142073C1 (de) Verfahren und Vorrichtung zum Verbinden und Trennen von Systemwafern und Trägerwafern
DE102020211360A1 (de) Verfahren zum Bereitstellen eines Schichtelementes in einer Schichtanordnung
DE102023207741A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen aus einem Wafer mit selektivem Aufbringen einer Randisolierung
DE102005042769A1 (de) Verfahren und Vorrichtung zur Formkorrektur eines dünngeschliffenen Wafers

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20120508