[go: up one dir, main page]

DE102006009353B4 - Multilayer system for supporting thin wafers in semiconductor manufacturing with the property of holding by means of electrostatic charging - Google Patents

Multilayer system for supporting thin wafers in semiconductor manufacturing with the property of holding by means of electrostatic charging Download PDF

Info

Publication number
DE102006009353B4
DE102006009353B4 DE102006009353.4A DE102006009353A DE102006009353B4 DE 102006009353 B4 DE102006009353 B4 DE 102006009353B4 DE 102006009353 A DE102006009353 A DE 102006009353A DE 102006009353 B4 DE102006009353 B4 DE 102006009353B4
Authority
DE
Germany
Prior art keywords
wafer
layer
electrostatic
electrostatic charging
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102006009353.4A
Other languages
German (de)
Other versions
DE102006009353A1 (en
Inventor
Andreas Jakob
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Chemical Corp
Original Assignee
Nissan Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE102006009353.4A priority Critical patent/DE102006009353B4/en
Application filed by Nissan Chemical Corp filed Critical Nissan Chemical Corp
Priority to EP07712404.8A priority patent/EP1994554B1/en
Priority to CN2007800071946A priority patent/CN101395703B/en
Priority to US12/280,758 priority patent/US8911583B2/en
Priority to PCT/EP2007/051952 priority patent/WO2007099146A1/en
Priority to KR1020087024061A priority patent/KR101458143B1/en
Priority to JP2008556786A priority patent/JP5335443B2/en
Publication of DE102006009353A1 publication Critical patent/DE102006009353A1/en
Application granted granted Critical
Publication of DE102006009353B4 publication Critical patent/DE102006009353B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Verfahren zum Behandeln von Wafern mit Bauelementen beim Abdünnen des Wafers (1) und dem späteren Vereinzeln der Bauelemente und den gegebenenfalls dazwischen liegenden Fertigungsschritten, wobei die Vorderseite des Wafers (1) mit einer Schicht mit Trenneigenschaft (4) und einer Trägerschicht (5, 6) mit elektrostatischen Eigenschaften überzogen wird, wobei der Wafer (1) durch die Trägerschicht (5, 6) aufgrund ihrer elektrostatischen Eigenschaften fixiert wird.Method for treating wafers with components during thinning of the wafer (1) and the subsequent singulation of the components and the optionally intermediate manufacturing steps, wherein the front side of the wafer (1) is coated with a layer with separating properties (4) and a carrier layer (5, 6) with electrostatic properties, wherein the wafer (1) is fixed by the carrier layer (5, 6) due to its electrostatic properties.

Description

AnwendungsgebietArea of application

Die Erfindung soll es erleichtern, dünnere Wafer zu fertigen und/oder sicherer zu bearbeiten und/oder den Fertigungsaufwand beim Herstellen von elektrischen Bauelementen und/oder Schaltungen, und/oder Sensoren u.s.w. zu reduzieren und/oder kostengünstiger zu gestalten und/oder - aber insbesondere - die Beschichtung der Rückseite des gedünnten Wafers ermöglichen und/oder erleichtern. Diese Erleichterung besteht in seiner Eignung für das elektrostatische Haltern und Trägern von Wafern.The invention is intended to facilitate the production of thinner wafers and/or their safer processing, and/or to reduce and/or make more cost-effective the manufacturing effort for electrical components and/or circuits, and/or sensors, etc., and/or—but especially—to enable and/or facilitate the coating of the backside of the thinned wafer. This simplification lies in its suitability for electrostatic holding and support of wafers.

Stand der TechnikState of the art

Die Verfahrensweise im Stand der Technik kann von Anwender zu Anwender abweichen. Generell wird jedoch wie folgt verfahren. Bei der Herstellung von elektronischen Bauelementen und Schaltungen (Dioden, Transistoren, IC 's, Sensoren etc.) werden auf Wafer (Scheiben aus Silizium, GaAs etc.) mittels verschiedener Technologien Strukturen, Schichten u.a. aufgebracht. Gegenwärtig werden diese Wafer nach Abschluss der hierzu notwendigen Fertigungsschritte auf der Vorderseite (aktive Seite bzw. Seite auf der sich die aufgebrachten Strukturen befinden) mit einer Schutzfolie oder einer sonstigen Schutzschicht versehen. Diese Folie bzw. Schicht hat die Aufgabe, die Waferoberseite und somit die aufgebrachten elektrischen und mechanischen Strukturen während des anschließend folgenden Dünnens des Wafers (durch Grinden, Läppen, Schleifen, Ätzen usw. der Rückseite) zu schützen. Nach Aufbringen der Folie oder Schicht wird der Wafer auf der rückwärtigen Seite abgedünnt. Dadurch wird die ursprüngliche Dicke des Wafers reduziert. Die verbleibende Restdicke wird nachhaltig, von den zu erwartenden mechanischen Belastungen und/oder der nachfolgenden Prozessschritte bestimmt, die ohne signifikante Erhöhung einer Bruchgefahr überstanden werden müssen. Nach dem Abdünnen kann sich zur Verbesserung der Brucheigenschaften des Wafers eine chemische Behandlung der Waferrückseite anschließen. Nach eventuellen Reinigungsschritten wird die Schutzfolie von der Waferoberseite abgezogen bzw. entfernt. Es können sich nun eventuelle weitere Fertigungsschritte und/oder Maßnahmen der Verbesserung von Eigenschaften und/oder Untersuchungen anschließen. Vielfach wird die Rückseite des gedünnten Wafers mit einer metallischen Schicht überzogen. Dieses Beschichtungsverfahren erfolgt meist mittels Sputtern oder ähnlichen Abscheideverfahren im Vakuum und bedingt vielfach thermische Belastung und/oder thermische Unterstützung. Danach wird der Wafer mit der Rückseite nach unten (aktive Seite nach oben) auf eine Sägefolie {Expansionsfolie bzw. Rahmen) aufgelegt. Abschließend erfolgt das Sägen des Wafers (Vereinzeln der Bauteile) mittels Rotationstrennscheiben oder anderer mechanischer Sägevorrichtungen. Vereinzelt kommen hierbei auch bereits Lasertrennverfahren zur Anwendung. Vereinzelt werden Wafer hierbei auch gebrochen, wobei vereinzelt unterstützende Verfahren des Ritzens zur Anwendung gelangen. Mit den herkömmlichen Verfahren ist es sehr schwierig, dünne Wafer zu behandeln bzw. herzustellen. Diese Schwierigkeiten ergeben sich u.a. aus dem umstand, dass der Wafer nach dem Abdünnen mechanischen Belastungen ausgesetzt werden muss. Diese Belastungen treten u.a. auf:

  1. a) während dem Abziehen der Schutzfolie bzw. Schutzschicht, die während des Abdünnens die Wafervorderseite schützt,
  2. b) während des Auflegens des Wafers auf die Sägefolie, und
  3. c) während des Transportes zwischen dem Abdünnen und dem Vereinzeln des Wafers und aller eventuell dazwischen geschalteten Fertigungsschritte. Insbesondere aber bei der Beschichtung der Rückseite. Wobei es unerheblich ist, ob dieser Beschichtungsprozess vor oder nach dem Vereinzeln des Wafers stattfindet.
The procedure in the prior art can vary from user to user. In general, however, the procedure is as follows. In the production of electronic components and circuits (diodes, transistors, ICs, sensors, etc.), structures, layers, etc. are applied to wafers (disks made of silicon, GaAs, etc.) using various technologies. Currently, after completion of the necessary production steps, these wafers are provided with a protective film or other protective layer on the front side (active side or side on which the applied structures are located). This film or layer has the task of protecting the top side of the wafer and thus the applied electrical and mechanical structures during the subsequent thinning of the wafer (by grinding, lapping, sanding, etching, etc. of the back side). After the film or layer has been applied, the back side of the wafer is thinned down. This reduces the original thickness of the wafer. The remaining thickness is determined by the expected mechanical stresses and/or the subsequent process steps, which must be withstood without significantly increasing the risk of breakage. After thinning, the back of the wafer can be chemically treated to improve its fracture properties. After any cleaning steps, the protective film is peeled off or removed from the top of the wafer. Further manufacturing steps and/or measures to improve properties and/or tests can then follow. The back of the thinned wafer is often coated with a metallic layer. This coating process is usually carried out using sputtering or similar deposition techniques in a vacuum and often requires thermal stress and/or thermal support. The wafer is then placed backside down (active side up) onto a sawing film (expansion film or frame). Finally, the wafer is sawn (separating the components) using rotary cutting wheels or other mechanical sawing devices. Laser cutting processes are also occasionally used for this purpose. Occasionally, wafers are also broken during this process, although scribing techniques are occasionally used to assist with this. Using conventional methods, it is very difficult to treat or produce thin wafers. These difficulties arise, among other things, from the fact that the wafer must be subjected to mechanical stress after thinning. These stresses occur, among other things, in the following ways:
  1. a) during the removal of the protective film or layer that protects the front side of the wafer during thinning,
  2. b) during the placement of the wafer on the sawing foil, and
  3. c) during transport between wafer thinning and dicing, and any manufacturing steps that may occur in between. This is especially true during the coating of the backside. It is irrelevant whether this coating process takes place before or after wafer dicing.

Alternativ zu den aufgezeigten Verfahren werden heute schon Verfahren zur Anwendung gebracht und/oder entwickelt, bei denen der Wafer auf der Oberfläche (der strukturierten Seite) bereits vor dem Dünnungprozess mittels Schleifen von Ritzstrukturen und/oder Ritzen und/oder chemischen Ätzen und oder Plasmaätzen von Gräben und/oder Strukturen so strukturiert wird, dass diese Strukturen während des sich anschließenden Dünnungsprozesses mittels mechanischer und oder chemischer Verfahren freigelegt werden und somit dabei eine Vereinzelung des Wafers stattfindet.As an alternative to the methods described, methods are already being used and/or developed today in which the wafer is structured on the surface (the structured side) before the thinning process by grinding scribe structures and/or scribing and/or chemical etching and/or plasma etching of trenches and/or structures in such a way that these structures are exposed during the subsequent thinning process by means of mechanical and/or chemical processes, thus resulting in the wafer being singulated.

1. Die US 2004 / 0 038 469 A1 offenbart ein Verfahren zum Abdünnen der Rückseite eines Wafers.1. The US 2004 / 0 038 469 A1 discloses a method for thinning the back side of a wafer.

In der Erfinderanmeldung mit internationaler Patentanmeldung WO 2004 / 051 708 A2 (Offenlegungsschrift) wird nunmehr ein Verfahren beschrieben, bei der eine Trennschicht zur Anwendung kommt. Diese Trennschicht wird hierbei vorzugsweise direkt auf die aktive Seite des Wafers aufgebracht und mittels geeigneter Materialien verstärkt. Hierbei übernimmt dieses Material die Funktion eines Trägers, der mittels der Trennschicht wieder vom Wafer abgelöst werden kann.In the inventor application with international patent application WO 2004 / 051 708 A2 (Publication) now describes a method in which a separating layer is used. This separating layer is preferably applied directly to the active side of the wafer and reinforced with suitable materials. This material acts as a carrier, which can be removed from the wafer again using the separating layer.

Nachteile des Standes der TechnikDisadvantages of the state of the art

In der als Stand der Technik aufgeführten internationalen Patentanmeldung WO 2004 / 051 708 A2 (Offenlegungsschrift) wird eine Trägerschicht erwähnt, die hinsichtlich ihrer technologischen Gestaltung nicht weiterführend beschrieben ist. In der Anmeldung DE 10 2006 004 834 A1 (Offenlegungsschrift) beim Deutschen Patent- und Markenamt wird eine Mehrlagenschichtsystem beschrieben, die zumindest aus einer harten Schicht besteht, welche den Träger vorrangig stabilisieren soll und einer weichen Schicht, welche sich der Topografie der Waferoberfläche - der aktiven Seite des Wafer - anpassen soll und diese vorrangig schützen soll. Die Benutzung des in beiden Erfindungen vereinfacht das Handling und Trägern eines Wafers. Die Methodik für eine Anwendung von Verfahren zum Haltern oder Fixieren von Wafern und ihres Trägers mittels elektrostatischer Verfahren wird allerdings nicht weiter beschriebenIn the international patent application listed as prior art WO 2004 / 051 708 A2 (Offensive document) mentions a carrier layer, which is not further described with regard to its technological design. In the application DE 10 2006 004 834 A1 A multilayer system is described in the German Patent and Trademark Office (Offenlegungsschrift) consisting of at least one hard layer, which is primarily intended to stabilize the carrier, and a soft layer, which is intended to adapt to the topography of the wafer surface – the active side of the wafer – and primarily protect it. The use of the method in both inventions simplifies the handling and support of a wafer. However, the methodology for applying methods for holding or fixing wafers and their carriers using electrostatic methods is not further described.

Aufgabe der ErfindungObject of the invention

Der Erfindung liegt die Aufgabe zugrunde, die in der internationalen Patentanmeldung WO 2004 / 051 708 A2 (Offenlegungsschrift) aufgeführte Trägerschicht - die in der Anmeldung DE 10 2006 004 834 A1 (Offenlegungsschrift) beim Deutschen Patent- und Markenamt weiterführend beschrieben wird - so zu beschreiben, dass diese wirtschaftlich, effizient und technologisch einfach aufgebracht werden kann. Insbesondere soll hierbei aber das Haltern und/oder Fixieren des Wafers und seines Trägers vereinfacht werden, in dem hierfür auch Verfahren der elektrostatischen Aufladung anwendbar sind.The invention is based on the problem described in the international patent application WO 2004 / 051 708 A2 (publication document) - the carrier layer listed in the application DE 10 2006 004 834 A1 (Open Application) at the German Patent and Trademark Office – in such a way that it can be applied economically, efficiently, and technologically simply. In particular, the aim is to simplify the holding and/or fixing of the wafer and its carrier by also applying electrostatic charging methods.

Lösung der AufgabeSolution to the task

In der internationalen Patentanmeldung WO 2004 / 051 708 A2 (Offenlegungsschrift) wird ein Wafer beschrieben, der mit einer Trennschicht überzogen wurde. Mit der Anmeldung DE 10 2006 004 834 A1 (Offenlegungsschrift) beim Deutschen Patent- und Markenamt wird dieser weiterführend als Mehrlagenschichtsystem beschrieben. Er besteht hierbei zumindest aus einer Schicht Elastomer und einer harten Schicht.In the international patent application WO 2004 / 051 708 A2 (Offensive document) describes a wafer coated with a separating layer. With the application DE 10 2006 004 834 A1 In the German Patent and Trademark Office's (open-ended application) document, this is further described as a multilayer system. It consists of at least one elastomer layer and one hard layer.

Die Erfindung beschreibt, dass die beschriebenen Schichten und/oder weitere Schichten so modifiziert, hergestellt und/oder mit geeigneten Materialien angereichert sind, dass sie sich selber elektrostatisch aufladen lassen, oder von anderen elektrostatisch aufgeladenen Oberflächen und/oder Einrichtungen fixieren lassen. Es ist möglich, dass der Träger speziell für die Erlangung geeigneter elektrostatischer Eigenschaften mit einer Schicht versehen wird, die dieses erleichtert oder erst ermöglicht.The invention describes that the described layers and/or further layers are modified, manufactured, and/or enriched with suitable materials in such a way that they can be electrostatically charged themselves or fixed by other electrostatically charged surfaces and/or devices. It is possible for the carrier to be provided with a layer specifically to achieve suitable electrostatic properties, which facilitates or even enables this.

Diese Eigenschaft der elektrostatischen Aufladung oder der Eigenschaft sich von anderen elektrostatisch aufgeladenen Oberflächen und/oder Einrichtungen fixieren lassen kann von den für die Herstellung der Schicht und/oder Schichten verwendeten Materialien resultieren. Sie kann bei diesen Materialien aber durch Zugabe von geeigneten Materialien wie zum Beispiel geeigneten Metallen, Oxyden oder anderen anorganischen und/oder organischen und/oder anderen Materialien erzielt werden.This property of electrostatic charging or the ability to be attached to other electrostatically charged surfaces and/or devices may result from the materials used to produce the layer and/or layers. However, it can be achieved by adding suitable materials to these materials, such as suitable metals, oxides, or other inorganic and/or organic materials.

Vorteile der ErfindungAdvantages of the invention

Die Erfindung ermöglicht die Realisierung wesentlicher technologischer Vorteile in der Fertigung und die Handhabung von Wafern bei der Herstellung von elektrischen Bauelementen, IC's, Sensoren usw.. Mit dem Verfahren wird die Fertigung vereinfacht und kostengünstiger gestaltet. Weiterhin können geringere Waferscheibendicken einfacher, wirtschaftlicher und sicherer realisiert werden.The invention enables the realization of significant technological advantages in the manufacturing and handling of wafers in the production of electrical components, ICs, sensors, etc. The process simplifies production and makes it more cost-effective. Furthermore, thinner wafers can be realized more easily, economically, and reliably.

Über die Vorteile der internationalen Patentanmeldung WO 2004 / 051 708 A2 (Offenlegungsschrift) hinaus ergeben sich Vorteile bei der wirtschaftlichen und effizienten Beschichtung eines Trägers für dünne Wafer.About the advantages of international patent applications WO 2004 / 051 708 A2 (Publication document) there are advantages in the economical and efficient coating of a carrier for thin wafers.

Insbesondere die beschriebene Verfahrensweise, bei der der Träger mittels eines Schichtsystems (Mehrlagenfolie) aus einer Lage Elastomer und einer Lage Polyimid in Form einer konfektionierbaren Folie Anwendung erfährt, vereinfacht die wirtschaftliche Nutzung.In particular, the described procedure, in which the carrier is applied by means of a layer system (multilayer film) consisting of a layer of elastomer and a layer of polyimide in the form of a fabricatable film, simplifies economic use.

Der Wafer lässt sich nunmehr mittels der elektrostatischen Eigenschaften seines Trägers und/oder der Wechselwirkung des Trägers mit elektrostatisch aufgeladenen Oberflächen und Einrichtungen fixieren. Dieses trifft insbesondere bei Anwendungen zu, bei denen der Wafer im Vakuum prozessiert wird.The wafer can now be fixed using the electrostatic properties of its carrier and/or the interaction of the carrier with electrostatically charged surfaces and devices. This is particularly true for applications where the wafer is processed in a vacuum.

BeispielbeschreibungExample description

Angenommene Voraussetzung ist, dass der Wafer bereits die Fertigungsschritte zum Aufbringen der elektrischen Bauelemente und/oder der mechanischen Strukturierung oder Schichten maßgeblich durchlaufen hat. Es hat nunmehr einen Durchmesser von 200mm eine Dicke von 800µm und besitzt auf seiner aktiven Seite Bumps mit einer Höhe von 80µm. Der Wafer soll abschließend auf eine Restdicke von 50µm gedünnt werden.The assumption is that the wafer has already undergone significant manufacturing steps for applying the electrical components and/or mechanical structuring or layers. It now has a diameter of 200 mm, a thickness of 800 µm, and bumps with a height of 80 µm on its active side. The wafer will then be thinned to a remaining thickness of 50 µm.

Der Wafer wir nunmehr mit einer Trägerschicht überzogen, wobei unerheblich ist, ob diese aus einer oder mehreren Schichten besteht. Aufgrund der Eigenschaft des Trägers und seiner Schicht oder Schichten kann dieser mittels elektrostatischer Aufladung durch ihn selbst oder einer anderen Oberfläche oder Einrichtung fixiert und/oder gehalten und/oder transportiert werden. Bei den Einrichtungen kann es sich um Chucks handeln wie sie zum Beispiel bei der Firma UNAXIS, Lichtenstein bei vakuumtechnischen Prozessen Anwendung erfahren und/oder von der Firma ProTec® in Siegen Deutschland als Chuck oder Einrichtung hergestellt und angeboten werden.The wafer is then coated with a carrier layer, regardless of whether this consists of one or more layers. Due to the properties of the carrier and its layer or layers, it can be electrostatically charged by itself or by a other surface or device. These devices can be chucks, such as those used by UNAXIS, Lichtenstein, for vacuum processes, and/or those manufactured and offered as chucks or devices by ProTec®, Siegen, Germany.

Im Folgenden wird die Erfindung anhand der Zeichnungen näher erläutert.The invention is explained in more detail below with reference to the drawings.

Es zeigen nicht maßstabsgerecht:They do not show to scale:

Zeichnung 1Drawing 1

Zeigt eine konfektionierte Folie bestehend aus einer Schicht Polyimid (z.B. Kapton®) und einer Schicht Elastomer (z.B. Silikon). Die Folie ist zum Schutz auf der Seite des Elastomers mit einer Folie überzogen, welche vor dem Aufbringen der Folie auf dem Wafer abgezogen wird.Shows a prefabricated film consisting of a polyimide layer (e.g., Kapton® ) and an elastomer layer (e.g., silicone). The film is coated with a protective film on the elastomer side, which is removed before the film is applied to the wafer.

Erste Schicht des Trägers (vorzugsweise Elastomer) bezeichnet mit 5First layer of the carrier (preferably elastomer) designated 5

Zweite Schicht des Trägers (vorzugsweise Polyimid) (die hier beispielhaft für das elektrostatische Aufladen geeignet ist) bezeichnet mit 6Second layer of the carrier (preferably polyimide) (which is suitable here as an example for electrostatic charging) designated 6

Achtung! Anstelle der dargestellten zweiten Schicht (6) kann auch jede andere Schicht oder alle Schichten für das elektrostatische Aufladen geeignet sein.Attention! Instead of the second layer (6) shown, any other layer or all layers may be suitable for electrostatic charging.

Schutzfolie bezeichnet mit 9Protective film marked with 9

Zeichnung 2Drawing 2

Zeigt eine konfektionierte Folie, welche mit einem Wafer auf dessen strukturierter Seite verpresst (gebondet) wurde.

  • Wafer bezeichnet mit 1
  • Strukturierte (aktive) Zone des Wafers bezeichnet mit 2
  • Schutzschicht (Passivierung) der strukturierten (aktiven) Zone des Wafer bezeichnet mit 3 Trennschicht bezeichnet mit 4
  • Erste Schicht des Trägers (vorzugsweise Elastomer) bezeichnet mit 5
  • Zweite Schicht des Trägers (vorzugsweise Polyimid) bezeichnet mit 6
  • Bumps bezeichnet mit 7
  • Eventuelle Ritz- oder Ätzgräben bezeichnet mit 8
Shows a finished foil which has been bonded to a wafer on its structured side.
  • Wafer marked with 1
  • Structured (active) zone of the wafer designated 2
  • Protective layer (passivation) of the structured (active) zone of the wafer designated by 3 Separating layer designated by 4
  • First layer of the carrier (preferably elastomer) designated 5
  • Second layer of the carrier (preferably polyimide) designated 6
  • Bumps marked with 7
  • Any scratch or etching trenches marked with 8

Claims (5)

Verfahren zum Behandeln von Wafern mit Bauelementen beim Abdünnen des Wafers (1) und dem späteren Vereinzeln der Bauelemente und den gegebenenfalls dazwischen liegenden Fertigungsschritten, wobei die Vorderseite des Wafers (1) mit einer Schicht mit Trenneigenschaft (4) und einer Trägerschicht (5, 6) mit elektrostatischen Eigenschaften überzogen wird, wobei der Wafer (1) durch die Trägerschicht (5, 6) aufgrund ihrer elektrostatischen Eigenschaften fixiert wird.Method for treating wafers with components during thinning of the wafer (1) and the subsequent singulation of the components and the optionally intermediate manufacturing steps, wherein the front side of the wafer (1) is coated with a layer with separating properties (4) and a carrier layer (5, 6) with electrostatic properties, wherein the wafer (1) is fixed by the carrier layer (5, 6) due to its electrostatic properties. Verfahren nach Anspruch 1, wobei die Trägerschicht zumindest aus einer elastomeren Schicht (5) besteht, die für das elektrostatische Aufladen geeignet ist und/oder sich von elektrostatischen Oberflächen und/oder Einrichtungen fixieren lässt.Procedure according to Claim 1 , wherein the carrier layer consists of at least one elastomeric layer (5) which is suitable for electrostatic charging and/or can be fixed by electrostatic surfaces and/or devices. Verfahren nach Anspruch 1, wobei die Trägerschicht zumindest aus einer harten Schicht aus Polyimid (6) besteht, die für das elektrostatische Aufladen geeignet ist und/oder sich von elektrostatischen Oberflächen und/oder Einrichtungen fixieren lässt.Procedure according to Claim 1 , wherein the carrier layer consists of at least one hard layer of polyimide (6) which is suitable for electrostatic charging and/or can be fixed by electrostatic surfaces and/or devices. Verfahren nach Anspruch 1, wobei die Trägerschicht (5) zumindest aus einer Schicht besteht, die für das elektrostatische Aufladen geeignet ist und/oder sich von elektrostatischen Oberflächen und/oder Einrichtungen fixieren lässt.Procedure according to Claim 1 , wherein the carrier layer (5) consists of at least one layer which is suitable for electrostatic charging and/or can be fixed by electrostatic surfaces and/or devices. Verfahren nach Anspruch 1, wobei die Trägerschicht (5) zumindest aus mehreren Schichten besteht, die für das elektrostatische Aufladen geeignet sind und/oder sich von elektrostatischen Oberflächen und/oder Einrichtungen fixieren lassen.Procedure according to Claim 1 , wherein the carrier layer (5) consists of at least several layers which are suitable for electrostatic charging and/or can be fixed by electrostatic surfaces and/or devices.
DE102006009353.4A 2006-03-01 2006-03-01 Multilayer system for supporting thin wafers in semiconductor manufacturing with the property of holding by means of electrostatic charging Active DE102006009353B4 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102006009353.4A DE102006009353B4 (en) 2006-03-01 2006-03-01 Multilayer system for supporting thin wafers in semiconductor manufacturing with the property of holding by means of electrostatic charging
CN2007800071946A CN101395703B (en) 2006-03-01 2007-03-01 Method for processing, in particular, thin rear sides of a wafer, wafer-carrier arrangement and method for producing said type of wafer-carrier arrangement
US12/280,758 US8911583B2 (en) 2006-03-01 2007-03-01 Method for processing, in particular, thin rear sides of a wafer, wafer-carrier arrangement and method for producing said type of wafer-carrier arrangement
PCT/EP2007/051952 WO2007099146A1 (en) 2006-03-01 2007-03-01 Method for processing, in particular, thin rear sides of a wafer, wafer-carrier arrangement and method for producing said type of wafer-carrier arrangement
EP07712404.8A EP1994554B1 (en) 2006-03-01 2007-03-01 Method for processing, in particular, thin rear sides of a wafer, wafer-carrier arrangement and method for producing said type of wafer-carrier arrangement
KR1020087024061A KR101458143B1 (en) 2006-03-01 2007-03-01 Method for processing, in particular, thin rear sides of a wafer, wafer-carrier arrangement and method for producing said type of wafer-carrier arrangement
JP2008556786A JP5335443B2 (en) 2006-03-01 2007-03-01 Wafer support structure and layer system used for manufacturing the wafer support structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006009353.4A DE102006009353B4 (en) 2006-03-01 2006-03-01 Multilayer system for supporting thin wafers in semiconductor manufacturing with the property of holding by means of electrostatic charging

Publications (2)

Publication Number Publication Date
DE102006009353A1 DE102006009353A1 (en) 2007-09-06
DE102006009353B4 true DE102006009353B4 (en) 2025-03-27

Family

ID=38329130

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006009353.4A Active DE102006009353B4 (en) 2006-03-01 2006-03-01 Multilayer system for supporting thin wafers in semiconductor manufacturing with the property of holding by means of electrostatic charging

Country Status (1)

Country Link
DE (1) DE102006009353B4 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040038469A1 (en) 2000-08-30 2004-02-26 Masayuki Yamanoto Method of processing a semiconductor wafer
WO2004051708A2 (en) 2002-11-29 2004-06-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method and device for machining a wafer, in addition to a wafer comprising a separation layer and a support layer
DE102006004834A1 (en) 2005-07-15 2007-05-16 Andreas Jakob Wafer production having components uses wafer thinning and further production steps, then individualizes the components after applying a protective cover including polyimide

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040038469A1 (en) 2000-08-30 2004-02-26 Masayuki Yamanoto Method of processing a semiconductor wafer
WO2004051708A2 (en) 2002-11-29 2004-06-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method and device for machining a wafer, in addition to a wafer comprising a separation layer and a support layer
DE102006004834A1 (en) 2005-07-15 2007-05-16 Andreas Jakob Wafer production having components uses wafer thinning and further production steps, then individualizes the components after applying a protective cover including polyimide

Also Published As

Publication number Publication date
DE102006009353A1 (en) 2007-09-06

Similar Documents

Publication Publication Date Title
DE112015006857B4 (en) Method for processing a wafer and protective cover for use in this method
DE102017208405B4 (en) Method for processing a wafer and protective film
DE102004044945B4 (en) Method for processing a wafer
EP1568071B1 (en) Wafer comprising a separation layer and a support layer and its manufacturing method
DE102015002542B4 (en) wafer division process
DE102015216619B4 (en) Method for processing a wafer
DE112013007505B4 (en) Semiconductor Element Manufacturing Process
DE102010040441B4 (en) Manufacturing method of a semiconductor device
DE102011084525A1 (en) Method for producing a semiconductor device
DE112015006472T5 (en) METHOD FOR MANUFACTURING A SEMICONDUCTOR ARRANGEMENT
DE112017007552T5 (en) Protective cover for use in processing a wafer, handling system for a wafer, and a combination of a wafer and a protective cover
DE102015204698A1 (en) Method for dividing a wafer
DE102020200375A1 (en) Workpiece unit
DE10320375B3 (en) Temporary, reversible fixing of 2 flat workpieces involves applying thin coating to sides to be joined, joining coated sides with adhesive, dissolving coatings in defined solvent to reverse connection
DE102019211540A1 (en) METHOD OF EDITING A SUBSTRATE
DE102006009394B4 (en) Multilayer system with a layer as a separating layer for supporting thin wafers in semiconductor production, use of the layer system in and method for thinning a wafer
DE10256247A1 (en) Process for treating wafers comprises covering the front side of the wafer having components with a layer system consisting of a separating layer and a protective layer before the rear side of the wafer is coated
DE102006009353B4 (en) Multilayer system for supporting thin wafers in semiconductor manufacturing with the property of holding by means of electrostatic charging
DE102021203911A1 (en) METHOD FOR PROCESSING A SUBSTRATE AND A SYSTEM FOR PROCESSING A SUBSTRATE
DE102006004834B4 (en) Process for treating wafers during thinning
EP3113219B1 (en) Semiconductor device and manufacturing method thereof
DE102018217434B4 (en) Workpiece grinding process
DE60226341T2 (en) Cleaning cloth and method for cleaning a device for treating substrates
DE102006048800B4 (en) Hard carrier multilayer system for supporting thin wafers in semiconductor fabrication
DE102011107598B4 (en) Mobile holder for at least one wafer and manufacturing process

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: THIN MATERIALS AG, 82223 EICHENAU, DE

8181 Inventor (new situation)

Inventor name: JAKOB, ANDREAS, 82319 STARNBERG, DE

R012 Request for examination validly filed

Effective date: 20130221

R081 Change of applicant/patentee

Owner name: NISSAN CHEMICAL INDUSTRIES, LTD., JP

Free format text: FORMER OWNER: THIN MATERIALS AG, 82223 EICHENAU, DE

R082 Change of representative

Representative=s name: EISENFUEHR SPEISER PATENTANWAELTE RECHTSANWAEL, DE

R081 Change of applicant/patentee

Owner name: NISSAN CHEMICAL INDUSTRIES, LTD., JP

Free format text: FORMER OWNER: THIN MATERIALS GMBH, 82223 EICHENAU, DE

R082 Change of representative

Representative=s name: EISENFUEHR SPEISER PATENTANWAELTE RECHTSANWAEL, DE

R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021670000

Ipc: H01L0021683000

R018 Grant decision by examination section/examining division