[go: up one dir, main page]

DE102006010511A1 - Vertical semiconductor arrangement e.g. semiconductor chip stack, for printed circuit board substrate, has auxiliary layer that is bounded on area of relevant main side or includes structure provided with recess, channel, wall and trench - Google Patents

Vertical semiconductor arrangement e.g. semiconductor chip stack, for printed circuit board substrate, has auxiliary layer that is bounded on area of relevant main side or includes structure provided with recess, channel, wall and trench Download PDF

Info

Publication number
DE102006010511A1
DE102006010511A1 DE102006010511A DE102006010511A DE102006010511A1 DE 102006010511 A1 DE102006010511 A1 DE 102006010511A1 DE 102006010511 A DE102006010511 A DE 102006010511A DE 102006010511 A DE102006010511 A DE 102006010511A DE 102006010511 A1 DE102006010511 A1 DE 102006010511A1
Authority
DE
Germany
Prior art keywords
additional layer
components
component
underfill
structured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102006010511A
Other languages
German (de)
Inventor
Wolfgang Dr. Gruber
Markus Dr. Eigner
Holger Dr. Hübner
Markus Dr. Nobis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006010511A priority Critical patent/DE102006010511A1/en
Publication of DE102006010511A1 publication Critical patent/DE102006010511A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

The arrangement has a wafer (1), and a semiconductor chip (2) including main sides that are arranged opposite to each other and connected with each other. A filling material as underfill (3) is provided in an intermediate space between the wafer and the chip. A structured auxiliary layer (6) is provided on one of the main sides, where the layer is in contact with the underfill. The auxiliary layer is bounded on an area of the relevant main side or includes a structure formed from a group of structures and provided with a recess, channel, wall and a trench. An independent claim is also included for a method for manufacturing a vertical semiconductor arrangement.

Description

Die vorliegende Erfindung betrifft eine vertikale Halbleiteranordnung, insbesondere einen in Face-to-Face-Technologie hergestellten Halbleiterchipstapel oder eine Anordnung eines Chips auf einem PCB-Substrat mittels so genannter Microbumps, bei der der Zwischenraum zwischen den Komponenten mit einem als Underfill bezeichneten Füllmaterial aufgefüllt wird.The The present invention relates to a vertical semiconductor device, in particular, a semiconductor chip stack produced in face-to-face technology or an arrangement of a chip on a PCB substrate by means of such called microbumps, where the space between the components is filled with a filler called Underfill.

Bei Chipstapeln und Multichipmodulen, die durch vertikale, kubische oder dreidimensionale Integrationstechnologien, insbesondere so genannte Face-to-Face-Montage, hergestellt werden, entstehen Zwischenräume zwischen den Komponenten, die mit einem Füllmaterial aufgefüllt werden. Dieses Füllmaterial wird üblicherweise flüssig angrenzend an die Zwischenräume eingebracht, wo es verfließt und sich verteilt, sodass der Zwischenraum gefüllt wird. Nach dem Aushärten des Füllmaterials ist eine dauerhafte Füllung des Zwischenraums entstanden, die üblicherweise als Underfill bezeichnet wird. Diese Füllung dient insbesondere als Korrosionsschutz, vor allem für die in dem Zwischenraum angeordneten Leiterbahnen und Anschlusskontakte. Das Verfließen des Füllmaterials wird hierbei maßgeblich durch Kapillarkräfte und die Adhäsion an den Oberflächen der verbundenen Komponenten beeinflusst.at Stacking of chips and multichip modules by vertical, cubic or three-dimensional integration technologies, especially so called face-to-face assembly, are produced, creating spaces between the components that are filled with a filler filled become. This filling material becomes common liquid adjacent to the spaces between introduced where it flows and spread so that the space is filled. After curing the filler is a permanent filling of the interspace, usually as an underfill referred to as. This filling in particular serves as corrosion protection, especially for in the interconnect arranged conductor tracks and connection contacts. The flow of the filler is decisive here by capillary forces and the adhesion on the surfaces the connected components.

Durch die Adhäsion tritt allerdings ein ungerichtetes und nicht kontrollierbares Verfließen auf, sodass nicht verhindert werden kann, dass unerwünschte Hohlräume in dem Zwischenraum zwischen den Komponenten entstehen und gegebenenfalls Bereiche des Zwischenraum, die von dem Underfill ausgespart werden sollen, zwangsläufig aufgefüllt werden. Es ist prozesstechnisch nicht möglich, das Füllmaterial vor der Verbindung der Materialien aufzubringen; denn die nachfolgenden Prozessschritte, zum Beispiel ein Lötprozess, lassen Bedingungen entstehen, zum Beispiel hohe Temperaturen, die bewirken, dass das Füllmaterial zersetzt würde oder es seine Eigenschaften verlieren würde.By the adhesion However, an undirected and uncontrollable flow occurs, so that it can not be prevented that unwanted cavities in the Gap between the components arise and, where appropriate Areas of the gap left out by the underfill should, inevitably filled become. It is not technically possible, the filler prior to joining the materials; because the following ones Process steps, for example a soldering process, leave conditions arise, for example, high temperatures that cause the filling material would decompose or it would lose its properties.

Ein unerwünschtes Verfließen des Füllmateriales kann auch außerhalb des Zwischenraums auftreten, wenn eine der miteinander verbundenen Komponenten eine größere Oberseite besitzt, auf der eventuell noch weitere Anschlusskontakte, wie zum Beispiel Bondpads, vorhanden sind. Durch das Verfließen des Füllmaterials kann es dann vorkommen, dass auch solche externen Anschlusskontakte bedeckt werden. Möglicherweise soll die noch frei gebliebene Hauptseite der größeren Komponente mit einer Schutzschicht abgedeckt werden, für die auch das als Underfill vorgesehene Füllmaterial geeignet ist. Da das Verfließen des Füllmaterials aber nicht genau kontrolliert werden kann, ist nicht sicherzustellen, dass die Anschlusskontakte in diesem Bereich frei bleiben.One undesirable go by of the filling material can also be outside of the gap occur when one of the interconnected components a bigger top possesses, on the possibly still further connection contacts, as for example Bondpads, are available. Due to the flow of the filling material, it may happen that also such external connection contacts are covered. possibly should the still remaining main page of the larger component with a Protective layer are covered, for which also as underfill provided filling material suitable is. Because the flow of the filling material but can not be controlled precisely is not sure that the connection contacts remain free in this area.

In der US 6,975,035 B2 sind ein Verfahren und eine Vorrichtung zum Füllen von Zwischenräumen zwischen einem Halbleiterchip und einem Träger mit dielektrischem Material unter Verwendung eines Zwischenverbinders beschrieben. Es sind dafür Aussparungen in dem Zwischenverbinder vorgesehen, in die das Füllmaterial eingebracht werden kann, sodass es die Zwischenräume auffüllt. Der Zwischenverbinder kann insbesondere mit kanalartigen Strukturen versehen werden, die das Füllmaterial in bestimmte Bereiche lenken.In the US 6,975,035 B2 For example, a method and apparatus for filling gaps between a semiconductor chip and a dielectric material carrier using an interconnect is described. There are provided for this purpose recesses in the intermediate connector, in which the filling material can be introduced, so that it fills the gaps. In particular, the intermediate connector can be provided with channel-like structures which guide the filling material into specific areas.

Ein kanalisiertes Verfließen von Füllmaterial ist auch von Herstellungsverfahren bekannt, mit denen eine Anordnung eines auf einem Leadframe montierten Halbleiterchips in eine Vergussmasse eingeschlossen oder verkapselt wird. Ein derartiges Verfahren ist zum Beispiel in der US 5,137,479 beschrieben.A channeled flow of filler material is also known in manufacturing processes, with which an arrangement of a mounted on a leadframe semiconductor chip is enclosed or encapsulated in a potting compound. Such a method is for example in US 5,137,479 described.

In der US 6,930,042 B1 sind Strukturen eines Leadframes beschrieben, die geeignet und dafür vorgesehen sind, die Vergussmasse außerhalb des Halbleiterchips einzudämmen.In the US Pat. No. 6,930,042 B1 Structures of a leadframe are described which are suitable and intended to contain the potting compound outside the semiconductor chip.

Aufgabe der vorliegenden Erfindung ist es, eine vertikale Halbleiteranordnung mit Underfill anzugeben, bei der der Underfill den Zwischenraum zwischen den Komponenten in vorgesehener Weise ausfüllt und Hohlräume allenfalls in dafür vorgesehenen Bereichen vorhanden sind sowie gegebenenfalls vorhandene externe Anschlusskontaktflächen von dem Material des Underfills frei gehalten sind. Außerdem soll ein Herstellungsverfahren für vertikale Halbleiteranordnungen angegeben werden, mit dem ein unerwünschtes Verfließen des Füllmaterials bei der Herstellung des Underfills vermieden wird.task It is the object of the present invention to provide a vertical semiconductor device specify with underfill where the underfill is the gap fills between the components in the intended manner and cavities at most in it provided areas and any existing ones external connection pads are kept free of the material of the underfill. In addition, should a manufacturing process for Vertical semiconductor devices are given, with an undesirable go by of the filling material avoided in the production of the underfill.

Diese Aufgabe wird mit der vertikalen Halbleiteranordnung mit den Merkmalen des Anspruches 1 bzw. mit dem Verfahren mit den Merkmalen des Anspruches 11 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.These Task is with the vertical semiconductor device with the features of claim 1 or with the method having the features of the claim 11 solved. Embodiments emerge from the dependent claims.

Die Halbleiteranordnung umfasst mindestens zwei Komponenten, die Halbleiterchips oder Substrate einschließlich PCBs (printed circuit board) sein können und die mit einer jeweiligen Hauptseite einander gegenüber angeordnet und dauerhaft miteinander verbunden sind. Auf den einander gegenüberliegenden Hauptseiten gegebenenfalls vorhandene elektrische Leiter oder für elektrische Verbindungen vorgesehene Kontaktflächen sind in der vorgesehenen Weise durch Kontakte miteinander verbunden. Der zwischen den Komponenten vorhandene Zwischenraum ist mit einem Underfill gefüllt. Zumindest auf einer der Hauptseiten ist eine strukturierte Zusatzschicht vorgesehen, die mit dem Underfill in Berührung ist. Die Zusatzschicht ist auf einen Bereich der betreffenden Hauptseite eingegrenzt oder weist mindestens einen Kanal, Wall und/oder Graben auf. Diese Zusatzschicht ist so strukturiert, dass bei der Herstellung des Underfills das Füllmaterial in einer vorgesehenen Weise verfließt, sodass eine vollständige Füllung des Zwischenraumes erreicht wird und gegebenenfalls nur an den vorgesehenen Stellen Hohlräume bleiben. Die Zusatzschicht kann insbesondere ein organisches Polymer, zum Beispiel Polyimid oder ein Epoxid, sein. Es ist jedoch auch möglich, die Zusatzschicht aus Metall oder aus verschiedenen Materialien auszubilden.The semiconductor device comprises at least two components, which may be semiconductor chips or substrates including PCBs (printed circuit board) and which are arranged with a respective main side facing each other and permanently connected to each other. On the opposing main sides optionally present electrical conductors or provided for electrical connections contact surfaces are connected in the intended manner by contacts. The gap between the components is filled with an underfill. At least on one of the main pages a structured additional layer is provided, which with the underfill in Touch is. The additional layer is limited to an area of the relevant main page or has at least one channel, wall and / or trench. This additional layer is structured such that in the production of the underfill, the filling material flows in a planned manner, so that a complete filling of the gap is achieved and possibly remain only at the intended locations cavities. The additional layer may in particular be an organic polymer, for example polyimide or an epoxide. However, it is also possible to form the additional layer of metal or of different materials.

Die Zusatzschicht kann Ausnehmungen oder Stege aufweisen, die Kanäle bilden, in denen die Füllmasse in vorgesehene Bereiche kanalisiert wird. Die Zusatzschicht kann zusätzlich oder statt dessen mit Wällen, insbesondere in der Form von Stegen oder Dämmen, und/oder Gräben versehen sein, die ein Verfließen der Füllmasse begrenzen. Die Strukturen der Zusatzschicht können im Zwischenraum zwischen den Komponenten vorgesehen werden oder auch außerhalb, insbesondere um externe Kontaktflächen, wie z. B. Bondpads, vor einem Benetzen mit dem Füllmaterial zu schützen.The Additional layer can have recesses or webs forming channels, in which the filling material is channeled into designated areas. The additional layer can additionally or instead with ramparts, provided in particular in the form of webs or dams, and / or trenches to be a flowing one the filling material limit. The structures of the additional layer can be in the space between be provided to the components or outside, in particular to external Contact surfaces, such as As bond pads to protect against wetting with the filler.

Das Verfahren umfasst die Schritte, die strukturierte Zusatzschicht auf einer der einander gegenüberliegend anzuordnenden Hauptseiten der Komponenten anzubringen, dann die Komponenten in der vorgesehenen Weise wie üblich miteinander zu verbinden und anschließend das als Underfill vorgesehene Füllmaterial seitlich an den Zwischenraum zwischen den Komponenten einzubringen. Die Zusatzschicht wird so strukturiert, dass sie ein Verfließen des Füllmaterials derart beeinflusst, dass das Füllmaterial an die vorgesehenen Stellen gelangt. Das kann insbesondere dadurch bewirkt werden, dass in der Zusatzschicht Kanäle ausgebildet werden und das Füllmaterial wegen der Adhäsion und/oder der auftretenden Kapillarkräfte durch die Kanäle in einen weiten Bereich des Zwischenraumes gezogen wird. Andererseits können Aussparungen oder Gräben ebenso wie Wälle oder Wülste vorhanden sein, die ein weiteres Verfließen des Füllmaterials in der betreffenden Richtung eindämmen. Auf diese Weise kann das Füllmaterial auf den Zwischenraum begrenzt werden, oder es können gezielt Hohlräume hergestellt werden, zum Beispiel um bestimmte Kontakte herum, die nicht mit dem Füllmaterial in Berührung kommen sollen.The Method includes the steps, the structured additional layer on one of the opposite to install the main components of the components to be arranged, then the Connect components in the intended manner as usual and subsequently the intended as underfill filler laterally to introduce the gap between the components. The additional layer is structured so that it flows through the filler influenced so that the filler material get to the designated places. This can be done in particular causes be formed in the additional layer channels and the filling material because of the adhesion and / or the occurring capillary forces through the channels into one wide area of the gap is drawn. On the other hand, recesses can or trenches as well as ramparts or beads be present, which is a further flow of the filling material in the relevant Damp direction. In this way, the filler material be limited to the space, or it can specifically produced cavities be, for example, around certain contacts that are not with the filling material in touch should come.

Die Zusatzschicht kann zum Beispiel ganzflächig aufgebracht und mittels einer an sich bekannten Fotolithographie strukturiert werden. Es kann mitunter genügen, die Strukturierung der Zusatzschicht darauf zu beschränken, sie nur in dem Zwischenraum oder bestimmten Bereichen des Zwischenraums auszubilden, wenn das Material der Zusatzschicht zum Beispiel so gewählt wird, dass es von dem Füllmaterial sehr gut benetzt wird, und allein hierdurch bereits erreicht wird, dass der Zwischenraum vollständig gefüllt wird und der Underfill auf den Zwischenraum begrenzt wird.The Additional layer can, for example, applied over the entire surface and by means of a known photolithography be structured. It can sometimes suffice to limit the structuring of the additional layer to it only in the gap or certain areas of the gap form if the material of the additional layer, for example so chosen that's it from the filler material is wetted very well, and this alone is already achieved, that the gap is complete filled and the underfill is limited to the gap.

Es folgt eine genauere Beschreibung von Beispielen der Halbleiteranordnung und des Verfahrens anhand der beigefügten Figuren.It follows a more detailed description of examples of the semiconductor device and the method with reference to the accompanying figures.

Die 1 zeigt ein Ausführungsbeispiel eines mit der Zusatzschicht versehenen Chipstapels im Querschnitt.The 1 shows an embodiment of a provided with the additional layer chip stack in cross section.

Die 2 zeigt ein erstes weiteres Ausführungsbeispiel in einem Querschnitt gemäß der 1.The 2 shows a first further embodiment in a cross section according to the 1 ,

Die 3 zeigt ein zweites weiteres Ausführungsbeispiel in einem Querschnitt gemäß der 1.The 3 shows a second further embodiment in a cross section according to the 1 ,

Die 4 zeigt ein drittes weiteres Ausführungsbeispiel in einem Querschnitt gemäß der 1.The 4 shows a third further embodiment in a cross section according to the 1 ,

Die 5 zeigt eine Draufsicht auf eine untere Komponente zur Veranschaulichung des Füllprozesses.The 5 shows a plan view of a lower component to illustrate the filling process.

Die 6 zeigt ein alternatives Ausführungsbeispiel in einer Draufsicht gemäß der 5.The 6 shows an alternative embodiment in a plan view according to the 5 ,

Die 7 zeigt eine Draufsicht auf eine lokale Struktur der Zusatzschicht.The 7 shows a plan view of a local structure of the additional layer.

Die 8 zeigt einen Querschnitt des in der 7 dargestellten Ausschnitts.The 8th shows a cross section of the in the 7 section shown.

Die 9 zeigt eine Draufsicht entsprechend der 7 auf eine andere lokale Struktur der Zusatzschicht.The 9 shows a plan view according to the 7 to another local structure of the additional layer.

Die 10 zeigt einen Querschnitt des in der 9 dargestellten Ausschnitts.The 10 shows a cross section of the in the 9 section shown.

In dem nachfolgend beschriebenen Ausführungsbeispiel ist die vertikale Halbleiteranordnung ein Chipstapel, der in Face-to-Face-Technologie montiert ist. Die erste Komponente ist in diesem Beispiel ein unterer Halbleiterchip (bottom chip), der sich noch im Waferverbund befindet, wenn ein jeweiliger oberer Halbleiterchip (top chip) als zweite Komponente montiert wird.In the embodiment described below is the vertical Semiconductor assembly a chip stack mounted in face-to-face technology is. The first component is a lower semiconductor chip in this example (bottom chip), which is still in Waferverbund, if a respective upper semiconductor chip (top chip) as a second component is mounted.

In der 1 ist ein Ausschnitt aus dem Wafer als erster Komponente 1 mit einem darauf montierten Halbleiterchip als zweiter Komponente 2 im Querschnitt dargestellt. Der Zwischenraum zwischen den Komponenten 1, 2 ist mit einem Underfill 3 aufgefüllt. Zwischen den Komponenten befinden sich Verbindungskontakte 4, über die die elektrischen Leiter 5 auf den einander zugewandten Hauptseiten der Komponenten 1, 2 in einer vorgesehenen Weise elektrisch leitend miteinander verbunden sind. Derartige Verbindungen können aber auch fehlen, wenn die Komponenten zum Beispiel über Bonddrähte miteinander verbunden sind. Wesentlich ist dagegen die Zusatzschicht 6, die in einer bestimmten Weise so strukturiert ist, dass das Material des Underfills 3 bei der Herstellung dieser Anordnung in diejenigen Bereiche des Zwischenraums zwischen den Komponenten gelangt, die mit dem Füllmaterial aufgefüllt werden sollen, ohne dass unerwünschte Hohlräume gebildet werden. Die Zusatzschicht kann auf den Bereich des Zwischenraums zwischen den Komponenten begrenzt sein oder auch, wie in der 1 gezeigt, einen größeren Bereich einnehmen, insbesondere auf der gesamten Hauptseite einer Komponente vorhanden sein. In der Darstellung der 1 ist noch eine Passivierungsschicht 7 gezeigt, die die Hauptseiten der Komponenten schützt und Öffnungen im Bereich vorgesehener Bondpads 8 aufweist, sodass die Kontaktflächen der Bondpads 8 von der Passivierungsschicht 7 nicht bedeckt werden.In the 1 is a section of the wafer as the first component 1 with a semiconductor chip mounted thereon as the second component 2 shown in cross section. The space between the components 1 . 2 is with an underfill 3 refilled. There are connection contacts between the components 4 over which the electrical conductors 5 on the main sides facing each other components 1 . 2 are connected in an envisaged manner electrically conductive with each other. But such compounds may also be absent if the components are connected to each other, for example via bonding wires. Essential, however, is the additional layer 6 which is structured in a certain way so that the material of the underfill 3 made in the manufacture of this arrangement in those areas of the gap between the components to be filled with the filler without unwanted voids are formed. The additional layer may be limited to the area of the gap between the components or also, as in the 1 shown occupy a larger area, in particular be present on the entire main side of a component. In the presentation of the 1 is still a passivation layer 7 which protects the major sides of the components and openings in the area of intended bond pads 8th so that the contact surfaces of the bond pads 8th from the passivation layer 7 not be covered.

Die 2 zeigt ein weiteres Ausführungsbeispiel in einem Querschnitt gemäß der 1, bei dem die Zusatzschicht 6 in einem inneren Bereich des Zwischenraums unterbrochen ist und gegebenenfalls randseitig mit einem Wulst oder Wall versehen ist. Dadurch wird bewirkt, dass das Füllmaterial, das die Zusatzschicht 6 benetzt, nur bis zum Rand der Zusatzschicht 6 verläuft und dort angehalten wird. Dadurch lassen sich ge zielt Hohlräume 9 in bestimmten vorgesehenen Bereichen des Zwischenraums herstellen.The 2 shows a further embodiment in a cross section according to the 1 in which the additional layer 6 is interrupted in an inner region of the intermediate space and optionally provided at the edge with a bead or wall. This causes the filler material that is the additional layer 6 wetted, only to the edge of the additional layer 6 runs and stops there. This allows ge targeted cavities 9 in certain intended areas of the interspace.

Die 3 zeigt eine weitere Möglichkeit der Verwendung der Zusatzschicht 6, die in diesem Ausführungsbeispiel mit einem Wall 10 außerhalb des Zwischenraums zwischen den Komponenten versehen ist. Damit wird das Füllmaterial des Underfills 3 daran gehindert, bis zu den Bondpads 8 zu verfließen und die Bondpads abzudecken.The 3 shows another way of using the additional layer 6 , which in this embodiment with a wall 10 is provided outside the gap between the components. This will be the filler of the underfill 3 prevented from reaching the bond pads 8th to flow and to cover the bondpads.

In der 4 ist eine Alternative zu dem Ausführungsbeispiel gemäß der 3 gezeigt, bei dem der Wall durch einen Graben 11 ersetzt ist. Wenn das Füllmaterial als dünner benetzender Flüssigkeitsfilm in den Graben fließt, wird ein weiteres Verfließen der sich in dem Graben ausbildenden dickeren Schicht des Füllmaterials infolge der nun verstärkt wirksam werdenden Kohäsionskräfte verhindert.In the 4 is an alternative to the embodiment according to the 3 shown at the wall by a ditch 11 is replaced. When the filler material flows into the trench as a thin wetting liquid film, further flow of the thicker layer of the filling material forming in the trench is prevented as a result of the cohesive forces now becoming increasingly effective.

Die 5 zeigt eine Draufsicht auf den Wafer (erste Komponente 1) mit dem darauf montierten oberen Halbleiterchip (zweite Komponente 2). Um die Struktur der Zusatzschicht 6 wiederzugeben, ist die Draufsicht der 5 so gezeigt, als wäre der obere Halbleiterchip durchsichtig oder nach der Herstellung des Chipstapels wieder entfernt worden. Der obere Halbleiterchip ist nur durch eine gestrichelte Linie wiedergegeben, die die seitlichen Berandungen des oberen Halbleiterchips in der vorgesehenen Position angibt. Auf der linken Seite der 5 ist die von dem Halbleiterchip nicht bedeckte Fläche der betreffenden Hauptseite des Wafers mit dem dort angeordneten Bondpad 8 gezeigt.The 5 shows a plan view of the wafer (first component 1 ) with the upper semiconductor chip mounted thereon (second component 2 ). To the structure of the additional layer 6 is the top view of the 5 shown as if the upper semiconductor chip was transparent or removed after the production of the chip stack. The upper semiconductor chip is reproduced only by a dashed line, which indicates the lateral boundaries of the upper semiconductor chip in the intended position. On the left side of the 5 is the surface of the respective main side of the wafer not covered by the semiconductor chip with the bonding pad arranged there 8th shown.

Die Draufsicht der 5 zeigt die Anordnung während des Herstellens des Underfills 3, dessen Material in der 5 von rechts kommend in den Zwischenraum zwischen den Komponenten eingebracht wird. Mit der noch ungleichmäßigen Umrandung des Underfills 3 soll angedeutet werden, dass das Füllmaterial noch in flüssigem Zustand ist und erst zu einem Teil in den Zwischenraum geflossen ist. Die hauptsächliche Flussrichtung ist durch die nach links weisenden Pfeile angedeutet. Die Zusatzschicht 6 weist hier eine streifenförmige Struktur mit zwischen den Streifen vorhandenen Kanälen auf. Der Bereich eines Verbindungskontaktes 4 wird von der Zusatzschicht 6 ausgespart, wobei jedoch die Kanäle so dicht bis an den Verbindungskontakt 4 heranreichen, dass das Füllmaterial durch bis zu dem Verbindungskontakt 4 herangeführt wird.The top view of 5 shows the arrangement during the manufacturing of the underfill 3 whose material is in the 5 Coming from the right is introduced into the space between the components. With the still uneven border of the underfill 3 should be hinted that the filling material is still in a liquid state and has flowed to a part in the space. The main flow direction is indicated by the left-pointing arrows. The additional layer 6 here has a strip-like structure with existing between the strips channels. The area of a connection contact 4 is from the additional layer 6 recessed, but the channels so close to the connection contact 4 come close to that filling material by up to the connection contact 4 is introduced.

In der 5 sind noch Stützen 12 dargestellt. Diese Stützstrukturen sorgen für eine Verstärkung und eine mechanische Stabilisierung der Verbindung der beiden Komponenten. Sie sind insbesondere von Vorteil, wenn relativ wenige Verbindungskontakte vorgesehen sind, die allein für eine dauerhafte Verbindung der Komponenten nicht ausreichen. Die Stützen 12 können zum Beispiel wie die Verbindungskontakte Metall sein, aber auch aus anderen Materialien hergestellt werden. Sie sind vorzugsweise so ausgestaltet, dass sie das gewünschte Verfließen des Füllmaterials begünstigen. Die Stützen 12 können daher die Wirkung der vorgesehenen Zusatzschicht 6 vorteilhaft ergänzen.In the 5 are still supports 12 shown. These support structures provide reinforcement and mechanical stabilization of the connection of the two components. They are particularly advantageous when relatively few connection contacts are provided, which alone are not sufficient for a permanent connection of the components. The pillars 12 For example, like the connection contacts, they can be metal, but they can also be made of other materials. They are preferably designed so that they favor the desired flow of the filling material. The pillars 12 Therefore, the effect of the proposed additional layer 6 supplement advantageous.

Die 6 zeigt eine Draufsicht gemäß der 5 für ein weiteres Ausführungsbeispiel. Die Zusatzschicht 6 ist bei diesem Ausführungsbeispiel in parallele Streifen strukturiert, zwischen denen enge Kanäle vorhanden sind, in denen das Füllmaterial in die Richtung zu den Verbindungskontakten 4 hin gezogen wird. Auf diese Weise wird erreicht, dass der Zwischenraum von der nicht mit den Bondpads 8 versehenen Sei te her gefüllt werden kann, sodass ein Bedecken der Bondpads 8 sicher vermieden werden kann, und dennoch das Füllmaterial bis in den Bereich der Verbindungskontakte 4 gelangt. So ist sichergestellt, dass die Verbindungskontakte 4, die in diesem Beispiel durch den Underfill 3 geschützt werden sollen, von dem Füllmaterial ringsum ohne Ausbildung von Hohlräumen umgeben werden. Wenn die Zusatzschicht 6 in diesem Beispiel in einem größeren Abstand von den Verbindungskontakten 4 endet, kann statt dessen erreicht werden, dass die Verbindungskontakte 4 ringsum von dem Underfill 3 frei gehalten werden. Je nach Verwendung der eingesetzten Materialien kann es erwünscht sein, die Verbindungskontakte oder sonstigen elektrischen Leiter vollständig in den Underfill einzubetten oder um die Verbindungskontakte oder Leiter jeweils einen Hohlraum zu lassen. Durch die Strukturierung der Zusatzschicht 6 kann das in der vorgesehenen Weise gezielt erreicht werden.The 6 shows a plan view according to the 5 for a further embodiment. The additional layer 6 is structured in this embodiment into parallel strips, between which narrow channels are present, in which the filler in the direction of the connection contacts 4 pulled out. In this way it is achieved that the gap of the not with the bond pads 8th provided Be te ago can be filled, so that a covering of the bond pads 8th can be safely avoided, and yet the filling material into the area of the connection contacts 4 arrives. This ensures that the connection contacts 4 that in this example by the underfill 3 to be protected, are surrounded by the filling material all around without the formation of cavities. If the additional layer 6 in this example, at a greater distance from the connection contacts 4 ends, can be achieved instead that the connection contacts 4 all around the underfill 3 free ge to hold. Depending on the use of the materials used, it may be desirable to completely embed the connection contacts or other electrical conductors in the underfill or to leave each of the connection contacts or conductors a cavity. By structuring the additional layer 6 This can be achieved in the intended manner.

Die 7 zeigt einen Ausschnitt aus der Draufsicht um einen Verbindungskontakt 4 herum. In diesem Beispiel wird der Verbindungskontakt 4 ringsum von der Zusatzschicht 6 umgeben, die als Begrenzung einen Wall 10 aufweist. An diesem Wall 10 wird das Vordringen des Füllmaterials aufgehalten, sodass zwischen dem Füllmaterial und dem Verbindungskontakt 4 ein Hohlraum 9 bleibt.The 7 shows a section of the plan view to a connection contact 4 around. In this example, the connection contact becomes 4 all around the additional layer 6 surrounded by a wall as a boundary 10 having. On this wall 10 the penetration of the filling material is stopped so that between the filling material and the connection contact 4 a cavity 9 remains.

Das ist in der 8 im Querschnitt dargestellt, in dem zu erkennen ist, dass der Underfill 3 nur bis zu dem Wall 10 der Zusatzschicht 6 reicht und der Verbindungskontakt 4 folglich von dem Hohlraum 9 umgeben ist.That is in the 8th shown in cross-section, in which it can be seen that the underfill 3 only up to the wall 10 the additional layer 6 ranges and the connection contact 4 hence from the cavity 9 is surrounded.

Die 9 zeigt eine Draufsicht entsprechend der 7 für ein weiteres Ausführungsbeispiel. Die Zusatzschicht 6 ist hier rings um den für den Verbindungskontakt 4 vorgesehenen Hohlraum mit einem Graben 11 versehen, in dem das Verfließen des Füllmaterials gestoppt wird.The 9 shows a plan view according to the 7 for a further embodiment. The additional layer 6 is here around for the connection contact 4 provided cavity with a trench 11 provided, in which the flow of the filling material is stopped.

Die 10 zeigt die Anordnung gemäß der 9 im Querschnitt, in dem zu erkennen ist, dass der Underfill 3 nicht wesentlich über den Graben 11 hinausragt. Auch mit einem solchen Graben 11 kann daher bewirkt werden, dass beim Vordringen des für den Underfill 3 vorgesehenen Füllmaterials um den Verbindungskontakt 4 ein Hohlraum 9 bleibt. Ein Graben und ein Wall können auch miteinander kombiniert werden. Ebenso ist es möglich, die Ausnehmungen oder Kanäle in der Zusatzschicht 6 entsprechend den 5 und 6 auch bei den Ausführungsbeispielen gemäß den 7 und 9, und zwar nur bis zu dem Wall bzw. zu dem Graben hin reichend, vorzusehen.The 10 shows the arrangement according to the 9 in cross-section, in which it can be seen that the underfill 3 not essential about the ditch 11 protrudes. Even with such a ditch 11 can therefore be caused by the advancement of the underfill 3 provided filling material to the connection contact 4 a cavity 9 remains. A ditch and a wall can also be combined. It is also possible, the recesses or channels in the additional layer 6 according to the 5 and 6 also in the embodiments according to the 7 and 9 , and only to the wall or the trench reaching out to provide.

Anhand der dargestellten Ausführungsbeispiele wird klar, wie die strukturierte Zusatzschicht 6 dazu verwendet wird, einerseits ein vollständiges Füllen des Zwischenraums zu erreichen, ohne dass zufällig entstehende unerwünschte Hohlräume bleiben, andererseits aber Hohlräume auch gezielt an den vorgesehenen Stellen auszubilden. Die Kanäle, Wälle oder Gräben können an die Anforderungen des jeweiligen Ausführungsbeispiels angepasst werden.On the basis of the illustrated embodiments, it becomes clear how the structured additional layer 6 is used on the one hand to achieve complete filling of the gap, without accidentally resulting unwanted voids remain, but on the other hand form cavities targeted to the designated places. The channels, ramparts or trenches can be adapted to the requirements of the respective embodiment.

11
erste Komponentefirst component
22
zweite Komponentesecond component
33
Underfillunderfill
44
Verbindungskontaktconnection contact
55
elektrischer Leiterelectrical ladder
66
Zusatzschichtadditional layer
77
Passivierungsschichtpassivation layer
88th
Anschlusskontaktconnection contact
99
Hohlraumcavity
1010
Wallrampart
1111
Grabendig
1212
Stützesupport

Claims (20)

Vertikale Halbleiteranordnung mit Underfill, bei der mindestens zwei Komponenten (1, 2), die jeweils eine Hauptseite aufweisen, mit diesen Hauptseiten einander gegenüber angeordnet und dauerhaft miteinander verbunden sind, ein Füllmaterial als Underfill (3) in einem Zwischenraum zwischen den Komponenten vorhanden ist, zumindest auf einer der Hauptseiten eine strukturierte Zusatzschicht (6) vorgesehen ist, die mit dem Underfill (3) in Berührung ist, und die Zusatzschicht (6) auf einen Bereich der betreffenden Hauptseite eingegrenzt ist oder mindestens eine Struktur aufweist aus der Gruppe von Strukturen, die gebildet wird von Ausnehmung, Kanal, Wall (10) und Graben (11).Vertical semiconductor device with underfill, in which at least two components ( 1 . 2 ), each having a main side, arranged with these main sides facing each other and permanently connected to each other, a filling material as an underfill ( 3 ) is present in a gap between the components, at least on one of the main sides of a structured additional layer ( 6 ) provided with the underfill ( 3 ), and the additional layer ( 6 ) is bounded to a region of the relevant main page or has at least one structure from the group of structures which is formed by recess, channel, wall (FIG. 10 ) and ditch ( 11 ). Halbleiteranordnung nach Anspruch 1, bei der die Hauptseiten der Komponenten (1, 2) elektrische Leiter (5) aufweisen, die über mindestens einen Verbindungskontakt (4) elektrisch leitend miteinander verbunden sind.Semiconductor device according to Claim 1, in which the main sides of the components ( 1 . 2 ) electrical conductors ( 5 ), which have at least one connection contact ( 4 ) are electrically connected to each other. Halbleiteranordnung nach Anspruch 1 oder 2, bei der die Zusatzschicht (6) ein organisches Polymer umfasst.Semiconductor arrangement according to Claim 1 or 2, in which the additional layer ( 6 ) comprises an organic polymer. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, bei der die Zusatzschicht (6) ein Metall umfasst.Semiconductor arrangement according to one of Claims 1 to 3, in which the additional layer ( 6 ) comprises a metal. Halbleiteranordnung nach einem der Ansprüche 1 bis 4, bei der in dem Zwischenraum zwischen den Komponenten (1, 2) Stützen (12) vorhanden sind, die mit beiden Komponenten (1, 2) verbunden sind.Semiconductor arrangement according to one of Claims 1 to 4, in which in the space between the components ( 1 . 2 ) Support ( 12 ), which are compatible with both components ( 1 . 2 ) are connected. Halbleiteranordnung nach einem der Ansprüche 1 bis 5, bei der der Underfill (3) den Zwischenraum auffüllt.Semiconductor arrangement according to one of Claims 1 to 5, in which the underfill ( 3 ) fills the gap. Halbleiteranordnung nach einem der Ansprüche 1 bis 5, bei der der Underfill (3) mindestens einen Hohlraum (9) in einem Bereich der Zusatzschicht (6), der mit einem Wall (10) oder Graben (11) strukturiert ist, aufweist.Semiconductor arrangement according to one of Claims 1 to 5, in which the underfill ( 3 ) at least one cavity ( 9 ) in an area of the additional layer ( 6 ) the one with a wall ( 10 ) or digging ( 11 ) is structured. Halbleiteranordnung nach Anspruch 7, rückbezogen auf Anspruch 2, bei dem der Hohlraum (9) einen Verbindungskontakt (4) umgibt.A semiconductor device according to claim 7, when dependent on claim 2, wherein the cavity ( 9 ) a connection contact ( 4 ) surrounds. Halbleiteranordnung nach einem der Ansprüche 1 bis 8, bei dem die Zusatzschicht (6) in parallele Streifen strukturiert ist.Semiconductor arrangement according to one of Claims 1 to 8, in which the additional layer ( 6 ) is structured in parallel stripes. Halbleiteranordnung nach einem der Ansprüche 1 bis 9, bei dem die Hauptseite der ersten Komponente (1) seitlich über die darauf angeordnete zweite Komponente (2) hinausragt und die Zusatzschicht. (6) in dem Bereich der Hauptseite der ersten Komponente (1), der nicht mit der zweiten Komponente (2) bedeckt ist, einen Wall (10) oder Graben (11) aufweist.Semiconductor arrangement according to one of Claims 1 to 9, in which the main side of the first component ( 1 ) laterally over the second component ( 2 ) protrudes and the additional layer. ( 6 ) in the area of the main page of the first component ( 1 ), which is not compatible with the second component ( 2 ), a wall ( 10 ) or digging ( 11 ) having. Verfahren zur Herstellung von vertikalen Halbleiteranordnungen, bei dem eine erste Komponente (1) auf einer Hauptseite mit einer strukturierten Zusatzschicht (6) versehen wird, eine zweite Komponente (2) mit einer Hauptseite der Hauptseite der ersten Komponente (1) gegenüber angeordnet wird, die beiden Komponenten (1, 2) dauerhaft miteinander verbunden werden, sodass ein Zwischenraum zwischen den Komponenten (1, 2) bleibt, ein für ein Underfill (3) vorgesehenes Füllmaterial in den Zwischenraum eingebracht wird und die Strukturierung der Zusatzschicht (6) so vorgenommen wird, dass durch die Zusatzschicht (6) ein Verfließen des Füllmaterials in einer vorgesehenen Weise bewirkt oder zumindest begünstigt wird.Method for producing vertical semiconductor arrangements, in which a first component ( 1 ) on a main page with a structured additional layer ( 6 ), a second component ( 2 ) with a main page of the main page of the first component ( 1 ), the two components ( 1 . 2 ) so that there is a gap between the components ( 1 . 2 ), one for an underfill ( 3 ) provided filling material is introduced into the intermediate space and the structuring of the additional layer ( 6 ) is made so that the additional layer ( 6 ) causes a flow of the filling material in a planned manner or at least favors. Verfahren nach Anspruch 11, bei dem zur Ausbildung der Zusatzschicht (6) ein organisches Polymer verwendet wird.Method according to Claim 11, in which for the formation of the additional layer ( 6 ) an organic polymer is used. Verfahren nach Anspruch 11 oder 12, bei dem zur Ausbildung der Zusatzschicht (6) Metall verwendet wird.Process according to Claim 11 or 12, in which, for the formation of the additional layer ( 6 ) Metal is used. Verfahren nach einem der Ansprüche 11 bis 13, bei dem die Zusatzschicht (6) in zueinander parallele Streifen strukturiert wird.Method according to one of Claims 11 to 13, in which the additional layer ( 6 ) is structured in mutually parallel strips. Verfahren nach einem der Ansprüche 11 bis 14, bei dem die Zusatzschicht (6) mit mindestens einem Wall (10) versehen wird.Method according to one of Claims 11 to 14, in which the additional layer ( 6 ) with at least one wall ( 10 ). Verfahren nach einem der Ansprüche 11 bis 15, bei dem die Zusatzschicht (6) mit mindestens einem Graben (11) versehen wird.Method according to one of Claims 11 to 15, in which the additional layer ( 6 ) with at least one trench ( 11 ). Verfahren nach einem der Ansprüche 11 bis 16, bei dem die Komponenten (1, 2) auf den einander gegenüber anzuordnenden Hauptseiten mit elektrischen Leitern (5) versehen werden, die elektrischen Leiter (5) durch mindestens einen Verbindungskontakt (4) elektrisch leitend verbunden werden und die Zusatzschicht (6) derart strukturiert wird, dass das Füllmaterial so verfließt, dass der Verbindungskontakt (4) vollständig davon umgeben wird.Method according to one of claims 11 to 16, wherein the components ( 1 . 2 ) on the main sides to be arranged with electrical conductors ( 5 ), the electrical conductors ( 5 ) by at least one connection contact ( 4 ) are electrically conductively connected and the additional layer ( 6 ) is structured in such a way that the filling material flows in such a way that the connection contact ( 4 ) is completely surrounded by it. Verfahren nach einem der Ansprüche 11 bis 16, bei dem die Komponenten (1, 2) auf den einander gegenüber anzuordnenden Hauptseiten mit elektrischen Leitern (5) versehen werden, die elektrischen Leiter (5) durch mindestens einen Verbindungskontakt (4) elektrisch leitend verbunden werden und die Zusatzschicht (6) derart strukturiert wird, dass das Füllmaterial so verfließt, dass um den Verbindungskontakt (4) herum ein Hohlraum (9) gebildet wird.Method according to one of claims 11 to 16, wherein the components ( 1 . 2 ) on the main sides to be arranged with electrical conductors ( 5 ), the electrical conductors ( 5 ) by at least one connection contact ( 4 ) are electrically conductively connected and the additional layer ( 6 ) is structured in such a way that the filling material flows so that around the connection contact ( 4 ) around a cavity ( 9 ) is formed. Verfahren nach einem der Ansprüche 11 bis 18, bei dem mindestens ein Wall (10) oder Graben (11) der Zusatzschicht (6) außerhalb des Zwischenraums zwischen den Komponenten (1, 2) vorgesehen wird.Method according to one of Claims 11 to 18, in which at least one wall ( 10 ) or digging ( 11 ) of the additional layer ( 6 ) outside the space between the components ( 1 . 2 ) is provided. Verfahren nach einem der Ansprüche 11 bis 19, bei dem zumindest eine der Komponenten (1, 2) auf der der anderen Komponente gegenüber anzuordnenden Hauptseite mit Stützen (12) versehen wird, die Stützen (12) so strukturiert werden, dass sie dazu beitragen, das Verfließen des Füllmaterials in der vorgesehenen Weise zu bewirken, und die Stützen (12) beim Verbinden der Komponenten (1, 2) mit der jeweils anderen Komponente verbunden werden.Method according to one of claims 11 to 19, wherein at least one of the components ( 1 . 2 ) on the main component to be arranged opposite the other component with supports ( 12 ), the supports ( 12 ) are structured in such a way that they contribute to effecting the flow of the filling material in the intended manner, and the supports ( 12 ) when connecting the components ( 1 . 2 ) are connected to the other component.
DE102006010511A 2006-03-07 2006-03-07 Vertical semiconductor arrangement e.g. semiconductor chip stack, for printed circuit board substrate, has auxiliary layer that is bounded on area of relevant main side or includes structure provided with recess, channel, wall and trench Ceased DE102006010511A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102006010511A DE102006010511A1 (en) 2006-03-07 2006-03-07 Vertical semiconductor arrangement e.g. semiconductor chip stack, for printed circuit board substrate, has auxiliary layer that is bounded on area of relevant main side or includes structure provided with recess, channel, wall and trench

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006010511A DE102006010511A1 (en) 2006-03-07 2006-03-07 Vertical semiconductor arrangement e.g. semiconductor chip stack, for printed circuit board substrate, has auxiliary layer that is bounded on area of relevant main side or includes structure provided with recess, channel, wall and trench

Publications (1)

Publication Number Publication Date
DE102006010511A1 true DE102006010511A1 (en) 2007-09-13

Family

ID=38335889

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006010511A Ceased DE102006010511A1 (en) 2006-03-07 2006-03-07 Vertical semiconductor arrangement e.g. semiconductor chip stack, for printed circuit board substrate, has auxiliary layer that is bounded on area of relevant main side or includes structure provided with recess, channel, wall and trench

Country Status (1)

Country Link
DE (1) DE102006010511A1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011063168A1 (en) * 2009-11-19 2011-05-26 Qualcomm Incorporated Underfilled semiconductor package using dam and trench structures and manufacturig methods thereof
DE102015104507A1 (en) * 2014-12-19 2016-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out structure with openings in a buffer layer
US9425121B2 (en) 2013-09-11 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer
US9455211B2 (en) 2013-09-11 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with openings in buffer layer
DE102015218355A1 (en) 2015-09-24 2017-03-30 Robert Bosch Gmbh Microelectronic component arrangement and production method for a microelectronic component arrangement
CN114068472A (en) * 2020-08-06 2022-02-18 力成科技股份有限公司 Package structure and method for manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5137479A (en) * 1990-03-15 1992-08-11 Nippon Steel Corporation Lead structure for packaging semiconductor chip
US20010013424A1 (en) * 2000-02-10 2001-08-16 Shinji Takase Electronic component, method of sealing electronic component with resin, and apparatus therefor
US6400036B1 (en) * 2000-06-03 2002-06-04 Siliconware Precision Industries Co., Ltd. Flip-chip package structure and method of fabricating the same
US20020195703A1 (en) * 2001-06-21 2002-12-26 Rohm Co., Ltd. Semiconductor electronic parts
US6930042B1 (en) * 1999-05-11 2005-08-16 Infineon Technologies Ag Method for producing a semiconductor component with at least one encapsulated chip on a substrate
US6975095B2 (en) * 2002-11-29 2005-12-13 Sanyo Electric Co., Ltd. Remaining battery capacity computation system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5137479A (en) * 1990-03-15 1992-08-11 Nippon Steel Corporation Lead structure for packaging semiconductor chip
US6930042B1 (en) * 1999-05-11 2005-08-16 Infineon Technologies Ag Method for producing a semiconductor component with at least one encapsulated chip on a substrate
US20010013424A1 (en) * 2000-02-10 2001-08-16 Shinji Takase Electronic component, method of sealing electronic component with resin, and apparatus therefor
US6400036B1 (en) * 2000-06-03 2002-06-04 Siliconware Precision Industries Co., Ltd. Flip-chip package structure and method of fabricating the same
US20020195703A1 (en) * 2001-06-21 2002-12-26 Rohm Co., Ltd. Semiconductor electronic parts
US6975095B2 (en) * 2002-11-29 2005-12-13 Sanyo Electric Co., Ltd. Remaining battery capacity computation system

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011063168A1 (en) * 2009-11-19 2011-05-26 Qualcomm Incorporated Underfilled semiconductor package using dam and trench structures and manufacturig methods thereof
US8952552B2 (en) 2009-11-19 2015-02-10 Qualcomm Incorporated Semiconductor package assembly systems and methods using DAM and trench structures
US9633895B2 (en) 2013-09-11 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer
US9425121B2 (en) 2013-09-11 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer
US9455211B2 (en) 2013-09-11 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with openings in buffer layer
US9799581B2 (en) 2013-09-11 2017-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with openings in buffer layer
US10083946B2 (en) 2013-09-11 2018-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer
US10354982B2 (en) 2013-09-11 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer
DE102015104507A1 (en) * 2014-12-19 2016-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out structure with openings in a buffer layer
DE102015104507B4 (en) 2014-12-19 2022-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out structure with openings in a buffer layer and its manufacturing process
DE102015218355A1 (en) 2015-09-24 2017-03-30 Robert Bosch Gmbh Microelectronic component arrangement and production method for a microelectronic component arrangement
US9919912B2 (en) 2015-09-24 2018-03-20 Robert Bosch Gmbh Microelectronic component arrangement and production method for a microelectronic component arrangement
CN114068472A (en) * 2020-08-06 2022-02-18 力成科技股份有限公司 Package structure and method for manufacturing the same
CN114068472B (en) * 2020-08-06 2025-08-08 力成科技股份有限公司 Packaging structure and manufacturing method thereof

Similar Documents

Publication Publication Date Title
DE10360708B4 (en) Semiconductor module with a semiconductor stack, rewiring plate, and method of making the same
DE19837336B4 (en) A method of manufacturing a board of encapsulated integrated circuits and a mold for encapsulating a board-shaped substrate of integrated circuits
DE102015115999B4 (en) Electronic component
DE10129388A1 (en) Electronic component and method for its production
DE112012005288T5 (en) Structure of a binding site and its bonding method as well as electrical component
DE102006010511A1 (en) Vertical semiconductor arrangement e.g. semiconductor chip stack, for printed circuit board substrate, has auxiliary layer that is bounded on area of relevant main side or includes structure provided with recess, channel, wall and trench
DE102018206482B4 (en) Semiconductor component with a composite clip made of composite material
DE102006003931B3 (en) Semiconductor device with external surface mount contacts and method of making the same
DE102005049687A1 (en) Power semiconductor component in flat conductor technology with vertical current path
DE102016110640B4 (en) Semiconductor device with a structure for controlling an underfill material flow and method for producing the same
DE102014113519A1 (en) Electronic component, arrangement and method
DE112005002899B4 (en) Semiconductor device with a chip, which is arranged between a cup-shaped printed circuit board and a circuit board with mesas and valleys, and method for its preparation
DE102012113012B4 (en) Method of manufacturing an electronic device
DE10316096A1 (en) Printed circuit board with a barrier-free through opening and process for its manufacture
DE102016124270A1 (en) SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING A SEMICONDUCTOR PACKAGE
DE102010000892B4 (en) Method for providing and connecting two contact regions of a semiconductor component or a substrate, and a substrate having two such connected contact regions
DE102005027356A1 (en) Semiconductor power device stack in flat conductor technology with surface-mountable external contacts and a method for producing the same
DE102012207593A1 (en) Producing components, comprises applying molding material comprising recesses, on lead frame, providing predetermined breaking points between recesses, separating connecting lines intersecting breaking points, and breaking molding material
DE102008045721B4 (en) Semiconductor device
DE112004003008T5 (en) Semiconductor device and method of making the same
EP2260511B1 (en) Component arrangement and method for producing a component arrangement
DE102015104956A1 (en) Printed circuit board with a lead frame with inserted packaged semiconductor chips
DE10261410B4 (en) Method for connecting an integrated circuit to a substrate and corresponding circuit arrangement
WO2018224183A1 (en) Led filament
DE10139985B4 (en) Electronic component with a semiconductor chip and method for its production

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection