[go: up one dir, main page]

DE102009038731B4 - Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents

Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements Download PDF

Info

Publication number
DE102009038731B4
DE102009038731B4 DE102009038731.5A DE102009038731A DE102009038731B4 DE 102009038731 B4 DE102009038731 B4 DE 102009038731B4 DE 102009038731 A DE102009038731 A DE 102009038731A DE 102009038731 B4 DE102009038731 B4 DE 102009038731B4
Authority
DE
Germany
Prior art keywords
semiconductor
dopant
zones
conductivity type
cell field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102009038731.5A
Other languages
English (en)
Other versions
DE102009038731A1 (de
Inventor
Dr. Hirler Franz
Dr. Kapels Holger
Dr. Mauder Anton
Dr. Rüb Michael
Armin Willmeroth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102009038731A1 publication Critical patent/DE102009038731A1/de
Application granted granted Critical
Publication of DE102009038731B4 publication Critical patent/DE102009038731B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/314—Channel regions of field-effect devices of FETs of IGFETs having vertical doping variations 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/125—Shapes of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Halbleiterbauelement mit Ladungsträgerkompensationsstruktur in einem Halbleiterkörper aufweisend:- ein Zellenfeld (4) mit Driftzonen (6) eines ersten Leitungstyps und Ladungsträgerkompensationszonen (3) eines zu dem ersten Leitungstyp komplementären Leitungstyps;- einen Randbereich (7), der das Zellenfeld (4) umgibt; wobei der Randbereich (7) ein oberflächennahes Gebiet (8) aufweist, das undotiert ist, und wobei unter dem oberflächennahen Gebiet (8) zumindest eine vergrabene, sich vertikal erstreckende, komplementär dotierte Zone (9) angeordnet ist.

Description

  • Ein Halbleiterbauelement kann ein Zellenfeld mit Driftzonen eines ersten Leitungstyps und Ladungsträgerkompensationszonen eines zweiten, zu dem ersten Leitungstyp komplementären Leitungstyps aufweisen. Das Zellenfeld ist von einem Randbereich umgeben, der eine höhere Sperrspannungsfestigkeit als das Zellenfeld besitzt.
  • Für das Erreichen einer hohen Avalanchefestigkeit derartiger Halbleiterbauelemente mit Ladungsträgerkompensationsstruktur bedeutet die höhere Sperrspannungsfestigkeit des Randbereichs gegenüber dem Zellenfeld, dass der Durchbruch zuerst im Zellenfeld stattfindet und ein höherer Strom wegen der größeren durchflossenen Fläche des Zellenfeldes gegenüber der Fläche des Randbereichs in dem Halbleiterbauelement geführt werden kann, ohne dass das Halbleiterbauelement beschädigt wird. Beim Durchbruch eines Schalters mit einem derartigen Halbleiterbauelement wird dann der Laststrom über mit Lawinenmultiplikation generierte Ladungsträgerpaare weitergeführt. Diese Ladungsträger fließen mit Sättigungsdriftgeschwindigkeit durch die sperrende Raumladungszone im aktiven Gebiet des Halbleiters und führen dabei zu einer Änderung des elektrischen Feldverlaufs.
  • Bei Halbleiterbauelementen mit säulenförmigen Ladungsträgerkompensationszonen werden die durch Avalanche- bzw. Lawinenmultiplikation generierten Ladungsträger durch das elektrische Querfeld der Säulen getrennt und die Löcher fließen durch die p-Säulen in Richtung Source, während die Elektronen im n-Gebiet in Richtung Drain fließen. Durch die oben erwähnte Änderung des elektrischen Feldverlaufs entstehen im Halbleiterchip Hochfeldzonen, die bei hinreichend hohen Stromdichten jedoch zu einer übermäßigen Trägergeneration führen und schließlich einen Zusammenbruch der Sperrspannung am Halbleiterbauelement verursachen. Dadurch können Schwingungen generiert werden, die bis zur Zerstörung des Bauelements führen können.
  • Um die höhere Sperrspannungsfestigkeit im Randbereich zu erreichen, kann in dem Randbereich eine Ladungsträgerkompensationsstruktur vorgesehen werden, bei der die Ladungsträgerkompensationszonen im Randbereich in einem kleineren Raster als im Zellenfeld, beispielsweise in einem halben Zellenfeldraster angeordnet sind. Damit ist, in Verbindung mit einer geeigneten Dotierstoffkonzentration der Driftzonen und der Ladungsträgerkompensationszonen, eine höhere Sperrfähigkeit des Randes im Vergleich zum Zellenfeld gewährleistet. Die beschriebenen Halbleiterbauelemente können beispielsweise über den lagenförmigen Aufbau mehrerer epitaktisch abgeschiedener Halbleiterschichten hergestellt werden, wobei in zumindest einige der Halbleiterschichten die Dotierung der Driftzonen und/oder der Ladungsträgerkompensationszonen über Öffnungen in Masken beispielsweise mittels Ionenimplantation eingebracht wird. Allerdings treten bei einer Verringerung des Rastermaßes der Ladungsträgerkompensationszonen und der damit verbundenen Verringerung der Maskenöffnungen Genauigkeitsschwankungen der Kompensationsdotierung z. B. über Schwankungen der Abmessungen des Lackes der Implantationsmasken im Randbereich auf, so dass das Dotierstoffniveau begrenzt ist.
  • Im Bereich des aktiven Zellenfeldes können darüber hinaus Ladungskompensationssäulen und Driftzonensäulen mit variabler Dotierung vorgesehen werden, bei der im Sperrfall gezielt elektrische Feldspitzen dort erzeugt werden, bei denen durch Avalanche generierte Ladungsträger zunächst durch Gebiete mit geringer Feldstärke fließen, so dass die Änderung des elektrischen Feldes nicht zu einer sofortigen Generation sekundärer Ladungsträger durch Avalanche führt, wodurch oben beschriebene Oszillationen und/oder der Zusammenbruch der Sperrspannung vermieden werden. Erst bei relativ hohen Stromdichten tragen diese Gebiete zu einer weiteren Generation von Ladungsträgern bei. Jedoch muss durch die variable Dotierung der Säulen von dem dadurch entsprechend welligeren elektrischen Feld auf einen Teil der Sperrfähigkeit des Bauelements verzichtet werden. Das bedeutet, dass sowohl die Sperrfähigkeit als auch der Einschaltwiderstand nicht optimal bei diesen Maßnahmen zur Erhöhung der Avalanchefestigkeit ausgenutzt werden können.
  • Die US 7 161 209 B2 beschreibt ein Kompensationsbauelement, das in einem Randbereich in einem substratnahen Abschnitt abwechselnd n-dotierte und p-dotierte Gebiete aufweist und in einem oberflächennahen Abschnitt ein schwach n-dotiertes Gebiet aufweist.
  • Die JP 2003 115 589 A beschreibt ein Kompensationsbauelement, das in einem Randbereich in einem substratnahen Abschnitt abwechselnd n-dotierte und p-dotierte Gebiete aufweist und in einem oberflächennahen Abschnitt ein schwach n-dotiertes Gebiet aufweist. In das schwach n-dotierte Gebiet sind p-dotierte Feldringe eingebettet, die an die Oberfläche angrenzen.
  • Die DE 103 24 100 A1 beschreibt ein Verfahren zum Herstellen eines robusten Halbleiterbauelements. Bei diesem Verfahren ist vorgesehen, im Randbereich eines Halbleiterkörpers die Leerstellendichte im Kristallgitter des Halbleiterkörpers zu erhöhen und Schwermetallatome in den Halbleiterkörper einzudiffundieren.
  • Aufgabe der Erfindung ist es, ein Halbleiterbauelement und ein Verfahren zur Herstellung eines Halbleiterbauelements anzugeben, die die genannten Nachteile überwinden. Diese Aufgabe wird durch ein Halbleiterbauelement gemäß Anspruch 1 bzw. ein Verfahren gemäß Anspruch 13 gelöst. Vorteilhafte Weiterbildungen ergeben sich aus den abhängigen Ansprüchen.
  • Ausführungsformen der Erfindung werden nun mit Bezug auf die beigefügten Figuren beschrieben. Die einzelnen Elemente der Figuren müssen nicht notwendigerweise maßstäblich zueinander sein. Komponenten mit ähnlichen Funktionen werden mit den gleichen Bezugszeichen versehen.
    • 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement.
    • 2 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement.
    • 3 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterwafers.
    • 4 zeigt einen schematischen Querschnitt durch den Halbleiterwafer gemäß 3 mit aufgebrachter Epitaxieschicht für eine vergrabene Feldstoppzone.
    • 5 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer gemäß 4 nach Aufbringen einer ersten Epitaxieschicht für eine Ladungsträgerkompensationsstruktur und nach Einbringen von ersten Dotierstoffdepots.
    • 6 zeigt einen schematischen Querschnitt durch den Halbleiterwafer gemäß 5 nach Aufbringen einer weiteren Epitaxieschicht und Einbringen weiterer Dotierstoffdepots.
    • 7 zeigt einen schematischen Querschnitt durch den Halbleiterwafer gemäß 6 nach Aufbringen einer weiteren Epitaxieschicht und Einbringen weiterer Dotierstoffdepots.
    • 8 zeigt einen schematischen Querschnitt durch den Halbleiterwafer gemäß 7 Aufbringen einer undotierten Epitaxieschicht und nach Aufbringen einer Randabdeckung.
    • 9 zeigt einen schematischen Querschnitt durch den Halbleiterwafer gemäß 8 nach Aufbringen einer Maskierungsschicht mit Fenstern und nach Einbringen von weiteren Dotierstoffdepots.
    • 10 zeigt einen schematischen Querschnitt durch den Halbleiterwafer gemäß 9 nach Aufbringen einer undotierten Epitaxieschicht und Abdeckung eines Randbereichs der Epitaxieschicht.
    • 11 zeigt einen schematischen Querschnitt durch den Halbleiterwafer gemäß 10 nach Aufbringen einer Maskierungsschicht für das Einbringen weiterer Dotierstoffdepots.
    • 12 zeigt einen schematischen Querschnitt durch den Halbleiterwafer gemäß 11 nach Aufbringen einer undotierten Epitaxieschicht und nach Abdecken des Randbereichs der Epitaxieschicht.
    • 13 zeigt einen schematischen Querschnitt durch den Halbleiterwafer gemäß 12 nach Aufbringen einer Maskierungsschicht mit Fenstern zum Einbringen von Dotierstoffdepots für Bodyzonen.
    • 14 zeigt einen schematischen Querschnitt durch den Halbleiterwafer gemäß 13 nach einem Diffusionsprozess.
    • 15 zeigt einen schematischen Querschnitt durch den Halbleiterwafer gemäß 14 nach Einbringen einer VLD-Struktur im Randbereich.
    • 16 zeigt einen schematischen Querschnitt durch den Halbleiterwafer gemäß 15 nach Fertigstellen eines Halbleiterbauelements in einer Halbleiterchipposition des Halbleiterwafers. Detaillierte Beschreibung
  • 1 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements 1. Der Teilbereich zeigt den Übergang von einem Randbereich 7, der von einer Halbleiterchipkante 10 bis zu einem Zellenfeld 4 reicht, das von dem Randbereich 7 umgeben ist. Von dem Zellenfeld 4 mit Ladungsträgerkompensationsstruktur sind lediglich zwei Ladungsträgerkompensationszonen 3 mit dazwischen angeordneten Driftzonen 6 in einem Zellenfeldrastermaß 11 gezeigt. Diese Ladungsträgerkompensationszonen 3 werden mit Hilfe einer Multiepitaxietechnologie hergestellt.
  • 1 zeigt einen MOS-Feldeffekttransistor mit einer lateralen Gatestruktur 29. In einer nicht gezeigten Ausführungsform werden andere Halbleiterbauelemente mit Ladungsträgerkompensationsstruktur bereitgestellt, wie beispielsweise MOS-Feldeffekttransistoren mit Trenchgatestruktur, IGBT-Strukturen (insulated gate bipolar transistor) und/oder Leistungsdioden mit Ladungsträgerkompensationsstruktur.
  • Im Randbereich 7 werden die gleichen Ladungsträgerkompensationszonen bei einer Multiepitaxietechnologie vorgesehen. Um jedoch sicherzustellen, dass die Sperrspannungsfestigkeit im Randbereich 7 höher ist als im Zellenfeld 4, kann für den Randbereich 7 ein kleineres Rastermaß für die säulenförmigen Ladungsträgerkompensationszonen 3 vorgesehen werden.
  • Derartige Verkleinerungen des Rastermaßes für die Ladungsträgerkompensationszonen im Randbereich 7 haben wie oben erwähnt ihre Grenzen, die mit der in 1 gezeigten Ausführungsform überwunden werden, so dass, wie 1 zeigt, das Zellenfeldrastermaß 11 auch im Randbereich 7 nahezu beibehalten werden kann. Die Ladungsträgerkompensationszonen 3 im Randbereich 7 sind vergrabene Zonen 9 in den unteren Epitaxieschichten 20, 21 und eventuell 22 und sind nicht bis in die oberen Epitaxieschichten 23, 24 und 30 durchgebildet. Vielmehr weisen die oberen Epitaxieschichten 23, 24 und 30 einen Randbereich 7 auf, der beim Epitaxiewachstum vollständig undotiert bleibt und damit eine minimale intrinsische Ladungsträgerkonzentration aufweist. Undotiert bzw. minimale intrinsische Ladungsträgerkonzentration kann in diesem Zusammenhang auch bedeuten, dass keine bewusste Dotierung während der epitaktischen Abscheidung erzeugt wird, sondern eine Donator- und/oder Akzeptordotierung entsprechend des Zustands der Epitaxieanlage, des verwendeten Prozessgases und/oder des Halbleiterwafers erzeugt wird. Die tatsächliche Ladungsträgerkonzentration kann somit um bis zu einige Größenordnungen höher sein als die intrinsische Ladungsträgerkonzentration des Halbleitermaterials.
  • Das Halbleiterbauelement gemäß 1 stellt unterschiedliche Kompensationsmethoden über die Tiefe des Halbleiterkörpers 5 bereit, um die beiden Bestandteile Rand 7 und Zellenfeld 4 des Halbleiterbauelements 1 hinsichtlich Sperrfähigkeit, Avalanchefestigkeit und Durchlasswiderstand zu optimieren. Ein undotiertes Gebiet 8 wird so gleichförmig wie möglich im oberen Teil des Randbereichs 7 bereitgestellt, damit im Sperrfall keine weiteren elektrischen Feldspitzen im Randbereich auftreten, welche zu Frühdurchbrüchen und damit zu vorzeitigem Avalanchedurchbruch im Randbereich führen könnten. Weiter beabstandet von der Halbleiteroberfläche und damit vergraben in dem Halbleiterkörper 5 ist die Dotierstoffverteilung unkritischer, so dass hier die im Zellenfeld 4 übliche Struktur der Ladungsträgerkompensationszonen 3 beibehalten werden kann.
  • Der obere Teil, d. h. jener Teil, welcher bei der Herstellung eines Kompensationsbauelements in Aufbautechnik bzw. Multiepitaxietechnologie beispielsweise oberhalb eines Feldstärkemaximums, das etwa bei einer mittleren Epitaxieschicht 22 auftritt, angeordnet ist, weist im aktiven Zellenfeld 4 und im Randbereich 7 undotierte Epitaxieschichten bzw. teilweise dotierte Epitaxieschichten 23, 24 und 30 auf. Im aktiven Zellenfeld 4 kann dann die n-Dotierung für die Driftzonen 6 überwiegend durch eine maskierte Implantation erfolgen, welche die Randbereiche 4 ausspart. Die p-Dotierung wird im Randbereich 7 in dem oberen Teil ebenfalls maskiert, so dass in den oberen Epitaxieschichten 23, 24 und 30 keine Ladungsträgerkompensationszonen gebildet werden.
  • Im unteren Bereich des Randbereichs 7 ist die Welligkeit der elektrischen Feldstärke, die aufgrund der Multiepitaxietechnologie entsteht, unkritischer, weshalb im Randbereich 7 in den unteren Epitaxieschichten 20 und 21 sowohl n- als auch p-Dotierungen eingebracht werden können. Dabei ist es unerheblich, dass die p-Ladungsträgerkompensationszonen bzw. die p-Wände im unteren Teil des Randbereiches 7 vergraben und damit nicht an das Sourcepotential angeschlossen sind, sondern vielmehr floatend im Randbereich 7 vorhanden sind. Damit entladen sich die vergrabenen Zonen 9 beim Einschalten des Halbleiterbauelements nur über thermisch generierte Ladungsträger, da im Randbereich 7 kein nennenswerter Stromfluss stattfindet und somit die Raumladungszonen um die floatenden, vergrabenen p-Zonen 9 keine entscheidende Rolle spielen.
  • Die Sperrfähigkeit solcher floatender p-Ladungskompensationsgebiete 9 ist genauso gegeben wie die der Ladungsträgerkompensationszonen 3, die an Source angeschlossen sind. Bei dem in 1 gezeigten Halbleiterbauelement 1 ist im Randbereich 7 in Oberflächennähe eine Randstruktur mit variabler lateraler Dotierstoffkonzentration 14 (VLD-Struktur) des komplementären zweiten Leitungstyps vorgesehen. Mit derartigen VLD-Strukturen 14 kann eine besonders hohe Sperrfähigkeit des Randbereichs 7 realisiert werden, besonders wenn sie in dem undotierten Gebiet 8 bereitgestellt werden.
  • Die Dotierstoffdosis der VLD-Strukturen, d. h. die integrale Dotierstoffkonzentration in vertikaler Richtung, integriert von der Oberfläche der VLD-Struktur bis zu dem pn-Übergang an der Unterseite der VLD-Struktur, variiert in lateraler Richtung und nimmt in Richtung auf den Halbleiterchiprand hin ab.
  • Wenn die VLD-Struktur lateral an hoch dotierte Gebiete wie beispielsweise Bodyzonen angrenzt, ist die Dotierstoffdosis der VLD-Struktur an der Grenze zu den hoch dotierten Gebieten typischerweise im Bereich der Durchbruchsladung, die in Silizium ungefähr 1,3· 1012 cm-2 bis 3·1012 cm-2 ist, oder höher. In Richtung auf den Halbleiterchiprand hin nimmt die Dotierstoffdosis der VLD-Struktur ab und ist am randseitigen Ende der VLD-Struktur deutlich kleiner als die Durchbruchsladung.
  • In der gezeigten Ausführungsform wird die laterale Abnahme der Dotierstoffdosis der VLD-Struktur durch ein p-dotiertes Gebiet bereitgestellt, welches in Richtung auf den Halbleiterchiprand hin vertikal stetig geringer in den Halbleiterkörper 5 hineinreicht. In einigen Ausführungsformen ist die Tiefe der VLD-Struktur im Wesentlichen konstant und die laterale Abnahme der Dotierstoffdosis der VLD-Struktur wird durch eine in lateraler Richtung abnehmende Dotierstoffkonzentration bereitgestellt, beispielsweise wenn die Eindringtiefe im Wesentlichen konstant ist.
  • In der gezeigten Ausführungsform ist die laterale Abnahme der Dotierstoffdosis der VLD-Struktur stetig verlaufend. In anderen Ausführungsformen kann die laterale Abnahme der Dotierstoffdosis der VLD-Struktur stufenartig, linear oder gemäß einer berechneten Verteilung sein oder kann eine Kombination der vorgenannten Optionen sein.
  • Durch das Bereitstellen der VLD-Struktur kann die Raumladungszone bis zu der oberseitigen Oberfläche 34 des Halbleiterkörpers 5 in Richtung auf den Halbleiterchiprand hin bei abnehmenden Werten der Sperrspannung durchgreifen. Dadurch können im Sperrfall Spitzen im elektrischen Feldstärkeverlauf vermieden und eine hohe Sperrfähigkeit des Halbleiterbauelements erreicht werden.
  • Die VLD-Struktur kann beispielsweise hergestellt werden, indem eine Maskierungsschicht auf der vorderseitigen Oberfläche 34 des Halbleiterkörpers 5 bereitgestellt wird, die sich von der äußersten Bodyzone des Zellenfeldes in Richtung auf den Halbleiterchiprand hin erstreckt, wobei die Maskierungsschicht Öffnungen beinhaltet, die in Richtung auf den Halbleiterchiprand hin kontinuierlich kleiner werden, und Dotierstoffdepots über die Maskierungsschicht mittels beispielsweise Ionenimplantation eingebracht werden. Der Prozess des Einbringens der Dotierstoffdepots kann eine Mehrzahl von Maskierungsprozessen und Implantationsprozessen beinhalten. In einem weiteren Prozess werden die eingebrachten Dotierstoffdepots zusammendiffundiert. Falls die Auflösung der Maskierungstechnik hoch genug ist, kann zumindest ein Implantationsprozess durch die Implantation der Bodyzonen bereitgestellt werden.
  • Das in 1 gezeigte Halbleiterbauelement 1 ist auf einem Substrat 17 aufgebaut, das verglichen mit den durch Epitaxie entstehenden Driftzonen 6 eine hohe Dotierung eines n++-leitenden ersten Leitungstyps aufweist. Die Unterseite 18 dieses Substrats 17 weist eine Metallisierung 35 für den Anschluss einer Drain D des Halbleiterbauelements 1 auf. Auf der Oberseite 26 des Substrats 17 ist eine Epitaxieschicht 19 angeordnet, deren Dotierstoffkonzentration typischerweise niedriger ist als die Dotierstoffkonzentration der nachfolgenden Epitaxieschichten der Driftzonen 6 und der Dotierstoffkonzentration des Substrats 17. Die Epitaxieschicht 19 bildet somit eine laterale vergrabene Feldstoppzone 13 mit einem n-leitenden ersten Leitungstyp.
  • In den nachfolgenden zwei Epitaxieschichten 20 und 21 sind sowohl im Zellenbereich 4 als auch im Randbereich 7 entsprechende Ladungsträgerkompensationszonen eines zweiten, zu dem ersten Leitungstyp komplementären Leitungstyp vorgesehen, die in dieser Ausführungsform etwa das gleiche Rastermaß 11 aufweisen. Diese vergrabenen Zonen 9 des zweiten Leitungstyps können auch in einem geringeren Rastermaß angeordnet werden. Da im aktiven Zellenfeld 4 mit der mittleren Epitaxieschicht 22 ein Feldstärkemaximum bei angeschlossenem Halbleiterbauelement auftritt, unterscheidet sich von dort an die Kompensationsstruktur des Zellenbereichs im Vergleich zur Struktur des Randbereichs 7.
  • Für den Randbereich 7 und das Zellenfeld 4 werden nun Epitaxieschichten 23, 24 und 30 aufgebracht, die undotiert sind und im Zellenbereich 7 anschließend mit entsprechenden Dotierstoffen zur Ausbildung von Ladungsträgerkompensationsstrukturen dotiert werden, während bei diesen Vorgängen, also während der Implantation von p- und n-Dotierstoffen im Zellenbereich 4, der Randbereich 7 abgedeckt wird und vor einer weiteren Dotierung geschützt wird, so dass sich das in 1 gezeigte undotierte Gebiet 8 bildet.
  • In die oberste Epitaxieschicht 30 können dann die Anschlussstrukturen wie Bodyzonen 15 mit komplementärem Leitungstyp, teilweise auch wie hier gezeigt mit zwei Stufen der Dotierstoffkonzentration, nämlich p-leitend und p+-leitend, sowie die entsprechenden n+-leitenden Sourcezonen 28 des ersten Leitungstyps in hoher Konzentration eingebracht werden. Mit dem Einbringen der Bodyzonen kann gleichzeitig auch die oben erwähnte VLD-Struktur 14 realisiert werden, die zur Bodyzone hin und damit zum Zellenfeld 4 hin eine höhere Konzentration aufweist und die dann graduell und/oder stufenartig im Randbereich 7 zur Halbleiterchipkante 10 hin abnimmt.
  • Durch einen geeigneten Wechsel von strukturierten Oxidschichten oder Isolationsschichten im Wechsel mit strukturierten elektrisch leitenden Schichten wie Polysiliziumschichten und Metallschichten kann dann die oberseitige Oberfläche 34 des Halbleiterkörpers 5 mit einer lateralen Gatestruktur 29 und einer Sourcemetallisierung 36 strukturiert werden.
  • In einigen Ausführungsformen beinhaltet das undotierte Gebiet 8 mehr oder weniger Epitaxieschichten als die in 1 gezeigten Schichten 23, 24 und 30. Darüber hinaus kann das Halbleiterbauelement insgesamt mehr oder weniger Schichten beinhalten als die gezeigten Schichten 20 bis 24 und 30. Insbesondere kann das Halbleiterbauelement ohne eine lateral vergrabene Feldstoppzone bereitgestellt werden.
  • 2 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement 2. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Der Unterschied zu dem in 1 gezeigten Halbleiterbauelement besteht darin, dass das Halbleiterbauelement 2 nicht nur eine vergrabene Feldstoppzone 13, sondern auch eine nach oben zur oberseitigen Oberfläche 34 des Halbleiterkörpers 5 geführte laterale Feldstoppzone 12 im Randbereich 7 entlang der Halbleiterchipkante 10 aufweist.
  • Dabei entspricht die Dotierung dieser Feldstoppzone 12 der Dotierung der Driftzonen 6 im Zellenfeld 4, in dem eine angepasste Maskierung für den Randbereich 7 bei den Implantationen nach den Epitaxieschichten 23, 24 und 30 vorgesehen wird.
  • Die Breite dieser Feldstoppzone 12 kann, wie in 2 gezeigt, zumindest die Hälfte des Rastermaßes w des Zellenfeldes 4 sein, kann aber auch insbesondere unter Berücksichtigung der Positionierungstoleranz der Sägespur beim Vereinzeln der Chips deutlich größer werden. Die Herstellung einer derartigen lateralen Feldstoppzone 12 kann die laterale Reichweite des elektrischen Feldes nahe der Oberfläche in Richtung auf den Halbleiterchiprahmen eines Halbleiterwafers begrenzen und kann in einfacher Form realisiert werden, indem die Maske für die n-Implantation den Randbereich 7 nur für das undotierte Gebiet 8 abdeckt und für den Feldstoppzonenbereich frei bleibt. Damit wird wie oben bereits erwähnt die gleiche Dotierung wie in den Driftzonen 6 des Zellenfeldes 4 erreicht.
  • Im Bereich des aktiven Zellenfeldes 4 kann oberhalb des Generationsbereichs der Ladungsträger im Avalanchefall das elektrische Feld in der p-Dotierung eine geringere Welligkeit aufweisen, weil bei Kompensationsgebieten die generierten Löcher über das herrschende Querfeld in die p- Gebiete gelenkt werden und dann zur Source abgeleitet werden. Hierbei ist es fertigungstechnisch sehr günstig, dass die n-Dotierung im Rand über eine Maske abgeschottet werden kann, weil diese Maske gleichzeitig zum Abschirmen der n-Dotierung in den p-dotierten Bereichen genutzt werden kann. Dadurch verbessert sich gleichzeitig auch das Prozessfenster und eine weitere Verkleinerung des Rastermaßes wird möglich.
  • Unterhalb dieses Generationsbereichs von Ladungsträgern im Avalanchefall, d. h. in der gezeigten Ausführungsform unterhalb der Epitaxieschicht 22, kann das elektrische Feld in den n-dotierten Bereichen im aktiven Zellenfeld 4 des Halbleiterchips eine geringe Welligkeit aufweisen, da die generierten Elektronen hier zur Drain D hin abfließen und die Elektronenladung analog zur Löcherladung das elektrische Feld beeinflusst. Eine geringe Welligkeit wird hier durch eine n-dotierte Epitaxie erreicht, welche über p-Gebiete im Zellenfeld und auch im Randbereich kompensiert werden kann.
  • Die Struktur der gezeigten Ausführungsform kann durch streifenförmige, überwiegend nicht überlappende n- und p-Kompensationsgebiete im oberen aktiven Bereich des Halbleiterkörpers 5 realisiert werden. Im unteren Bereich können hingegen im Zellenfeld die p-Gebiete als säulenförmige Ladungsträgerkompensationszonen ausgeführt werden, da diese in einer dotierten Epitaxieschicht das breiteste Prozessfenster hinsichtlich der Dotierungstoleranzen, d. h. die größte zulässige Differenz zwischen der Dotierstoffkonzentration in der Driftzone und der Dotierstoffkonzentration in der Ladungsträgerkompensationszone bei einer gegebenen minimalen Sperrfähigkeit des Halbleiterbauelements, besitzen. Darüber hinaus können im unteren Bereich des Halbleiterchips die Epitaxieschichten 20 und 21 entweder vollständig als dotierte Epitaxieschichten oder als teildotierte Epitaxieschichten abgeschieden werden, in die der Rest der erforderlichen n-Dosis der Epitaxieschicht durch Implantation eingebracht wird.
  • Bei dem hier gezeigten Randabschlussbereich können auch laterale Feldplatten auf dem Halbleiterkörper 5 und/oder Feldringe alleine oder in Kombination mit semiisolierenden oder elektroaktiven Schichten anstelle der VLD-Struktur 14 bereitgestellt werden, wobei jedoch typischerweise keine so hohe Sperrfähigkeit wie mit der in 1 und 2 gezeigten VLD-Struktur 14 erreicht werden kann. Die VLD-Struktur 14 kann zusätzlich mit Hilfe von Isolatoren und/oder elektroaktiven Schichten passiviert werden, um über die damit verbundene geringere Empfindlichkeit auf externe Ionen eine bessere Langzeitstabilität des Halbleiterbauelements zu gewährleisten. Die nachfolgenden 3 bis 16 erläutern die Verwendung unterschiedlicher Ladungskompensationsmethoden für den Randbereich 7 und das Zellenfeld 4 in Abhängigkeit von der Tiefe des Halbleiterkörpers.
  • 3 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterwafers 16. Die Dotierung des Halbleiterwafers 16 richtet sich nach dem herzustellenden Halbleiterbauelement. Für MOS-Feldeffekttransistoren ist das Halbleitersubstrat 17 des Halbleiterwafers n+ +-leitend und zeigt damit eine hohe Dotierung des ersten Leitungstyps, so dass nach Fertigstellung der Struktur des MOS-Feldeffekttransistors mit Ladungsträgerkompensationszonen die Rückseite 18 mit einer Metallschicht versehen werden kann, um die Drain D anzukoppeln.
  • Für IGBT-Bauelemente wird ein p++-leitendes Substrat mit einem zweiten, zu dem ersten Leitungstyp komplementären Leitungstyp typischerweise eingesetzt, und nach Fertigstellung des IGBT-Bauteils wird die Rückseite 18 metallisiert, so dass ein Rückseitenemitter angekoppelt werden kann. Die Oberseite 26 des Halbleiterwafers 16 ist präpariert, um eine möglichst defektfreie erste Epitaxieschicht aufzubringen, die für beide Halbleiterbauelementstrukturen sowohl für den MOS-Feldeffekttransistor als auch für das IGBT-Bauelement den ersten Leitungstyp jedoch mit geringerer oder gleicher Konzentration wie das Substrat 17 aufweist.
  • Für IGBT-Bauelemente kann das Substrat alternativ in einem oder mehreren weiteren Verfahrensschritten vollständig bis zu der Schicht 19 entfernt werden. In der Schicht 19 wird anschließend ein p-dotiertes Gebiet eingebracht und aktiviert. In diesem Fall ist das p++-leitende Gebiet 17 sehr dünn.
  • 4 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 16 gemäß 3 mit aufgebrachter Epitaxieschicht 19, die in dieser Ausführungsform schwächer dotiert ist als das Substrat 17 und schwächer dotiert ist als die nachfolgenden Epitaxieschichten der hier dargestellten Multiexpitaxietechnologie. Mit dieser Epitaxieschicht 19 kann im Bauelement eine vergrabene vertikale Feldstoppzone 13 bereitgestellt werden. Da die Epitaxieschicht 19 ohne Ladungsträgerkompensationszonen bereitgestellt wird, ist die effektive Dotierstoffkonzentration der Epitaxieschicht 19 typischerweise höher als die Dotierstoffkonzentration der Epitaxieschicht 20 und weiterer Schichten, die oberhalb der Epitaxieschicht 19 angeordnet sind, wobei die Dotierstoffkonzentration die Differenz zwischen der Dotierstoffkonzentration der Driftzonen und der Ladungsträgerkompensationszonen ist. Daher kann die Epitaxieschicht 19 trotz ihrer geringeren absoluten Dotierstoffkonzentration eine Feldstoppzone bereitstellen.
  • 5 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer 16 gemäß 4 nach Aufbringen einer ersten Epitaxieschicht 20 mit einem Dotierstoff des ersten Leitungstyps in einer Konzentration, die dem Driftzonenmaterial entspricht und höher ist als die Konzentration der Feldstoppzone 13. In 5 ist bereits ein weiterer Verfahrensschritt durchgeführt, nämlich das Einbringen von ersten Dotierstoffdepots 27 des komplementären zweiten Leitungstyps für das Material der Ladungsträgerkompensationszonen. Diese Dotierstoffdepots 27 werden sowohl im Zellenfeld 4 als auch im Randbereich 7 angeordnet, wobei in dieser Ausführungsform die laterale Erstreckung w im Zellenfeld 4 und die laterale Erstreckung WR im Randbereich 7 nahezu gleich groß sind.
  • Eine Verminderung der lateralen Erstreckung WR im Randbereich 7 zur Verbesserung der Avalanchefestigkeit im Randbereich 7 ist auch hier möglich, jedoch ist aufgrund der Struktur des Randbereichs eine extreme Reduzierung nicht erforderlich, da wie bereits oben beschrieben nur in den unteren Epitaxieschichten Dotierstoffdepots 27 im Randbereich einzubringen sind und die Kompensationsmethoden oberhalb der im Halbleiterbauelement auftretenden maximalen Feldstärke geändert werden, wie die nachfolgenden 8 bis 14 zeigen.
  • 6 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 16 gemäß 5 nach Aufbringen einer weiteren Epitaxieschicht 21 mit einer Störstellenkonzentration der Driftzonen und Einbringen weiterer Dotierstoffdepots 27, die auf die Dotierstoffdepots 27 der ersten Epitaxieschicht 20 ausgerichtet werden.
  • 7 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 16 gemäß 6 nach Aufbringen einer weiteren Epitaxieschicht 22, welche die gleiche oder eine ähnliche Dotierstoffkonzentration der Driftzonen aufweist wie die Epitaxieschichten 21 und 20. Auch in 7 sind bereits weitere Dotierstoffdepots 27 des zweiten komplementären Leitungstyps in die Epitaxieschicht 22 eingebracht und oberhalb der bisher eingebrachten Dotierstoffdepots 27 der Epitaxieschichten 20 und 21 angeordnet.
  • 8 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 16 gemäß 7 nach Aufbringen einer undotierten Epitaxieschicht 23 und Aufbringen einer Randabdeckung 31.
  • Eine derartige undotierte Epitaxieschicht entsteht dadurch, dass beim Epitaxiewachstum keinerlei Dotierstoffe zugegeben werden. Es kann auch eine Teildotierung stattfinden, die jedoch weit unterhalb der Dotierstoffkonzentration der Driftzonen in der Epitaxieschicht 23 liegt.
  • Anschließend wird, wie 8 zeigt, der Randbereich 7 mit einer Abdeckschicht 31 versehen und in dem Bereich des nicht abgedeckten Zellenfeldes 4 werden Störstellen implantiert, die ein großflächiges Dotierstoffdepot 25 bilden und mit einer Ionenimplantationsdosis eingebracht werden, so dass für die Epitaxieschicht 23 eine Gesamtdotierstoffkonzentration erreicht werden kann, die der Dotierstoffkonzentration der Driftzonen im Zellenfeld 4 entspricht. Damit wird erreicht, dass der Randbereich 7 mit Hilfe der Abdeckschicht 31 undotiert bleibt. Diese undotierten Bereiche werden im Nachfolgenden als n---leitend bezeichnet.
  • 9 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 16 gemäß 8 nach Aufbringen einer Maskierungsschicht 32 mit Fenstern 33, die in ihrer flächigen Erstreckung den Dotierstoffdepots 27 in den vorher eingebrachten Epitaxieschichten 20, 21 und 22 entsprechen. Über diese Fenster 23 werden weitere Dotierstoffdepots 27 des komplementären Leitungstyps in das großflächige Dotierstoffdepot 25 des ersten Leitungstyps eingebracht.
  • 10 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 16 gemäß 9 nach Aufbringen einer undotierten Epitaxieschicht 24 und nach Abdeckung des Randbereichs 7 mit einer Randabdeckung 31. Danach kann, wie 10 zeigt, ein weiteres großflächiges Dotierstoffdepot 25 des ersten Leitungstyps durch Ionenimplantation im Zellenbereich 4 eingebracht werden, so dass für die Epitaxieschicht 24 eine Gesamtdotierstoffkonzentration erreicht werden kann, die der Dotierstoffkonzentration der Driftzonen im Zellenfeld 4 entspricht.
  • 11 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 16 gemäß 10 nach Aufbringen einer Maskierungsschicht 32 mit Fenstern 33 für weitere flächig begrenzte Dotierstoffdepots 27 in die Epitaxieschicht 24 oder in das großflächige Dotierstoffdepot 25. Die Fenster 33 werden wieder nach den bereits erzeugten Dotierstoffdepots 27 der Epitaxieschichten 20, 21, 22 und 23 ausgerichtet.
  • 12 zeigt einen schematischen Querschnitt durch den Halbleiterwafer gemäß 11 nach Aufbringen einer undotierten Epitaxieschicht 30 und Abdecken des Randbereichs mit einer Abdeckschicht 31. Anschließend ist, wie 12 zeigt, eine weiteres großflächiges Dotierstoffdepot 25 des ersten Leitungstyps im Zellenfeld 4 durch Ionenimplantation eingebracht. Nun kann erneut eine strukturierte Maskierungsschicht aufgebracht werden, wie es 13 zeigt.
  • 13 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 16 gemäß 12 nach Aufbringen einer Maskierungsschicht 32 mit Fenstern 33 für Dotierstoffdepots 27, die in dieser Ausführungsform nicht für Ladungsträgerkompensationszonen vorbereitet werden, sondern für Bodyzonen eines MOS-Feldeffekttransistors. Die Epitaxieschicht 30 kann mit einer größeren Dicke versehen werden und die Bodyzonen oder die Vordotierstoffzonen für die Bodyzonen können mit etwas höherer Ionenenergie eingebracht werden. Nach Entfernen der Maskierungsschicht 32 kann anschließend der Halbleiterwafer einem Diffusionsprozess ausgesetzt werden.
  • 14 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 16 gemäß 13 nach einem Diffusionsprozess. Durch den Diffusionsprozess breiten sich die Dotierstoffdepots 27 sowohl vertikal als auch lateral aus und bilden unterhalb der Bodyzonen 15 zusammenhängende Ladungsträgerkompensationszonen 3 im Zellenfeld 4, während im Randbereich 7 in den unteren Epitaxieschichten 20, 21 und 22 vergrabene, floatende Ladungsträgerkompensationszonen 9 entstehen. In den oberen Epitaxieschichten 23, 24 und 30 bildet sich aufgrund der Abdeckung des Randbereiches 7 ein undotiertes Gebiet 8 aus, das eine deutlich höhere Sperrspannungsfestigkeit für den Randbereich gewährleistet, als dieses mit bisherigen im Randbereich vorgesehenen Ladungsträgerkompensationszonen mit geringerem Rastermaß als das Zellenfeld erreichbar ist.
  • Mit der Bildung der Bodyzonen kann auch in dem undotierten Gebiet 8 eine weitere Verbesserung der Eigenschaften des Halbleiterbauteils durch Einbringen einer variablen, lateralen Dotierstoffstruktur, die nachfolgend gezeigt wird, geschaffen werden.
  • 15 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 16 gemäß 14 nach Einbringen einer variablen, lateralen Dotierstoffstruktur 14 im Randbereich 7 des Halbleiterbauelements. Die Eigenschaften einer derartigen VLD-Struktur wurden bereits oben erörtert, so dass an dieser Stelle auf eine Wiederholung verzichtet werden kann. Die Störstellen dieser VLD-Struktur können mit der Ionenimplantation der Störstellen der Bodyzonen 15 eingebracht werden, wenn die oberseitige Oberfläche 34 des Halbleiterkörpers 5 entsprechend vorbereitet wurde.
  • Ein weiterer Unterschied zu 14 kann im in 15 gezeigten äußersten Randbereich gesehen werden, da dort zur Halbleiterchipkante 10 hin die Randabdeckung, wie sie in den 8, 10 und 12 gezeigt wird, in einem schmalen Bereich nicht die jeweiligen Epitaxieschichten 23, 24 und 30 abgedeckt hat. Somit bildet sich dort eine vertikale Feldstoppzone 12 mit einer Störstellenkonzentration der Driftzonen 6 aus. Diese vertikale Feldstoppzone 12 kann in eine Breite von mindestens 0,5·w, d. h. das halben Zellenfeldrastermaß 11, aufweisen.
  • 16 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 16 gemäß 15 nach Fertigstellen eines Halbleiterbauelements 2 mit einer Chipkante 10, die durch Auftrennen des Halbleiterwafers 16 in einzelne Halbleiterchips entsteht. Der Aufbau und die Struktur des Halbleiterbauelements der 16 entspricht der 2 und stellt die Einzelheiten des Halbleiterbauelements 2 dar.
  • Die Verfahrensschritte, um diese Struktur zu erreichen, sind einerseits die Strukturierung der oberseitigen Oberfläche 34 des Halbleiterkörpers 5 mit einer in die Bodyzone 15 eingebrachten erhöhten Dotierstoffkonzentration des zweiten Leitungstyps, so dass diese Zone innerhalb der Bodyzone 15 p+-leitend wird. Ferner wird durch Ionenimplantation eine Sourcezone 28 innerhalb der Bodyzone 15 an der oberseitigen Oberfläche 34 des Halbleiterkörpers hergestellt, die n+-leitend ist und nach Herstellen einer beispielsweise lateralen Gatestruktur 29 mittels einer Sourcemetallisierung 36 angekoppelt wird.
  • Abschließend kann der Halbleiterwafer gedünnt werden und die Rückseite 18 mit einer Drainmetallisierung 35 großflächig beschichtet werden, bevor der Halbleiterwafer in einzelne Halbleiterchips aufgetrennt wird.

Claims (18)

  1. Halbleiterbauelement mit Ladungsträgerkompensationsstruktur in einem Halbleiterkörper aufweisend: - ein Zellenfeld (4) mit Driftzonen (6) eines ersten Leitungstyps und Ladungsträgerkompensationszonen (3) eines zu dem ersten Leitungstyp komplementären Leitungstyps; - einen Randbereich (7), der das Zellenfeld (4) umgibt; wobei der Randbereich (7) ein oberflächennahes Gebiet (8) aufweist, das undotiert ist, und wobei unter dem oberflächennahen Gebiet (8) zumindest eine vergrabene, sich vertikal erstreckende, komplementär dotierte Zone (9) angeordnet ist.
  2. Halbleiterbauelement nach Anspruch 1, wobei sich das oberflächennahe Gebiet (8) lateral bis an eine Halbleiterchipkante (10) des Halbleiterkörpers (5) erstreckt.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei ein laterales Rastermaß der zumindest einen vergrabenen komplementär dotierten Zone (9) in dem Randbereich geringer ist als eine Schrittweite der Ladungsträgerkompensationszonen (3) in dem Zellenfeld (4) .
  4. Halbleiterbauelement nach Anspruch 1, wobei sich das oberflächennahe Gebiet (8) lateral beabstandet von einer Halbleiterchipkante (10) bis an eine Feldstoppzone (12) erstreckt.
  5. Halbleiterbauelement nach Anspruch 4, wobei die Feldstoppzone (12) eine Dotierstoffkonzentration der Driftzonen (6) aufweist.
  6. Halbleiterbauelement nach Anspruch 4 oder 5, wobei die Feldstoppzone (12) zur Halbleiterchipkante (10) hin mindestens eine laterale Erstreckung eines halben Rastermaßes (11) des Zellenfeldes (4) aufweist.
  7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, wobei sich vertikal an die Driftzonen (6) im Halbleiterkörper (5) eine vergrabene Feldstoppzone anschließt, die bei gleichem Leitungstyp geringer als die Driftzone dotiert ist.
  8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, wobei eine variable laterale Dotierstoffstruktur (VLD-Struktur) (14) in einem Übergangsreich von dem Zellenfeld (4) zu dem Randbereich (7) angeordnet ist.
  9. Halbleiterbauelement nach Anspruch 8, wobei die variable laterale Dotierstoffstruktur (14) einen komplementären Leitungstyp aufweist.
  10. Halbleiterbauelement nach Anspruch 8 oder Anspruch 9, wobei die variable laterale Dotierstoffstruktur (14) zu dem Zellenfeld (4) hin eine höhere Dotierstoffkonzentration aufweist als zu dem Randbereich (7) hin.
  11. Halbleiterbauelement nach einem der Ansprüche 8 bis 10, wobei die variable laterale Dotierstoffstruktur (14) zu dem Zellenfeld (4) hin in Bodyzonen des Zellenfeldes hineinragt.
  12. Halbleiterbauelement nach einem der Ansprüche 8 bis 11, wobei sich eine Raumladungszone zumindest in Teilen der VLD-Struktur (14) bis an die oberseitige Oberfläche (34) des Halbleiterkörpers (5) bei anliegender Sperrspannung erstreckt.
  13. Verfahren zur Herstellung eines Halbleiterbauelements mittels eines Multiepitaxieverfahrens, wobei das Verfahren folgende Verfahrensschritte aufweist: - Ausbilden erster Epitaxieschichten mittels erster Ionenimplantationsmasken, die gleichbleibende erste Strukturen aufweisen; - Ausbilden von mittleren bis oberen Epitaxieschichten mittels unterschiedlicher zweiter Strukturen; wobei ein Randbereich mit vergrabenen Ladungsträgerkompensationszonen in den ersten Epitaxieschichten hergestellt wird und ein Randbereich mit einem undotierten Gebiet in den mittleren bis oberen Epitaxieschichten hergestellt wird.
  14. Verfahren nach Anspruch 13, weiterhin aufweisend: a) Bereitstellen eines Halbleiterwafers als Halbleitersubstrat mit einer rückseitigen Substratoberfläche und einer vorderseitigen Substratoberfläche und einer Dotierstoffkonzentration; b) Aufbringen einer der ersten Epitaxieschichten, wobei die eine der ersten Epitaxieschicht einen ersten Leitungstyp mit einer schwächeren Dotierstoffkonzentration als das Halbleitersubstrat besitzt; c) maskiertes Einbringen von Dotierstoffdepots eines zweiten, zu dem ersten Leitungstyp komplementären Leitungstyps für Ladungsträgerkompensationszonen in einem Zellenfeld mit einem vorgegebenen Zellenrastermaß und von Dotierstoffdepots eines das Zellenfeld umgebenden Randbereichs mit einem geringeren Rastermaß als das Zellenfeldrastermaß innerhalb einzelner Halbleiterchippositionen des Halbleiterwafers; d) Wiederholen der Schritte b) und c) in substratnahen Bereichen; e) Aufbringen einer der mittleren oder oberen Epitaxieschichten, wobei die eine der mittleren oder oberen Epitaxieschichten eine undotierte Epitaxieschicht ist; f) maskiertes Einbringen von Dotierstoffdepots für Ladungsträgerkompensationszonen des komplementären zweiten Leitungstyps in dem Zellenfeld; g) maskiertes Einbringen von Dotierstoffdepots für Driftzonen des ersten Leitungstyps in dem Zellenfeld unter mindestens teilweiser Maskierung des Randbereichs zur Beibehaltung des Randbereichs mit undotierter Epitaxieschicht in Nähe der vorderseitigen Oberfläche des Halbleiterkörpers; h) Wiederholen der Schritte e) bis g) in oberflächennahen Bereichen des Halbleiterkörpers; i) Diffundieren der Dotierstoffdepots zu vertikalen ineinander greifenden Bereichen gleichen Leitungstyps; und j) Fertigstellen des Halbleiterwafers durch das Aufbringen einer ersten und einer zweiten Elektrode in Halbleiterchippositionen nach Herstellen von Sourcezonen, Bodyzonen und Gatestrukturen in dem Zellenfeld und Randstrukturen in dem Randbereich.
  15. Verfahren nach Anspruch 13 oder 14, wobei das in dem Randbereich oberflächennahe undotierte Gebiet durch maskierte Abdeckung während des Einbringens der Dotierstoffdepots mittels Ionenimplantation vor einem Eindringen von Dotierstoff geschützt wird.
  16. Verfahren nach einem der Ansprüche 13 bis 15, wobei eine Feldstoppzone zwischen der Halbleiterchipkante und dem oberflächennahen undotierten Gebiet gleichzeitig mit dem Einbringen von Dotierstoffdepots für Driftzonen des ersten Leitungstyps hergestellt wird.
  17. Verfahren nach einem der Ansprüche 13 bis 16, wobei auf das Halbleitersubstrat eine erste Epitaxieschicht aufgebracht wird, die beim Aufwachsen der Epitaxieschicht mit einer Dotierstoffkonzentration einer vergrabenen Feldstoppzone dotiert wird.
  18. Verfahren nach einem der Ansprüche 13 bis 17, wobei für eine variable laterale Dotierstoffstruktur (VLD-Struktur) in einem Übergangsbereich von dem Zellenfeld zu dem Randbereich eine ionenimplantationshemmende Maske in dem Bereich der VLD-Struktur aufgebracht wird und dann ein Dotierstoff des zweiten Leitungstyps gleichzeitig mit der Bodyzonen-Implantation ionenimplantiert wird, wobei die ionenimplantationshemmende Wirkung der Maske zu dem Zellenfeld hin graduell und/oder stufenartig abnimmt.
DE102009038731.5A 2008-09-30 2009-08-27 Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements Active DE102009038731B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/241,985 US8716792B2 (en) 2008-09-30 2008-09-30 Semiconductor device with a charge carrier compensation structure and method for the production of a semiconductor device
US12/241,985 2008-09-30

Publications (2)

Publication Number Publication Date
DE102009038731A1 DE102009038731A1 (de) 2010-07-01
DE102009038731B4 true DE102009038731B4 (de) 2021-04-22

Family

ID=42056495

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009038731.5A Active DE102009038731B4 (de) 2008-09-30 2009-08-27 Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements

Country Status (2)

Country Link
US (2) US8716792B2 (de)
DE (1) DE102009038731B4 (de)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
KR101904991B1 (ko) 2011-05-25 2018-10-08 페어차일드코리아반도체 주식회사 슈퍼정션 반도체 소자 및 그 제조방법
US9431249B2 (en) * 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
JP5765251B2 (ja) 2012-01-24 2015-08-19 三菱電機株式会社 半導体装置及びその製造方法
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US10181513B2 (en) * 2012-04-24 2019-01-15 Semiconductor Components Industries, Llc Power device configured to reduce electromagnetic interference (EMI) noise
US9685335B2 (en) 2012-04-24 2017-06-20 Fairchild Korea Semiconductor Ltd. Power device including a field stop layer
US20130277793A1 (en) 2012-04-24 2013-10-24 Fairchild Korea Semiconductor, Ltd. Power device and fabricating method thereof
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9324625B2 (en) 2012-05-31 2016-04-26 Infineon Technologies Ag Gated diode, battery charging assembly and generator assembly
US8823084B2 (en) * 2012-12-31 2014-09-02 Infineon Technologies Austria Ag Semiconductor device with charge compensation structure arrangement for optimized on-state resistance and switching losses
US9583578B2 (en) * 2013-01-31 2017-02-28 Infineon Technologies Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device
US9515137B2 (en) * 2013-02-21 2016-12-06 Infineon Technologies Austria Ag Super junction semiconductor device with a nominal breakdown voltage in a cell area
US9147763B2 (en) * 2013-09-23 2015-09-29 Infineon Technologies Austria Ag Charge-compensation semiconductor device
US9293528B2 (en) * 2013-12-31 2016-03-22 Infineon Technologies Austria Ag Field-effect semiconductor device and manufacturing therefor
US9306034B2 (en) 2014-02-24 2016-04-05 Vanguard International Semiconductor Corporation Method and apparatus for power device with multiple doped regions
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US9281392B2 (en) * 2014-06-27 2016-03-08 Infineon Technologies Austria Ag Charge compensation structure and manufacturing therefor
CN106575666B (zh) 2014-08-19 2021-08-06 维西埃-硅化物公司 超结金属氧化物半导体场效应晶体管
JP6261494B2 (ja) * 2014-12-03 2018-01-17 三菱電機株式会社 電力用半導体装置
DE102014119384A1 (de) 2014-12-22 2016-06-23 Infineon Technologies Austria Ag Ladungkompensationsvorrichtung
US9520492B2 (en) * 2015-02-18 2016-12-13 Macronix International Co., Ltd. Semiconductor device having buried layer
US9666710B2 (en) 2015-05-19 2017-05-30 Nxp Usa, Inc. Semiconductor devices with vertical field floating rings and methods of fabrication thereof
JP6855700B2 (ja) * 2016-08-05 2021-04-07 富士電機株式会社 半導体装置およびその製造方法
DE102016115758B3 (de) 2016-08-25 2018-03-01 Infineon Technologies Austria Ag Halbleitervorrichtung, enthaltend eine Superjunction-Struktur
DE102016122952B9 (de) * 2016-11-29 2020-09-24 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen
DE102017117442B3 (de) 2017-08-01 2019-01-24 Infineon Technologies Ag Transistorbauelement mit Grabenrandabschluss
JP7073698B2 (ja) * 2017-12-07 2022-05-24 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102018102279A1 (de) * 2018-02-01 2019-08-01 Infineon Technologies Ag Halbleiterbauelement mit randabschlussbereich
US10957759B2 (en) 2018-12-21 2021-03-23 General Electric Company Systems and methods for termination in silicon carbide charge balance power devices
CN111129152B (zh) * 2019-12-17 2023-09-26 杭州芯迈半导体技术有限公司 沟槽mosfet结构及其制造方法
TWI806414B (zh) * 2022-02-09 2023-06-21 鴻海精密工業股份有限公司 功率半導體元件
CN115332318B (zh) * 2022-10-13 2023-05-12 杭州士兰集成电路有限公司 一种碳化硅vdmos器件及其制备方法
CN115621352B (zh) * 2022-10-31 2025-02-11 武汉新芯集成电路股份有限公司 半导体器件及其制造方法
CN118782635B (zh) * 2024-07-09 2025-10-03 湖北九峰山实验室 一种宽禁带半导体器件终端结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115589A (ja) * 2001-10-03 2003-04-18 Fuji Electric Co Ltd 半導体装置及びその製造方法
DE10324100A1 (de) * 2003-05-27 2004-12-23 Infineon Technologies Ag Verfahren zur Herstellung eines robusten Halbleiterbauelements
US7161209B2 (en) * 2004-06-21 2007-01-09 Kabushiki Kaisha Toshiba Power semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19839970C2 (de) * 1998-09-02 2000-11-02 Siemens Ag Randstruktur und Driftbereich für ein Halbleiterbauelement sowie Verfahren zu ihrer Herstellung
DE10226664B4 (de) * 2002-06-14 2006-10-26 Infineon Technologies Ag Kompensations-Halbleiterbauelement
DE10340131B4 (de) * 2003-08-28 2005-12-01 Infineon Technologies Ag Halbleiterleistungsbauteil mit Ladungskompensationsstruktur und monolithisch integrierter Schaltung, sowie Verfahren zu dessen Herstellung
DE102005004355B4 (de) * 2005-01-31 2008-12-18 Infineon Technologies Ag Halbleitereinrichtung und Verfahren zu deren Herstellung
DE102006046853B4 (de) * 2006-10-02 2010-01-07 Infineon Technologies Austria Ag Randkonstruktion für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
US8564088B2 (en) * 2008-08-19 2013-10-22 Infineon Technologies Austria Ag Semiconductor device having variably laterally doped zone with decreasing concentration formed in an edge region

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115589A (ja) * 2001-10-03 2003-04-18 Fuji Electric Co Ltd 半導体装置及びその製造方法
DE10324100A1 (de) * 2003-05-27 2004-12-23 Infineon Technologies Ag Verfahren zur Herstellung eines robusten Halbleiterbauelements
US7161209B2 (en) * 2004-06-21 2007-01-09 Kabushiki Kaisha Toshiba Power semiconductor device

Also Published As

Publication number Publication date
US20140231969A1 (en) 2014-08-21
US20100078775A1 (en) 2010-04-01
US9312346B2 (en) 2016-04-12
DE102009038731A1 (de) 2010-07-01
US8716792B2 (en) 2014-05-06

Similar Documents

Publication Publication Date Title
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102010036501B4 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone und integrierte Schaltung
DE102006024504B4 (de) Leistungshalbleiterbauelement mit vertikaler Gatezone und Verfahren zur Herstellung desselben
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
EP1114466B1 (de) Hochspannungs-halbleiterbauelement
DE112014003489B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE2611338C3 (de) Feldeffekttransistor mit sehr kurzer Kanallange
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE102018203693A1 (de) Halbleitervorrichtung
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112016006380T5 (de) Halbleiterbauelement
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE112021002169T5 (de) Halbleitervorrichtung
DE102007005347A1 (de) Halbleitervorrichtung
EP0913000B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
EP1131852B1 (de) Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102016108125B4 (de) Halbleitervorrichtung und Herstellung davon
DE102015204137A1 (de) Halbleitervorrichtung mit einer Trench-Schottky-Barrier-Schottky-Diode
DE102004009521B4 (de) Hochvolt-PMOS-Transistor, Maske zur Herstellung einer Wanne und Verfahren zur Herstellung eines Hochvolt-PMOS-Transistors
DE3011778A1 (de) Feldeffekttransistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029060000

Ipc: H10D0062100000