[go: up one dir, main page]

DE102019108754B4 - Halbleitervorrichtung mit einem porösen bereich, waferverbundstruktur und verfahren zum herstellen einer halbleitervorrichtung - Google Patents

Halbleitervorrichtung mit einem porösen bereich, waferverbundstruktur und verfahren zum herstellen einer halbleitervorrichtung

Info

Publication number
DE102019108754B4
DE102019108754B4 DE102019108754.6A DE102019108754A DE102019108754B4 DE 102019108754 B4 DE102019108754 B4 DE 102019108754B4 DE 102019108754 A DE102019108754 A DE 102019108754A DE 102019108754 B4 DE102019108754 B4 DE 102019108754B4
Authority
DE
Germany
Prior art keywords
layer
region
porous
semiconductor
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019108754.6A
Other languages
English (en)
Other versions
DE102019108754A1 (de
DE102019108754A8 (de
Inventor
Iris Moder
Bernhard Goller
Roland Rupp
Hans-Joachim Schulze
Francisco Javier Santos Rodriguez
Tobias Hoechbauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to US16/811,192 priority Critical patent/US11476111B2/en
Priority to CN202010151534.XA priority patent/CN111668097B/zh
Priority to CN202410827314.2A priority patent/CN118841319A/zh
Publication of DE102019108754A1 publication Critical patent/DE102019108754A1/de
Publication of DE102019108754A8 publication Critical patent/DE102019108754A8/de
Priority to US17/869,524 priority patent/US11881397B2/en
Priority to US18/407,025 priority patent/US12412740B2/en
Application granted granted Critical
Publication of DE102019108754B4 publication Critical patent/DE102019108754B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/475—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47576—Doping the layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)

Abstract

Verfahren zum Herstellen einer Halbleitervorrichtung, aufweisend:Vorsehen eines Halbleitersubstrats (700), das einen Basisbereich (705), eine Zusatzschicht (710) auf dem Basisbereich (705) und eine Oberflächenschicht (720) auf der Zusatzschicht (710) aufweist, wobei die Oberflächenschicht (720) mit einer ersten Hauptoberfläche (701) des Halbleitersubstrats (700) in Kontakt ist und wobei die Zusatzschicht (710) eine andere elektrochemische Auflösungseffizienz als der Basisbereich (705) und die Oberflächenschicht (720) aufweist;Ausbilden einer Maske (410) auf der ersten Hauptoberfläche (701), wobei Maskenöffnungen (415) in der Maske (410) erste Abschnitte (721) der Oberflächenschicht (720) freilegen;Umwandeln zumindest eines horizontalen Schichtbereichs der Zusatzschicht (710) und der ersten Abschnitte (721) der Oberflächenschicht (720) in eine poröse Struktur (820), wobei der horizontale Schichtbereich der Zusatzschicht (710) direkt an die Oberflächenschicht (720) angrenzt und wobei sich lateral zwischen den porosifizierten ersten Abschnitten (721) nicht-porosifizierte Abschnitte befinden; undAusbilden, nach dem Umwandeln, einer epitaktischen Schicht (730) auf der ersten Hauptoberfläche (701).

Description

  • TECHNISCHES GEBIET
  • Beispiele der vorliegenden Offenbarung beziehen sich auf ein Verfahren zum Herstellen von Halbleitervorrichtungen, wobei das Verfahren ein Ausbilden einer porösen Struktur in einem Halbleitersubstrat umfasst. Weitere Beispiele beziehen sich auf eine Wafer-Verbundstruktur mit einer porösen Struktur und auf eine Halbleitervorrichtung, die einen porösen Bereich enthält.
  • HINTERGRUND
  • Die Herstellung von Halbleiter-Wafern umfasst typischerweise ein Ausbilden von Kristall-Ingots durch vertikales Zonenschmelzen oder durch Ziehen eines Impfkristallstabs aus einem mit geschmolzenem Halbleitermaterial gefüllten Tiegel. Die Kristall-Ingots werden dann z.B. mittels Sägen in Scheiben geschnitten. Indes erhalten mehrere Techniken epitaktische Silizium-Wafer, indem eine dünne Trennschicht auf einer Oberseite eines wiederverwendbaren Saat-Wafers aus Silizium gebildet wird, eine Siliziumschicht auf der Trennschicht epitaktisch aufgewachsen wird und dann die epitaktisch aufgewachsene Siliziumschicht vom Saat-Wafer mechanisch gelöst wird. Andere Verfahren spalten einen epitaktisch gewachsenen Halbleiter-Wafer von einem einkristallinen Basissubstrat entlang einer Spaltschicht ab, die mittels Laserbestrahlung gebildet werden kann.
  • Druckschrift US 2016 / 0 104 780 A1 beschreibt das epitaktische Aufwachsen von einkristallinen Halbleiterschichten auf porösen Halbleiterschichten bei der Herstellung von Halbleiterbauteilen. Die porösen Halbleiterschichten sind Schichten mit gleichmäßiger Schichtdicke und reduzieren mechanische Belastungen in Strukturen, die in der epitaktischen Halbleiterschicht ausgebildet werden. Druckschrift US 2002 / 0 153 595 A1 beschreibt die Herstellung von einkristallinen Photovoltaikzellen basierend auf Si, Ge, GaAs, GaN bzw. GaP. Durch anodische Oxidation wird auf einem einkristallinen Hilfssubstrat eine stark poröse und auf der stark porösen Schicht eine schwach poröse Schicht ausgebildet. Auf der schwach porösen Schicht wird eine epitaktische Schicht aufgewachsen. Durch Spalten der hoch porösen Schicht wird die epitaktische Schicht von dem einkristallinen Hilfssubstrat abgetrennt. Das in der Druckschrift US 2005 / 0 142 687 A1 beschriebene Verfahren zur Herstellung eines mikromechanischen Diaphragmas nutzt eine porösen Doppelschicht mit einer schwach porösen Teilschicht und einer hoch porösen Teilschicht. Die Druckschrift US 2010 / 0 289 123 A1 bezieht sich auf eine SOI Technik, bei der eine Siliziumschicht epitaktisch auf einer SiGe Schicht aufwächst, die durch poröse Si-Säulen durchbrochen ist. Die Druckschrift WO 2013 / 117 155 A1 bezieht sich ebenfalls auf eine SOI Technik. Auf eine zur Porosifizierung vorgesehene Schicht wird eine erste einkristalline Halbleiterschicht aufgewachsen. Danach werden Gräben ausgebildet, die durch die erste einkristalline Halbleiterschicht und in die zur Porosifizierung vorgesehene Schicht reichen. Durch elektrochemisches Ätzen mit HF als Ätzmittel wird die zur Porosifizierung vorgesehene Schicht porosifiziert. Die porosifizierte Schicht wird oxidiert oder nitridiert. Ausgehend von den Seitenwänden der Gräben wird eine zweite epitaktische Schicht aufgewachsen, die die erste epitaktische Schicht lateral überwächst. Die Druckschrift US 6 143 628 A beschreibt den Transfer einer auf einer schwach porösen Schicht eines Spendersubstrats aufgewachsenen Epitaxieschicht auf ein Trägersubstrat mit aufliegender Isolatorschicht. Nach dem Bonden der Epitaxieschicht auf die Isolatorschicht wird das Spendersubstrat entlang einer stark porosifizierten Schicht von der epitaktischen Schicht und dem Trägersubstrat abgespalten.
  • Es besteht ein Bedarf an Verfahren, um Halbleiter-Wafer wirtschaftlich bereitzustellen.
  • ZUSAMMENFASSUNG
  • Die Erfindung ist in den unabhängigen Patentansprüchen definiert. Weiterbildungen sind Gegenstand der abhängigen Patentansprüche. Ein Beispiel der vorliegenden Offenbarung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren umfasst ein Vorsehen eines Halbleitersubstrats, das einen Basisbereich, eine Hilfs- bzw. Zusatzschicht und eine Oberflächenschicht umfasst. Die Zusatzschicht wird auf dem Basisbereich ausgebildet. Die Oberflächenschicht wird auf der Zusatzschicht ausgebildet. Die Oberflächenschicht wird in Kontakt mit einer ersten Hauptoberfläche des Halbleitersubstrats ausgebildet. Die Zusatzschicht kann eine andere elektrochemische Auflösungseffizienz (engl.: electrochemical dissolution efficiency) als der Basisbereich und die Oberflächenschicht aufweisen. Zumindest ein Bereich der Zusatzschicht und ein Bereich der Oberflächenschicht werden in eine poröse Struktur umgewandelt. Nach Umwandeln zumindest des Bereichs der Zusatzschicht und zumindest des Bereichs der Oberflächenschicht in die poröse Struktur wird eine epitaktische Schicht auf der ersten Hauptoberfläche ausgebildet.
  • Ein anderes Beispiel der vorliegenden Offenbarung bezieht sich auf ein weiteres Verfahren zum Herstellen einer Halbleitervorrichtung. Ein Halbleitersubstrat wird vorgesehen, das einen Basisbereich und eine auf dem Basisbereich ausgebildete Zusatzschicht umfasst. Die Zusatzschicht ist mit einer ersten Hauptoberfläche des Halbleitersubstrats in Kontakt. In der ersten Hauptoberfläche werden Gruben ausgebildet. Zumindest ein Bereich der Zusatzschicht wird in eine poröse Struktur umgewandelt, wobei die poröse Struktur einen geschichteten Bereich in einem Abstand zur ersten Hauptoberfläche enthält und ferner lateral getrennte säulenförmige Bereiche enthält, die sich von den Gruben aus zum geschichteten Bereich erstrecken.
  • Ein anderes Beispiel der vorliegenden Offenbarung bezieht sich auf eine Wafer-Verbundstruktur, die einen Basisbereich, eine poröse Struktur und eine epitaktische Schicht umfasst. Die poröse Struktur umfasst einen grobporösen geschichteten Bereich, der auf dem Basisbereich ausgebildet ist, und einen feinporösen Bereich, der auf dem geschichteten Bereich ausgebildet ist. Die epitaktische Schicht ist auf dem feinporösen Bereich ausgebildet.
  • Ein anderes Beispiel der vorliegenden Offenbarung bezieht sich auf eine Halbleitervorrichtung, die einen Halbleiterkörper enthält. Der Halbleiterkörper umfasst eine Driftstruktur, einen feinporigen Bereich und einen grobporigen geschichteten Bereich. Der feinporige Bereich ist zwischen einer ersten Oberfläche des Halbleiterkörpers und dem geschichteten Bereich ausgebildet. Der geschichtete Bereich ist in direktem Kontakt mit einer der ersten Oberfläche entgegengesetzten zweiten Oberfläche des Halbleiterkörpers.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile beim Lesen der folgenden detaillierten Beschreibung und Betrachten der beiliegenden Zeichnungen erkennen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Ausführungsformen zu liefern, und sie sind in die Patentbeschreibung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen Beispiele einer Halbleitervorrichtung, einer Wafer-Verbundstruktur und eines Verfahrens zum Herstellen einer Halbleitervorrichtung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Beispiele. Weitere Beispiele werden in der folgenden detaillierten Beschreibung und den Ansprüchen beschrieben.
    • 1A - 1D zeigen schematische vertikale Querschnittsansichten von Bereichen eines Halbleitersubstrats und einer Wafer-Verbundstruktur, um ein Verfahren zum Herstellen einer Halbleitervorrichtung, das ein Ausbilden einer porösen Struktur einschließt, gemäß eines Beispiels zu veranschaulichen.
    • 2A - 2C zeigen schematische vertikale Querschnittsansichten von Bereichen eines Halbleitersubstrats und einer Wafer-Verbundstruktur, um ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem Beispiel unter Verwendung lateral getrennter, feinporöser säulenförmiger Strukturen zu veranschaulichen.
    • 3A - 3C zeigen schematische vertikale Querschnittsansichten von Bereichen eines Halbleitersubstrats und einer Wafer-Verbundstruktur, um ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem Beispiel unter Verwendung von Gruben zum Ausbilden lateral getrennter, feinporöser säulenförmiger Strukturen zu veranschaulichen.
    • 4A - 4C zeigen schematische vertikale Querschnittsansichten von Bereichen eines Halbleitersubstrats und einer Wafer-Verbundstruktur, um ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem Beispiel unter Verwendung einer maskierten Implantation von Dotierstoffen zum Ausbilden lateral getrennter, feinporöser säulenförmiger Strukturen zu veranschaulichen.
    • 5A - 5C zeigen schematische vertikale Querschnittsansichten von Bereichen eines Halbleitersubstrats und einer Wafer-Verbundstruktur, um ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem Beispiel unter Verwendung von Gruben zum Ausbilden lateral getrennter, feinporöser säulenförmiger Strukturen zu veranschaulichen.
    • 6 zeigt eine schematische vertikale Querschnittsansicht einer Wafer-Verbundstruktur gemäß einem Beispiel mit einer epitaktischen Schicht auf einer feinporösen Schicht.
    • 7 zeigt eine schematische vertikale Querschnittsansicht einer Wafer-Verbundstruktur gemäß einem Beispiel mit lateral getrennten, feinporösen säulenförmigen Bereichen.
    • 8A - 8B zeigen schematische vertikale und horizontale Querschnittsansichten einer Halbleiterdiode mit einem porösen Bereich gemäß einem Beispiel.
    • 9A - 9B zeigen vertikale und horizontale Querschnittsansichten einer Halbleitervorrichtung mit Transistorzellen und einem porösen Bereich gemäß einem Beispiel.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird Bezug genommen auf die beiliegenden Zeichnungen, die einen Teil hiervon bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen eine Halbleitervorrichtung, eine Wafer-Verbundstruktur und ein Verfahren zum Herstellen einer Halbleitervorrichtung in die Praxis umgesetzt werden können. Es ist zu verstehen, dass andere Beispiele verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Umfang der vorliegenden Offenbarung abzuweichen. Beispielsweise können Merkmale, die für ein Beispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Beispielen verwendet werden, um zu noch einem weiteren Beispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Offenbarung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Patentansprüche beschränkend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Entsprechende Elemente sind in den verschiedenen Zeichnungen mit den gleichen Bezugszeichen bezeichnet, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen aber das Vorhandensein zusätzlicher Elemente oder Merkmale nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder ein hochdotiertes Halbleitermaterial. Der Begriff „elektrisch gekoppelt“ schließt ein, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signal- und/oder Leistungsübertragung geeignet sind, zwischen die elektrisch gekoppelten Elementen geschaltet sein können, beispielsweise Elemente, die gesteuert werden können, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorsehen. Ein ohmscher Kontakt ist ein nicht gleichrichtender elektrischer Übergang mit einer linearen oder nahezu linearen Strom-Spannung-Charakteristik.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ neben dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die geringer als die Dotierungskonzentration eines „n“-Dotierungsgebiets ist, während ein „n+“-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • Zwei angrenzende Dotierungsgebiete des gleichen Leitfähigkeitstyps und mit verschiedenen Dotierstoffkonzentrationen bilden einen unipolaren Übergang, z.B. einen (n/n+)-Übergang oder (p/p+)-Übergang, entlang einer Grenzfläche zwischen den beiden Dotierungsgebieten. Beim unipolaren Übergang kann ein Dotierstoffkonzentrationsprofil orthogonal zum unipolaren Übergang eine Stufe oder einen Wendepunkt zeigen, bei der oder dem sich das Dotierstoffkonzentrationsprofil von konkav in konvex oder umgekehrt ändert.
  • Für physikalische Abmessungen angegebene Bereiche schließen die Randwerte ein. Beispielsweise liest sich ein Bereich für einen Parameter y von a bis b als a ≤ y ≤ b. Das Gleiche gilt für Bereiche mit einem Randwert wie „höchstens“ und „zumindest“.
  • Hauptbestandteile einer Schicht oder einer Struktur aus einer chemischen Verbindung oder Legierung sind solche Elemente, deren Atome die chemische Verbindung oder Legierung bilden. Beispielsweise sind Nickel und Silizium die Hauptbestandteile einer Nickelsilizid-Schicht, und Kupfer und Aluminium sind die Hauptbestandteile einer Kupferaluminium-Legierung.
  • Der Begriff „auf“ soll nicht als nur „direkt auf“ bedeutend aufgefasst werden. Vielmehr kann, falls ein Element „auf“ einem anderen Element positioniert ist (z.B. eine Schicht „auf“ einer anderen Schicht oder „auf“ einem Substrat ist), eine weitere Komponente (z.B. eine weitere Schicht) zwischen den beiden Elementen positioniert sein (z.B. kann eine weitere Schicht zwischen einer Schicht und einem Substrat positioniert sein, falls die Schicht „auf“ dem Substrat ist).
  • Gemäß einem Beispiel kann ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Vorsehen eines Halbleitersubstrats einschließen, das einen Basisbereich, eine Zusatzschicht und eine Oberflächenschicht umfasst.
  • Das Halbleitersubstrat kann ein Halbleiter-Einkristall sein, wobei der Halbleiter ein einelementiger Halbleiter wie etwa Silizium (Si) oder Germanium (Ge) oder ein Verbundhalbleiter, zum Beispiel ein III/V-Verbundhalbleiter wie etwa Galliumarsenid (GaAs) oder Galliumnitrid (GaN) oder ein IV/IV-Verbundhalbleiter wie etwa Siliziumgermanium (SiGe) oder Siliziumcarbid (SiC), sein kann. Das Halbleitersubstrat kann zwei parallele, flache Hauptoberflächen der gleichen Form und Größe und eine laterale Oberfläche aufweisen, die die Ränder der beiden Hauptoberflächen verbindet. Beispielsweise kann das Halbleitersubstrat ein polygonales (z.B. ein rechtwinkliges oder ein hexagonales) Prisma mit oder ohne gerundete Ränder oder ein gerader Zylinder mit oder ohne ein oder mehr Flats oder Kerben sein.
  • Richtungen parallel zu den Hauptoberflächen sind horizontale oder laterale Richtungen. Eine Oberflächennormale auf einer Hauptoberfläche ist parallel zu einer vertikalen Richtung.
  • Die Zusatzschicht kann direkt auf dem Basisbereich ausgebildet sein. Die Oberflächenschicht kann direkt auf der Zusatzschicht ausgebildet sein. Mit anderen Worten können der Basisbereich, die Zusatzschicht und die Oberflächenschicht direkt aufeinander vertikal gestapelt sein. Die Oberflächenschicht kann die oberste Schicht sein, und die freigelegte Oberfläche der Oberflächenschicht kann eine erste der beiden Hauptoberflächen des Halbleitersubstrats bilden. Die Oberflächenschicht kann eine erste Hauptoberfläche des Halbleitersubstrats aufweisen. Das heißt, die Oberflächenschicht kann in direktem Kontakt mit der ersten Hauptoberfläche ausgebildet sein. Beispielsweise kann eine äußere Oberfläche der Oberflächenschicht die erste Hauptoberfläche bilden und/oder darstellen.
  • Der Basisbereich und die Zusatzschicht können eine horizontale erste Grenzfläche, z.B. einen horizontalen unipolaren Übergang oder einen pn-Übergang, ausbilden. Der Basisbereich und die Oberflächenschicht können eine horizontale zweite Grenzfläche, z.B. einen horizontalen unipolaren Übergang oder einen pn-Übergang, ausbilden. Hier und im Folgenden kann eine Schicht als horizontale Struktur einer im Wesentlichen gleichmäßigen Dicke und lateral im Wesentlichen gleichmäßigen Dotierstoffverteilung verstanden werden.
  • Die Zusatzschicht kann eine andere elektrochemische Auflösungseffizienz (insbesondere eine höhere Auflösungseffizienz) als der Basisbereich und/oder die Oberflächenschicht aufweisen. Eine anodische Auflösung tritt während einer elektrochemischen Ätzung auf, wobei sich ein Metall oder ein Halbleiter von einem anodischen Werkstück in einem kathodischen Elektrolyt löst. Die elektrochemische Auflösungseffizienz kann der Menge an Material entsprechen, die mit einer elektrochemischen Ätzung unter den gleichen Bedingungen entfernt werden kann, wobei zum Beispiel entweder der Strom oder die Spannung konstant gehalten wird. Eine höhere elektrochemische Auflösungseffizienz kann eine gröbere Porenstruktur mit größeren Poren ergeben.
  • Die elektrochemische Auflösungseffizienz kann der elektrochemischen Auflösungsrate, insbesondere der anodischen Auflösungsrate, entsprechen. Alternativ dazu kann die elektrochemische Auflösungseffizienz der Zeit entsprechen, in der die elektrochemische Ätzung auf den jeweiligen Bereich und/oder die jeweilige Schicht, der oder die geätzt werden soll, einwirkt. Die elektrochemische Auflösungsrate kann die Menge an Atomen sein, die während einer gegebenen Zeitspanne entfernt wird. Beispielsweise kann die Zusatzschicht eine höhere elektrochemische Auflösungseffizienz als der Basisbereich und/oder die Oberflächenschicht aufweisen.
  • In einigen Beispielen kann die elektrochemische Auflösungsrate der Zusatzschicht höher als die elektrochemische Auflösungsrate des Basisbereichs und/oder der Oberflächenschicht sein. Dies kann beispielsweise für das sogenannte spannungsgesteuerte elektrochemische Ätzen (d.h. wenn eine konstante Spannung angelegt wird) der Fall sein. Die elektrochemische Auflösungsrate ist die Rate, mit der sich ein bestimmtes Material in einem Elektrolyt löst. Im spannungsgesteuerten Fall kann ein leitfähigerer Bereich eines Halbleitermaterials eine höhere elektrochemische Auflösungsrate als ein weniger leitfähiger Bereich des gleichen Halbleitermaterials mit dem gleichen Leitfähigkeitstyp aufweisen. Beispielsweise kann im spannungsgesteuerten Fall ein höher dotierter Bereich eines Halbleitermaterials eine höhere elektrochemische Auflösungsrate als ein schwächer dotierter Bereich des gleichen Halbleitermaterials mit dem gleichen Leitfähigkeitstyp zeigen.
  • In anderen Beispielen kann die elektrochemische Auflösungsrate der Zusatzschicht gleich der elektrochemischen Auflösungsrate des Basisbereichs und/oder der Oberflächenschicht oder höher sein. Dies kann beispielsweise für das sogenannte stromgesteuerte elektrochemische Ätzen der Fall sein. In diesem Fall kann die elektrochemische Ätzung für eine längere Zeit auf die Zusatzschicht als auf die Oberflächenschicht und/oder den Basisbereich einwirken. Es kann möglich sein, dass das elektrochemische Ätzen für den Basisbereich und/oder die Oberflächenschicht aufgrund beispielsweise unterschiedlicher elektrischer Eigenschaften dieser Schichten (oder bzw. dieser Schicht) verglichen mit der Zusatzschicht (insbesondere automatisch) stoppen wird. Auf diese Weise kann verglichen mit dem Basisbereich und/oder der Oberflächenschicht von der Zusatzschicht mehr Material entfernt werden.
  • Es gibt Beispiele, in denen die elektrochemische Auflösungsrate der Zusatzschicht sogar niedriger als die elektrochemische Auflösungsrate des Basisbereichs und/oder der Oberflächenschicht sein kann.
  • Während eines elektrochemischen Ätzens eines Substrats mit einer gleichmäßigen Auflösungsrate kann der elektrische Widerstand des Halbleitersubstrats an Stellen, an denen aufgrund natürlicher Schwankungen die Ätzung fortzuschreiten beginnt, lokal reduziert sein. Der niedrigere elektrische Widerstand hat eine höhere lokale Stromdichte und Stromfilamente zur Folge, so dass die Ätzung vorwiegend an Stellen voranschreitet, wo die Ätzung aufgrund natürlicher Schwankungen zuerst begonnen hat. Die Ausführungsformen können die Steuerung des Zugangs des Ätzmediums zur Zusatzschicht verbessern und einen rein stochastischen Prozess in einem gewissen Maße ersetzen.
  • Zumindest ein Bereich der Zusatzschicht und ein Bereich der Oberflächenschicht können elektrochemisch, z.B. durch elektrochemisches Ätzen, das eine anodische Auflösung des Halbleitermaterials induziert, porös gemacht werden, d.h. in eine poröse Struktur umgewandelt werden. Beispielsweise kann das Halbleitersubstrat mit einem Elektrolyt in Kontakt gelangen, der Fluor, zum Beispiel Fluorwasserstoffsäure (HF), und Ethanol enthält. Alternativ dazu kann der Elektrolyt eine wässrige HF-Lösung sein. Eine Kathodenelektrode kann in den Elektrolyt eingetaucht werden, und zwischen der Kathodenelektrode und dem Halbleitersubstrat, das die Anodenelektrode bildet, kann ein elektrisches Potential angelegt werden.
  • Statt die Kristallstruktur des Halbleitersubstrats vollständig aufzulösen, gräbt eine anodische Auflösung lokal Gruppen von Gitteratomen aus dem Kristallgitter aus, wobei sich innerhalb des Halbleiterkristalls Poren bilden. Die verbleibenden, nicht gelösten Gitteratome bilden ein einkristallines Gitterskelett.
  • Die anodische Auflösung kann zumindest einen Bereich der Zusatzschicht und zumindest einen Bereich der Oberflächenschicht in einen porösen Bereich umwandeln. Die höhere Auflösungseffizienz der Zusatzschicht kann bewirken, dass die anodische Auflösung die Zusatzschicht in einen grobporösen Bereich mit vergleichsweise großen Poren und einer hohen Gesamtporosität von zumindest 30 % und höchstens 80 %, z.B. in einem Bereich von 40 % bis 60 %, umwandelt. Beispielsweise können im grobporösen Bereich die Poren einen mittleren Durchmesser größer als 50 nm, z.B. in einem Bereich von 50 nm bis 200 nm, aufweisen.
  • Die niedrige anodische Auflösungseffizienz der Oberflächenschicht kann bewirken, dass die anodische Auflösung die Oberflächenschicht in einen feinporösen Bereich mit vergleichsweise kleinen Poren und einer geringen Gesamtporosität von zumindest 5 % und höchstens 50 %, z.B. in einem Bereich von 10 % bis 35 %, umwandelt. Beispielsweise können im feinporösen Bereich die Poren einen mittleren Durchmesser von höchstens 50 nm, z.B. kleiner als 40 nm, aufweisen.
  • Die Porosität des grobporösen Bereichs kann im Allgemeinen größer als die Porosität des feinporösen Bereichs sein. Die Porosität eines Bereichs (z.B. einer Schicht oder eines Körpers) kann der Bruchteil des Hohlraum- (d.h. „leeren“) Volumens im Bereich über das Gesamtvolumen des Bereichs sein.
  • Die Zusatzschicht kann über die komplette vertikale Ausdehnung der Zusatzschicht porös gemacht werden. Außerdem kann der horizontale Schichtbereich des Basisbereichs porös gemacht werden, wobei der porös gemachte horizontale Schichtbereich des Basisbereichs mit der porös gemachten Zusatzschicht in direktem Kontakt ist. Alternativ dazu kann nur ein horizontaler Schichtbereich der Zusatzschicht porös gemacht werden, wobei der porös gemachte horizontale Schichtbereich direkt an die porös gemachte Oberflächenschicht grenzen kann.
  • Nach Ausbilden der porösen Struktur über eine Umwandlung kann eine epitaktische Schicht direkt auf der ersten Hauptoberfläche der Oberflächenschicht (mit oder ohne in-situ-Wasserstoffoberflächenätzung vor einem epitaktischen Wachstum) ausgebildet werden. Die abgeschiedenen Atome können sich in das poröse, aber noch kristalline (insbesondere einkristalline) Gitter der porösen Struktur einschleusen. Die epitaktische Schicht kann aus dem gleichen Halbleiter wie die Oberflächenschicht oder aus einem anderen Halbleiter, der ein Kristallgitter bildet, das mit dem Kristallgitter der Oberflächenschicht annähernd übereinstimmt, gebildet werden.
  • Die Qualität der epitaktischen Schicht kann mittels deren Gitterdefektdichte beschrieben werden. Eine epitaktische Schicht, die auf einer grobporösen (auch „großporös“ genannten) Struktur aufgewachsen wurde, kann eine vergleichsweise hohe Gitterdefektdichte aufweisen. In einigen Halbleitermaterialien kann eine anodische Auflösung eine dünne Oberflächenschicht (eine sogenannte Skin-Schicht) mit selbst-geordneten säulenförmigen Poren und einer vergleichsweise feinporösen Struktur bilden. Solch eine natürliche Skin-Schicht kann zu dünn sein, um eine ausreichend raue Saat-Schicht für Epitaxie zu bilden. Beispielsweise kann ein Reinigungs- oder Ätzprozess, z.B. ein Ätzprozess in einer wasserstoffhaltigen Atmosphäre, dem Epitaxieprozess vorausgehen und kann die natürliche Skin-Schicht teilweise oder vollständig in eine poröse Struktur mit größeren und/oder mehr Poren umwandeln.
  • Das Vorhandensein der Oberflächenschicht erleichtert eine Steuerung der Dicke einer ausreichend rauen Saat-Schicht für Epitaxie, wobei die Saat-Schicht eine feinporöse Struktur entlang der ersten Hauptoberfläche aufweist und wobei die Saat-Schicht die Oberflächenschicht oder zumindest einen Bereich der Oberflächenschicht umfasst.
  • Insbesondere erleichtert ein Auswählen einer geeigneten Dicke für die Oberflächenschicht die Ausbildung einer feinporösen Saat-Schicht definierter Dicke entlang der ersten Hauptoberfläche und eine Ausbildung einer grobporösen Schicht in einem Abstand zur ersten Hauptoberfläche. Die Saat-Schicht kann eine geeignete Basis für eine epitaktische Schicht mit einer vergleichsweise hohen Kristallqualität bereitstellen. Die Dicke der Saat-Schicht kann ausreichen, so dass sie in oder direkt vor dem Epitaxieprozess nicht vollständig aufgebraucht oder anderweitig beschädigt wird. Zur gleichen Zeit liefert das Verfahren eine hochporöse Struktur unterhalb der feinporösen Saat-Schicht. Die hochporöse Struktur kann z.B. einen zuverlässigen Trennprozess erleichtern, der die epitaktische Schicht von Basisbereich löst.
  • Beispielsweise kann der Wafer zusätzlich eine Hochtemperaturbehandlung (z.B. ein aktivierendes Ausheilen nach einem epitaktischen Wachstum) durchlaufen. Die Hochtemperaturbehandlung kann bei einer Temperatur oberhalb 1300°C durchgeführt werden. Während solch einer Hochtemperaturbehandlung können die Poren in der porösen Struktur innerhalb des Halbleitermaterials umgeordnet werden. Insbesondere können die Poren zu größeren Poren kombiniert und/oder umgeordnet werden. Die Porosität der porösen Struktur kann unverändert bleiben oder kann sich nur um höchstens ± 10 % ändern. Nach der Hochtemperaturbehandlung kann die poröse Struktur beispielsweise größere Poren aufweisen; aber die Anzahl an Poren kann reduziert worden sein. Die Morphologie der porösen Struktur kann sich somit während einer Hochtemperaturbehandlung ändern. Dies könnte eine Trennung der epitaktischen Schicht von dem Basisbereich erleichtern.
  • Gemäß einem Beispiel kann die epitaktische Schicht vom Basisbereich entlang der porösen Struktur in jeder beliebigen Phase einer Prozessierung getrennt werden. Beispielsweise kann die epitaktische Schicht nach Ausbilden halbleitender Bereiche von Halbleitervorrichtungen in der epitaktischen Schicht vom Basisbereich getrennt werden. Der Trennprozess kann ein Trennen (z.B. Spalten) der porösen Struktur entlang einer annähernd horizontalen Ebene durch den grobporösen geschichteten Bereich einschließen.
  • Das Verfahren ermöglicht, Halbleitervorrichtungen ausschließlich aus einer epitaktischen Schicht (z.B. mehrere epitaktische Schichten mit unterschiedlicher Dotierung) zu erhalten. Der Basisbereich kann nach Entfernen von Resten der porösen Struktur vom Basisbereich für einen weiteren Zyklus wiederverwendet werden. Da die Zusatzschicht dünner als ein typisches Sägeblatt oder gar ein Draht zum Sägen von Halbleiter-Wafern von einem Kristall-Ingot sein kann, ist es möglich, den Verlust an teurem einkristallinem Halbleitermaterial zu reduzieren.
  • Gemäß einem Beispiel können sich die epitaktische Schicht und das Halbleitersubstrat in zumindest einem Hauptbestandteil unterscheiden. Beispielsweise kann die epitaktische Schicht eine Schicht aus Galliumarsenid (GaAs) oder Galliumnitrid (GaN) sein, und das Halbleitersubstrat kann ein Siliziumcarbid-(SiC) Substrat sein. Ein teureres Halbleitermaterial kann mittels epitaktischen Wachstums zu Lasten eines Verlusts an weniger teurem Halbleitermaterial erhalten werden.
  • Gemäß einem Beispiel kann eine mittlere Netto-Dotierstoffkonzentration in der Zusatzschicht zumindest beim 100-Fachen einer mittleren Netto-Dotierstoffkonzentration in der Oberflächenschicht liegen. Beispielsweise basieren die Oberflächenschicht und die Zusatzschicht auf 4H-SiC vom n-Typ, und die Dotierstoffkonzentration kann größer als 1019 cm-3, zum Beispiel zumindest 1020 cm-3, sein. Die Dotierstoffkonzentration in der Oberflächenschicht kann geringer als 1018 cm-3, zum Beispiel höchstens 1017 cm-3, sein.
  • Außerdem kann eine mittlere Netto-Dotierstoffkonzentration im Basisbereich gleich der mittleren Netto-Dotierstoffkonzentration in der Zusatzschicht sein oder kann höchstens 50 %, zum Beispiel höchstens 10 %, dieser betragen. Auf diese Weise kann das vertikale Wachstum der porösen Struktur in die Richtung der zweiten Hauptoberfläche gesteuert werden.
  • Gemäß einem Beispiel können die Oberflächenschicht und die Zusatzschicht den gleichen Leitfähigkeitstyp aufweisen; zum Beispiel können beide Schichten entweder vom n-Typ oder p-Typ sein. Die Oberflächenschicht kann folglich auf kostengünstige Weise gebildet werden. Beispielsweise kann eine Ausbildung der Oberflächenschicht eine in-situ-Dotierung während eines epitaktischen Wachstums der Oberflächenschicht auf der Zusatzschicht einschließen. Alternativ dazu oder zusätzlich kann eine Ausbildung der Oberflächenschicht ein Gegendotieren eines Oberflächenbereichs einer Vorläuferschicht mit der Dotierstoffkonzentration der Zusatzschicht einschließen, wobei der gegendotierte Bereich der Vorläuferschicht die Oberflächenschicht bildet und der Rest der Vorläuferschicht die Zusatzschicht bildet.
  • Gemäß einem Beispiel kann das Halbleitersubstrat ein Siliziumcarbid-Substrat sein. Die Ausbildung einer Porosität eines Siliziumcarbid-Substrats ohne Ausbildung einer Zusatzschicht und einer Oberflächenschicht kann eine verhältnismäßig dünne natürliche Skin-Schicht ergeben, in der sich selbst-geordnete nano-säulenförmige Poren bilden. Die natürliche Skin-Schicht kann eine ausreichend glatte Oberfläche für epitaktisches Wachstum zeigen. Das Vorsehen der Kombination der Oberflächenschicht und der Zusatzschicht gemäß einigen Ausführungsformen des vorliegenden Verfahrens kann zur Folge haben, dass nach Ausbildung einer Porosität die Oberflächenschicht oder ein Bereich der Oberflächenschicht eine Saat-Schicht mit einer größeren Dicke als die natürliche Skin-Schicht bildet, wobei die Saat-Schicht robuster ist und während des epitaktischen Wachstums der epitaktischen Schicht nicht aufgebraucht oder stark beschädigt wird.
  • Gemäß einem Beispiel kann die erste Hauptoberfläche während einer Ausbildung der porösen Struktur vollständig freigelegt werden. Eine ausreichend dicke Oberflächenschicht kann ohne jegliche weitere Maskierungsschritte auf wirtschaftliche Weise gebildet werden.
  • Gemäß einem Beispiel kann eine Maske auf der Hauptoberflächenschicht vor Ausbilden der porösen Struktur über die Umwandlung gebildet werden. Maskenöffnungen in der Maske können erste Abschnitte der Oberflächenschicht freilegen. Die Maskenöffnungen können mit einer Breite von nicht mehr als 200 nm, zum Beispiel höchstens 100 nm, streifenförmig sein oder können mit einem Durchmesser oder einer Kantenlänge von nicht mehr als 200 nm, zum Beispiel höchstens 100 nm, annähernd kreisförmig oder annähernd regelmäßig polygonal sein. Die Maskenöffnungen können in einem regelmäßigen Muster angeordnet sein, wobei ein Abstand von Mitte zu Mitte zwischen benachbarten Maskenöffnungen im Bereich einiger Mikrometer liegen kann. Die Maske kann von einem Material mit einem ausreichenden Ätzwiderstand gegen den Elektrolyt gebildet werden.
  • Während einer elektrochemischen Ätzung kann sich das elektrische Feld in Bereichen der Oberflächenschicht unterhalb der Maskenöffnungen konzentrieren (d.h. kann darin am größten sein und/oder kann darin dominieren). Mit anderen Worten wird sich in der schwach dotierten Oberflächenschicht die Ausbildung einer Porosität entlang den elektrischen Feldlinien unterhalb der Maskenöffnungen konzentrieren, so dass keine oder nur wenige Poren in durch die Maske bedeckten Bereichen der Oberflächenschicht gebildet werden. Die nicht porös gemachten Bereiche der Oberflächenschicht können defektfreie Bereiche einer Saat-Schicht für eine epitaktische Schicht hoher Qualität bilden.
  • Die Dotierstoffkonzentrationen in der Oberflächenschicht und der Zusatzschicht, die Dicke der Oberflächenschicht, die Abmessungen der Maskenöffnungen und der Abstand von Mitte zu Mitte zwischen den Maskenöffnungen ermöglichen eine präzise Steuerung der Dicke einer rauen Saat-Schicht für den epitaktischen Prozess.
  • Gemäß einem anderen Beispiel können die durch die Maskenöffnungen freigelegten ersten Abschnitte vor Ausbilden der porösen Struktur über die Umwandlung vertieft werden. Die Vertiefung kann Gruben in der ersten Hauptoberfläche bilden. Die Gruben können eine vertikale Ausdehnung in einem Bereich von 0,1 µm bis 5 µm, zum Beispiel von 0,5 µm bis 1 µm, aufweisen.
  • Die Maske kann vor Ausbildung einer Porosität (d.h. vor Ausbilden der porösen Struktur) entfernt werden. Während eines anodischen Ätzens können sich die elektrischen Feldlinien unterhalb der Gruben konzentrieren. Eine anodische Auflösung kann sich entlang Stromfilamenten konzentrieren und ausbreiten, die sich parallel zu den elektrischen Feldlinien unterhalb der Gruben ausbilden, so dass in der Oberflächenschicht Poren vorwiegend oder ausschließlich unterhalb der Gruben gebildet werden. Nicht porös gemachte Bereiche der Oberflächenschicht können Bereiche einer rauen Saat-Schicht für epitaktisches Wachstum bilden.
  • Gemäß einem weiteren Beispiel können vor Ausbilden der porösen Struktur über die Umwandlung Dotierstoffe selektiv in die ersten Abschnitte implantiert werden. Die Dotierstoffe können die elektrochemische Auflösungseffizienz, z.B. die Auflösungsrate der Oberflächenschicht, lokal erhöhen, so dass in der schwach dotierten Oberflächenschicht die Ausbildung einer Porosität vorwiegend in den durch die Maskenöffnungen freigelegten Bereichen stattfindet. Nicht porös gemachte Bereiche der Oberflächenschicht können Bereiche einer rauen Saat-Schicht für epitaktisches Wachstum bilden.
  • Gemäß einem anderen Beispiel umfasst das Verfahren zum Herstellen einer Halbleitervorrichtung ein Vorsehen eines Halbleitersubstrats, das einen Basisbereich und eine auf dem Basisbereich ausgebildete Zusatzschicht umfasst. In der Zusatzschicht können Gruben gebildet werden. Beispielsweise kann eine Ätzmaske auf der Zusatzschicht ausgebildet werden, wobei Maskenöffnungen in der Ätzmaske erste Abschnitte der Zusatzschicht freilegen und wobei die Gruben in den ersten Abschnitten gebildet werden. Die Gruben können eine vertikale Ausdehnung in einem Bereich von 0,1 µm bis 5 µm, zum Beispiel von 0,5 µm bis 1 µm, aufweisen. Eine erste vertikale Ausdehnung v1 der Zusatzschicht kann in einem Bereich von 0,5 µm bis 10 µm liegen.
  • Zumindest ein Bereich der Zusatzschicht kann zum Beispiel mittels anodischer Auflösung in eine poröse Struktur umgewandelt werden. Die poröse Struktur umfasst einen geschichteten Bereich in einem Abstand zur Hauptoberfläche und lateral getrennte säulenförmige Bereiche, die sich von den Gruben aus zum geschichteten Bereich erstrecken. Nicht porös gemachte Bereiche der Zusatzschicht zwischen den säulenförmigen Bereichen bilden nichtporöse Bereiche. Die nichtporösen Bereiche können komplett ohne Poren sein oder können Poren in einem signifikanten geringeren Ausmaß als die säulenförmigen Bereiche der porösen Struktur enthalten. Beispielsweise beträgt eine Porosität des nichtporösen Bereichs höchstens 10 % der Porosität der säulenförmige Bereiche.
  • Die Gruben ermöglichen unter geringem Aufwand eine Ausbildung einer ausreichend dicken, geringporösen Saat-Schicht mit einer ausreichenden Kristallqualität.
  • Gemäß einem Beispiel kann nach Umwandeln zumindest eines Bereichs der Zusatzschicht und zumindest eines Bereichs der Oberflächenschicht in die poröse Struktur eine epitaktische Schicht auf der ersten Hauptoberfläche ausgebildet werden. Die epitaktische Schicht kann entlang dem geschichteten Bereich der porösen Struktur vom Basisbereich getrennt werden. Beispielsweise kann der geschichtete Bereich horizontal getrennt werden.
  • Gemäß einem anderen Beispiel kann eine Wafer-Verbundstruktur einen Basisbereich, eine poröse Struktur und eine epitaktische Schicht umfassen. Die poröse Struktur kann einen grobporösen geschichteten Bereich und einen feinporösen Bereich umfassen. Der grobporöse geschichtete Bereich ist auf dem Basisbereich ausgebildet. Der feinporöse Bereich ist auf dem grobporösen geschichteten Bereich ausgebildet. Die epitaktische Schicht ist auf dem feinporösen Bereich ausgebildet. Die epitaktische Schicht kann homogen dotiert sein, kann einen nicht einheitlichen vertikalen Dotierstoffgradienten zeigen, kann zwei oder mehr verschieden dotierte Teilschichten umfassen oder kann halbleitende Bereiche von Halbleitervorrichtungen in jeder beliebigen Stufe einer Prozessierung enthalten.
  • Die Wafer-Verbundstruktur ermöglicht die Herstellung von Halbleitervorrichtungen in einer epitaktischen Schicht mit hoher Kristallqualität, wobei die poröse Struktur eine effektive Trennung der epitaktischen Schicht vom Basisbereich erleichtert.
  • Gemäß einem Beispiel kann der feinporöse Bereich lateral getrennte säulenförmige Bereiche enthalten, die vom geschichteten Bereich aus vorstehen. Nichtporöse Bereiche können lateral zwischen den säulenförmigen Bereichen ausgebildet werden.
  • Gemäß einem anderen Beispiel kann der geschichtete Bereich einen Verbundhalbleiter enthalten.
  • Gemäß einem anderen Beispiel kann eine Halbleitervorrichtung einen Halbleiterkörper enthalten, der eine Driftstruktur, einen feinporigen Bereich und einen grobporigen geschichteten Bereich umfasst.
  • Die Halbleitervorrichtung und/oder der Wafer, die oben beschrieben wurden, können mit zumindest einigen der in Verbindung mit obigen oder folgenden Beispielen beschriebenen Verfahrensschritte hergestellt werden. Das heißt, alle in Verbindung mit Ausführungsformen des Verfahrens offenbarten Merkmale werden auch für die Halbleitervorrichtung und/oder den Wafer offenbart und umgekehrt. Insbesondere kann der feinporige Bereich die Charakteristiken des oben beschriebenen feinporösen Bereichs aufweisen. Ferner kann der grobporige Bereich die Charakteristiken des oben beschriebenen grobporösen Bereichs aufweisen, und ein Schichtbereich des grobporigen Bereichs kann die Charakteristiken des geschichteten Bereichs des oben beschriebenen grobporösen Bereichs aufweisen.
  • Der feinporige Bereich kann zwischen der ersten Oberfläche und dem Schichtbereich des grobporigen Bereichs ausgebildet werden. Der grobporige Schichtbereich kann in direktem Kontakt mit der zweiten Oberfläche sein. Die Driftstruktur kann eine schwach dotierte Driftzone zwischen der ersten Oberfläche und dem porösen Bereich enthalten. Die Driftzone kann außerhalb des porösen Bereichs ausgebildet sein oder kann mit dem porösen Bereich, z.B. mit dem feinporigen Bereich, überlappen. Der feinporige Bereich kann mit dem Schichtbereich in direktem Kontakt sein.
  • Die Halbleitervorrichtung kann auf kostengünstige Weise ausschließlich in einem epitaktischen Material gebildet werden, das von einem Spendersubstrat entlang einer porösen Struktur getrennt werden kann, wobei der feinporige Bereich und der Schichtbereich der Halbleitervorrichtung von Bereichen der porösen Struktur gebildet werden können. Der feinporige Bereich und der grobporige Schichtbereich können eine mechanische Beanspruchung zwischen einem Halbleiterkörper und einer rückseitigen Metallisierung, die auf der zweiten Oberfläche ausgebildet ist, reduzieren. Alternativ dazu oder zusätzlich können der feinporige Bereich und der Schichtbereich Getter-Stellen für Störstellen, z.B. Metallatome, vorsehen und/oder können genutzt werden, um Vorrichtungsparameter wie etwa eine Kurzschluss-Robustheit abzustimmen. Alternativ dazu oder zusätzlich können der feinporige Bereich und der grobporige Bereich eine Ladungsträger-Rekombinationsrate erhöhen, um Schaltcharakteristiken einer Halbleitervorrichtung zu verbessern, und/oder können eine Adhäsion zwischen dem Halbleiterkörper und einem Nicht-Halbleitermaterial auf der zweiten Oberfläche verbessern.
  • Gemäß einem Beispiel kann der feinporige Bereich lateral getrennte Säulenbereiche enthalten, die vom Schichtbereich aus vorstehen. Beispielsweise können die Säulenbereiche mit einer zur ersten Hauptoberfläche parallelen horizontalen longitudinalen Achse streifenförmig sein. Alternativ dazu können die Säulenbereiche zwei orthogonale horizontale Abmessungen innerhalb der gleichen Größenordnung aufweisen. Beispielsweise können die horizontalen Querschnitte der Säulenbereiche kreisförmig oder mit oder ohne gerundete Ecken polygonal sein. Die feinporigen Säulenbereiche können die Ladungsträger-Rekombinationsrate lokal erhöhen, um Schaltcharakteristiken einer Halbleitervorrichtung zu verbessern.
  • Gemäß einem Beispiel enthält die Halbleitervorrichtung eine rückseitige Metallisierung, die mit dem Schichtbereich in direktem Kontakt ist. Der grobporige Schichtbereich kann eine thermo-mechanische Beanspruchung zwischen dem Halbleiterkörper und der rückseitigen Metallisierung reduzieren. Ferner kann der grobporige Schichtbereich den Kontaktwiderstand zwischen der rückseitigen Metallisierung und der rückseitigen Oberfläche des Halbleiters reduzieren.
  • Gemäß einem Beispiel kann der Schichtbereich einen Verbundhalbleiter, zum Beispiel einen IV/IV-Verbundhalbleiter, z.B. SiC, enthalten.
  • 1A - 1D veranschaulichen eine Ausbildung eines epitaktischen Wafers, der durch horizontales Trennen (z.B. Spalten) einer porösen Struktur von einem Spender-Wafer trennbar ist.
  • 1A zeigt ein Halbleitersubstrat 700, das eine Scheibe aus einem nichtporösen einkristallinen Halbleiterkristall sein kann. Das Halbleitersubstrat 700 kann von einem einkristallinen Ingot z.B. mittels Sägen erhalten werden oder kann mittels Epitaxie erhalten werden.
  • Eine erste Hauptoberfläche 701 an der Vorderseite des Halbleitersubstrats 700 und eine zweite Hauptoberfläche 702 an der Rückseite sind zueinander parallel und können die gleiche und die gleiche Form aufweisen, welche kreisförmig, kreisförmig mit Kerbe, kreisförmig mit Flat, polygonal mit gerundeten Ecken oder polygonal ohne gerundete Ecken sein kann. Eine laterale Oberfläche 703 verbindet die Ränder der ersten Hauptoberfläche 701 und der zweiten Hauptoberfläche 702.
  • Der Halbleiter des Halbleitersubstrats 700 kann ein elementarer Halbleiter wie etwa Silizium oder Germanium sein oder kann ein Verbundhalbleiter, zum Beispiel ein IV/-IV-Verbundhalbleiter wie 15R-SiC, 2H-SiC, 6H-SiC oder 4H-SiC, sein. Zusätzlich zu den Hauptbestandteilen Silizium und Kohlenstoff kann das Halbleitersubstrat 700 Dotierstoffatome, zum Beispiel Stickstoff (N), Phosphor (P), Beryllium (Be), Aluminium (Al), und/oder Gallium (Ga), enthalten. Das Halbleitersubstrat 700 kann weitere Störstellen wie etwa Wasserstoff (H), Fluor (F) und/oder Sauerstoff (O) enthalten.
  • Eine Oberflächennormale 704 der ersten Hauptoberfläche 701 definiert eine vertikale Richtung. Zur Oberflächennormale 704 orthogonale Richtungen sind laterale und horizontale Richtungen.
  • Das Halbleitersubstrat 700 kann zumindest einen Basisbereich 705, eine Zusatzschicht 710 und eine Oberflächenschicht 720 umfassen, die vertikal aufeinander gestapelt sind, wobei die Zusatzschicht 710 die Oberflächenschicht 720 und den Basisbereich 705 trennen kann. Eine freigelegte obere Oberfläche der Oberflächenschicht 720 bildet die erste Hauptoberfläche 701 des Halbleitersubstrats 700. Das Halbleitersubstrat 700 kann weitere Schichten zwischen dem Basisbereich 705 und der zweiten Hauptoberfläche 702 enthalten. Die Oberflächenschicht 720, die Zusatzschicht 710 und der Basisbereich 705 können den gleichen Leitfähigkeitstyp aufweisen. Beispielsweise können die Oberflächenschicht 720, die Zusatzschicht 710 und der Basisbereich 705 n-dotiert sein. Die Zusatzschicht 710 kann beispielsweise Arsen- (As-), Phosphor- (P-), Stickstoff- (N-) und/oder Antimon- (Sb-) Atome enthalten. Die Zusatzschicht 710 kann homogen dotiert sein oder kann ein nicht gleichmäßiges vertikales Dotierstoffprofil zeigen. Die Zusatzschicht 710 kann eine laterale, im Wesentlichen gleichmäßige Dotierstoffverteilung zeigen. Eine minimale Dotierstoffkonzentration in der Zusatzschicht 710 beträgt zumindest 1018 cm-3, zum Beispiel zumindest 1019 cm-3. Die Zusatzschicht 710 kann eine erste vertikale Ausdehnung v1 in einem Bereich von 0,5 µm bis 10 µm, zum Beispiel in einem Bereich von 5 µm bis 8 µm, aufweisen.
  • Eine mittlere Netto-Dotierstoffkonzentration im Basisbereich 705 kann gleich oder niedriger wie in der Zusatzschicht 710, zum Beispiel höchstens 50 % oder höchstens 10 % der mittleren Dotierstoffkonzentration in der Zusatzschicht 710, sein.
  • Eine zweite vertikale Ausdehnung v2 der Oberflächenschicht 720 kann in einem Bereich von 50 nm bis 2 µm, zum Beispiel in einem Bereich von 100 nm bis 500 nm, liegen. Eine mittlere Netto-Dotierstoffkonzentration in der Oberflächenschicht 720 kann höchstens 5 × 1017 cm-3 oder höchstens 1017 cm-3 betragen. Die Oberflächenschicht 720 kann die gleichen Dotierstoffelemente wie die Zusatzschicht 710 in der gleichen Konzentration enthalten, wobei die Oberflächenschicht 720 ferner Dotierstoffe vom p-Typ und/oder tiefe Dotierstoffe bildende Atome, zum Beispiel Vanadium (V) und/oder Titan (Ti), enthalten kann. Zumindest ein Bereich der Zusatzschicht 710 und ein Bereich der Oberflächenschicht 720 werden mittels anodischer Auflösung porös gemacht und in eine poröse Struktur 820 umgewandelt.
  • Beispielsweise wird das Halbleitersubstrat in Fluorwasserstoffsäure (HF) unter Bedingungen elektrochemisch geätzt, die zu einer lokalen anisotropen Auflösung des Halbleitermaterials mittels anodischer Auflösung führen. Nach einer anfänglichen Ausbildung von Gruben an der Seite von Oberflächendefekten können sich Poren von den Gruben aus entlang Kristallachsen und/oder Stromfilamenten ausbreiten. Die Ausbildung einer Porosität findet vorwiegend an einer Grenzfläche zwischen der stetig ausgebildeten porösen Schicht und dem darunterliegenden Halbleitermaterial statt. Auf diese Weise bildet sich eine poröse Schicht, die von der ersten Hauptoberfläche 701 stammt und die, während die Ätzung fortschreitet, in der Dicke zunimmt.
  • 1B zeigt die poröse Struktur 820, die sich ergibt, indem die Zusatzschicht 710 und die Oberflächenschicht 720 von 1A porös gemacht werden. Die poröse Struktur 820 umfasst einen aus der Zusatzschicht 710 von 1A gebildeten, grobporösen geschichteten Bereich 821 und einen aus der Oberflächenschicht 720 von 1A gebildeten feinporösen Bereich 824. Aufgrund der niedrigeren Dotierstoffkonzentration in der Oberflächenschicht 720 bildet die anodische Auflösung weniger und/oder kleinere Poren in der Oberflächenschicht 720 als in der Zusatzschicht 710. Die Gesamtporosität des grobporösen geschichteten Bereichs 821 ist signifikant größer als die Gesamtporosität des feinporösen Bereichs 824.
  • Die Ausbildung einer Porosität stoppt nicht notwendigerweise an einem Übergang zwischen der Zusatzschicht 710 und dem Basisbereich 705. Beispielsweise kann nur ein horizontaler Schichtbereich der Zusatzschicht 710 porös gemacht werden, wobei der Prozess der Ausbildung einer Porosität den Basisbereich 705 nicht erreicht. Alternativ dazu kann zusätzlich zur Zusatzschicht 710 ein horizontaler Schichtbereich des Basisbereichs 705 porös gemacht werden, wobei der porös gemachte horizontale Schichtbereich des Basisbereichs 705 mit der porös gemachten Zusatzschicht 710 in direktem Kontakt ist. Eine epitaktische Schicht 730 wird auf der porösen Struktur 820 gebildet. Ein Ausbilden der epitaktischen Schicht 730 kann CVD (chemische Gasphasenabscheidung) einschließen.
  • 1C zeigt eine Wafer-Verbundstruktur 900, die die epitaktische Schicht 730, die poröse Struktur 820 und den Basisbereich 705 umfasst. Die epitaktische Schicht 730 ist direkt auf dem feinporigen Bereich 824 ausgebildet. Aufgrund der kleinen Querschnittsfläche und/oder geringen Dichte von Poren im feinporösen Bereich 824 kann die epitaktische Schicht 730 mit hoher Kristallqualität und bei vergleichsweise geringer Gitterdefektdichte wachsen. Der feinporöse Bereich 824 ist ausreichend dick, so dass er eine kontinuierliche, thermisch stabile und feste Saat-Schicht während der Epitaxie bildet.
  • In der epitaktischen Schicht 730 können halbleitende Bereiche von Halbleitervorrichtungen gebildet werden. Beispielsweise können dotierte Gebiete einer Leistungs-Halbleiterdiode oder eines Leistungs-Halbleiterschalters in der epitaktischen Schicht 730 gebildet werden. In diesem Zusammenhang ist eine Leistungs-Halbleitervorrichtung oder ein Leistungsschalter eine elektronische Vorrichtung, die einen Laststrom von zumindest 0,5 A (z.B. zumindest 5 A) kontinuierlich leiten kann und die Spannungen von zumindest 100 V, insbesondere zumindest 600 V, permanent blockieren bzw. sperren kann.
  • Die poröse Struktur 820 kann dann z.B. durch Anwenden einer Scherkraft horizontal getrennt werden, wobei die epitaktische Schicht 700 vom Basisbereich 705 getrennt wird.
  • 1D zeigt einen durch Trennung vom Basisbereich 705 von 1C erhaltenen epitaktischen Wafer 910. Der epitaktische Wafer 910 umfasst die epitaktische Schicht 730 und poröse Reste 829 der porösen Struktur 820 von 1C. Die porösen Reste 829 können vollständig oder teilweise entfernt werden oder können Teil von Halbleiter-Dies werden, die mittels Wafer-Zerteilen vom Epitaxie-Wafer 910 erhalten werden.
  • Die Oberfläche des Basisbereichs 805 von 1C kann nach einer Trennung poliert, geläppt und/oder geschliffen werden, um Reste der porösen Struktur 820 teilweise oder ganz zu entfernen. Neue Zusatz- und Oberflächenschichten können im Basisbereich 805 gebildet werden, wobei der Basisbereich 805 mehrere Male als Spendersubstrat genutzt werden kann.
  • 2A bis 5C veranschaulichen verschiedene Masken 410, um die Ausbildung einer Porosität eines Bereichs eines Halbleitersubstrats 700 in einem Bereich direkt unterhalb einer ersten Hauptoberfläche 701 lateral zu beschränken.
  • 2A zeigt ein Halbleitersubstrat 700 mit einer schwach dotierten Oberflächenschicht 720 zwischen der ersten Hauptoberfläche 701 und einer stärker dotierten Zusatzschicht 710 wie oben beschrieben. Das Halbleitersubstrat 700 kann ein Siliziumcarbid-Substrat sein.
  • Eine Maske 410 mit Maskenöffnungen 415 bedeckt Bereiche der ersten Hauptoberfläche 701. Die Maskenöffnungen 415 können Streifen mit einer horizontalen longitudinalen Achse orthogonal zur Querschnittsebene sein oder können punktförmig mit annähernd kreisförmigem oder annähernd polygonalem horizontalem Querschnitt sein. Eine Breite w0 oder ein Durchmesser der Maskenöffnungen 415 kann in einem Bereich von 50 nm bis 200 nm, zum Beispiel etwa 100 nm, sein. Ein Abstand p0 von Mitte zu Mitte zwischen benachbarten Maskenöffnungen 415 kann in einem Bereich von 0,2 µm bis 10 µm, zum Beispiel von 2 µm bis 6 µm, liegen.
  • Die Maskenöffnungen 415 können über die Hauptoberfläche 701 gleichmäßig verteilt sein. Alternativ dazu können die Maskenöffnungen vorwiegend oder ausschließlich in einem Schnittfugengebiet ausgebildet sein, wobei das Schnittfugengebiet produktive Chipgebiete lateral trennt, aus denen Halbleiter-Dies mittels Wafer-Zerteilen erhalten werden können. Das Maskenmaterial kann zum Beispiel Siliziumnitrid sein.
  • Die Zusatzschicht 710 und Bereiche der Oberflächenschicht 720 werden mittels anodischer Auflösung in Fluorwasserstoffsäure porös gemacht, wobei die Maske 410 während eines elektrochemischen Ätzens Bereiche der ersten Hauptoberfläche 701 bedeckt.
  • 2B zeigt, dass die porös gemachte Zusatzschicht 710 einen grobporösen geschichteten Bereich 821 bildet und dass die porös gemachten Bereiche der Oberflächenschicht 720 von 2A feinporöse säulenförmige Bereiche 825 bilden, die sich zwischen der ersten Hauptoberfläche 701 und dem grobporösen geschichteten Bereich 821 unterhalb der Maskenöffnungen 415 erstrecken. Die Maske 410 schirmt durch die Maske 410 bedeckte Bereiche der Oberflächenschicht 720 gegen den Elektrolyt so ab, dass nicht porös gemachte Bereiche der Oberflächenschicht 720 von 2A nichtporöse Bereiche 830 zwischen den feinporösen säulenförmigen Bereichen 825 bilden.
  • Die Maske 410 kann entfernt werden, und ein CVD-Prozess kann eine epitaktische Schicht 730 auf der ersten Hauptoberfläche 701 bilden. Am Beginn des Abscheidungsprozesses bilden die nichtporösen Bereiche 830 und die feinporösen säulenförmigen Bereiche 824 eine ausreichend dicke und stabile Saat-Schicht, die das Wachsen einer epitaktischen Schicht 730 mit geringer Defektdichte ermöglicht.
  • 2C zeigt eine Wafer-Verbundstruktur 900, die die epitaktische Schicht 730, die poröse Struktur 820 und den Basisbereich 805 umfasst. Die poröse Struktur 820 umfasst einen grobporösen geschichteten Bereich 821 und feinporöse säulenförmige Bereiche 825, die sich vom geschichteten Bereich 821 zur epitaktischen Schicht 730 erstrecken. Nichtporöse Bereiche 830 liegen lateral zwischen den säulenförmigen Bereichen 825. Die grobporösen lateralen Bereiche 821 und feinporösen säulenförmigen Bereiche 825 weisen verschiedene Netto-Dotierstoffkonzentrationen auf.
  • In einer späteren Phase kann die epitaktische Schicht 730 entlang der porösen Struktur 820 zum Beispiel mittels Trennen entlang einer horizontalen Trennebene durch den grobporösen geschichteten Bereich 821 vom Basisbereich 705 getrennt werden.
  • 3A bis 3C zeigen ein Verfahren zum Steuern einer Position und einer lateralen Ausdehnung der feinporösen säulenförmigen Bereiche 825 in einer schwach dotierten Oberflächenschicht 720, indem Gruben 724 in der ersten Hauptoberfläche 701 gebildet werden.
  • 3A zeigt eine auf der ersten Hauptoberfläche 701 ausgebildete Maske. Maskenöffnungen 415 in der Maske 410 können die gleiche Breite und den gleichen Abstand von Mitte zu Mitte wie in der Maske 410 von 2A aufweisen. Das Material der Maske 410 in 3A wird nicht notwendigerweise so ausgewählt, dass es während eines anodischen Ätzens nicht aufgebraucht wird. Beispielsweise kann die Maske 410 von 3A auf einem Resistmaterial basieren. Die Maske 410 maskiert eine Ätzung des Halbleitersubstrats 700. Die Ätzung kann eine Nassätzung oder eine anisotrope Ätzung, z.B. RIE (reaktives Ionenätzen), sein. Die Ätzung bildet Gruben 724 in der ersten Hauptoberfläche 701. Eine dritte vertikale Ausdehnung v3 der Gruben 724 kann in einem Bereich von 0,1 µm bis 5 µm, zum Beispiel von 0,5 µm bis 1 µm, liegen.
  • Die Maske 410 kann entfernt werden. Die Zusatzschicht 710 und Bereiche der Oberflächenschicht 720 können mittels anodischer Auflösung porös gemacht werden. Da der elektrische Widerstand der Oberflächenschicht 720 in Abschnitten unterhalb der Gruben 724 niedriger als zwischen den Gruben 724 ist, sind ein elektrisches Feld und eine Stromdichte unterhalb der Gruben 724 höher. Eine Ausbildung einer Porosität der Oberflächenschicht 720 beginnt vorwiegend am Boden der Gruben 724 und schreitet von den Gruben 724 aus in Richtung der zweiten Hauptoberfläche 702 fort.
  • Wie in 3B gezeigt ist, umfasst die resultierende poröse Struktur 820 einen grobporösen geschichteten Bereich 821, der sich aus der Zusatzschicht 710 von 3A ergibt, und umfasst feinporöse säulenförmige Bereiche 825, die sich von den Gruben 724 aus zum grobporösen geschichteten Bereich 821 erstrecken. Nichtporöse Bereiche 830 sind lateral zwischen den säulenförmigen Bereichen 825 ausgebildet. Ein CVD-Prozess kann eine epitaktische Schicht 730 auf der ersten Hauptoberfläche 701 ausbilden.
  • 3C zeigt eine Wafer-Verbundstruktur 900 mit einer auf der porösen Struktur 820 von 3B ausgebildeten epitaktischen Schicht 730. Später kann die epitaktische Schicht 730 entlang einer horizontalen Trennebene durch die poröse Struktur 820 vom Basisbereich 705 abgespalten werden.
  • In 4A bis 4C legt eine Maske 410 erste Abschnitte 711 der ersten Hauptoberfläche 701 frei. Maskenöffnungen 415 in der Maske 410 können die gleiche Breite und den gleichen Abstand von Mitte zu Mitte wie in der Maske 410 von 2A aufweisen. Dotierstoffe werden durch die Maskenöffnungen 415 implantiert.
  • Die implantierten Dotierstoffe können Zusatzgebiete 725 direkt unterhalb der Maskenöffnungen 415 ausbilden. Eine vierte vertikale Ausdehnung v4 der Zusatzgebiete 725 kann kleiner als die zweite vertikale Ausdehnung v2 der Oberflächenschicht 720, gleich dieser oder größer als diese sein. Die Zusatzgebiete 725 können eine höhere elektrochemische Auflösungseffizienz als maskierte Gebiete 726 der Oberflächenschicht 720 und eine geringere elektrochemische Auflösungseffizienz als die Zusatzschicht 710 aufweisen. Beispielsweise kann die Netto-Dotierstoffkonzentration in den Zusatzgebieten 725 höher als, z.B. zumindest zweimal so hoch wie, in den maskierten Gebieten 726 und geringer als in der Zusatzschicht 710 sein.
  • Die Maske 410 kann entfernt werden, und die Zusatzschicht 710 und die Zusatzgebiete 725 können mittels anodischer Auflösung porös gemacht werden.
  • 4B zeigt eine poröse Struktur 820, die einen grobporösen geschichteten Bereich 821, der sich aus der Zusatzschicht 710 von 4A ergibt, und säulenförmige Bereiche 825 umfasst, die sich vorwiegend aus den Zusatzgebieten 725 von 4A ergeben. Ein CVD-Prozess kann eine epitaktische Schicht 730 auf der ersten Hauptoberfläche 701 bilden.
  • 4C zeigt eine Wafer-Verbundstruktur 900 mit der auf der porösen Struktur 820 von 4B ausgebildeten epitaktischen Schicht 730. Später kann die epitaktische Schicht 730 entlang einer horizontalen Trennebene durch die poröse Struktur 820 vom Basisbereich 705 abgespalten werden.
  • 5A bis 5C beziehen sich auf eine Ausführungsform mit einer Zusatzschicht 710, die sich von der ersten Hauptoberfläche 701 zum Basisbereich 705 erstreckt.
  • 5A zeigt eine Maske 410 wie oben beschrieben, um in der ersten Hauptoberfläche 701 Gruben 724 auszubilden. Die Maske 410 wird entfernt, und die Zusatzschicht 710 wird mittels anodischer Auflösung porös gemacht.
  • Gemäß 5B wird die Zusatzschicht 710 von 5A in eine poröse Struktur 820 mit einem grobporösen geschichteten Bereich 821 und mit feinporösen säulenförmigen Bereichen 825 umgewandelt, die sich von den Gruben 724 aus zum geschichteten Bereich 821 erstrecken. Auf der ersten Hauptoberfläche 701 wird eine epitaktische Schicht 730 ausgebildet.
  • 5C zeigt eine Wafer-Verbundstruktur 900 mit der auf der porösen Struktur 820 von 5B ausgebildeten epitaktischen Schicht 730. Die säulenförmigen Bereiche 825 und die zwischen den säulenförmigen Bereichen 825 ausgebildeten nichtporösen Bereiche 830 können die gleiche Dotierstoffkonzentration wie der geschichtete Bereich 821 aufweisen.
  • Das Verfahren kann auf Halbleitersubstrate 700 aus Halbleitermaterialien, die selbst-geordnete Nanoporen in einer dünnen Skin-Schicht entlang der ersten Hauptoberfläche 701 während einer elektrochemischen Auflösung bilden, zum Beispiel für ein auf Siliziumcarbid basierendes Halbleitersubstrat 700, verwendet werden.
  • 6 und 7 zeigen Wafer-Verbundstrukturen 900 mit porösen Strukturen 820, die sich horizontal durch einen kompletten Querschnitt der Wafer-Verbundstruktur 900 erstrecken.
  • Jede Wafer-Verbundstruktur 900 umfasst einen Basisbereich 705, eine auf dem Basisbereich 705 ausgebildete poröse Struktur 820 und eine auf der porösen Struktur 820 ausgebildete epitaktische Schicht 730.
  • Das Material des Basisbereichs 705 kann ein erstes halbleitendes Material, zum Beispiel ein elementarer Halbleiter oder ein Verbundhalbleiter, zum Beispiel ein IV/IV-Verbundhalbleitermaterial, sein. Eine fünfte vertikale Ausdehnung v5 des Basisbereichs 705 kann im Bereich von mehreren hundert µm bis mehreren mm liegen.
  • Die poröse Struktur 820 kann einen feinporösen Bereich 824 und einen grobporösen geschichteten Bereich 821 umfassen. Eine sechste vertikale Ausdehnung v6 der porösen Struktur 820 kann im gleichen Bereich wie die Summe der ersten vertikalen Ausdehnung v1 und der zweiten vertikalen Ausdehnung v2 in 1A liegen.
  • Zumindest der geschichtete Bereich 821 erstreckt sich lateral über die komplette horizontale Querschnittsfläche der Wafer-Verbundstruktur 900. Die Porosität im grobporösen geschichteten Bereich 821 kann in einem Bereich von 30 % bis 80 %, zum Beispiel von 40 % bis 60 %, liegen.
  • Abgesehen von den Poren bildet das Kristallgitter des Halbleitermaterials im geschichteten Bereich 821 ein einkristallines Gitterskelett.
  • Beispielsweise basiert die poröse Struktur 820 auf Siliziumcarbid, und eine minimale Dotierstoffkonzentration im grobporösen geschichteten Bereich 821 ist größer als 5 × 1018 cm-3, zum Beispiel zumindest 5 × 1019 cm-3, zum Beispiel etwa 1020 cm-3 oder höher. Eine vertikale Ausdehnung des grobporösen geschichteten Bereichs 821 kann beispielsweise in einem Bereich von 1 µm bis 10 µm liegen.
  • Der feinporöse Bereich 824 hat höchstens 50 %, zum Beispiel höchstens 20 %, der Porosität des grobporösen geschichteten Bereichs 821. Beispielsweise können im feinporösen Bereich 824 die Poren einen mittleren Durchmesser von höchstens 50 nm, z.B. kleiner als 40 nm, aufweisen. Die Porosität des feinporösen Bereichs 824 ist zum Beispiel geringer als 20 %, beispielsweise geringer als 10 %. Eine vertikale Ausdehnung des feinporösen Bereichs 824 kann zum Beispiel in einem Bereich von 100 nm bis 500 nm liegen.
  • Eine Dotierstoffkonzentration im feinporösen Bereich 824 kann gleich derjenigen im geschichteten Bereich 821 oder geringer als diese sein. Beispielsweise beträgt eine mittlere Netto-Dotierstoffkonzentration im geschichteten Bereich 821 zumindest das 100-Fache der mittleren Netto-Dotierstoffkonzentration im feinporösen Bereich 824. Beispielsweise basiert die poröse Struktur 820 auf Siliziumcarbid, und die Dotierstoffkonzentration im feinporösen Bereich 824 kann höchstens 5 × 1017 cm-3 betragen.
  • Die epitaktische Schicht 730 kann eine siebte vertikale Ausdehnung v7 in einem Bereich von 5 µm bis einige hundert µm aufweisen. Die epitaktische Schicht 730 kann gleichmäßig dotiert sein oder kann halbleitende Gebiete für eine Vielzahl von Halbleitervorrichtungen enthalten.
  • Die epitaktische Schicht 730 kann aus dem gleichen Material wie der Basisbereich 705 oder aus einem anderen Material mit einer ähnlichen Gitterkonstante bestehen. Beispielsweise kann der Basisbereich 705 ein SiC-Kristall sein, und die epitaktische Schicht 730 kann beispielsweise Siliziumcarbid oder Galliumnitrid enthalten. In einigen Ausführungsformen kann der Basisbereich 705 ein Siliziumkristall sein, und die epitaktische Schicht 730 kann eine Galliumnitrid-Schicht sein.
  • In 6 ist der feinporöse Bereich 824 eine horizontale Schicht, die sich in einer gleichmäßigen Dicke durch einen kompletten horizontalen Querschnitt der Wafer-Verbundstruktur 900 erstreckt. Die Poren können mehr oder weniger gleichmäßig verteilt sein.
  • In 7 enthält der feinporöse Bereich 824 eine Vielzahl lateral getrennter säulenförmiger Bereiche 825, wobei nichtporöse Bereiche 830 lateral zwischen den säulenförmigen Bereichen 825 ausgebildet sind.
  • Das Verfahren, wie es mit einer beliebigen der 1A - 1D, 2A - 2C, 3A - 3C, 4A - 4C und 5A - 5C beschrieben wurde, kann genutzt werden, um eine beliebige der Wafer-Verbundstrukturen 900 zu bilden, wie sie unter Bezugnahme auf 6 und 7 beschrieben wurden. Jede der unter Bezugnahme auf 6 und 7 beschriebenen Wafer-Verbundstrukturen 900 kann im Laufe beliebiger der unter Bezugnahme auf 1A - 1D, 2A - 2C, 3A - 3C, 4A - 4C und 5A - 5C beschriebenen Verfahren erhalten werden.
  • 8A bis 9B veranschaulichen Halbleitervorrichtungen 500, die poröse Bereiche 180 nahe der Oberfläche an der Rückseite enthalten.
  • Der Halbleiter kann einkristallines Siliziumcarbid, z.B. 4H-SiC (SiC des 4H-Polytyps), 2H-SiC oder 6H-SiC, sein, wobei der Siliziumcarbid-Kristall unerwünschte Störstellen wie Wasserstoff, Sauerstoff und/oder Fluor enthalten kann und auch beabsichtigte Störstellen, z.B. Dotierstoffatome, enthalten kann. Eine erste Oberfläche 101 des Halbleiterkörpers 100 an der Vorderseite ist zu einer entgegengesetzten zweiten Oberfläche 102 an der Rückseite parallel.
  • Eine Driftstruktur 130 grenzt direkt an die zweite Oberfläche 102. Die Driftstruktur 130 kann eine schwach dotierte Driftzone 131 und einen hochdotierten Kontaktbereich 139 (z.B. eine Drainschicht) zwischen der Driftzone 131 und der zweiten Oberfläche 102 umfassen, wobei der Kontaktbereich 139 den gleichen Leitfähigkeitstyp wie die Driftzone 131, den entgegengesetzten Leitfähigkeitstyp aufweisen kann oder dotierte Zonen beider Leitfähigkeitstypen enthalten kann. Der dotierte Kontaktbereich 139 (z.B. als Drainschicht darin verkörpert) kann eine vertikale Ausdehnung von zumindest 3 µm (z.B. zumindest 10 µm) bis höchstens 100 µm (z.B. höchstens 50 µm) aufweisen. Der dotierte Kontaktbereich 139 kann den getrennten Wafer mechanisch stabilisieren.
  • Die Driftstruktur 130 kann mit einer rückseitigen Metallisierung 320 elektrisch verbunden oder gekoppelt sein. Beispielsweise ist eine Dotierstoffkonzentration im Kontaktbereich 139 entlang der zweiten Oberfläche 102 ausreichend hoch, um einen niederohmigen ohmschen Kontakt zwischen der rückseitigen Metallisierung 320 und der Driftstruktur 130 auszubilden. Falls die poröse Struktur an der Wafer-Rückseite nicht vollständig entfernt ist, kann eine niedrigere Dotierungskonzentration (welche einen guten rückseitigen Kontakt zwischen einem Kontaktbereich und einer Metallisierung zur Folge haben kann) ermöglicht werden.
  • Die Driftstruktur 130 kann weitere dotierte Gebiete zwischen der Driftzone 131 und der zweiten Oberfläche 102, zum Beispiel eine Puffer- oder Feldstoppschicht 138 zwischen der Driftzone 131 und dem Kontaktbereich 139, enthalten. Eine Abschlussstruktur kann zwischen einem zentralen Gebiet des Halbleiterkörpers 100 und einer seitlichen Oberfläche 103 des Halbleiterkörpers 100 ausgebildet werden.
  • In 8A und 8B ist die Halbleitervorrichtung 500 eine Leistungs-Halbleiterdiode mit einem im zentralen Gebiet an der Vorderseite des Halbleiterkörpers 100 ausgebildeten Anodengebiet 122. Das Anodengebiet 122 und die Driftstruktur 130, z.B. das Anodengebiet 122 und die Driftzone 131, bilden einen Haupt-pn-Übergang pnx. Der Haupt-pn-Übergang pnx kann einen zur ersten Oberfläche 101 im Wesentlichen parallelen Hauptabschnitt enthalten. Eine vorderseitige Elektrode 310 und das Anodengebiet 122 können einen niederohmigen ohmschen Kontakt bilden. Die vorderseitige Elektrode 310 kann einen Anodenanschluss A bilden oder kann mit einem solchen elektrisch verbunden oder gekoppelt sein. Eine dielektrische Schicht 210 kann Seitenwände der vorderseitigen Metallisierung 310 bedecken. Eine rückseitige Metallisierung 320 kann einen Kathodenanschluss K der Halbleiterdiode bilden oder ist mit einem solchen elektrisch verbunden oder gekoppelt.
  • 9A und 9B zeigen eine Halbleitervorrichtung 500, die Transistorzellen TC im zentralen Gebiet enthält. Die Halbleitervorrichtung 500 kann beispielsweise ein IGFET (Feldeffekttransistor mit isoliertem Gate), zum Beispiel ein MOSFET (Metall-Oxid-Halbleiter-FET) in der üblichen Bedeutung einschließlich FETs mit Metall-Gates sowie FETs mit Gates aus hochdotiertem Halbleitermaterial, eine MCD (MOS-gesteuerte Diode) oder ein IGBT (Bipolartransistor mit isoliertem Gate) sein oder solche enthalten. In jeder Transistorzelle TC trennt ein Bodygebiet 125 ein Sourcegebiet von der Driftstruktur 130. Die Bodygebiete 125 und die Driftstruktur 130, z.B. die Bodygebiete 125 und die Driftzone 131, bilden erste Transistor-pn-Übergänge pn1. Die Bodygebiete 125 und Sourcegebiete der Transistorzellen TC bilden zweite Transistor-pn-Übergänge.
  • Eine vorderseitige Elektrode 310, die mit den Bodygebieten 125 und den Sourcegebieten elektrisch verbunden ist, kann einen ersten Lastanschluss L1 bilden oder kann mit einem solchen elektrisch verbunden oder gekoppelt sein, der ein Anodenanschluss einer MCD, ein Sourceanschluss eines IGFET oder ein Emitteranschluss eines IGBT sein kann. Die rückseitige Metallisierung 320 bildet eine mit dem Kontaktbereich 139 elektrisch verbundene zweite Lastelektrode, wobei die zweite Lastelektrode einen zweiten Lastanschluss L2 bilden kann oder mit einem solchen elektrisch verbunden oder gekoppelt sein kann, der ein Kathodenanschluss einer MCD, ein Drainanschluss eines IGFET oder ein Kollektoranschluss eines IGBT sein kann.
  • Die Transistorzellen TC können Transistorzellen mit mit einem Gateanschluss G elektrisch verbundenen Gateelektroden 155 sein. Die Gateelektroden 155 können planare Gateelektroden oder Graben-Gateelektroden sein, wobei Graben-Gateelektroden einen lateralen Kanal oder einen vertikalen Kanal steuern können. Gemäß einer Ausführungsform sind die Transistorzellen TC n-Kanal-FET-Zellen mit p-dotierten Bodygebieten 125, n-dotierten Sourcezonen und einer n-dotierten Driftzone 131.
  • In den Halbleitervorrichtungen 500 der 8A bis 9B enthält der Halbleiterkörper 100 einen porösen Bereich 180, der mit der zweiten Oberfläche 102 in Kontakt sein kann (z.B. diese aufweisen oder ein Teil von ihr sein kann). Der poröse Bereich 180 umfasst einen grobporigen Schichtbereich 181 und einen feinporigen Bereich 184. Der feinporige Bereich 184 kann eine Schicht gleichmäßiger Dicke sein oder kann eine Vielzahl lateral getrennter Säulenbereiche 185 umfassen, die sich vom Schichtbereich 181 in Richtung der ersten Oberfläche 101 erstrecken. Der poröse Bereich 180 kann ausschließlich mit dem Kontaktbereich 139 überlappen, kann ferner mit der Puffer- oder Feldstoppschicht 138 oder mit einer Drainschicht überlappen oder kann sogar mit der Driftzone 131 überlappen.
  • Eine achte vertikale Ausdehnung v8 des Schichtbereichs 181 kann in einem Bereich von 100 nm bis 10 µm, zum Beispiel von 500 nm bis 5 µm, liegen. Eine neunte vertikale Ausdehnung v9 der Säulenbereiche 185 kann im Bereich von 100 nm bis 500 nm liegen. Ein mittlerer Abstand p9 von Mitte zu Mitte zwischen benachbarten Säulenbereichen 185 kann in einem Bereich von 200 nm bis 5 µm liegen. Eine horizontale Breite w9 der Säulenbereiche 185 kann in einem Bereich von 100 nm bis 2 µm liegen. Nichtporöse Abschnitte 190, welche streifenförmig sein können oder welche ein Gitter bilden können, können die Säulenbereiche 185 lateral trennen.
  • Die Porosität der Säulenbereiche 185 kann sich von der Porosität des Schichtbereichs 181 unterscheiden. Beispielsweise sind/ist eine Gesamtporosität und/oder eine mittlere Porengröße in den Säulenbereichen 185 geringer als im Schichtbereich 181. Die Säulenbereiche 185 können feinporös sein. Der Schichtbereich 181 kann grobporös sein.
  • Der poröse Bereich 180 kann eine mechanische Beanspruchung zwischen der rückseitigen Metallisierung 320 und der Driftzone 131 reduzieren, kann den Kontaktwiderstand zwischen einer Kontaktzone und der rückseitigen Metallisierung reduzieren und/oder kann Getter-Stellen für Störstellen, z.B. Metallatome, vorsehen und/oder kann genutzt werden, um Vorrichtungsparameter wie etwa eine Kurzschluss-Robustheit abzustimmen. Alternativ dazu oder zusätzlich können die Säulenbereiche 185 eine Ladungsträger-Rekombinationsrate lokal erhöhen, um Schaltcharakteristiken der Halbleitervorrichtung 500 zu verbessern.
  • Das Verfahren, wie es mit einer beliebigen der 1A - 1D, 2A - 2C, 3A - 3C, 4A - 4C und 5A-5C beschrieben wurde, kann verwendet werden, um eine beliebige der Halbleitervorrichtungen 500 zu bilden, wie sie unter Bezugnahme auf 8A - 8B und 9A - 9B beschrieben wurden. Jede der unter Bezugnahme auf 8A - 8B und 9A - 9B beschriebenen Halbleitervorrichtungen 500 kann durch jedes beliebige der Verfahren erhalten werden, die unter Bezugnahme auf die 1A - 1D, 2A - 2C, 3A - 3C, 4A - 4C und 5A - 5C beschrieben wurden.

Claims (13)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, aufweisend: Vorsehen eines Halbleitersubstrats (700), das einen Basisbereich (705), eine Zusatzschicht (710) auf dem Basisbereich (705) und eine Oberflächenschicht (720) auf der Zusatzschicht (710) aufweist, wobei die Oberflächenschicht (720) mit einer ersten Hauptoberfläche (701) des Halbleitersubstrats (700) in Kontakt ist und wobei die Zusatzschicht (710) eine andere elektrochemische Auflösungseffizienz als der Basisbereich (705) und die Oberflächenschicht (720) aufweist; Ausbilden einer Maske (410) auf der ersten Hauptoberfläche (701), wobei Maskenöffnungen (415) in der Maske (410) erste Abschnitte (721) der Oberflächenschicht (720) freilegen; Umwandeln zumindest eines horizontalen Schichtbereichs der Zusatzschicht (710) und der ersten Abschnitte (721) der Oberflächenschicht (720) in eine poröse Struktur (820), wobei der horizontale Schichtbereich der Zusatzschicht (710) direkt an die Oberflächenschicht (720) angrenzt und wobei sich lateral zwischen den porosifizierten ersten Abschnitten (721) nicht-porosifizierte Abschnitte befinden; und Ausbilden, nach dem Umwandeln, einer epitaktischen Schicht (730) auf der ersten Hauptoberfläche (701).
  2. Verfahren nach dem vorhergehenden Anspruch, ferner aufweisend: Trennen der epitaktischen Schicht (730) vom Basisbereich (705) entlang der porösen Struktur (820).
  3. Verfahren nach einem der zwei vorhergehenden Ansprüche, wobei die epitaktische Schicht (730) und das Halbleitersubstrat (700) sich in zumindest einem Hauptbestandteil unterscheiden.
  4. Verfahren nach einem der drei vorhergehenden Ansprüche, wobei das Halbleitersubstrat (700) ein Siliziumcarbid-Substrat ist.
  5. Verfahren nach einem der vier vorhergehenden Ansprüche, ferner aufweisend: Vertiefen, vor dem Umwandeln, der ersten Abschnitte (721), um Gruben (724) in der ersten Hauptoberfläche (701) auszubilden.
  6. Verfahren nach einem der fünf vorhergehenden Ansprüche, ferner aufweisend: Implantieren, vor dem Umwandeln der Zusatzschicht (710), von Dotierstoffen in die ersten Abschnitte (721).
  7. Verfahren zum Herstellen einer Halbleitervorrichtung, aufweisend: Vorsehen eines Halbleitersubstrats (700) mit einer ersten Oberfläche (701), wobei das Halbleitersubstrat (700) einen Basisbereich (705) und zwischen der ersten Oberfläche (701) und dem Basisbereich (705) eine auf dem Basisbereich (705) ausgebildete Zusatzschicht (710) aufweist; Ausbilden von Gruben (724), die sich von der ersten Oberfläche in die Zusatzschicht (710) erstrecken; Umwandeln zumindest eines Bereichs der Zusatzschicht (710) in eine poröse Struktur (820), wobei die poröse Struktur (820) einen geschichteten Bereich (821) und lateral getrennte säulenförmige Bereiche (825) aufweist, wobei der geschichtete Bereich (821) in einem Abstand zur ersten Hauptoberfläche (701) ausgebildet ist, wobei die säulenförmigen Bereiche (825) sich von den Gruben (724) aus zum geschichteten Bereich (821) erstrecken, und wobei lateral zwischen den säulenförmigen Bereichen (825) nicht-porosifizierte Abschnitte der Zusatzschicht (710) ausgebildet sind.
  8. Verfahren nach dem vorhergehenden Anspruch, ferner aufweisend: Ausbilden, nach dem Umwandeln, einer epitaktischen Schicht (730) auf der ersten Hauptoberfläche (701); und Trennen der epitaktischen Schicht (730) entlang dem geschichteten Bereich (821) vom Basisbereich (705).
  9. Wafer-Verbundstruktur, aufweisend: einen Basisbereich (705); eine poröse Struktur (820), die einen auf dem Basisbereich (705) ausgebildeten, grobporösen geschichteten Bereich (821) und einen auf dem grobporösen geschichteten Bereich (821) ausgebildeten feinporösen Bereich (824) aufweist; und eine epitaktische Schicht (730), die auf dem feinporösen Bereich (824) ausgebildet ist, wobei der feinporöse Bereich (824) lateral getrennte säulenförmige Bereiche (825) aufweist, die vom grobporösen geschichteten Bereich (821) aus vorstehen, und wobei nichtporöse Bereiche (830) lateral zwischen den säulenförmigen Bereichen (825) ausgebildet sind.
  10. Wafer-Verbundstruktur nach dem vorhergehenden Anspruch, wobei der grobporöse geschichtete Bereich (821) einen Verbundhalbleiter aufweist.
  11. Halbleitervorrichtung, aufweisend: einen Halbleiterkörper (100), der eine Driftstruktur (130), einen feinporigen Bereich (184) und einen grobporigen Schichtbereich (181) aufweist, wobei der feinporige Bereich (184) zwischen einer ersten Oberfläche (101) des Halbleiterkörpers (100) und dem grobporigen Schichtbereich (181) ausgebildet ist und wobei der grobporige Schichtbereich (181) mit einer der ersten Oberfläche (101) entgegengesetzten zweiten Oberfläche (102) des Halbleiterkörpers (100) in direktem Kontakt ist, wobei der feinporige Bereich (184) lateral getrennte Säulenbereiche (185) aufweist, die vom grobporigen Schichtbereich (181) aus vorstehen, und wobei nichtporöse Bereiche (190) lateral zwischen den Säulenbereichen (185) ausgebildet sind.
  12. Halbleitervorrichtung nach dem vorhergehenden Anspruch, ferner aufweisend: eine rückseitige Metallisierung (320) in direktem Kontakt mit dem grobporigen Schichtbereich (181).
  13. Halbleitervorrichtung nach einem der zwei vorhergehenden Ansprüche, wobei der grobporige Schichtbereich (181) einen Verbundhalbleiter aufweist.
DE102019108754.6A 2019-03-06 2019-04-03 Halbleitervorrichtung mit einem porösen bereich, waferverbundstruktur und verfahren zum herstellen einer halbleitervorrichtung Active DE102019108754B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US16/811,192 US11476111B2 (en) 2019-03-06 2020-03-06 Semiconductor device with a porous portion, wafer composite and method of manufacturing a semiconductor device
CN202010151534.XA CN111668097B (zh) 2019-03-06 2020-03-06 具有多孔部分的半导体器件、晶片复合体和制造半导体器件的方法
CN202410827314.2A CN118841319A (zh) 2019-03-06 2020-03-06 具有多孔部分的半导体器件、晶片复合体和制造半导体器件的方法
US17/869,524 US11881397B2 (en) 2019-03-06 2022-07-20 Semiconductor device with a porous portion, wafer composite and method of manufacturing a semiconductor device
US18/407,025 US12412740B2 (en) 2019-03-06 2024-01-08 Semiconductor device with a porous portion, wafer composite and method of manufacturing a semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019105677.2 2019-03-06
DE102019105677 2019-03-06

Publications (3)

Publication Number Publication Date
DE102019108754A1 DE102019108754A1 (de) 2020-09-10
DE102019108754A8 DE102019108754A8 (de) 2020-10-29
DE102019108754B4 true DE102019108754B4 (de) 2025-08-21

Family

ID=72146585

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019108754.6A Active DE102019108754B4 (de) 2019-03-06 2019-04-03 Halbleitervorrichtung mit einem porösen bereich, waferverbundstruktur und verfahren zum herstellen einer halbleitervorrichtung

Country Status (3)

Country Link
US (3) US11476111B2 (de)
CN (2) CN118841319A (de)
DE (1) DE102019108754B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019108754B4 (de) * 2019-03-06 2025-08-21 Infineon Technologies Ag Halbleitervorrichtung mit einem porösen bereich, waferverbundstruktur und verfahren zum herstellen einer halbleitervorrichtung
TWI745110B (zh) * 2020-10-06 2021-11-01 環球晶圓股份有限公司 半導體基板及其製造方法
US11626371B2 (en) * 2020-12-28 2023-04-11 Infineon Technologies Ag Semiconductor structure with one or more support structures
US12249504B2 (en) 2021-10-22 2025-03-11 Infineon Technologies Ag Manufacturing and reuse of semiconductor substrates
WO2023067386A1 (en) * 2021-10-22 2023-04-27 Infineon Technologies Ag Manufacturing and reuse of semiconductor substrates
CN118266090A (zh) * 2021-10-29 2024-06-28 艾迈斯-欧司朗国际有限责任公司 用于处理光电部件的方法及光电部件
FR3134231A1 (fr) * 2022-04-04 2023-10-06 Soitec Substrat pour un dispositif électronique
US20240006524A1 (en) * 2022-06-29 2024-01-04 Globalfoundries U.S. Inc. Device over patterned buried porous layer of semiconductor material
CN115585913B (zh) * 2022-12-08 2023-09-12 浙江大学 一种五模超材料、柔性剪应力传感器及其制备方法、应用
WO2024240963A1 (en) * 2023-05-25 2024-11-28 Umicore Electrochemical wet etching – annealing of monocrystalline silicon carbide substrates for semiconductor wafer fabrication
CN117253791A (zh) * 2023-11-20 2023-12-19 物元半导体技术(青岛)有限公司 Igbt器件的制作方法及igbt器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143628A (en) * 1997-03-27 2000-11-07 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
US20020153595A1 (en) * 1997-12-26 2002-10-24 Hiroshi Tayanaka Semiconductor substrate and thin-film semiconductive member, and method for making thereof
US20050142687A1 (en) * 2003-12-16 2005-06-30 Hubert Benzel Method for manufacturing a semicondutor component, as well as a semicondutor component, in particular a diaphragm sensor
US20100289123A1 (en) * 2007-09-28 2010-11-18 ST Microelectronics (Crolles) 2 SAS Method for making a semi-conducting substrate located on an insulation layer
WO2013117155A1 (en) * 2012-02-08 2013-08-15 Lei Guo Semiconductor structure and method for forming same
US20160104780A1 (en) * 2010-09-30 2016-04-14 Infineon Technologies Ag Semiconductor Devices and Methods of Manufacturing Thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0851513B1 (de) * 1996-12-27 2007-11-21 Canon Kabushiki Kaisha Herstellungsverfahren eines Halbleiter-Bauelements und Herstellungsverfahren einer Solarzelle
US8420435B2 (en) * 2009-05-05 2013-04-16 Solexel, Inc. Ion implantation fabrication process for thin-film crystalline silicon solar cells
US7410883B2 (en) * 2005-04-13 2008-08-12 Corning Incorporated Glass-based semiconductor on insulator structures and methods of making same
US8883612B2 (en) * 2011-09-12 2014-11-11 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device
US9875926B2 (en) * 2015-11-29 2018-01-23 Infineon Technologies Ag Substrates with buried isolation layers and methods of formation thereof
DE102019108754B4 (de) * 2019-03-06 2025-08-21 Infineon Technologies Ag Halbleitervorrichtung mit einem porösen bereich, waferverbundstruktur und verfahren zum herstellen einer halbleitervorrichtung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143628A (en) * 1997-03-27 2000-11-07 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
US20020153595A1 (en) * 1997-12-26 2002-10-24 Hiroshi Tayanaka Semiconductor substrate and thin-film semiconductive member, and method for making thereof
US20050142687A1 (en) * 2003-12-16 2005-06-30 Hubert Benzel Method for manufacturing a semicondutor component, as well as a semicondutor component, in particular a diaphragm sensor
US20100289123A1 (en) * 2007-09-28 2010-11-18 ST Microelectronics (Crolles) 2 SAS Method for making a semi-conducting substrate located on an insulation layer
US20160104780A1 (en) * 2010-09-30 2016-04-14 Infineon Technologies Ag Semiconductor Devices and Methods of Manufacturing Thereof
WO2013117155A1 (en) * 2012-02-08 2013-08-15 Lei Guo Semiconductor structure and method for forming same

Also Published As

Publication number Publication date
US20240153759A1 (en) 2024-05-09
US11881397B2 (en) 2024-01-23
CN118841319A (zh) 2024-10-25
DE102019108754A1 (de) 2020-09-10
CN111668097B (zh) 2024-07-16
DE102019108754A8 (de) 2020-10-29
CN111668097A (zh) 2020-09-15
US12412740B2 (en) 2025-09-09
US11476111B2 (en) 2022-10-18
US20200286730A1 (en) 2020-09-10
US20220359194A1 (en) 2022-11-10

Similar Documents

Publication Publication Date Title
DE102019108754B4 (de) Halbleitervorrichtung mit einem porösen bereich, waferverbundstruktur und verfahren zum herstellen einer halbleitervorrichtung
DE102015103070B4 (de) Leistungshalbleitervorrichtung mit trenchgatestrukturen mit zu einer hauptkristallrichtung geneigten längsachsen und herstellungsverfahren
DE102017127169B4 (de) Verfahren zur herstellung eines halbleiterbauelements
DE102016120771B3 (de) Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
DE102014101937B4 (de) Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung
DE102017102127B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur
DE102018102415B4 (de) Waferverbund und verfahren zur herstellung eines halbleiterbauteils
DE102014114683B4 (de) Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff
DE102017120535B4 (de) Halbleitervorrichtung und Halbleitersubstrat, das eine poröse Schicht enthält, und Herstellungsverfahren
DE102016124207B4 (de) Verfahren zur bildung vergrabener isolierungsgebiete
DE102016112139B3 (de) Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
DE102014116631B4 (de) Junction-feldeffekttransistorzelle mit lateralem kanalbereich
DE102017106202B4 (de) Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials
DE102019118803A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE102018111450A1 (de) Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer
DE102018129594B4 (de) Teilweises entfernen eines halbleiterwafers
DE102023118720B4 (de) Verbundsubstrat mit einer übertragungsfolie mit poröser siliziumcarbid-schicht und verfahren zur herstellung einer halbleitervorrichtung
DE102017127010B4 (de) Verbundwafer und Verfahren zur Herstellung eines Halbleiterbauelements
DE102009004560B3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes, insbesondere einer Solarzelle, auf Basis einer Germaniumdünnschicht
DE102013105057A1 (de) Halbleiterstruktur, halbleiterbauelement mit einer halbleiterstruktur und verfahren zur herstellung einer halbleiterstruktur
DE3604260A1 (de) Fluessigkeitsepitaxieverfahren
DE202007019495U1 (de) Substrat mit darauf aufgetragener GaN Dünnschicht und Halbleitervorrichtung auf GaN-Basis
DE102009004559A1 (de) Verfahren zum Herstellen eines Halbleiterbauelementes, insbesondere einer Solarzelle, auf Basis einer Halbleiterdünnschicht mit einem direkten Halbleitermaterial

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division