DE102010007752A1 - Optoelectronic semiconductor device manufacturing method, involves extending ridges at lower side of lead frame away from semiconductor chips, and removing ridges by forming chamfer at lead frame, where side is turned away from chips - Google Patents
Optoelectronic semiconductor device manufacturing method, involves extending ridges at lower side of lead frame away from semiconductor chips, and removing ridges by forming chamfer at lead frame, where side is turned away from chips Download PDFInfo
- Publication number
- DE102010007752A1 DE102010007752A1 DE102010007752A DE102010007752A DE102010007752A1 DE 102010007752 A1 DE102010007752 A1 DE 102010007752A1 DE 102010007752 A DE102010007752 A DE 102010007752A DE 102010007752 A DE102010007752 A DE 102010007752A DE 102010007752 A1 DE102010007752 A1 DE 102010007752A1
- Authority
- DE
- Germany
- Prior art keywords
- lead frame
- optoelectronic semiconductor
- potting
- burrs
- chamfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 115
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000004382 potting Methods 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims description 14
- 239000002131 composite material Substances 0.000 claims description 12
- 238000000926 separation method Methods 0.000 claims description 11
- 238000005266 casting Methods 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 2
- 238000003801 milling Methods 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 description 9
- 230000005855 radiation Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000005670 electromagnetic radiation Effects 0.000 description 2
- 238000011010 flushing procedure Methods 0.000 description 2
- 239000002893 slag Substances 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/8506—Containers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/50—Encapsulations or containers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/93—Interconnections
- H10F77/933—Interconnections for devices having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/036—Manufacture or treatment of packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/852—Encapsulations
- H10H20/853—Encapsulations characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/858—Means for heat extraction or cooling
- H10H20/8585—Means for heat extraction or cooling being an interconnection
Landscapes
- Led Device Packages (AREA)
Abstract
In einer Ausführungsform des optoelektronischen Halbleiterbauteils (1) umfasst dieses einen Leiterrahmen (2) mit mindestens zwei Anschlussbereichen. In den Anschlussbereichen ist wenigstens ein optoelektronischer Halbleiterchip (4) elektrisch und mechanisch mit dem Leiterrahmen (2) verbunden. Das Halbleiterbauteil (1) beinhaltet ferner einen Vergusskörper (5), der den Halbleiterchip (4) und einen Teil des Leiterrahmens (2) überdeckt. Der Leiterrahmen (2) sowie der Vergusskörper (5) schließen an mindestens einer Längsseite (12) und/oder Kurzseite (14) bündig ab und weisen Vereinzelungsspuren auf. An einer dem Halbleiterchip (4) abgewandten Unterseite (25) des Leiterrahmens (2) verläuft entlang mindestens einer der Längsseiten (12) und/oder der Kurzseiten (14) eine Fase (7). Darüber hinaus wird ein Verfahren zur Herstellung eines solchen Halbleiterbauteils (1) angegeben.In one embodiment of the optoelectronic semiconductor component (1), this comprises a leadframe (2) with at least two connection regions. In the connection regions, at least one optoelectronic semiconductor chip (4) is electrically and mechanically connected to the leadframe (2). The semiconductor device (1) further includes a potting body (5) covering the semiconductor chip (4) and a part of the lead frame (2). The lead frame (2) and the potting body (5) terminate flush on at least one longitudinal side (12) and / or short side (14) and have singling tracks. On a side facing away from the semiconductor chip (4) underside (25) of the lead frame (2) along at least one of the longitudinal sides (12) and / or the short sides (14) extends a chamfer (7). In addition, a method for producing such a semiconductor device (1) is given.
Description
Es wird ein Halbleiterbauteil angegeben. Darüber hinaus wird ein Verfahren zur Herstellung eines Halbleiterbauteils angegeben.It is given a semiconductor device. In addition, a method for producing a semiconductor device is specified.
Eine zu lösende Aufgabe besteht darin, ein Halbleiterbauteil anzugeben, das zuverlässig montierbar ist, sowie ein Verfahren zur Herstellung eines solchen Halbleiterbauteils.An object to be solved is to provide a semiconductor device which can be mounted reliably, as well as a method for producing such a semiconductor device.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils, das bevorzugt ein optoelektronisches Halbleiterbauteil ist, umfasst dieses einen oder mehrere Halbleiterchips, bevorzugt optoelektronische Halbleiterchips. Der Halbleiterchip ist bevorzugt als Leuchtdiode, als Laserdiode oder als Fotodiode ausgestaltet. Bevorzugt ist mindestens einer der Halbleiterchip dazu eingerichtet, im Betrieb des Halbleiterbauteils eine elektromagnetische Strahlung im ultravioletten, im sichtbaren oder im nahen infraroten Spektralbereich zu emittieren. Der Halbleiterchip kann ein Konversionsmittel beinhalten, das eine von einer aktiven Zone des Halbleiterchips emittierte Strahlung in eine Strahlung mit einer anderen Wellenlänge umwandelt.According to at least one embodiment of the semiconductor component, which is preferably an optoelectronic semiconductor component, this comprises one or more semiconductor chips, preferably optoelectronic semiconductor chips. The semiconductor chip is preferably designed as a light-emitting diode, as a laser diode or as a photodiode. At least one of the semiconductor chips is preferably set up to emit electromagnetic radiation in the ultraviolet, in the visible or in the near infrared spectral range during operation of the semiconductor component. The semiconductor chip may include a conversion means which converts radiation emitted by an active region of the semiconductor chip into radiation of a different wavelength.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils umfasst dieses einen Leiterrahmen. Der Leiterrahmen ist vollständig oder teilweise mit einem Material gebildet, das elektrisch leitfähig ist. Weiterhin ist der Leiterrahmen bevorzugt mechanisch stabil. Mit anderen Worten verformt sich der Leiterrahmen bei der bestimmungsgemäßen Montage und im bestimmungsgemäßen Gebrauch des Halbleiterbauteils nicht. Der Leiterrahmen ist zu einer elektrischen Kontaktierung eines optoelektronischen Halbleiterchips vorgesehen.According to at least one embodiment of the semiconductor device, this comprises a lead frame. The lead frame is completely or partially formed with a material that is electrically conductive. Furthermore, the lead frame is preferably mechanically stable. In other words, the lead frame does not deform during the intended assembly and in the intended use of the semiconductor device. The lead frame is provided for electrical contacting of an optoelectronic semiconductor chip.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils umfasst der Leiterrahmen mindestens zwei elektrische Anschlussbereiche. Die Anschlussbereiche sind bevorzugt solche Bereiche, in denen der optoelektronische Halbleiterchip mechanisch und/oder elektrisch mit dem Leiterrahmen, beispielsweise über ein Löten oder ein Kleben, verbunden ist.In accordance with at least one embodiment of the semiconductor component, the leadframe comprises at least two electrical connection regions. The connection areas are preferably those areas in which the optoelectronic semiconductor chip is mechanically and / or electrically connected to the lead frame, for example via soldering or gluing.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils weist dieses einen Vergusskörper auf, der bevorzugt zumindest teilweise strahlungsdurchlässig ist und der den Halbleiterchip und einen Teil des Leiterrahmens überdeckt. Strahlungsdurchlässig bedeutet, dass mindestens ein Teil einer vom Halbleiterchip zum Beispiel emittierten Strahlung den Vergusskörper durchlaufen und vom Halbleiterbauteil emittiert werden kann. Der Leiterrahmen ist bevorzugt nicht vollständig von dem Vergusskörper überdeckt. Das bedeutet, dass Teilbereichen des Leiterrahmens, in eine Richtung senkrecht zu Hauptseiten des Leiterrahmens, kein Material des Vergusskörpers nachgeordnet ist. Dies bezieht sich insbesondere auf zwei einander gegenüberliegende Hauptseiten des Leiterrahmens. Der Vergusskörper kann mit einer oder mit beiden Hauptseiten des Leiterrahmens stellenweise in unmittelbarem Kontakt stehen.In accordance with at least one embodiment of the semiconductor component, the latter has a potting body, which is preferably at least partially radiation-transmissive and which covers the semiconductor chip and a part of the leadframe. Radiation permeable means that at least a portion of a radiation emitted by the semiconductor chip, for example, can pass through the potting body and be emitted by the semiconductor component. The lead frame is preferably not completely covered by the potting body. This means that portions of the lead frame, in a direction perpendicular to main sides of the lead frame, no material of the potting body is arranged downstream. This refers in particular to two opposing main sides of the lead frame. The potting body can be in direct contact with one or both main sides of the lead frame in places.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils schließen der Leiterrahmen und der Vergusskörper entlang mindestens einer Längsseite des Halbleiterbauteils bündig miteinander ab. Ist ein Grundriss des Halbleiterbauteils zum Beispiel rechteckartig gestaltet, so sind die Längsseiten in Draufsicht gesehen die einander gegenüberliegenden, längeren Seiten dieses Rechtecks beziehungsweise die diesen Seiten zugeordneten Begrenzungsflächen des Halbleiterbauteils. Kurzseiten entsprechen dann den in Draufsicht gesehen einander gegenüberliegenden, kürzeren Seiten dieses Rechtecks beziehungsweise den diesen kürzeren Seiten zugeordneten Begrenzungsflächen. Insbesondere liegen alle Teile einer der Begrenzungsflächen beziehungsweise der Längsseiten oder der Kurzseiten in einer Ebene, wobei die Ebene bevorzugt senkrecht zu einer der Hauptseiten des Leiterrahmens orientiert ist.In accordance with at least one embodiment of the semiconductor component, the lead frame and the potting body are flush with one another along at least one longitudinal side of the semiconductor component. If a plan view of the semiconductor device is rectangular, for example, the longitudinal sides seen in plan view are the opposite, longer sides of this rectangle or the boundary surfaces of the semiconductor device assigned to these sides. Short sides then correspond to the shorter sides of this rectangle or the boundary surfaces assigned to these shorter sides, as seen in plan view. In particular, all parts of one of the boundary surfaces or the longitudinal sides or the short sides lie in a plane, wherein the plane is preferably oriented perpendicular to one of the main sides of the lead frame.
Bündig abschließen bedeutet insbesondere, dass der Vergusskörper und der Leiterrahmen an der Längsseite, in Draufsicht gesehen, im Rahmen der Herstellungstoleranzen deckungsgleich abschließen beziehungsweise, in Draufsicht gesehen, eine gemeinsame Kante des Halbleiterbauteils ausbilden. Bündig kann ebenso bedeuten, dass der Vergusskörper und der Leiterrahmen gleich weit in eine bestimmte Raumrichtung ragen. Das heißt, der Leiterrahmen und der Vergusskörper überragen sich im Bereich einer Schnittstelle oder einer Berührungsstelle an der Längsseite nicht gegenseitig.Flushing means, in particular, that the potting body and the leadframe on the longitudinal side, seen in plan view, in the context of manufacturing tolerances conclude congruent or, seen in plan view, form a common edge of the semiconductor device. Flushing can also mean that the potting body and the leadframe protrude equally far into a specific spatial direction. That is, the lead frame and the potting do not project beyond each other in the region of an interface or a contact point on the longitudinal side.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils weisen der Vergusskörper und der Leiterrahmen an einer oder an beiden Längsseiten Vereinzelungsspuren auf. Solche Vereinzelungsspuren sind beispielsweise durch Aufrauungen oder rillenartige Strukturen gegeben, die insbesondere von einem Sägen herrühren können.In accordance with at least one embodiment of the semiconductor component, the potting body and the leadframe have singulation tracks on one or both longitudinal sides. Such separation traces are given for example by roughening or groove-like structures, which may in particular stem from sawing.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils weist der Leiterrahmen an einer Unterseite, die dem Halbleiterchip abgewandt ist, entlang einer der oder entlang der zwei Längsseiten eine Fase auf. Eine Fase ist insbesondere eine Materialwegnahme, die mit im Wesentlichen konstantem Querschnitt entlang bevorzugt der gesamten Längsseite an der Unterseite verläuft. Durch die Fase ist insbesondere eine Kante der Unterseite gegenüber einer Kante einer der Unterseite gegenüberliegenden Oberseite des Leiterrahmens zurückgesetzt, in Draufsicht gesehen. Beispielsweise weist die Fase eine im Querschnitt dreieckige oder dreieckartige Form auf.In accordance with at least one embodiment of the semiconductor component, the leadframe has a chamfer on an underside facing away from the semiconductor chip along one of or along the two longitudinal sides. In particular, a chamfer is a removal of material that extends along the underside with a substantially constant cross-section along preferably the entire longitudinal side. In particular, an edge of the underside opposite an edge of an upper side of the leadframe opposite the underside is set back by the chamfer, as seen in plan view. For example, the Chamfer has a triangular or triangular shape in cross section.
In mindestens einer Ausführungsform des Halbleiterbauteils umfasst dieses einen Leiterrahmen mit mindestens zwei Anschlussbereichen. In den Anschlussbereichen ist wenigstens ein optoelektronischer Halbleiterchip elektrisch und mechanisch mit dem Leiterrahmen verbunden. Das Halbleiterbauteil beinhaltet ferner einen mindestens teilweise strahlungsdurchlässigen Vergusskörper, der den Halbleiterchip und einen Teil des Leiterrahmens überdeckt. Der Leiterrahmen sowie der Vergusskörper schließen an mindestens einer Längsseite und/oder an mindestens einer Kurzseite, bevorzugt an beiden Längsseiten und/oder an beiden Kurzseiten, bündig ab und weisen Vereinzelungsspuren auf. An einer dem Halbleiterchip abgewandten Unterseite des Leiterrahmens und optional an einer Unterseite des Vergusskörpers verläuft entlang mindestens einer der Längsseiten und/oder der Kurzseiten eine Fase.In at least one embodiment of the semiconductor device, this comprises a leadframe with at least two connection regions. In the connection regions, at least one optoelectronic semiconductor chip is electrically and mechanically connected to the lead frame. The semiconductor device further includes an at least partially radiation-transmissive potting body, which covers the semiconductor chip and a part of the lead frame. The lead frame and the potting close at least one longitudinal side and / or on at least one short side, preferably on both long sides and / or on both short sides, flush and have signs of separation on. On a side facing away from the semiconductor chip underside of the lead frame and optionally on a bottom of the potting extends along at least one of the long sides and / or the short sides of a chamfer.
Bei einem Vereinzeln von Halbleiterbauteilen aus einem Nutzen oder einem Leiterrahmenverbund heraus können, insbesondere bei einem Sägen, Grate, englisch burr, entstehen. Diese Grate können dazu führen, dass bei einer Montage des Bauteils auf einem externen Träger Kurzschlüsse entstehen, etwa durch weg gebrochene Teile der Grate, oder dass Anschlussflächen nicht eben aufeinander aufliegen, so dass ein elektrischer und/oder mechanischer Kontakt verschlechtert sein kann. Durch eine kleine Fase, englisch chamfer, beziehungsweise durch die Herstellung der Fase, sind speziell durch die Vereinzelung der Halbleiterbauteile bedingte Grate, insbesondere an dem Leiterrahmen, entfernbar.When singulating semiconductor devices out of a utility or leadframe composite, burrs, in particular sawing, can result. These burrs can lead to short circuits occurring during assembly of the component on an external carrier, for example due to broken away parts of the burrs, or that contact surfaces do not lie flat on one another, so that electrical and / or mechanical contact may be impaired. By a small chamfer, English chamfer, or by the production of the chamfer, especially by the separation of the semiconductor components conditional burrs, in particular on the lead frame, removable.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils erstreckt sich der Vergusskörper, in eine Richtung senkrecht zur Unterseite des Leiterrahmens und weg von dem Halbleiterchip, bis an die Unterseite des Leiterrahmens heran, mit einer Toleranz von höchstens 50% oder von höchstens 25% einer Dicke des Leiterrahmens. Mit anderen Worten schließt der Vergusskörper dann bündig oder mit einer der genannten Toleranzen im Wesentlichen bündig mit der Unterseite des Leiterrahmens ab. Es kann ein Teil der Unterseite von dem Vergusskörper bedeckt sein. Es kann auch die gesamte Unterseite frei von dem Vergusskörper sein.In accordance with at least one embodiment of the semiconductor device, the potting body extends in a direction perpendicular to the bottom of the leadframe and away from the semiconductor chip to the bottom of the leadframe with a tolerance of at most 50% or at most 25% of a thickness of the leadframe. In other words, the potting body then terminates flush or with one of said tolerances substantially flush with the underside of the leadframe. It may be a part of the bottom of the potting covered. It may also be the entire bottom free of the potting.
Gemäß zumindest einer Ausführungsform des Leiterrahmens ist dieser flächig und eben geformt. Der Leiterrahmen ist dann beispielsweise nicht durch ein gebogenes, sondern durch ein planares Blech gebildet. Eben geformt kann bedeuten, dass eine der oder beide Hauptseiten des Leiterrahmens durch einen Ebenenteil beschreibbar sind. Dies schließt nicht aus, dass Öffnungen, Aussparungen oder Ausnehmungen in die Oberseite und/oder Unterseite des Leiterrahmens geformt sind.According to at least one embodiment of the leadframe, this is planar and flat. The lead frame is then formed, for example, not by a curved, but by a planar sheet. Evenly shaped can mean that one or both main sides of the leadframe can be described by a plane part. This does not exclude that openings, recesses or recesses are formed in the top and / or bottom of the lead frame.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils weist der Leiterrahmen wenigstens zwei, insbesondere genau zwei Teile auf, zwischen denen keine durchgehende Verbindung mit einem Material des Leiterrahmens gebildet ist. Der Leiterrahmen ist also dann zum Beispiel zweigeteilt. Insbesondere sind die Teile des Leiterrahmens, von einer elektrischen Verbindung über das Halbleiterbauteil oder einem Element zum Schutz vor elektrostatischen Entladungen abgesehen, voneinander elektrisch isoliert. Eine mechanische Verbindung zwischen den Teilen des Leiterrahmens ist bevorzugt über den Vergusskörper, insbesondere ausschließlich über den Vergusskörper, gegeben. Mit anderen Worten stabilisiert dann der Vergusskörper das Halbleiterbauteil mechanisch.In accordance with at least one embodiment of the semiconductor component, the leadframe has at least two, in particular exactly two parts, between which no continuous connection with a material of the leadframe is formed. The lead frame is then divided into two parts, for example. In particular, apart from an electrical connection via the semiconductor device or an electrostatic discharge protection element, the parts of the leadframe are electrically insulated from each other. A mechanical connection between the parts of the leadframe is preferably given via the potting body, in particular exclusively via the potting body. In other words, then the potting body mechanically stabilizes the semiconductor device.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils liegt ein Teilbereich des Leiterrahmens an einer Längsseite des Halbleiterbauteils frei. In Sicht auf die Längsseite ist dieser Teilbereich des Leiterrahmens vollständig von dem Vergusskörper umrandet. Mit anderen Worten ist an der Längsseite ein geschlossener Pfad eines Materials des Vergusskörpers um diesen Teilbereich des Leiterrahmens herum gebildet. Über solche Teilbereiche, durch die eine zusätzliche mechanische Verbindung zwischen benachbarten Leiterrahmen in einem Leiterrahmenverbund herstellbar ist, ist der Leiterrahmenverbund mechanisch stabilisierbar.In accordance with at least one embodiment of the semiconductor component, a partial region of the leadframe is exposed on a longitudinal side of the semiconductor component. In view of the longitudinal side of this portion of the lead frame is completely surrounded by the potting. In other words, on the longitudinal side, a closed path of a material of the potting body is formed around this portion of the lead frame. About such partial areas, by which an additional mechanical connection between adjacent lead frames in a lead frame composite can be produced, the lead frame composite is mechanically stabilized.
Darüber hinaus wird ein Verfahren zur Herstellung eines Halbleiterbauteils, bevorzugt eines optoelektronischen Halbleiterbauteils, angegeben. Beispielsweise kann mittels des Verfahrens ein Halbleiterbauteil hergestellt werden, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen beschrieben. Merkmale des Verfahrens sind daher auch für das Halbleiterbauteil offenbart und umgekehrt.In addition, a method for producing a semiconductor device, preferably an optoelectronic semiconductor device, specified. For example, by means of the method, a semiconductor device can be produced, as described in conjunction with one or more of the abovementioned embodiments. Features of the method are therefore also disclosed for the semiconductor device and vice versa.
In mindestens einer Ausführungsform des Verfahrens zur Herstellung eines insbesondere optoelektronischen Halbleiterbauteils umfasst dieses die folgenden Schritte:
- – Bereitstellen eines insbesondere einstückigen Leiterrahmenverbundes mit einer Vielzahl von Leiterrahmen, wobei jeder der Leiterrahmen wenigstens zwei Anschlussbereiche aufweist,
- – Anbringen von bevorzugt optoelektronischen Halbleiterchips in oder an den Anschlussbereichen der Leiterrahmen,
- – Vergießen der Halbleiterchips mit einem Verguss, wobei sich der Verguss bevorzugt über zwei oder über mehr als zwei der Leiterrahmen erstreckt,
- – Vereinzeln des Leiterrahmenverbundes zu Halbleiterbauteilen insbesondere mittels eines mechanischen Trennprozesses wie einem Sägen, wobei bei dem Vereinzeln Grate an den zu vereinzelnden Leiterrahmen und/oder am Verguss entstehen und wobei sich die Grate an einer den Halbleiterchips abgewandten Unterseite der Leiterrahmen und/oder des Vergusses in eine Richtung weg von den Halbleiterchips erstrecken, und
- – Entfernen der Grate durch Ausbildung einer Fase an dem Leiterrahmen und/oder an dem Verguss sowie Fertigstellen des mindestens einen Halbleiterbauteils. Die Verfahrensschritte werden bevorzugt in der angegebenen Reihenfolge ausgeführt.
- Providing a particularly one-piece leadframe composite with a plurality of leadframes, each of the leadframes having at least two terminal regions,
- Attaching preferably optoelectronic semiconductor chips in or at the connection areas of the leadframes,
- Potting the semiconductor chips with a potting, the potting preferably extending over two or over more than two of the lead frames,
- Separating the leadframe composite into semiconductor components, in particular by means of a mechanical separation process such as sawing, wherein burrs are formed on the leadframe to be singled and / or on the potting, and wherein the ridges are located on an underside of the leadframe and / or of the potting compound facing away from the semiconductor chips extend a direction away from the semiconductor chips, and
- - Removing the burrs by forming a chamfer on the lead frame and / or on the casting and finishing the at least one semiconductor device. The process steps are preferably carried out in the order given.
Bei einem Vereinzeln durch zum Beispiel Sägen laufen Sägezähne beispielsweise eines Sägeblatts gemäß dem Verfahren so durch den Leiterrahmenverbund, dass die Sägezähne an der Oberseite des Leiterrahmens eintreten und an der Unterseite austreten. Beim Austreten der Sägezähne entsteht ein Grat. Die Entstehung des Grates ist durch eine Wahl geeigneter Parameter bei dem Vereinzeln, also durch Wahl geeigneter Sägeblätter, Sägegeschwindigkeiten und Materialien, zwar teilweise kontrollierbar. Jedoch sind die Prozessparameter bei einer solchen Kontrolle der Entstehung des Grates vergleichsweise eng und komplex einzustellen. Durch eine Entfernung der Grate entfällt die Notwendigkeit, die Bildung der Grate durch Einstellung von Prozessparametern genau zu kontrollieren.When singulated by sawing, for example, saw teeth of a saw blade, for example, pass through the ladder frame assembly according to the method such that the saw teeth enter at the top of the lead frame and exit at the bottom. The emergence of the saw teeth creates a burr. The emergence of the burr is by a choice of suitable parameters in the singling, ie by selecting suitable saw blades, sawing speeds and materials, although partially controlled. However, the process parameters in such a control of the formation of the burr are comparatively narrow and complex. Removal of the burr eliminates the need to precisely control the formation of burrs by adjusting process parameters.
Bei ebenfalls einsetzbaren Trennprozessen wie Trennschleifen oder Ritzen können auch unerwünschte Grate entstehen. Bei Lasertrennverfahren können insbesondere Schlacken an Trennrändern gebildet werden. Im Rahmen der vorliegenden Anmeldung sind unter dem Begriff Grate auch solche Schlacken zu verstehen. Derartige Grate können sich auch an dem Verguss ausbilden, von dem sie bevorzugt auch durch das Fertigen der Fase entfernbar sind.In also usable separation processes such as cut-off grinding or scratches can also create undesirable burrs. In the case of laser separation processes, in particular slags can be formed on separating edges. In the context of the present application, the term burrs are also to be understood as meaning such slags. Such burrs can also form on the potting, from which they are preferably removable by making the chamfer.
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das Vereinzeln ausschließlich entlang von bevorzugt genau zwei der Längsseiten des Halbleiterbauteils. Die Kurzseiten des Halbleiterbauteils sind dann nicht von dem Vereinzeln betroffen. Die Kurzseiten sind beispielsweise durch ein Stanzen oder ein Ätzen vor der Montage des Halbleiterbauteils, insbesondere vor Anbringen der Halbleiterchips und vor Fertigen des Vergusses, hergestellt.According to at least one embodiment of the method, the singulation takes place exclusively along preferably exactly two of the longitudinal sides of the semiconductor component. The short sides of the semiconductor component are then not affected by the singulation. The short sides are produced, for example, by punching or etching before the assembly of the semiconductor component, in particular before attaching the semiconductor chips and before manufacturing the encapsulation.
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das Vereinzeln sowohl an den zwei Kurzseiten als auch an den zwei Längsseiten. Es bilden sich dann jeweils Grate an den zwei Längsseiten und an den zwei Kurzseiten aus. Bevorzugt werden dann die Fasen an der Unterseite sowohl an den Längsseiten als auch an den Kurzseiten erzeugt.According to at least one embodiment of the method, the separation takes place both on the two short sides and on the two longitudinal sides. In each case burrs are formed on the two long sides and on the two short sides. Preferably, the chamfers are then produced on the underside both on the long sides and on the short sides.
Nachfolgend wird ein hier beschriebenes Verfahren sowie ein hier beschriebenes Halbleiterbauteil unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.Hereinafter, a method described herein and a semiconductor device described herein with reference to the drawings using exemplary embodiments will be explained in more detail. The same reference numerals indicate the same elements in the individual figures. There are no scale relationships shown, but individual elements may be exaggerated to better understand.
Es zeigen:Show it:
In
Der Halbleiterchip
In Draufsicht gesehen weist das Bauteil
Eine mechanische Verbindung zwischen den zwei Teilen
Der Leiterrahmen
In
Die Grate
Das Werkzeug
In
In
Die Teile
Der Vergusskörper
In
Entlang der x-Richtung wird vor dem Vereinzeln zu einzelnen Halbleiterbauteilen
Der Leiterrahmenverbund
In
In den
Beim Ausführungsbeispiel des optoelektronischen Halbleiterbauteils
Die hier beschriebene Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.The invention described here is not limited by the description based on the embodiments. Rather, the invention encompasses any novel feature as well as any combination of features, including in particular any combination of features in the claims, even if this feature or combination itself is not explicitly stated in the claims or exemplary embodiments.
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102010007752A DE102010007752A1 (en) | 2010-02-12 | 2010-02-12 | Optoelectronic semiconductor device manufacturing method, involves extending ridges at lower side of lead frame away from semiconductor chips, and removing ridges by forming chamfer at lead frame, where side is turned away from chips |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102010007752A DE102010007752A1 (en) | 2010-02-12 | 2010-02-12 | Optoelectronic semiconductor device manufacturing method, involves extending ridges at lower side of lead frame away from semiconductor chips, and removing ridges by forming chamfer at lead frame, where side is turned away from chips |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE102010007752A1 true DE102010007752A1 (en) | 2011-08-18 |
Family
ID=44317129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE102010007752A Withdrawn DE102010007752A1 (en) | 2010-02-12 | 2010-02-12 | Optoelectronic semiconductor device manufacturing method, involves extending ridges at lower side of lead frame away from semiconductor chips, and removing ridges by forming chamfer at lead frame, where side is turned away from chips |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE102010007752A1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010023979A1 (en) * | 1998-02-27 | 2001-09-27 | Brouvillette Donald W. | Method and system for dicing wafers, and semiconductor structures incorporating the products thereof |
| US20040046240A1 (en) * | 2001-01-31 | 2004-03-11 | Hajime Hasebe | Semiconductor device and its manufacturing method |
| DE10340069A1 (en) * | 2002-09-18 | 2004-04-08 | Agilent Technologies, Inc. (n.d.Ges.d.Staates Delaware), Palo Alto | Surface mountable opto-electronic device e.g. LED for backlighting, has body with surface having recesses to mount device, where electrical contacts are provided on surface including portions formed on inner surface of recesses |
| US20070190691A1 (en) * | 2006-01-23 | 2007-08-16 | Tessera Technologies Hungary Kft. | Wafer level chip packaging |
| US20080016480A1 (en) * | 2006-07-17 | 2008-01-17 | Gass Robert B | System and Method for Driving Values to DC Adjusted/Untimed Nets to Identify Timing Problems |
-
2010
- 2010-02-12 DE DE102010007752A patent/DE102010007752A1/en not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010023979A1 (en) * | 1998-02-27 | 2001-09-27 | Brouvillette Donald W. | Method and system for dicing wafers, and semiconductor structures incorporating the products thereof |
| US20040046240A1 (en) * | 2001-01-31 | 2004-03-11 | Hajime Hasebe | Semiconductor device and its manufacturing method |
| DE10340069A1 (en) * | 2002-09-18 | 2004-04-08 | Agilent Technologies, Inc. (n.d.Ges.d.Staates Delaware), Palo Alto | Surface mountable opto-electronic device e.g. LED for backlighting, has body with surface having recesses to mount device, where electrical contacts are provided on surface including portions formed on inner surface of recesses |
| US20070190691A1 (en) * | 2006-01-23 | 2007-08-16 | Tessera Technologies Hungary Kft. | Wafer level chip packaging |
| US20080016480A1 (en) * | 2006-07-17 | 2008-01-17 | Gass Robert B | System and Method for Driving Values to DC Adjusted/Untimed Nets to Identify Timing Problems |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2396832B1 (en) | Encapsulated opto-electronic semiconductor arrangement having solder stop layer and corresponding method | |
| EP2462633B1 (en) | Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component | |
| DE112015001114B4 (en) | Manufacture of optoelectronic components and optoelectronic components | |
| DE102012002605B4 (en) | Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component | |
| EP2483937B1 (en) | Optoelectronic component | |
| DE102012102420B4 (en) | Process for producing an optoelectronic semiconductor component | |
| WO2014154632A1 (en) | Semiconductor component and method for fabricating a semiconductor component | |
| WO2017032772A1 (en) | Laser component and method for producing same | |
| DE102012213343A1 (en) | OPTOELECTRONIC SEMICONDUCTOR COMPONENT WITH SAPPHIRE FLIP CHIP | |
| WO2014060355A2 (en) | Method for producing a multiplicity of optoelectronic semiconductor components | |
| DE112015005127B4 (en) | Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component | |
| DE102015115824A1 (en) | Optoelectronic component | |
| WO2014173590A1 (en) | Method for producing an optoelectronic semiconductor chip, and optoelectronic semiconductor chip | |
| DE102014111106A1 (en) | Electronic component, optoelectronic component, component arrangement and method for producing an electronic component | |
| EP2460190B1 (en) | Light-emitting diode chip | |
| DE102015106444A1 (en) | Optoelectronic component arrangement and method for producing a multiplicity of optoelectronic component arrangements | |
| WO2018219687A1 (en) | Semiconductor laser component and method for producing a semiconductor laser component | |
| WO2015132380A1 (en) | Optoelectronic component and method for the production thereof | |
| DE112006003664B4 (en) | Making a QFN package for an integrated circuit and QFN package made using it, and using a leadframe | |
| WO2012022782A1 (en) | Optoelectronic semi-conductor component | |
| WO2021023577A1 (en) | Method for separating components from a component bundle, and component | |
| WO2017129697A1 (en) | Optoelectronic component having side contacts | |
| DE102010007752A1 (en) | Optoelectronic semiconductor device manufacturing method, involves extending ridges at lower side of lead frame away from semiconductor chips, and removing ridges by forming chamfer at lead frame, where side is turned away from chips | |
| DE10063041B4 (en) | A method of manufacturing an integrated leadless package circuit and integrated leadless package circuit | |
| WO2016091759A1 (en) | Semiconductor component and method for producing a plurality of semiconductor components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140902 |