[go: up one dir, main page]

DE102010007752A1 - Optoelectronic semiconductor device manufacturing method, involves extending ridges at lower side of lead frame away from semiconductor chips, and removing ridges by forming chamfer at lead frame, where side is turned away from chips - Google Patents

Optoelectronic semiconductor device manufacturing method, involves extending ridges at lower side of lead frame away from semiconductor chips, and removing ridges by forming chamfer at lead frame, where side is turned away from chips Download PDF

Info

Publication number
DE102010007752A1
DE102010007752A1 DE102010007752A DE102010007752A DE102010007752A1 DE 102010007752 A1 DE102010007752 A1 DE 102010007752A1 DE 102010007752 A DE102010007752 A DE 102010007752A DE 102010007752 A DE102010007752 A DE 102010007752A DE 102010007752 A1 DE102010007752 A1 DE 102010007752A1
Authority
DE
Germany
Prior art keywords
lead frame
optoelectronic semiconductor
potting
burrs
chamfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102010007752A
Other languages
German (de)
Inventor
Thomas 93152 Zeiler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102010007752A priority Critical patent/DE102010007752A1/en
Publication of DE102010007752A1 publication Critical patent/DE102010007752A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/8506Containers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/50Encapsulations or containers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/93Interconnections
    • H10F77/933Interconnections for devices having potential barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/036Manufacture or treatment of packages
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/852Encapsulations
    • H10H20/853Encapsulations characterised by their shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/857Interconnections, e.g. lead-frames, bond wires or solder balls
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/858Means for heat extraction or cooling
    • H10H20/8585Means for heat extraction or cooling being an interconnection

Landscapes

  • Led Device Packages (AREA)

Abstract

In einer Ausführungsform des optoelektronischen Halbleiterbauteils (1) umfasst dieses einen Leiterrahmen (2) mit mindestens zwei Anschlussbereichen. In den Anschlussbereichen ist wenigstens ein optoelektronischer Halbleiterchip (4) elektrisch und mechanisch mit dem Leiterrahmen (2) verbunden. Das Halbleiterbauteil (1) beinhaltet ferner einen Vergusskörper (5), der den Halbleiterchip (4) und einen Teil des Leiterrahmens (2) überdeckt. Der Leiterrahmen (2) sowie der Vergusskörper (5) schließen an mindestens einer Längsseite (12) und/oder Kurzseite (14) bündig ab und weisen Vereinzelungsspuren auf. An einer dem Halbleiterchip (4) abgewandten Unterseite (25) des Leiterrahmens (2) verläuft entlang mindestens einer der Längsseiten (12) und/oder der Kurzseiten (14) eine Fase (7). Darüber hinaus wird ein Verfahren zur Herstellung eines solchen Halbleiterbauteils (1) angegeben.In one embodiment of the optoelectronic semiconductor component (1), this comprises a leadframe (2) with at least two connection regions. In the connection regions, at least one optoelectronic semiconductor chip (4) is electrically and mechanically connected to the leadframe (2). The semiconductor device (1) further includes a potting body (5) covering the semiconductor chip (4) and a part of the lead frame (2). The lead frame (2) and the potting body (5) terminate flush on at least one longitudinal side (12) and / or short side (14) and have singling tracks. On a side facing away from the semiconductor chip (4) underside (25) of the lead frame (2) along at least one of the longitudinal sides (12) and / or the short sides (14) extends a chamfer (7). In addition, a method for producing such a semiconductor device (1) is given.

Figure 00000001
Figure 00000001

Description

Es wird ein Halbleiterbauteil angegeben. Darüber hinaus wird ein Verfahren zur Herstellung eines Halbleiterbauteils angegeben.It is given a semiconductor device. In addition, a method for producing a semiconductor device is specified.

Eine zu lösende Aufgabe besteht darin, ein Halbleiterbauteil anzugeben, das zuverlässig montierbar ist, sowie ein Verfahren zur Herstellung eines solchen Halbleiterbauteils.An object to be solved is to provide a semiconductor device which can be mounted reliably, as well as a method for producing such a semiconductor device.

Gemäß zumindest einer Ausführungsform des Halbleiterbauteils, das bevorzugt ein optoelektronisches Halbleiterbauteil ist, umfasst dieses einen oder mehrere Halbleiterchips, bevorzugt optoelektronische Halbleiterchips. Der Halbleiterchip ist bevorzugt als Leuchtdiode, als Laserdiode oder als Fotodiode ausgestaltet. Bevorzugt ist mindestens einer der Halbleiterchip dazu eingerichtet, im Betrieb des Halbleiterbauteils eine elektromagnetische Strahlung im ultravioletten, im sichtbaren oder im nahen infraroten Spektralbereich zu emittieren. Der Halbleiterchip kann ein Konversionsmittel beinhalten, das eine von einer aktiven Zone des Halbleiterchips emittierte Strahlung in eine Strahlung mit einer anderen Wellenlänge umwandelt.According to at least one embodiment of the semiconductor component, which is preferably an optoelectronic semiconductor component, this comprises one or more semiconductor chips, preferably optoelectronic semiconductor chips. The semiconductor chip is preferably designed as a light-emitting diode, as a laser diode or as a photodiode. At least one of the semiconductor chips is preferably set up to emit electromagnetic radiation in the ultraviolet, in the visible or in the near infrared spectral range during operation of the semiconductor component. The semiconductor chip may include a conversion means which converts radiation emitted by an active region of the semiconductor chip into radiation of a different wavelength.

Gemäß zumindest einer Ausführungsform des Halbleiterbauteils umfasst dieses einen Leiterrahmen. Der Leiterrahmen ist vollständig oder teilweise mit einem Material gebildet, das elektrisch leitfähig ist. Weiterhin ist der Leiterrahmen bevorzugt mechanisch stabil. Mit anderen Worten verformt sich der Leiterrahmen bei der bestimmungsgemäßen Montage und im bestimmungsgemäßen Gebrauch des Halbleiterbauteils nicht. Der Leiterrahmen ist zu einer elektrischen Kontaktierung eines optoelektronischen Halbleiterchips vorgesehen.According to at least one embodiment of the semiconductor device, this comprises a lead frame. The lead frame is completely or partially formed with a material that is electrically conductive. Furthermore, the lead frame is preferably mechanically stable. In other words, the lead frame does not deform during the intended assembly and in the intended use of the semiconductor device. The lead frame is provided for electrical contacting of an optoelectronic semiconductor chip.

Gemäß zumindest einer Ausführungsform des Halbleiterbauteils umfasst der Leiterrahmen mindestens zwei elektrische Anschlussbereiche. Die Anschlussbereiche sind bevorzugt solche Bereiche, in denen der optoelektronische Halbleiterchip mechanisch und/oder elektrisch mit dem Leiterrahmen, beispielsweise über ein Löten oder ein Kleben, verbunden ist.In accordance with at least one embodiment of the semiconductor component, the leadframe comprises at least two electrical connection regions. The connection areas are preferably those areas in which the optoelectronic semiconductor chip is mechanically and / or electrically connected to the lead frame, for example via soldering or gluing.

Gemäß zumindest einer Ausführungsform des Halbleiterbauteils weist dieses einen Vergusskörper auf, der bevorzugt zumindest teilweise strahlungsdurchlässig ist und der den Halbleiterchip und einen Teil des Leiterrahmens überdeckt. Strahlungsdurchlässig bedeutet, dass mindestens ein Teil einer vom Halbleiterchip zum Beispiel emittierten Strahlung den Vergusskörper durchlaufen und vom Halbleiterbauteil emittiert werden kann. Der Leiterrahmen ist bevorzugt nicht vollständig von dem Vergusskörper überdeckt. Das bedeutet, dass Teilbereichen des Leiterrahmens, in eine Richtung senkrecht zu Hauptseiten des Leiterrahmens, kein Material des Vergusskörpers nachgeordnet ist. Dies bezieht sich insbesondere auf zwei einander gegenüberliegende Hauptseiten des Leiterrahmens. Der Vergusskörper kann mit einer oder mit beiden Hauptseiten des Leiterrahmens stellenweise in unmittelbarem Kontakt stehen.In accordance with at least one embodiment of the semiconductor component, the latter has a potting body, which is preferably at least partially radiation-transmissive and which covers the semiconductor chip and a part of the leadframe. Radiation permeable means that at least a portion of a radiation emitted by the semiconductor chip, for example, can pass through the potting body and be emitted by the semiconductor component. The lead frame is preferably not completely covered by the potting body. This means that portions of the lead frame, in a direction perpendicular to main sides of the lead frame, no material of the potting body is arranged downstream. This refers in particular to two opposing main sides of the lead frame. The potting body can be in direct contact with one or both main sides of the lead frame in places.

Gemäß zumindest einer Ausführungsform des Halbleiterbauteils schließen der Leiterrahmen und der Vergusskörper entlang mindestens einer Längsseite des Halbleiterbauteils bündig miteinander ab. Ist ein Grundriss des Halbleiterbauteils zum Beispiel rechteckartig gestaltet, so sind die Längsseiten in Draufsicht gesehen die einander gegenüberliegenden, längeren Seiten dieses Rechtecks beziehungsweise die diesen Seiten zugeordneten Begrenzungsflächen des Halbleiterbauteils. Kurzseiten entsprechen dann den in Draufsicht gesehen einander gegenüberliegenden, kürzeren Seiten dieses Rechtecks beziehungsweise den diesen kürzeren Seiten zugeordneten Begrenzungsflächen. Insbesondere liegen alle Teile einer der Begrenzungsflächen beziehungsweise der Längsseiten oder der Kurzseiten in einer Ebene, wobei die Ebene bevorzugt senkrecht zu einer der Hauptseiten des Leiterrahmens orientiert ist.In accordance with at least one embodiment of the semiconductor component, the lead frame and the potting body are flush with one another along at least one longitudinal side of the semiconductor component. If a plan view of the semiconductor device is rectangular, for example, the longitudinal sides seen in plan view are the opposite, longer sides of this rectangle or the boundary surfaces of the semiconductor device assigned to these sides. Short sides then correspond to the shorter sides of this rectangle or the boundary surfaces assigned to these shorter sides, as seen in plan view. In particular, all parts of one of the boundary surfaces or the longitudinal sides or the short sides lie in a plane, wherein the plane is preferably oriented perpendicular to one of the main sides of the lead frame.

Bündig abschließen bedeutet insbesondere, dass der Vergusskörper und der Leiterrahmen an der Längsseite, in Draufsicht gesehen, im Rahmen der Herstellungstoleranzen deckungsgleich abschließen beziehungsweise, in Draufsicht gesehen, eine gemeinsame Kante des Halbleiterbauteils ausbilden. Bündig kann ebenso bedeuten, dass der Vergusskörper und der Leiterrahmen gleich weit in eine bestimmte Raumrichtung ragen. Das heißt, der Leiterrahmen und der Vergusskörper überragen sich im Bereich einer Schnittstelle oder einer Berührungsstelle an der Längsseite nicht gegenseitig.Flushing means, in particular, that the potting body and the leadframe on the longitudinal side, seen in plan view, in the context of manufacturing tolerances conclude congruent or, seen in plan view, form a common edge of the semiconductor device. Flushing can also mean that the potting body and the leadframe protrude equally far into a specific spatial direction. That is, the lead frame and the potting do not project beyond each other in the region of an interface or a contact point on the longitudinal side.

Gemäß zumindest einer Ausführungsform des Halbleiterbauteils weisen der Vergusskörper und der Leiterrahmen an einer oder an beiden Längsseiten Vereinzelungsspuren auf. Solche Vereinzelungsspuren sind beispielsweise durch Aufrauungen oder rillenartige Strukturen gegeben, die insbesondere von einem Sägen herrühren können.In accordance with at least one embodiment of the semiconductor component, the potting body and the leadframe have singulation tracks on one or both longitudinal sides. Such separation traces are given for example by roughening or groove-like structures, which may in particular stem from sawing.

Gemäß zumindest einer Ausführungsform des Halbleiterbauteils weist der Leiterrahmen an einer Unterseite, die dem Halbleiterchip abgewandt ist, entlang einer der oder entlang der zwei Längsseiten eine Fase auf. Eine Fase ist insbesondere eine Materialwegnahme, die mit im Wesentlichen konstantem Querschnitt entlang bevorzugt der gesamten Längsseite an der Unterseite verläuft. Durch die Fase ist insbesondere eine Kante der Unterseite gegenüber einer Kante einer der Unterseite gegenüberliegenden Oberseite des Leiterrahmens zurückgesetzt, in Draufsicht gesehen. Beispielsweise weist die Fase eine im Querschnitt dreieckige oder dreieckartige Form auf.In accordance with at least one embodiment of the semiconductor component, the leadframe has a chamfer on an underside facing away from the semiconductor chip along one of or along the two longitudinal sides. In particular, a chamfer is a removal of material that extends along the underside with a substantially constant cross-section along preferably the entire longitudinal side. In particular, an edge of the underside opposite an edge of an upper side of the leadframe opposite the underside is set back by the chamfer, as seen in plan view. For example, the Chamfer has a triangular or triangular shape in cross section.

In mindestens einer Ausführungsform des Halbleiterbauteils umfasst dieses einen Leiterrahmen mit mindestens zwei Anschlussbereichen. In den Anschlussbereichen ist wenigstens ein optoelektronischer Halbleiterchip elektrisch und mechanisch mit dem Leiterrahmen verbunden. Das Halbleiterbauteil beinhaltet ferner einen mindestens teilweise strahlungsdurchlässigen Vergusskörper, der den Halbleiterchip und einen Teil des Leiterrahmens überdeckt. Der Leiterrahmen sowie der Vergusskörper schließen an mindestens einer Längsseite und/oder an mindestens einer Kurzseite, bevorzugt an beiden Längsseiten und/oder an beiden Kurzseiten, bündig ab und weisen Vereinzelungsspuren auf. An einer dem Halbleiterchip abgewandten Unterseite des Leiterrahmens und optional an einer Unterseite des Vergusskörpers verläuft entlang mindestens einer der Längsseiten und/oder der Kurzseiten eine Fase.In at least one embodiment of the semiconductor device, this comprises a leadframe with at least two connection regions. In the connection regions, at least one optoelectronic semiconductor chip is electrically and mechanically connected to the lead frame. The semiconductor device further includes an at least partially radiation-transmissive potting body, which covers the semiconductor chip and a part of the lead frame. The lead frame and the potting close at least one longitudinal side and / or on at least one short side, preferably on both long sides and / or on both short sides, flush and have signs of separation on. On a side facing away from the semiconductor chip underside of the lead frame and optionally on a bottom of the potting extends along at least one of the long sides and / or the short sides of a chamfer.

Bei einem Vereinzeln von Halbleiterbauteilen aus einem Nutzen oder einem Leiterrahmenverbund heraus können, insbesondere bei einem Sägen, Grate, englisch burr, entstehen. Diese Grate können dazu führen, dass bei einer Montage des Bauteils auf einem externen Träger Kurzschlüsse entstehen, etwa durch weg gebrochene Teile der Grate, oder dass Anschlussflächen nicht eben aufeinander aufliegen, so dass ein elektrischer und/oder mechanischer Kontakt verschlechtert sein kann. Durch eine kleine Fase, englisch chamfer, beziehungsweise durch die Herstellung der Fase, sind speziell durch die Vereinzelung der Halbleiterbauteile bedingte Grate, insbesondere an dem Leiterrahmen, entfernbar.When singulating semiconductor devices out of a utility or leadframe composite, burrs, in particular sawing, can result. These burrs can lead to short circuits occurring during assembly of the component on an external carrier, for example due to broken away parts of the burrs, or that contact surfaces do not lie flat on one another, so that electrical and / or mechanical contact may be impaired. By a small chamfer, English chamfer, or by the production of the chamfer, especially by the separation of the semiconductor components conditional burrs, in particular on the lead frame, removable.

Gemäß zumindest einer Ausführungsform des Halbleiterbauteils erstreckt sich der Vergusskörper, in eine Richtung senkrecht zur Unterseite des Leiterrahmens und weg von dem Halbleiterchip, bis an die Unterseite des Leiterrahmens heran, mit einer Toleranz von höchstens 50% oder von höchstens 25% einer Dicke des Leiterrahmens. Mit anderen Worten schließt der Vergusskörper dann bündig oder mit einer der genannten Toleranzen im Wesentlichen bündig mit der Unterseite des Leiterrahmens ab. Es kann ein Teil der Unterseite von dem Vergusskörper bedeckt sein. Es kann auch die gesamte Unterseite frei von dem Vergusskörper sein.In accordance with at least one embodiment of the semiconductor device, the potting body extends in a direction perpendicular to the bottom of the leadframe and away from the semiconductor chip to the bottom of the leadframe with a tolerance of at most 50% or at most 25% of a thickness of the leadframe. In other words, the potting body then terminates flush or with one of said tolerances substantially flush with the underside of the leadframe. It may be a part of the bottom of the potting covered. It may also be the entire bottom free of the potting.

Gemäß zumindest einer Ausführungsform des Leiterrahmens ist dieser flächig und eben geformt. Der Leiterrahmen ist dann beispielsweise nicht durch ein gebogenes, sondern durch ein planares Blech gebildet. Eben geformt kann bedeuten, dass eine der oder beide Hauptseiten des Leiterrahmens durch einen Ebenenteil beschreibbar sind. Dies schließt nicht aus, dass Öffnungen, Aussparungen oder Ausnehmungen in die Oberseite und/oder Unterseite des Leiterrahmens geformt sind.According to at least one embodiment of the leadframe, this is planar and flat. The lead frame is then formed, for example, not by a curved, but by a planar sheet. Evenly shaped can mean that one or both main sides of the leadframe can be described by a plane part. This does not exclude that openings, recesses or recesses are formed in the top and / or bottom of the lead frame.

Gemäß zumindest einer Ausführungsform des Halbleiterbauteils weist der Leiterrahmen wenigstens zwei, insbesondere genau zwei Teile auf, zwischen denen keine durchgehende Verbindung mit einem Material des Leiterrahmens gebildet ist. Der Leiterrahmen ist also dann zum Beispiel zweigeteilt. Insbesondere sind die Teile des Leiterrahmens, von einer elektrischen Verbindung über das Halbleiterbauteil oder einem Element zum Schutz vor elektrostatischen Entladungen abgesehen, voneinander elektrisch isoliert. Eine mechanische Verbindung zwischen den Teilen des Leiterrahmens ist bevorzugt über den Vergusskörper, insbesondere ausschließlich über den Vergusskörper, gegeben. Mit anderen Worten stabilisiert dann der Vergusskörper das Halbleiterbauteil mechanisch.In accordance with at least one embodiment of the semiconductor component, the leadframe has at least two, in particular exactly two parts, between which no continuous connection with a material of the leadframe is formed. The lead frame is then divided into two parts, for example. In particular, apart from an electrical connection via the semiconductor device or an electrostatic discharge protection element, the parts of the leadframe are electrically insulated from each other. A mechanical connection between the parts of the leadframe is preferably given via the potting body, in particular exclusively via the potting body. In other words, then the potting body mechanically stabilizes the semiconductor device.

Gemäß zumindest einer Ausführungsform des Halbleiterbauteils liegt ein Teilbereich des Leiterrahmens an einer Längsseite des Halbleiterbauteils frei. In Sicht auf die Längsseite ist dieser Teilbereich des Leiterrahmens vollständig von dem Vergusskörper umrandet. Mit anderen Worten ist an der Längsseite ein geschlossener Pfad eines Materials des Vergusskörpers um diesen Teilbereich des Leiterrahmens herum gebildet. Über solche Teilbereiche, durch die eine zusätzliche mechanische Verbindung zwischen benachbarten Leiterrahmen in einem Leiterrahmenverbund herstellbar ist, ist der Leiterrahmenverbund mechanisch stabilisierbar.In accordance with at least one embodiment of the semiconductor component, a partial region of the leadframe is exposed on a longitudinal side of the semiconductor component. In view of the longitudinal side of this portion of the lead frame is completely surrounded by the potting. In other words, on the longitudinal side, a closed path of a material of the potting body is formed around this portion of the lead frame. About such partial areas, by which an additional mechanical connection between adjacent lead frames in a lead frame composite can be produced, the lead frame composite is mechanically stabilized.

Darüber hinaus wird ein Verfahren zur Herstellung eines Halbleiterbauteils, bevorzugt eines optoelektronischen Halbleiterbauteils, angegeben. Beispielsweise kann mittels des Verfahrens ein Halbleiterbauteil hergestellt werden, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen beschrieben. Merkmale des Verfahrens sind daher auch für das Halbleiterbauteil offenbart und umgekehrt.In addition, a method for producing a semiconductor device, preferably an optoelectronic semiconductor device, specified. For example, by means of the method, a semiconductor device can be produced, as described in conjunction with one or more of the abovementioned embodiments. Features of the method are therefore also disclosed for the semiconductor device and vice versa.

In mindestens einer Ausführungsform des Verfahrens zur Herstellung eines insbesondere optoelektronischen Halbleiterbauteils umfasst dieses die folgenden Schritte:

  • – Bereitstellen eines insbesondere einstückigen Leiterrahmenverbundes mit einer Vielzahl von Leiterrahmen, wobei jeder der Leiterrahmen wenigstens zwei Anschlussbereiche aufweist,
  • – Anbringen von bevorzugt optoelektronischen Halbleiterchips in oder an den Anschlussbereichen der Leiterrahmen,
  • – Vergießen der Halbleiterchips mit einem Verguss, wobei sich der Verguss bevorzugt über zwei oder über mehr als zwei der Leiterrahmen erstreckt,
  • – Vereinzeln des Leiterrahmenverbundes zu Halbleiterbauteilen insbesondere mittels eines mechanischen Trennprozesses wie einem Sägen, wobei bei dem Vereinzeln Grate an den zu vereinzelnden Leiterrahmen und/oder am Verguss entstehen und wobei sich die Grate an einer den Halbleiterchips abgewandten Unterseite der Leiterrahmen und/oder des Vergusses in eine Richtung weg von den Halbleiterchips erstrecken, und
  • – Entfernen der Grate durch Ausbildung einer Fase an dem Leiterrahmen und/oder an dem Verguss sowie Fertigstellen des mindestens einen Halbleiterbauteils. Die Verfahrensschritte werden bevorzugt in der angegebenen Reihenfolge ausgeführt.
In at least one embodiment of the method for producing a particularly optoelectronic semiconductor component, this comprises the following steps:
  • Providing a particularly one-piece leadframe composite with a plurality of leadframes, each of the leadframes having at least two terminal regions,
  • Attaching preferably optoelectronic semiconductor chips in or at the connection areas of the leadframes,
  • Potting the semiconductor chips with a potting, the potting preferably extending over two or over more than two of the lead frames,
  • Separating the leadframe composite into semiconductor components, in particular by means of a mechanical separation process such as sawing, wherein burrs are formed on the leadframe to be singled and / or on the potting, and wherein the ridges are located on an underside of the leadframe and / or of the potting compound facing away from the semiconductor chips extend a direction away from the semiconductor chips, and
  • - Removing the burrs by forming a chamfer on the lead frame and / or on the casting and finishing the at least one semiconductor device. The process steps are preferably carried out in the order given.

Bei einem Vereinzeln durch zum Beispiel Sägen laufen Sägezähne beispielsweise eines Sägeblatts gemäß dem Verfahren so durch den Leiterrahmenverbund, dass die Sägezähne an der Oberseite des Leiterrahmens eintreten und an der Unterseite austreten. Beim Austreten der Sägezähne entsteht ein Grat. Die Entstehung des Grates ist durch eine Wahl geeigneter Parameter bei dem Vereinzeln, also durch Wahl geeigneter Sägeblätter, Sägegeschwindigkeiten und Materialien, zwar teilweise kontrollierbar. Jedoch sind die Prozessparameter bei einer solchen Kontrolle der Entstehung des Grates vergleichsweise eng und komplex einzustellen. Durch eine Entfernung der Grate entfällt die Notwendigkeit, die Bildung der Grate durch Einstellung von Prozessparametern genau zu kontrollieren.When singulated by sawing, for example, saw teeth of a saw blade, for example, pass through the ladder frame assembly according to the method such that the saw teeth enter at the top of the lead frame and exit at the bottom. The emergence of the saw teeth creates a burr. The emergence of the burr is by a choice of suitable parameters in the singling, ie by selecting suitable saw blades, sawing speeds and materials, although partially controlled. However, the process parameters in such a control of the formation of the burr are comparatively narrow and complex. Removal of the burr eliminates the need to precisely control the formation of burrs by adjusting process parameters.

Bei ebenfalls einsetzbaren Trennprozessen wie Trennschleifen oder Ritzen können auch unerwünschte Grate entstehen. Bei Lasertrennverfahren können insbesondere Schlacken an Trennrändern gebildet werden. Im Rahmen der vorliegenden Anmeldung sind unter dem Begriff Grate auch solche Schlacken zu verstehen. Derartige Grate können sich auch an dem Verguss ausbilden, von dem sie bevorzugt auch durch das Fertigen der Fase entfernbar sind.In also usable separation processes such as cut-off grinding or scratches can also create undesirable burrs. In the case of laser separation processes, in particular slags can be formed on separating edges. In the context of the present application, the term burrs are also to be understood as meaning such slags. Such burrs can also form on the potting, from which they are preferably removable by making the chamfer.

Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das Vereinzeln ausschließlich entlang von bevorzugt genau zwei der Längsseiten des Halbleiterbauteils. Die Kurzseiten des Halbleiterbauteils sind dann nicht von dem Vereinzeln betroffen. Die Kurzseiten sind beispielsweise durch ein Stanzen oder ein Ätzen vor der Montage des Halbleiterbauteils, insbesondere vor Anbringen der Halbleiterchips und vor Fertigen des Vergusses, hergestellt.According to at least one embodiment of the method, the singulation takes place exclusively along preferably exactly two of the longitudinal sides of the semiconductor component. The short sides of the semiconductor component are then not affected by the singulation. The short sides are produced, for example, by punching or etching before the assembly of the semiconductor component, in particular before attaching the semiconductor chips and before manufacturing the encapsulation.

Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das Vereinzeln sowohl an den zwei Kurzseiten als auch an den zwei Längsseiten. Es bilden sich dann jeweils Grate an den zwei Längsseiten und an den zwei Kurzseiten aus. Bevorzugt werden dann die Fasen an der Unterseite sowohl an den Längsseiten als auch an den Kurzseiten erzeugt.According to at least one embodiment of the method, the separation takes place both on the two short sides and on the two longitudinal sides. In each case burrs are formed on the two long sides and on the two short sides. Preferably, the chamfers are then produced on the underside both on the long sides and on the short sides.

Nachfolgend wird ein hier beschriebenes Verfahren sowie ein hier beschriebenes Halbleiterbauteil unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.Hereinafter, a method described herein and a semiconductor device described herein with reference to the drawings using exemplary embodiments will be explained in more detail. The same reference numerals indicate the same elements in the individual figures. There are no scale relationships shown, but individual elements may be exaggerated to better understand.

Es zeigen:Show it:

1, 3, 4, 7 und 8 schematische Darstellungen von Ausführungsbeispielen von hier beschriebenen optoelektronischen Halbleiterbauteilen, 1 . 3 . 4 . 7 and 8th schematic representations of embodiments of optoelectronic semiconductor devices described herein,

2 eine schematische Darstellung eines Verfahrens zur Herstellung eins hier beschriebenen optoelektronischen Halbleiterbauteils, 2 1 a schematic representation of a method for producing an optoelectronic semiconductor component described here,

5 eine schematische Darstellung eines Ausführungsbeispiels eines Leiterrahmenverbundes, und 5 a schematic representation of an embodiment of a lead frame composite, and

6 eine schematische Darstellung einer Leuchtdiode. 6 a schematic representation of a light emitting diode.

In 1 ist ein Bauteil 1' dargestellt, bei dem Grate 6 entlang von Längsseiten 12 an einer Unterseite 25 eines zweiteiligen Leiterrahmens 2a, 2b vorhanden sind. Die Grate 6 befinden sich ausschließlich an den Längsseiten 12. Die von einem Sägen herrührenden Grate 6 weisen, von der Unterseite 25 ausgehend, in eine Richtung weg von einem optoelektronischen Halbleiterchip 4, der an einer Oberseite 26 des Leiterrahmens 2 in Anschlussbereichen elektrisch und mechanisch kontaktiert ist, siehe die schematische Draufsicht in 1A und die Seitenansicht von links in 1B. Die Anschlussbereiche können eine Beschichtung aufweisen.In 1 is a component 1' shown in the burrs 6 along long sides 12 at a bottom 25 a two-part lead frame 2a . 2 B available. The burrs 6 are exclusively on the long sides 12 , Sawed burrs 6 wise, from the bottom 25 starting in a direction away from an optoelectronic semiconductor chip 4 standing at a top 26 of the ladder frame 2 is electrically and mechanically contacted in connection areas, see the schematic plan view in 1A and the side view from the left in 1B , The connection areas may have a coating.

Der Halbleiterchip 4 ist auf dem Teil 2a des Leiterrahmens aufgebracht und über einen Bonddraht 40 mit dem Teil 2b elektrisch verbunden. Der Halbleiterchip 4 sowie Teilbereiche des Leiterrahmens 2a, 2b sind von einem Vergusskörper 5 überdeckt. Die Unterseite 25 ist frei von dem Vergusskörper 5. Der Vergusskörper 5 ist durchlässig, insbesondere klarsichtig, für einen Teil der im Halbleiterchip 4 erzeugten elektromagnetischen Strahlung. Der Vergusskörper 5 ist näherungsweise quaderförmig gestaltet.The semiconductor chip 4 is on the part 2a of the lead frame and over a bonding wire 40 with the part 2 B electrically connected. The semiconductor chip 4 as well as partial areas of the ladder frame 2a . 2 B are from a potting body 5 covered. The bottom 25 is free from the potting body 5 , The potting body 5 is permeable, especially clear, for a part of the semiconductor chip 4 generated electromagnetic radiation. The potting body 5 is designed approximately cuboid.

In Draufsicht gesehen weist das Bauteil 1' einen rechteckigen Grundriss auf, siehe 1A. In Draufsicht gesehen sind die Längsseiten 12 über kurze Seiten 14 miteinander verbunden. An den Längsseiten 12 schließen die Leiterrahmen 2a, 2b und der Vergusskörper 5 bündig ab, so dass der Vergusskörper 5 und der Leiterrahmen 2a, 2b an den Längsseiten 12 in Draufsicht gesehen eine gemeinsame Kante bilden.Seen in plan view, the component 1' a rectangular floor plan, see 1A , Seen in plan view are the long sides 12 above short pages 14 connected with each other. On the long sides 12 close the ladder frames 2a . 2 B and the potting body 5 flush off, leaving the potting body 5 and the ladder frame 2a . 2 B on the long sides 12 seen in plan form a common edge.

Eine mechanische Verbindung zwischen den zwei Teilen 2a, 2b des Leiterrahmens ist durch den Vergusskörper 5 gegeben. In eine Richtung parallel zu den Längsseiten 12 und zur Unterseite 25 ist der Vergusskörper 5, in Draufsicht gesehen, von externen Anschlussstellen 9 überragt, die durch Teilabschnitte der Teile 2a, 2b des Leiterrahmens gebildet sind.A mechanical connection between the two parts 2a . 2 B of the lead frame is through the potting body 5 given. In a direction parallel to the long sides 12 and to the bottom 25 is the potting body 5 , seen in plan view, from external connection points 9 surmounted by sections of parts 2a . 2 B of the lead frame are formed.

Der Leiterrahmen 2a, 2b basiert zum Beispiel auf Kupfer oder auf einer Kupferlegierung oder besteht hieraus. Eine Dicke des Leiterrahmens 2a, 2b beträgt zum Beispiel zwischen einschließlich 40 μm und 750 μm, insbesondere zwischen einschließlich 45 μm und 250 μm. Laterale Abmessungen des Bauteils 1' betragen entlang der Längsseiten 12 zum Beispiel zirka 1,6 mm und entlang der kurzen Seiten 14 beispielsweise zirka 0,8 mm. Insbesondere ist das Bauteil 1' ein so genanntes 0603 Two-terminal Package.The ladder frame 2a . 2 B is based, for example, on or consists of copper or a copper alloy. A thickness of the lead frame 2a . 2 B is for example between 40 microns and 750 microns, in particular between 45 microns and 250 microns inclusive. Lateral dimensions of the component 1' amount along the long sides 12 for example, about 1.6 mm and along the short sides 14 for example, about 0.8 mm. In particular, the component 1' a so-called 0603 Two-terminal Package.

In 2 ist ein Entfernen der Grate 6 von dem Bauteil 1' gemäß 1 dargestellt. Durch das Entfernen der Grate 6 werden Ausführungsbeispiele der Halbleiterbauteile 1 gebildet. Die in Verbindung mit 1 genannten Merkmale des Bauteils 1' treffen insofern auch auf die Ausführungsbeispiele des Halbleiterbauteils 1 zu.In 2 is a removal of the burrs 6 from the component 1' according to 1 shown. By removing the burrs 6 become embodiments of the semiconductor devices 1 educated. The in conjunction with 1 mentioned features of the component 1' in this respect also apply to the exemplary embodiments of the semiconductor component 1 to.

Die Grate 6 werden mit Hilfe einer beispielsweise zweiteiligen Führungsschiene 75a, 75b und durch ein Führen über zwei insbesondere rotierende Werkzeuge 70 mit Rotationsachsen A entfernt. Eine Bewegungsrichtung M des Bauteils 1' beziehungsweise des Halbleiterbauteils 1 ist parallel zu den Längsseiten 12 und zur Unterseite 25 orientiert, siehe die schematische Vorderansicht in 2A und die schematische Seitenansicht von links in 2B. Beim Entgraten ändert sich die Bewegungsrichtung M nicht oder im Wesentlichen nicht.The burrs 6 be using an example two-piece guide rail 75a . 75b and by a guide over two particular rotating tools 70 removed with axes of rotation A. A direction of movement M of the component 1' or the semiconductor device 1 is parallel to the long sides 12 and to the bottom 25 oriented, see the schematic front view in 2A and the schematic side view from the left in 2 B , When deburring the direction of movement M does not change or essentially not.

Das Werkzeug 70, über das beispielsweise ein Polieren, ein Schleifen oder ein Fräsen realisiert ist, ist durch eine Öffnung in der Führungsschiene 75b geführt. Das Werkzeug 70 ist bevorzugt zweigeteilt, vergleiche die schematische Schnittdarstellung in 2C, senkrecht zur Zeichenebene der 2A und senkrecht zur Bewegungsrichtung M. Die Rotationsachsen A des zweigeteilten Werkzeugs 70 liegen, bevorzugt mit einer Toleranz von höchstens 5°, in einer Ebene senkrecht zur Bewegungsrichtung M.The tool 70 , about which, for example, a polishing, grinding or milling is realized, is through an opening in the guide rail 75b guided. The tool 70 is preferably divided into two, compare the schematic sectional view in 2C , perpendicular to the plane of the 2A and perpendicular to the direction of movement M. The axes of rotation A of the two-part tool 70 lie, preferably with a tolerance of at most 5 °, in a plane perpendicular to the direction of movement M.

In 3A ist eine schematische Detaildarstellung in einer Seitenansicht des Bauteils 1' vor dem Entgraten und in 3B des Halbleiterbauteils 1 nach dem Entgraten dargestellt. Beim Entgraten wird an einer Kante der Unterseite 25 des Leiterrahmens 2, an der sich der Grat 6 befindet, eine Fase 7 ausgebildet. Die Fase 7 weist zum Beispiel eine dreieckige Grundform auf. Ein Winkel α einer Begrenzungsfläche 72 der Fase 7, bezogen auf die Unterseite 25, liegt zum Beispiel zwischen einschließlich 5° und 60°, insbesondere zwischen einschließlich 15° und 50°. Bezogen auf eine Dicke T des Leiterrahmens 2 beträgt eine Breite W der Fase 7 an der Unterseite 25 insbesondere zwischen einschließlich dem 0,02–fachen und dem 0,10-fachen der Dicke T. Bevorzugt liegt die Breite W zwischen einschließlich dem 0,04-fachen und dem 0,08-fachen der Dicke T.In 3A is a schematic detail view in a side view of the component 1' before deburring and in 3B of the semiconductor device 1 shown after deburring. When deburring is at an edge of the bottom 25 of the ladder frame 2 where the ridge 6 is a chamfer 7 educated. The chamfer 7 has, for example, a triangular basic shape. An angle α of a boundary surface 72 the chamfer 7 , relative to the bottom 25 is, for example, between 5 ° and 60 ° inclusive, in particular between 15 ° and 50 ° inclusive. Based on a thickness T of the lead frame 2 is a width W of the chamfer 7 on the bottom 25 specifically, between 0.02 times and 0.10 times the thickness T. Preferably, the width W is between 0.04 times and 0.08 times the thickness T.

In 4 ist ein weiteres Ausführungsbeispiel des optoelektronischen Halbleiterbauteils 1 in perspektivischen Darstellungen gezeigt. Die Fase ist zur Vereinfachung der Darstellung in 4 nicht gezeichnet.In 4 is another embodiment of the optoelectronic semiconductor device 1 shown in perspective views. The chamfer is for ease of illustration in 4 not drawn.

Die Teile 2a, 2c des Leiterrahmens sind einstückig ausgebildet und durch an einer Unterseite des Halbleiterbauteils 1 durchgehende Bahnen eines Materials des Vergusskörpers 5 voneinander getrennt, siehe 4A. Der Halbleiterchip 4 ist auf dem Teil 2c angebracht. Bei dem Teil 2b des Leiterrahmens handelt es sich um ein separates Teil, das mit den Teilen 2a, 2c mechanisch nur über den Vergusskörper 5 verbunden ist und elektrisch über den Bonddraht 40.The parts 2a . 2c the lead frame are formed integrally and through at an underside of the semiconductor device 1 continuous tracks of a material of the potting 5 separated, see 4A , The semiconductor chip 4 is on the part 2c appropriate. At the part 2 B The ladder frame is a separate part that fits with the parts 2a . 2c mechanically only via the potting body 5 is connected and electrically via the bonding wire 40 ,

Der Vergusskörper 5 weist eine Stufe 16 auf. Durch die Stufe 16 ist eine Markierung für die Montage des Halbleiterbauteils 1 gebildet, insbesondere um eine richtig gepolte elektrische Verbindung mit einem externen, nicht gezeichneten Träger zu gewährleisten. An den Längsseiten 12 liegt ein Teilbereich 8 des Leiterrahmens 2b frei. Dieser Teilbereich 8 ist an den Längsseiten 12 jeweils vollständig von einem Material des Vergusskörpers 5 umgeben. In Seitenansicht gesehen weist der Vergusskörper 5, ohne Berücksichtigung der Stufe 16, siehe 4A, einen rechteckigen Querschnitt auf. In eine Richtung parallel zur Unterseite 25 und zu den Längsseiten 12 ragen die Anschlussstellen 9 aus dem Vergusskörper 5 heraus. In einer Richtung parallel zu einer Hauptausdehnungsrichtung des Leiterrahmens 2a, 2b, 2c ist, außer in Bereichen, in denen die Anschlussstellen 9 den Vergusskörper 5 lateral überragen und mit Ausnahme des Teilbereichs 8 des Leiterrahmens 2c, die Längsseite vollständig durch ein Material des Vergusskörpers 5 gebildet. Anders als in 4 dargestellt ist es möglich, dass der Vergusskörper 5 nicht bis zur Unterseite 25 reicht oder auch Teile der Unterseite 25 bedeckt. Das Halbleiterbauteil 1 ist oberflächenmontierbar und somit ein so genanntes SMD-Bauteil.The potting body 5 has a level 16 on. Through the stage 16 is a mark for the mounting of the semiconductor device 1 formed, in particular to ensure a properly polarized electrical connection with an external, not shown carrier. On the long sides 12 lies a subarea 8th of the ladder frame 2 B free. This subarea 8th is on the long sides 12 each completely of a material of the potting 5 surround. Seen in side view, the potting 5 , without consideration of the stage 16 , please refer 4A , a rectangular cross-section on. In a direction parallel to the bottom 25 and to the long sides 12 protrude the connection points 9 from the potting body 5 out. In a direction parallel to a main extension direction of the lead frame 2a . 2 B . 2c is except in areas where the connection points 9 the potting body 5 projecting laterally and with the exception of the subarea 8th of the ladder frame 2c , the long side completely by a material of the potting 5 educated. Unlike in 4 it is possible that the potting body 5 not to the bottom 25 enough or parts of the bottom 25 covered. The semiconductor device 1 is surface mountable and thus a so-called SMD component.

In 5 ist in einer Draufsicht ein Ausführungsbeispiel eines Leiterrahmenverbundes 20 illustriert, vergleiche die Gesamtansicht in 5A und die Detailansicht in 5B. Parallel zu einer y-Richtung werden die Leiterrahmen 2a, 2b, 2c entlang von Separationslinien S zu den Halbleiterbauteilen 1, zum Beispiel wie in 4 dargestellt, vereinzelt. Eine zusätzliche Vereinzelung senkrecht zur y-Richtung ist nicht erforderlich, da entlang der y-Richtung benachbarte Leiterrahmen 2a, 2b, 2c in dem Leiterrahmenverbund 20 nicht miteinander verbunden sind.In 5 is an embodiment of a lead frame composite in a plan view 20 illustrated, compare the overall view in 5A and the detail view in 5B , The ladder frames become parallel to a y-direction 2a . 2 B . 2c along separation lines S to the semiconductor devices 1 , for example, like in 4 shown, isolated. An additional separation perpendicular to the y-direction is not required, as along the y-direction adjacent lead frames 2a . 2 B . 2c in the ladder frame composite 20 are not connected.

Entlang der x-Richtung wird vor dem Vereinzeln zu einzelnen Halbleiterbauteilen 1 und nach dem Anbringen der Halbleiterchips 4 ein Verguss 50 aufgebracht, der sich entlang der x-Richtung über mehrere benachbarte Leiterrahmen 2a, 2b, 2c erstreckt. Bevorzugt sind entlang der y-Richtung benachbarte Leiterrahmen 2a, 2b, 2c nicht über den durch eine Strich-Linie angedeuteten Verguss 50 verbunden. Beim Vereinzeln nach dem Aufbringen und Aushärten des Vergusses 50 entlang der Separationslinie S werden sowohl die Leiterrahmen 2a, 2b, 2c als auch der Verguss 50 jeweils durchtrennt, so dass einzelne Bauteile 1' gebildet werden, aus denen durch Entgraten die Halbleiterbauteile 1 resultieren.Along the x-direction becomes before singulation to individual semiconductor devices 1 and after attaching the semiconductor chips 4 a casting 50 applied, extending along the x-direction over several adjacent lead frames 2a . 2 B . 2c extends. Preferably, adjacent lead frames are along the y-direction 2a . 2 B . 2c not over the grouting indicated by a dashed line 50 connected. When separating after application and curing of the potting 50 Along the separation line S, both the lead frames become 2a . 2 B . 2c as well as the casting 50 each severed, so that individual components 1' are formed from which by deburring the semiconductor devices 1 result.

Der Leiterrahmenverbund 20 weist zum Beispiel laterale Abmessungen zwischen einschließlich 50 mm × 20 mm und 250 mm × 140 mm auf, insbesondere zirka 125 mm × 70 mm. Beispielsweise können aus dem Leiterrahmenverbund 20 zwischen einschließlich 100 Leiterrahmen 2a, 2b, 2c und 10.000 Leiterrahmen 2a, 2b, 2c hergestellt werden, beispielsweise zirka 2.300 Leiterrahmen 2a, 2b, 2c und somit auch eine entsprechende Anzahl von Halbleiterbauteilen 1.The ladder frame composite 20 has, for example, lateral dimensions of between 50 mm × 20 mm and 250 mm × 140 mm, in particular approximately 125 mm × 70 mm. For example, from the ladder frame composite 20 between including 100 leadframes 2a . 2 B . 2c and 10,000 leadframes 2a . 2 B . 2c produced, for example, about 2,300 lead frames 2a . 2 B . 2c and thus also a corresponding number of semiconductor components 1 ,

In 6A ist eine Seitenansicht von links und in 6B eine Vorderansicht einer Leuchtdiode dargestellt. Bei der Leuchtdiode gemäß 6 erfolgt ein Vereinzeln mittels Sägen, wobei die Grate 6 an der Oberseite 26 des Leiterrahmens 2 ausgebildet sind. Derartige Grate 6 sind nicht durch das Fertigen einer durchgehenden Fase, vergleiche 2 und 3, beseitigbar. Selbst bei einer kontrollierbaren Ausbildung der Grate 6 während des Vereinzeln ist eine Montage der Leuchtdiode gemäß 6 an einem nicht gezeichneten externen Träger an der Oberseite 26, bedingt durch die Grate 6, nicht oder nur eingeschränkt möglich, anders als beim Halbleiterbauteil 1 etwa gemäß 4.In 6A is a side view from the left and in 6B a front view of a light emitting diode shown. In the light-emitting diode according to 6 is done by means of sawing, with the burrs 6 at the top 26 of the ladder frame 2 are formed. Such burrs 6 are not by making a continuous chamfer, compare 2 and 3 , disposable. Even with a controllable formation of burrs 6 during singulation is an assembly of the LED according to 6 on a non-subscribed external support at the top 26 , due to the burrs 6 , not or only partially possible, unlike the semiconductor device 1 according to 4 ,

In den 7A und 7B sind weitere Ausführungsbeispiele des optoelektronischen Halbleiterbauteils 1 als Unteransichten gezeigt. Gemäß 7A ist Entlang der Längsseiten 12 je eine der Fasen 7 sowohl an dem Leiterrahmen 2 mit den mehreren Anschlussstellen 9 als auch an einer Unterseite 55 des Vergusskörpers 5 geformt. Die Unterseite 55 des Vergusskörpers 5 nimmt einen größeren Flächenanteil ein als die Summe von Flächen der Anschlussstellen 9, in Unteransicht gesehen. Gemäß 7B weist das Halbleiterbauteil 1 einen quadratischen Grundriss auf, wobei sich die Anschlussstellen 9 des Leiterrahmens 2 über alle vier Seiten des Halbleiterbauteils 1 verteilen. Ebenso ist an allen vier Seiten jeweils eine der Fasen 7 ausgebildet.In the 7A and 7B are further embodiments of the optoelectronic semiconductor device 1 shown as bottom views. According to 7A is along the long sides 12 one each of the chamfers 7 both on the lead frame 2 with the several connection points 9 as well as at a bottom 55 of the potting body 5 shaped. The bottom 55 of the potting body 5 occupies a larger proportion of area than the sum of areas of the connection points 9 , seen in bottom view. According to 7B has the semiconductor device 1 a square floor plan, with the connection points 9 of the ladder frame 2 over all four sides of the semiconductor device 1 to distribute. Likewise, on each of the four sides one of the chamfers 7 educated.

Beim Ausführungsbeispiel des optoelektronischen Halbleiterbauteils 1 gemäß 8, gezeigt in einer Schnittdarstellung, ist der Leiterrahmen 2 durch ein Laminat, insbesondere durch ein so genanntes BGA-Laminat, gebildet. BGA steht hierbei für Ball Grid Array. Die Anschlussstellen 9 sind über Durchkontaktierungen mit dem Halbleiterchip 4 elektrisch verbunden. Der Vergusskörper 5 schließt in lateraler Richtung ringsum bündig mit dem Leiterrahmen 2 ab. Die Fasen 7 sind entlang der Kurzseiten 14 und optional auch entlang der in 8 nicht dargestellten Längsseiten geformt.In the embodiment of the optoelectronic semiconductor device 1 according to 8th , shown in a sectional view, is the leadframe 2 by a laminate, in particular by a so-called BGA laminate. BGA stands for Ball Grid Array. The connection points 9 are via vias with the semiconductor chip 4 electrically connected. The potting body 5 closes in the lateral direction flush with the lead frame 2 from. The chamfers 7 are along the short sides 14 and optionally along the in 8th Shaped longitudinal sides not shown.

Die hier beschriebene Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.The invention described here is not limited by the description based on the embodiments. Rather, the invention encompasses any novel feature as well as any combination of features, including in particular any combination of features in the claims, even if this feature or combination itself is not explicitly stated in the claims or exemplary embodiments.

Claims (13)

Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils (1) mit den Schritten: – Bereitstellen eines einstückigen Leiterrahmenverbundes (20) mit einer Vielzahl von Leiterrahmen (2) mit je mindestens zwei Anschlussbereichen, – Anbringen von optoelektronischen Halbleiterchips (4) in den Anschlussbereichen der Leiterrahmen (2), – Vergießen der optoelektronischen Halbleiterchips (1) mit einem Verguss (50), der sich über mehrere der Leiterrahmen (2) erstreckt, – Vereinzeln des Leiterrahmenverbundes (20) zu Halbleiterbauteilen (1) mittels eines Trennprozesses, wobei Grate (6) an den Leiterrahmen (2) und/oder an dem Verguss (50) entstehen, wobei sich die Grate (6) an einer den Halbleiterchips (4) abgewandten Unterseite (25) der Leiterrahmen (2) weg von den Halbleiterchips (4) erstrecken, und – Entfernen der Grate (6) durch Ausbilden einer Fase (7) mindestens an dem Leiterrahmen (2).Method for producing an optoelectronic semiconductor component ( 1 ) comprising the steps of: - providing a one-piece lead frame composite ( 20 ) with a plurality of lead frames ( 2 ) each having at least two connection areas, - mounting optoelectronic semiconductor chips ( 4 ) in the connection areas of the lead frames ( 2 ), - casting the optoelectronic semiconductor chips ( 1 ) with a potting ( 50 ), which extends over several of the lead frames ( 2 ), - separating the leadframe composite ( 20 ) to semiconductor devices ( 1 ) by means of a separation process, wherein burrs ( 6 ) to the lead frame ( 2 ) and / or on the potting ( 50 ), whereby the burrs ( 6 ) on one of the semiconductor chips ( 4 ) facing away from the bottom ( 25 ) the lead frame ( 2 ) away from the semiconductor chips ( 4 ), and - removing the burrs ( 6 ) by forming a chamfer ( 7 ) at least on the lead frame ( 2 ). Verfahren nach dem vorhergehenden Anspruch, wobei das Sägen ausschließlich entlang von zwei einander gegenüberliegenden Längsseiten (12) der Halbleiterbauteile (1) oder entlang der Längsseiten (12) sowie entlang von Kurzseiten (14) erfolgt.Method according to the preceding claim, wherein the sawing exclusively along two opposite longitudinal sides ( 12 ) of the semiconductor components ( 1 ) or along the long sides ( 12 ) as well as along short pages ( 14 ) he follows. Verfahren nach einem der vorhergehenden Ansprüche, wobei beim Sägen sowohl der Leiterrahmenverbund (20) zu Leiterrahmen (2) als auch der Verguss (50) zu Vergusskörpern (5) vereinzelt werden. Method according to one of the preceding claims, wherein during sawing both the ladder frame assembly ( 20 ) to lead frames ( 2 ) as well as the casting ( 50 ) to potting bodies ( 5 ) are isolated. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Entfernen der Grate (6) durch ein Bewegen der vereinzelten Halbleiterbauteile (1) in eine Richtung parallel zu der Längsseite (12) erfolgt, wobei sich eine Bewegungsrichtung (M) der Halbleiterbauteile (1) während des Entfernens der Grate (6) nicht ändert.Method according to one of the preceding claims, in which the removal of the burrs ( 6 ) by moving the separated semiconductor components ( 1 ) in a direction parallel to the longitudinal side ( 12 ), wherein a direction of movement (M) of the semiconductor components ( 1 ) while removing the burrs ( 6 ) does not change. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Entfernen der Grate (6) durch ein Führen der vereinzelten Halbleiterbauteile (1) über zumindest zwei rotierende Werkzeuge (70) erfolgt, wobei Rotationsachsen der Werkzeuge (70), mit einer Toleranz von höchstens 5°, in einer Ebene senkrecht zu den zueinander parallel orientierten Längsseiten (12) liegen.Method according to one of the preceding claims, in which the removal of the burrs ( 6 ) by guiding the separated semiconductor components ( 1 ) via at least two rotating tools ( 70 ), whereby rotational axes of the tools ( 70 ), with a tolerance of at most 5 °, in a plane perpendicular to the mutually parallel longitudinal sides ( 12 ) lie. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Grate (6) durch ein Fräsen, ein Schleifen oder ein Polieren entfernt werden.Method according to one of the preceding claims, wherein the burrs ( 6 ) are removed by milling, grinding or polishing. Optoelektronisches Halbleiterbauteil (1) mit – einem Leiterrahmen (2) mit mindestens zwei Anschlussbereichen, – wenigstens einem optoelektronischen Halbleiterchip (4), der in zumindest einem der Anschlussbereiche elektrisch und mechanisch mit dem Leiterrahmen (2) verbunden ist, – einem Vergusskörper (5), der den Halbleiterchip (4) und einen Teil des Leiterrahmens (2) überdeckt, wobei der Leiterrahmen (2) und der Vergusskörper (5) an mindestens einer Längsseite (12) und/oder an mindestens einer Kurzseite (14) bündig abschließen und Vereinzelungsspuren aufweisen, und wobei an einer dem Halbleiterchip (4) abgewandten Unterseite (25) des Leiterrahmens (2) entlang der Längsseite (12) und/oder der Kurzseite (14) eine Fase (7) verläuft.Optoelectronic semiconductor component ( 1 ) with a lead frame ( 2 ) with at least two connection regions, - at least one optoelectronic semiconductor chip ( 4 ), which in at least one of the terminal areas electrically and mechanically with the lead frame ( 2 ), - a potting body ( 5 ), the semiconductor chip ( 4 ) and a part of the lead frame ( 2 ), wherein the lead frame ( 2 ) and the potting body ( 5 ) on at least one longitudinal side ( 12 ) and / or on at least one short side ( 14 ) flush and have singulation tracks, and wherein on a the semiconductor chip ( 4 ) facing away from the bottom ( 25 ) of the lead frame ( 2 ) along the longitudinal side ( 12 ) and / or the short side ( 14 ) a chamfer ( 7 ) runs. Optoelektronisches Halbleiterbauteil (1) nach dem vorhergehenden Anspruch, bei dem die Fase (7) im Querschnitt eine dreieckige Grundform aufweist und ein Winkel (α) der Fase (7), bezogen auf die Unterseite (25), zwischen einschließlich 5° und 60° liegt.Optoelectronic semiconductor component ( 1 ) according to the preceding claim, in which the chamfer ( 7 ) has a triangular basic shape in cross-section and an angle (α) of the chamfer ( 7 ), relative to the underside ( 25 ), between 5 ° and 60 ° inclusive. Optoelektronisches Halbleiterbauteil (1) nach Anspruch 7 oder 8, bei dem eine Breite (W) der Fase (7) zwischen einschließlich dem 0,02-fachen und dem 0,10-fachen einer Dicke (T) des Leiterrahmens (2) liegt.Optoelectronic semiconductor component ( 1 ) according to claim 7 or 8, wherein a width (W) of the chamfer ( 7 between 0.02 times and 0.10 times a thickness (T) of the lead frame ( 2 ) lies. Optoelektronisches Halbleiterbauteil (1) nach einem der Ansprüche 7 bis 9, bei dem der Leiterrahmen (2) Kupfer umfasst oder aus Kupfer oder einer Kupferlegierung besteht oder bei dem der Leiterrahmen (2) ein Laminat ist, und bei dem die Dicke (T) des Leiterrahmens (2) zwischen einschließlich 40 μm und 750 μm beträgt.Optoelectronic semiconductor component ( 1 ) according to one of claims 7 to 9, wherein the lead frame ( 2 ) Comprises copper or consists of copper or a copper alloy or in which the lead frame ( 2 ) is a laminate, and wherein the thickness (T) of the lead frame ( 2 ) between 40 μm and 750 μm inclusive. Optoelektronisches Halbleiterbauteil (1) nach einem der Ansprüche 7 bis 10, bei dem der Vergusskörper (5), in eine Richtung senkrecht zur Unterseite (25) und weg von dem Halbleiterchip (4), mit einer Toleranz von höchstens 25% einer Dicke (T) des Leiterrahmens (2) stellenweise bis an die Unterseite (25) reicht, wobei der Leiterrahmen (2) eben geformt ist.Optoelectronic semiconductor component ( 1 ) according to one of claims 7 to 10, wherein the potting body ( 5 ), in a direction perpendicular to the bottom ( 25 ) and away from the semiconductor chip ( 4 ), with a tolerance of at most 25% of a thickness (T) of the lead frame ( 2 ) in places to the bottom ( 25 ), the lead frame ( 2 ) is just shaped. Optoelektronisches Halbleiterbauteil (1) nach einem der Ansprüche 7 bis 11, bei dem der Leiterrahmen (2) den Vergusskörper (5) in Richtung parallel zu der Längsseite (12) an zwei gegenüberliegenden kurzen Seiten (14) überragt und diese den Vergusskörper (5) überragenden Teile des Leiterrahmens (2) wenigstens zwei externe Anschlussstellen (9) ausbilden, und bei dem, zusätzlich zu den Anschlussstellen (7), an der Längsseite (12) ein weiterer Teilbereich (8) des Leiterrahmens (2) freiliegt und an der Längsseite (12) vollständig von dem Vergusskörper (5) umrandet ist.Optoelectronic semiconductor component ( 1 ) according to one of claims 7 to 11, wherein the lead frame ( 2 ) the potting body ( 5 ) in the direction parallel to the longitudinal side ( 12 ) on two opposite short sides ( 14 ) and this the casting body ( 5 ) protruding parts of the lead frame ( 2 ) at least two external connection points ( 9 ), and in which, in addition to the 7 ), on the long side ( 12 ) another subarea ( 8th ) of the lead frame ( 2 ) is exposed and on the long side ( 12 ) completely from the potting body ( 5 ) is outlined. Optoelektronisches Halbleiterbauteil (1) nach einem der Ansprüche 7 bis 12, bei dem wenigstens zwei separate Teile des Leiterrahmens (2) über den Vergusskörper (5) mechanisch miteinander verbunden sind.Optoelectronic semiconductor component ( 1 ) according to one of claims 7 to 12, wherein at least two separate parts of the lead frame ( 2 ) over the potting body ( 5 ) are mechanically interconnected.
DE102010007752A 2010-02-12 2010-02-12 Optoelectronic semiconductor device manufacturing method, involves extending ridges at lower side of lead frame away from semiconductor chips, and removing ridges by forming chamfer at lead frame, where side is turned away from chips Withdrawn DE102010007752A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102010007752A DE102010007752A1 (en) 2010-02-12 2010-02-12 Optoelectronic semiconductor device manufacturing method, involves extending ridges at lower side of lead frame away from semiconductor chips, and removing ridges by forming chamfer at lead frame, where side is turned away from chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010007752A DE102010007752A1 (en) 2010-02-12 2010-02-12 Optoelectronic semiconductor device manufacturing method, involves extending ridges at lower side of lead frame away from semiconductor chips, and removing ridges by forming chamfer at lead frame, where side is turned away from chips

Publications (1)

Publication Number Publication Date
DE102010007752A1 true DE102010007752A1 (en) 2011-08-18

Family

ID=44317129

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010007752A Withdrawn DE102010007752A1 (en) 2010-02-12 2010-02-12 Optoelectronic semiconductor device manufacturing method, involves extending ridges at lower side of lead frame away from semiconductor chips, and removing ridges by forming chamfer at lead frame, where side is turned away from chips

Country Status (1)

Country Link
DE (1) DE102010007752A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010023979A1 (en) * 1998-02-27 2001-09-27 Brouvillette Donald W. Method and system for dicing wafers, and semiconductor structures incorporating the products thereof
US20040046240A1 (en) * 2001-01-31 2004-03-11 Hajime Hasebe Semiconductor device and its manufacturing method
DE10340069A1 (en) * 2002-09-18 2004-04-08 Agilent Technologies, Inc. (n.d.Ges.d.Staates Delaware), Palo Alto Surface mountable opto-electronic device e.g. LED for backlighting, has body with surface having recesses to mount device, where electrical contacts are provided on surface including portions formed on inner surface of recesses
US20070190691A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level chip packaging
US20080016480A1 (en) * 2006-07-17 2008-01-17 Gass Robert B System and Method for Driving Values to DC Adjusted/Untimed Nets to Identify Timing Problems

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010023979A1 (en) * 1998-02-27 2001-09-27 Brouvillette Donald W. Method and system for dicing wafers, and semiconductor structures incorporating the products thereof
US20040046240A1 (en) * 2001-01-31 2004-03-11 Hajime Hasebe Semiconductor device and its manufacturing method
DE10340069A1 (en) * 2002-09-18 2004-04-08 Agilent Technologies, Inc. (n.d.Ges.d.Staates Delaware), Palo Alto Surface mountable opto-electronic device e.g. LED for backlighting, has body with surface having recesses to mount device, where electrical contacts are provided on surface including portions formed on inner surface of recesses
US20070190691A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level chip packaging
US20080016480A1 (en) * 2006-07-17 2008-01-17 Gass Robert B System and Method for Driving Values to DC Adjusted/Untimed Nets to Identify Timing Problems

Similar Documents

Publication Publication Date Title
EP2396832B1 (en) Encapsulated opto-electronic semiconductor arrangement having solder stop layer and corresponding method
EP2462633B1 (en) Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component
DE112015001114B4 (en) Manufacture of optoelectronic components and optoelectronic components
DE102012002605B4 (en) Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component
EP2483937B1 (en) Optoelectronic component
DE102012102420B4 (en) Process for producing an optoelectronic semiconductor component
WO2014154632A1 (en) Semiconductor component and method for fabricating a semiconductor component
WO2017032772A1 (en) Laser component and method for producing same
DE102012213343A1 (en) OPTOELECTRONIC SEMICONDUCTOR COMPONENT WITH SAPPHIRE FLIP CHIP
WO2014060355A2 (en) Method for producing a multiplicity of optoelectronic semiconductor components
DE112015005127B4 (en) Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
DE102015115824A1 (en) Optoelectronic component
WO2014173590A1 (en) Method for producing an optoelectronic semiconductor chip, and optoelectronic semiconductor chip
DE102014111106A1 (en) Electronic component, optoelectronic component, component arrangement and method for producing an electronic component
EP2460190B1 (en) Light-emitting diode chip
DE102015106444A1 (en) Optoelectronic component arrangement and method for producing a multiplicity of optoelectronic component arrangements
WO2018219687A1 (en) Semiconductor laser component and method for producing a semiconductor laser component
WO2015132380A1 (en) Optoelectronic component and method for the production thereof
DE112006003664B4 (en) Making a QFN package for an integrated circuit and QFN package made using it, and using a leadframe
WO2012022782A1 (en) Optoelectronic semi-conductor component
WO2021023577A1 (en) Method for separating components from a component bundle, and component
WO2017129697A1 (en) Optoelectronic component having side contacts
DE102010007752A1 (en) Optoelectronic semiconductor device manufacturing method, involves extending ridges at lower side of lead frame away from semiconductor chips, and removing ridges by forming chamfer at lead frame, where side is turned away from chips
DE10063041B4 (en) A method of manufacturing an integrated leadless package circuit and integrated leadless package circuit
WO2016091759A1 (en) Semiconductor component and method for producing a plurality of semiconductor components

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140902