DE102013226549B4

DE102013226549B4 - Verfahren zur Herstellung einer Leiterplatte

Info

Publication number: DE102013226549B4
Application number: DE102013226549.2A
Authority: DE
Inventors: Hubert Trageser; Bernhard Schuch; Karin Beart
Original assignee: Vitesco Technologies Germany GmbH
Current assignee: Schaeffler Technologies AG and Co KG
Priority date: 2013-12-19
Filing date: 2013-12-19
Publication date: 2022-03-31
Anticipated expiration: 2033-12-20
Also published as: DE102013226549A1; WO2015091218A1

Abstract

Verfahren zur Herstellung einer Leiterplatte (1) mit einer Leiterplattenlage (2 bis 6), die einen als Widerstandsdraht (9) ausgebildeten elektrischen Widerstand aufweist, wobei- der Widerstandsdraht (9) auf eine Seite einer Kupferfolie geschweißt wird,- die mit dem Widerstandsdraht (9) versehene Seite der Kupferfolie auf ein Substrat (7) der Leiterplattenlage (2 bis 6) aufgebracht wird,- und die Kupferfolie wenigstens in einem einen folienfreien Widerstandsbereich definierenden Bereich, in dem ein Abschnitt des Widerstandsdrahtes (9) verläuft, weggeätzt wird, wobei die den Widerstandsdraht (9) aufweisende Leiterplattenlage (2 bis 6) und wenigstens eine weitere Leiterplattenlage (2 bis 6) stapelartig zusammengefügt werden und danach wenigstens eine Viaöffnung durch wenigstens eine weitere Leiterplattenlage (2 bis 6) hindurch bis zu einem Kontaktort (15) der Oberfläche des Widerstandsdrahtes (9) gebohrt und mit einem elektrisch leitfähigen Material gefüllt wird.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Leiterplatte mit einer Leiterplattenlage, die einen als Widerstandsdraht ausgebildeten elektrischen Widerstand aufweist.
Niederohmige elektrische Widerstände für Leiterplatten zur Strommessung, so genannte Shuntwiderstände, beispielsweise im Bereich von ca. 0,001 Ohm bis 0,1 Ohm, werden als fertige Produkte mit oder ohne Gehäuse angeboten und auf die Oberfläche einer Leiterplatte gelötet oder geklebt. Es sind ferner Verfahren bekannt, bei denen Kupferdrähte bzw. -profile zur Erhöhung der Stromtragfähigkeit auf Leiterbahnen von Leiterplatten geschweißt werden. Diese Kupferprofile befinden sich nach dem Laminieren von Multilayer-Leiterplatten beispielsweise im Inneren der Leiterplatten. WO 2008/055672 A1 offenbart eine drahtbeschriebene Leiterplatte mit einer leitfähigen Folie und zumindest einem Leitungsdraht, welcher mit wenigstens einem zur Ausbildung einer Anschlussstelle vorgesehenen Bereich der leitfähigen Folie elektrisch oder thermisch leitend verbunden ist. Der Leitungsdraht ist dabei beispielsweise vollständig in ein mit der leitfähigen Folie verbundenes Stabilisierungselement der Leiterplatte eingebettet.
Aus der WO 2008 058 673 A2 ist ein Verfahren beschrieben, bei der ein Draht auf Kontaktstellen eines Kupferfolie aufgeschweißt wird. Im Nachgang wird die dem Draht gegenüberliegende Seite der Kupferfolie mittels eines Äztverfahrens strukturiert.
Die EP 0 009 992 A1 beschreibt Gegenstände aus Widerstandsfolien und ihre Verwendung.
Der Erfindung liegt die Aufgabe zu Grunde, ein verbessertes Verfahren zur Herstellung einer Leiterplatte anzugeben, die einen als Widerstandsdraht ausgebildeten elektrischen Widerstand aufweist und eine erhöhte Kühlwirkung aufweist
Die Aufgabe wird erfindungsgemäß durch die Merkmale des Anspruchs 1 gelöst.
Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
Bei dem erfindungsgemäßen Verfahren zur Herstellung einer Leiterplatte mit einer Leiterplattenlage, die einen als Widerstandsdraht ausgebildeten elektrischen Widerstand aufweist, wird der Widerstandsdraht auf eine Seite einer Kupferfolie geschweißt, die mit dem Widerstandsdraht versehene Seite der Kupferfolie wird auf ein Substrat der Leiterplattenlage aufgebracht, und die Kupferfolie wird wenigstens in einem einen folienfreien Widerstandsbereich definierenden Bereich, in dem ein Abschnitt des Widerstandsdrahtes verläuft, weggeätzt.
Erfindungsgemäß wird also Widerstandsdraht als elektrischer Widerstand über die Rückseite einer Kupferfolie in eine Leiterplatte eingebracht. Gegenüber handelsüblichen Shuntwiderständen wird dadurch vorteilhaft Bauraum auf der Leiterplattenoberfläche eingespart, denn bei handelsüblichen Shuntwiderständen handelt es sich in der Regel um relativ großflächige Bauteile, die auf der Oberfläche der Leiterplatte viel Fläche beanspruchen. Die Größe einer Leiterplatte ist aber oft beispielsweise durch das zur Verfügung stehende Gehäuse begrenzt. Durch den Einbau von Widerstandsdraht, insbesondere in das Leiterplatteninnere, wird somit gegenüber der Verwendung herkömmlicher Shuntwiderstände Platz frei für weitere Bauteile, d.h. bei gegebenem Bauraum kann die Funktionalität der Schaltung auf der Leiterplatte erhöht werden, bzw. das Volumen der Schaltung kann verringert werden.
Erfindungsgemäß ist weiterhin vorgesehen, dass die den Widerstandsdraht aufweisende Leiterplattenlage und wenigstens eine weitere Leiterplattenlage stapelartig zusammengefügt werden und danach wenigstens eine Viaöffnung durch wenigstens eine weitere Leiterplattenlage hindurch bis zu einem Kontaktort der Oberfläche des Widerstandsdrahtes gebohrt und mit einem elektrisch leitfähigen Material gefüllt wird.
Dadurch wird insbesondere Widerstandsdraht in innere Lagen mehrlagiger Leiterplatten, so genannter Multilayer-Leiterplatten, eingebracht und durch so genannte Vias kontaktierbar gemacht. Dies verbessert unter anderem die Kühlung der Leiterplatte bei hohen Strömen, die an Widerständen Verlustwärme erzeugen. Befinden sich diese Widerstände nämlich auf der Leiterplattenoberfläche, dann muss diese Wärme zur Kühlung durch die Leiterplatte zu einer Wärmesenke abgeleitet werden. Befinden sich die Widerstände dagegen im Innern der Leiterplatte, dann können der Weg zur Wärmesenke und/oder die Anzahl der thermischen Übergänge reduziert werden, was eine geringere Erwärmung der Baugruppe und damit höhere Ströme oder den Einsatz bei höheren Umgebungstemperaturen ermöglicht.
Die Erfindung ermöglicht ferner eine sehr kostengünstige Herstellung von Widerständen einer Leiterplatte im Vergleich zum Aufkleben oder Löten vorkonfektionierter Bauteile, da insbesondere handelsüblicher Widerstandsdraht von einer Rolle verwendet werden kann, während beispielsweise Leitklebeverbindungen für herkömmliche Shuntwiderstände oft passende Anschlussmetallisierungen, z.B. Gold oder Silber-Palladium, erfordern, die zu relativ hohen Kosten führen können.
Eine Ausgestaltung der Erfindung sieht vor, dass bei dem Wegätzen von Kupferfolie Leiterbahnen der den Widerstandsdraht aufweisenden Leiterplattenlage derart erzeugt werden, dass der Widerstandsdraht über einen folienfreien Widerstandsbereich wenigstens zwei dieser Leiterbahnen elektrisch leitfähig verbindet.
Die Kupferfolie wird also gleichzeitig zum Aufbringen des Widerstandsdrahtes und zur Erzeugung von Leiterbahnen verwendet, die insbesondere miteinander über Widerstandsdraht verbunden sind. Durch das Aufschweißen des Widerstandsdrahts auf die Kupferfolie ergibt sich dabei eine sehr robuste mechanische Verbindung zur Leiterbahn. Diese Verbindung ist im Unterschied zu aufgelöteten oder geklebten Bauteilen auch bei hohen Strömen und Temperaturen zuverlässig. Außerdem ergibt diese Verbindungstechnik im Allgemeinen geringere Übergangswiderstände, so dass höhere Ströme über diese Bauteile geleitet werden können bzw. weniger Verlustwärme erzeugt wird.
Das Einbringen von Widerstandsdraht in das Innere der Leiterplatte erhöht außerdem vorteilhaft den Schutz der Widerstände, denn durch das Einbringen eines Widerstandsdrahts in die Leiterplatte wird der Widerstand vor äußeren mechanischen und chemischen Einflüssen geschützt. Überdies werden auch die Schweißstellen, über der der Widerstandsdraht mit den Leiterbahnen verbunden ist, geschützt. Bei aufgeklebten oder gelöteten Bauteilen auf der Leiterplattenoberfläche sind gerade diese Verbindungsstellen oft Schwachpunkte, die durch chemische oder mechanische Einflüsse beschädigt werden können.
Eine Weitergestaltung der vorgenannten Ausgestaltung der Erfindung sieht vor, dass zu zwei in demselben folienfreien Widerstandsbereich gelegenen Kontaktorten der Oberfläche des Widerstandsdrahtes jeweils eine Viaöffnung gebohrt und mit einem elektrisch leitfähigen Material gefüllt wird.
Da Vias sehr genau positioniert werden können (z.B. mit Toleranzen von ca. 20 µm bis 30 µm), kann dabei auch der Wert des elektrischen Widerstands des Widerstandsdrahtes zwischen den Kontaktorten sehr präzise und unabhängig von der Ausführung und den Positionen der Schweißstellen zwischen dem Widerstandsdraht und den Leiterbahnen eingestellt werden, da dieser Widerstand von dem Abstand zwischen den Kontaktorten abhängt. Dies ermöglicht eine genaue Bestimmung eines Messstroms durch den Widerstandsdraht, indem über die mit dem Widerstandsdraht verbundenen Vias eine zwischen den Kontaktorten am Widerstandsdraht anliegende Messspannung abgegriffen wird, aus der mittels des elektrischen Widerstands des Widerstandsdrahtes zwischen den Kontaktorten der Messstrom durch den Widerstandsdraht ermittelt werden kann.
Vorzugsweise wird dabei wenigstens eine Viaöffnung zu einem Kontaktort der Oberfläche des Widerstandsdrahtes mittels Laserbohren gebohrt. Dies ist vorteilhaft, da Laserbohren eine besonders präzise Positionierung und Ausführung der Bohrungen ermöglicht.
Ferner wird vorzugsweise wenigstens eine Viaöffnung zu einem Kontaktort der Oberfläche des Widerstandsdrahtes mittels galvanischer Kupferabscheidung gefüllt. Dies ermöglicht vorteilhaft eine zuverlässige Füllung von Viaöffnungen mit elektrisch leitfähigem Material.
Eine weitere Ausgestaltung der Erfindung sieht vor, dass der Widerstandsdraht mittels Widerstandsschweißen auf die Kupferfolie geschweißt wird. Dies ermöglicht eine einfache und kostengünstige Verschweißung von Widerstandsdraht mit der Kupferfolie.
Eine weitere Ausgestaltung der Erfindung sieht vor, dass ein Widerstandsdraht aus einer Kupfer enthaltenden Legierung verwendet wird, insbesondere ein Widerstandsdraht aus einer Kupfer, Mangan und Nickel enthaltenden Legierung. Dies ermöglicht die Verwendung geeigneter handelsüblicher Legierungen mit geringer Temperaturdrift.
Vorzugsweise wird ferner ein Substrat aus einem glasfaserverstärkten Kunststoff verwendet. Dadurch werden bewährte und kostengünstige Substrate von Leiterplatten verwendet.
Ausführungsbeispiele der Erfindung werden im Folgenden anhand von Zeichnungen näher erläutert.
Darin zeigen:

1 schematisch ein erstes Ausführungsbeispiel einer Leiterplatte in einer Schnittdarstellung, und
2 schematisch ein zweites Ausführungsbeispiel einer Leiterplatte in einer Schnittdarstellung.

Einander entsprechende Teile sind in den Figuren mit den gleichen Bezugszeichen versehen.
1 zeigt schematisch ein erstes Ausführungsbeispiel einer Leiterplatte 1 in einer Schnittdarstellung. Die Leiterplatte 1 ist mehrlagig, d.h. als so genannte Multilayer-Leiterplatte ausgebildet und weist drei Leiterplattenlagen 2, 3, 4 auf, die stapelartig übereinander angeordnet sind. Jede Leiterplattenlage 2, 3, 4 weist ein Substrat 7 und wenigstens eine auf dem Substrat 7 angeordnete Leiterbahn 8 auf. Eine oberste Leiterplattenlage 2 weist außerdem Widerstandsdrähte 9 auf, wobei 1 zwei Widerstandsdrähte 9 zeigt, von denen einer im Querschnitt und der andere im Längsschnitt dargestellt ist. Im in 1 dargestellten Ausführungsbeispiel ist dabei beispielhaft ein Widerstandsdraht 9 mit einem kreisförmigen Querschnitt dargestellt. Die Erfindung ist jedoch nicht auf Widerstandsdrähte 9 mit kreisförmigen Querschnitten beschränkt, sondern schließt auch Widerstandsdrähte 9 mit anderen Querschnittsformen ein. Die Widerstandsdrähte 9 verbinden jeweils wenigstens zwei Leiterbahnen 8 elektrisch leitfähig miteinander. Die Außenoberflächen der Leiterplatte 1 sind jeweils mit einer Lötstopplackschicht 11 beschichtet.
Die Substrate 7 der Leiterplattenlagen 2, 3, 4 bestehen jeweils aus einem glasfaserverstärkten Kunststoff, beispielsweise aus einer mit Expoxidharz getränkten Glasfasermatte.
Die Leiterbahnen 8 jeder Leiterplattenlage 2, 3, 4 werden jeweils aus einer Kupferfolie hergestellt, die auf das jeweilige Substrat 7 aufgebracht wird und aus der danach die Leiterbahnen 8 in bekannter Weise durch Ätzen herausgearbeitet werden.
Die Widerstandsdrähte 9 werden auf eine Seite derjenigen Kupferfolie geschweißt, aus der die Leiterbahnen 8 der obersten Leiterplattenlage 2 geätzt werden. Dabei werden die Widerstandsdrähte 9 auf die Kupferfolie geschweißt, bevor die Kupferfolie auf das Substrat 7 der obersten Leiterplattenlage 2 aufgebracht wird. Das Aufschweißen der Widerstandsdrähte 9 auf die Kupferfolie erfolgt mit bekannten automatisierten Verfahren, z.B. mittels Widerstandsschweißen.
Die mit den Widerstandsdrähten 9 versehene Seite der Kupferfolie wird auf das Substrat 7 der obersten Leiterplattenlage 2 aufgebracht. Im Fall, dass das Substrat 7 der obersten Leiterplattenlage 2 beispielsweise aus einer mit Expoxidharz getränkten Glasfasermatte besteht, wird die Kupferfolie vor dem Aushärten des Expoxidharzes auf das Substrat 7 aufgebracht, damit sich die Kupferfolie stoffschlüssig mit dem Substrat 7 verbindet.
Nach dem Aufbringen der mit den Widerstandsdrähten 9 versehenen Kupferfolie auf das Substrat 7 der obersten Leiterplattenlage 2 werden die Leiterbahnen 8 der obersten Leiterplattenlage 2 aus dieser Kupferfolie geätzt. Bei dem Ätzen der Leiterbahnen 8 wird Kupferfolie insbesondere in Bereichen von zwischen zwei Leiterbahnen 8 verlaufenden Abschnitten der Widerstandsdrähte 9 weggeätzt. Diese Bereiche definieren folienfreie Widerstandsbereiche der obersten Leiterplattenlage 2.
Die Leiterplattenlagen 2, 3, 4 werden in bekannter Weise durch Verpressen und anschließendes Aushärten zusammengefügt. Abschließend werden die Außenoberflächen der Leiterplatte 1 jeweils mit einer Lötstopplackschicht 11 beschichtet.
Vorzugsweise werden Widerstandsdrähte 9 aus handelsüblichen Kupferlegierungen mit geringer Temperaturdrift, die zum Aufbau von gewickelten Widerständen dienen, verwendet, beispielsweise Widerstandsdrähte 9 aus einer Kupfer, Mangan und Nickel enthaltenden Legierung. Derartige Legierungen sind als Draht auf Rolle mit unterschiedlichen Querschnitten erhältlich. Der elektrische Widerstand eines Widerstandsdrahtes 9 ergibt sich aus dem Produkt seiner Länge und seines spezifischen elektrischen Widerstands dividiert durch seinen Querschnittsflächeninhalt. Durch eine entsprechende Wahl der Länge und des Querschnittsflächeninhalts eines Widerstandsdrahtes 9 sowie des spezifischen elektrischen Widerstands der Legierung, aus der er gefertigt ist, wird daher ein gewünschter elektrischer Widerstand eines Widerstandsdrahtes 9 realisiert.
2 zeigt schematisch ein zweites Ausführungsbeispiel einer Leiterplatte 1 in einer Schnittdarstellung. Die Leiterplatte 1 dieses Ausführungsbeispiels ist ebenfalls mehrlagig ausgebildet und weist fünf stapelartig übereinander angeordnete Leiterplattenlagen 2 bis 6 auf, die jeweils ein Substrat 7 und wenigstens eine auf dem Substrat 7 angeordnete Leiterbahn 8 aufweisen. Die Substrate 7 und Leiterbahnen 8 sind wie in dem oben beschriebenen ersten Ausführungsbeispiel ausgebildet. Eine zweitoberste Leiterplattenlage 2 weist einen Widerstandsdraht 9 auf, der zwei Leiterbahnen 8 elektrisch leitfähig über einen folienfreien Widerstandsbereich miteinander verbindet. Die Leiterbahnen 8 und der Widerstandsdraht 9 werden analog zu dem oben beschriebenen ersten Ausführungsbeispiel hergestellt.
Die oberste Leiterplattenlage 5 dieses Ausführungsbeispiels weist zwei so genannte Microvias 13, 14 auf, die durch das Substrat 7 der obersten Leiterplattenlage 5 hindurch zu jeweils einem Kontaktort 15 der Oberfläche des Widerstandsdrahtes 9 geführt sind, wobei sich die beiden Kontaktorte 15 in einem Abstand d voneinander in dem folienfreien Widerstandsbereich befinden. Diese Microvias 13 werden nach dem Zusammenfügen der obersten Leiterplattenlage 5 und der zweitobersten Leiterplattenlage 2 hergestellt, indem Viaöffnungen für die Microvias 13 durch die oberste Leiterplattenlage 5 bis zu den Kontaktorten 15 der Oberfläche des Widerstandsdrahtes 9 gebohrt und anschließend mit einem elektrisch leitfähigen Material gefüllt werden. Dabei werden die Viaöffnungen beispielsweise mittels Laserbohren gebohrt und mittels galvanischer Kupferabscheidung gefüllt.
Über die mit dem Widerstandsdraht 9 verbundenen Microvias 13 wird vorzugsweise eine zwischen den Kontaktorten 15 am Widerstandsdraht 9 anliegende Messspannung abgegriffen. Der elektrische Widerstand des Widerstandsdrahtes 9 zwischen den beiden Kontaktorten 15 ergibt sich aus dem Produkt des Abstands d der Kontaktorte 15 und dem spezifischen elektrischen Widerstand des Widerstandsdrahtes 9 dividiert durch den Querschnittsflächeninhalt des Widerstandsdrahtes 9. Da Microvias 13 durch Laserbohren sehr genau positioniert werden können (z.B. mit Toleranzen von ca. 20 µm bis 30 µm), kann dabei auch der Wert des elektrischen Widerstands des Widerstandsdrahtes 9 zwischen den Kontaktorten 15 sehr präzise und unabhängig von der Ausführung und den Positionen der Schweißstellen zwischen dem Widerstandsdraht 9 und den Leiterbahnen 8 eingestellt werden. Aus der Messspannung und dem elektrischen Widerstand zwischen den Kontaktorten 15 kann daher auch ein Messstrom durch den Widerstandsdraht 9 sehr genau bestimmt werden.
Zur Stromzuführung zu dem Widerstandsdraht 9 wird jeweils ein weiteres Microvia 14 durch die oberste Leiterplattenlage 5 von einer Leiterbahn 8 der obersten Leiterplattenlage 5 bis zu einer der mit dem Widerstandsdraht 9 verbundenen Leiterbahn 8 der zweitobersten Leiterplattenlage 2 hergestellt.

Claims

Verfahren zur Herstellung einer Leiterplatte (1) mit einer Leiterplattenlage (2 bis 6), die einen als Widerstandsdraht (9) ausgebildeten elektrischen Widerstand aufweist, wobei - der Widerstandsdraht (9) auf eine Seite einer Kupferfolie geschweißt wird, - die mit dem Widerstandsdraht (9) versehene Seite der Kupferfolie auf ein Substrat (7) der Leiterplattenlage (2 bis 6) aufgebracht wird, - und die Kupferfolie wenigstens in einem einen folienfreien Widerstandsbereich definierenden Bereich, in dem ein Abschnitt des Widerstandsdrahtes (9) verläuft, weggeätzt wird, wobei die den Widerstandsdraht (9) aufweisende Leiterplattenlage (2 bis 6) und wenigstens eine weitere Leiterplattenlage (2 bis 6) stapelartig zusammengefügt werden und danach wenigstens eine Viaöffnung durch wenigstens eine weitere Leiterplattenlage (2 bis 6) hindurch bis zu einem Kontaktort (15) der Oberfläche des Widerstandsdrahtes (9) gebohrt und mit einem elektrisch leitfähigen Material gefüllt wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass bei dem Wegätzen von Kupferfolie Leiterbahnen (8) der den Widerstandsdraht (9) aufweisenden Leiterplattenlage (2 bis 6) derart erzeugt werden, dass der Widerstandsdraht (9) über einen folienfreien Widerstandsbereich wenigstens zwei dieser Leiterbahnen (8) elektrisch leitfähig verbindet.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zu zwei in demselben folienfreien Widerstandsbereich gelegenen Kontaktorten (15) der Oberfläche des Widerstandsdrahtes (9) jeweils eine Viaöffnung gebohrt und mit einem elektrisch leitfähigen Material gefüllt wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass wenigstens eine Viaöffnung zu einem Kontaktort (15) der Oberfläche des Widerstandsdrahtes (9) mittels Laserbohren gebohrt wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass wenigstens eine Viaöffnung zu einem Kontaktort (15) der Oberfläche des Widerstandsdrahtes (9) mittels galvanischer Kupferabscheidung gefüllt wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Widerstandsdraht (9) mittels Widerstandsschweißen auf die Kupferfolie geschweißt wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Widerstandsdraht (9) aus einer Kupfer enthaltenden Legierung verwendet wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Widerstandsdraht (9) aus einer Kupfer, Mangan und Nickel enthaltenden Legierung verwendet wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Substrat (7) aus einem glasfaserverstärkten Kunststoff verwendet wird.