[go: up one dir, main page]

DE10214700B4 - Kombinierter ATA/SATA-Controller als integrierter Schaltkreischip und dazugehöriges Verfahren zum Betreiben - Google Patents

Kombinierter ATA/SATA-Controller als integrierter Schaltkreischip und dazugehöriges Verfahren zum Betreiben Download PDF

Info

Publication number
DE10214700B4
DE10214700B4 DE10214700A DE10214700A DE10214700B4 DE 10214700 B4 DE10214700 B4 DE 10214700B4 DE 10214700 A DE10214700 A DE 10214700A DE 10214700 A DE10214700 A DE 10214700A DE 10214700 B4 DE10214700 B4 DE 10214700B4
Authority
DE
Germany
Prior art keywords
parallel
ata
data transfer
sata
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10214700A
Other languages
English (en)
Other versions
DE10214700A1 (de
Inventor
Henry Drescher
Frank Barth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10214700A priority Critical patent/DE10214700B4/de
Priority to US10/259,710 priority patent/US6922738B2/en
Priority to AU2003217839A priority patent/AU2003217839A1/en
Priority to EP03713808A priority patent/EP1537473A2/de
Priority to JP2003582653A priority patent/JP4351071B2/ja
Priority to PCT/US2003/006258 priority patent/WO2003085535A2/en
Priority to KR1020047015687A priority patent/KR100993017B1/ko
Priority to CN038077434A priority patent/CN1650276B/zh
Priority to TW092106730A priority patent/TWI293419B/zh
Publication of DE10214700A1 publication Critical patent/DE10214700A1/de
Application granted granted Critical
Publication of DE10214700B4 publication Critical patent/DE10214700B4/de
Priority to JP2008292828A priority patent/JP2009070401A/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0661—Format or protocol conversion arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Information Transfer Systems (AREA)

Abstract

Integrierter Schaltkreischip mit einer Schaltung zum Durchführen eines Datentransfers zu und/oder von ATA-Geräten (ATA: Advanced Technology Attachment) und SATA-Geräten (SATA: Serial ATA), umfassend:
eine erste Steuerschaltung (300-330) zum Steuern eines Datentransfers zu und/oder von einem ATA-gemäßen parallelen Speichergerät (135, 140); und
eine zweite Steuerschaltung (335, 340) zum Steuern eines Datentransfers zu und/oder von einem SATA-gemäßen seriellen Speichergerät (220, 225),
wobei die erste und zweite Steuerschaltung imstande sind, den Datentransfer zu und/oder von dem parallelen und seriellen Gerät gleichzeitig durchzuführen.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die Erfindung betrifft allgemein die Steuerung eines Datentransfers zu und/oder von Speichergeräten und insbesondere einen kombinierten ATA-Controller (ATA: Advanced Technology Attachment) SATA-Controller (SATA: Serial ATA). als integrierten Schaltkreischip und ein dazugehöriges Verfahren zum Betreiben
  • 2. Beschreibung des Standes der Technik
  • In Computersystemen sind Festplatten und andere Laufwerke wie etwa CD- oder DVD-Laufwerke, Bandgeräte, entnehmbare Geräte mit hoher Kapazität, Zip-Laufwerke und CDRW-Laufwerke Speichergeräte, die mit dem Computer über eine Schnittstelle zur Definition der physikalischen und logischen Anforderungen verbunden sein können, um den Datentransfer zu und von den Geräten durchzuführen. Eine der gängigsten, in modernen Computersystemen verwendeten Schnittstellen ist diejenige, die gewöhnlich als IDE (Integrated Drive Electronics) bekannt ist. Die IDE-Laufwerksschnittstelle, die besser AT-Attachment-Schnittstelle (AT: Advanced Technology) oder ATA-Schnittstelle genannt wird, wurde ab 1986 entwickelt und um 1988 standardisiert. Die Spezifikation, die einen Weg bereitstellt, um Plattenlaufwerks-"Anschlüsse" ("Attachments") an die PC-Architektur (PC: Personal Computer) herzustellen, wurde zu einer Vielzahl jüngerer Spezifikationen weiterentwickelt, wie etwa ATA/ATAPI, EIDE, ATA-2, Fast ATA, ATA-3, Ultra ATA, Ultra DMA, ATA-4 und noch vielen weiteren. Alle diese Spezifikationen definieren Speicherschnittstellen, um eine Verbindung zu parallelen Speichergeräten auszubilden, und werden nachfolgend als ATA-gemäß bezeichnet.
  • Während die parallele ATA-Zwischenverbindung aufgrund ihrer relativen Einfachheit, hohen Performance und niedrigen Kosten die dominante interne Speicherzwischenverbindung für Desktop- und mobile Computer geworden ist, weisen ATA-gemäße Schnittstellen eine Anzahl von Einschränkungen auf, die dafür sorgen, dass sich ihre Leistungseigenschaften nicht weiter steigern lassen. Einige dieser Einschränkungen sind das 5-Volt-Signalerfordernis und die hohe Pinzahl. Diese und andere Charakteristiken paralleler ATA-Schnittstellen stellen die Gründe dar, warum solche Schnittstellen nicht skalieren können, um mehrere weitere Geschwindigkeitsverdopplungen zu ermöglichen, wie dies in der Vergangenheit geschehen ist, so dass sich diese Schnittstellen ihrer Performancekapazität nähert.
  • Aus diesem Grund, und um skalierbare Leistungseigenschaften für die nächste Dekade bereitzustellen, wurde das serielle ATA (SATA) als die ATA-Spezifikation der nächsten Generation entwickelt. SATA ist eine evolutionäre Ersetzung der parallelen ATA-Schnittstelle für physikalische Speicher und wurde entworfen, um 100 % softwarekompatibel zu heutigem ATA zu sein, jedoch eine sehr viel niedrigere Pinzahl aufzuweisen, was dünnere und flexiblere Kabel ermöglicht. Aufgrund der beibehaltenen Softwarekompatibilität sind keine Änderungen an heutigen Treibern und Betriebssystemen erforderlich. Darüber hinaus bietet die geringere Pinzahl auch Vorteile für das Systemdesign von Motherboards und deren Chipsets und anderen integrierten Siliziumkomponenten.
  • Wie oben erwähnt wurde, ist eines der Schlüsselmerkmale der SATA-Schnittstelle die Softwarekompatibilität zu parallelen ATA-Controllern. Dies kann aus einem Vergleich der 1 und 2 besser verstanden werden, die eine Standard-ATA- bzw. die serielle ATA-Konnektivität (SATA-Konnektivität) verdeutlichen.
  • Wird zunächst zu 1 übergegangen, die zeigt, wie ATA-gemäße parallele Speichergeräte mit einem Computersystem verbunden sind, um einen Daten transfer zu und von den Geräten zu ermöglichen, so enthält das Computersystem ein Betriebssystem 115, das die Hauptsoftware darstellt, die auf dem Computer läuft. Es kann weiterhin mehrere Anwendungsprogramme 100, 105, 110 geben, die gewöhnlich eine Benutzerschnittstelle aufweisen, um Informationen an den Benutzer zu liefern und eine Eingabe zu empfangen. Natürlich existieren auch Anwendungsprogramme ohne Benutzerschnittstelle. Weiterhin ist gewöhnlich eine Treibersoftware 120 vorhanden, die eine Extrasoftwarekomponente oder ein Teil des Betriebssystems 115 sein kann und speziell abläuft, um mit ATA-gemäßer Hardware zu interagieren.
  • Diese Hardware enthält den ATA-Adapter 125, der Datensignale mit Geräten 135, 140 über einen Parallelport 130 austauscht. Der ATA-Adapter 125 wird auch ATA-Controller genannt, oft zusammen mit dem Parallelport 130.
  • Wird nun auf 2 Bezug genommen, die die entsprechenden Teile eines Computersystems mit einer SATA-Schnittstelle verdeutlicht, so sind weder in den Anwendungsprogrammen 100, 105, 110, noch in dem Betriebssystem 115, noch in dem Treiber 120 Änderungen erforderlich. Auf der Hardwareseite wird ein SATA-Adapter 200 bereitgestellt, der mit einem oder mehreren seriellen Ports 210, 215 verbunden ist, um Signale mit seriellen Geräten 220, 225 auszutauschen. Das bedeutet, dass sich das SATA-fähige Computersystem von dem System von 1 darin unterscheidet, dass die Geräte und Ports seriell sind und ein geeigneter SATA-gemäßer Adapter 200 bereitgestellt wird. Befasst man sich in näheren Einzelheiten mit diesem Adapter, so kann man sehen, dass der SATA-Adapter 200 so verstanden werden kann, dass er einen ATA-Adapter 125 umfasst, der von einem Parallel-Seriell-Wandler 205 begleitet ist, um eine Parallel-zu-seriell- und Seriell-zu-parallel-Wandlung von Datensignalen durchzuführen.
  • Da weder in dem Betriebssystem 115 noch in der Treibersoftware 120 spezifische Anpassungen an die SATA-Spezifikation erforderlich sind, ist die Schnittstelle von 2 softwarekompatibel zu der Technik von 1. Somit stellt SATA eine Einbaulösung ("drop-in") dar und die heutige Software wird auf der neuen Architektur ohne eine Modifikation laufen. Ausgehend von diesem Feature und den oben beschriebenen anderen Vorteilen und weiter berücksichtigend, dass SATA-gemäße Controller und Geräte von etwa denselben Kosten wie herkömmliche Geräte sein werden, wird von SATA erwartet, dass es parallele ATA-Schnittstellen eventuell vollständig ersetzt. Die Einführung von SATA durch die Industrie wird einem Übergangspfad mit Phasen folgen und es wird einen Punkt geben, zu dem sowohl parallele als auch serielle ATA-Fähigkeiten verfügbar sind.
  • Obwohl die Technologie softwarekompatibel und betriebssystemtransparent ist, werden die SATA-Elektronik und die SATA-Verbinder von solchen der herkömmlichen ATA-Schnittstelle verschieden sein. Aus diesem Grunde können Adapter bereitgestellt werden, die die Vorwärts- und Rückwärtskompatibilität von Festplatten und anderen Speichergeräten auf Computersystemen erleichtern. Beispielsweise können SATA-zu-ATA-Bridges (Brücken) in Festplattenlaufwerken und Speichersystemen und ATA-zu-SATA-Bridges in Motherboards, Einsetzkarten und Laufwerkstestequipment verwendet werden. Jedoch erfordern solche herkömmliche Lösungen zusätzliche Hardwarekomponenten in signifikantem Umfang und führen somit zu erhöhten Herstellungskosten.
  • Beispiele der oben genannten Bauelemente sind der PCI-SATA-Hostcontroller Sil 3112, die SATA-zu-ATA-Brdge Sil 3611 und die ATA-zu-SATA-Bridge Sil 3610. Intel 82801BA/BAM sind I/O-Controllerhubs mit einem integrierten IDE-Controller und einer USB-Hostschnittstelle.
  • US 5,949,979 offenbart eine Technik zum dynamischen Hinzufügen und Entfernen von Bussen an ein Computersystem. Die Technik soll das nachteilige Erfordernis auflösen, die Stromversorgung stets dann herunterzufahren, wenn Peripheriegeräte angeschlossen werden. Eine Betriebssystemstruktur enthält einen ATA-Manager, der verschiedene ATA-Steuermanipulatoren verwaltet. Die ATA-Steuermanipulatoren liegen nur dann vor, wenn die entsprechenden ATA-Busse an das Computersystem gekoppelt sind. Die ATA-Steuermanipulatoren sind Buscontrollermanipulatoren, die auf bestimmte Typen peripherer Geräte zugeschnitten sind, wie etwa ATA, SCSI, IDE etc.
    •
  • ÜBERSICHT ÜBER DIE ERFINDUNG
  • Der Erfindung liegt die Aufgabe zugrunde, eine Lösung bereitzustellen, bei der der Umfang zusätzlicher Hardwarekomponenten reduziert und somit die Herstellungskosten verringert werden.
  • Diese Aufgabe wird durch die Gegenstände der unabhängigen Patentansprüche gelöst.
  • Bevorzugte Ausgestaltungen sind in den Unteransprüchen angegeben.
  • In einer Ausgestaltung wird eine Steuervorrichtung zum Steuern eines Datentransfers zu und/oder von Speichergeräten bereitgestellt. Die Steuervorrichtung umfasst eine erste Steuereinrichtung zum Steuern eines Datentransfers zu und/oder von einem ATA-gemäßen parallelen Speichergerät. Weiterhin umfasst die Steuervorrichtung eine zweite Steuereinrichtung zum Steuern eines Datentransfers zu und/oder von einem SATA-gemäßen seriellen Speichergerät. Die Steuervorrichtung kann den Datentransfer zu und/oder von dem parallelen und seriellen Gerät gleichzeitig durchführen.
  • In einer anderen Ausgestaltung wird ein integrierter Schaltkreischip bereitgestellt, der eine Schaltung umfasst zum Durchführen eines Datentransfers zu und/oder von ATA- und SATA-Geräten. Der integrierte Schaltkreischip umfasst eine erste Steuerschaltung zum Steuern eines Datentransfers zu und/oder von einem ATA-gemäßen parallelen Speichergerät. Ferner umfasst der integrierte Schaltkreischip eine zweite Steuerschaltung zum Steuern eines Datentransfers zu und/oder von einem SATA-gemäßen seriellen Speichergerät. Die erste und zweite Steuerschaltung können den Datentransfer zu und/oder von dem parallelen und seriellen Gerät gleichzeitig durchführen.
  • In einer weiteren Ausgestaltung kann ein Verfahren zum Betreiben einer Steuervorrichtung zum Steuern eines Datentransfers zu und/oder von Speichergeräten bereitgestellt werden. Das Verfahren umfasst das Durchführen eines Datentransfers zu und/oder von einem ATA-gemäßen parallelen Speichergerät, das mit der Steuervorrichtung verbunden ist. Das Verfahren umfasst weiter das Durchführen eines Datentransfers zu und/oder von einem SATA-gemäßen seriellen Speichergerät, das mit der Steuervorrichtung verbunden ist. Der Datentransfer zu und/oder von dem ATA-gemäßen parallelen Speichergerät und der Datentransfer zu und/oder von dem SATA-gemäßen seriellen Speichergerät werden gleichzeitig durchgeführt.
    •
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen sind in die Beschreibung eingefügt und bilden einen Teil derselben zum Zwecke der Erläuterung der Prinzipien der Erfindung. Die Zeichnungen sind nicht als die Erfindung nur auf die verdeutlichten und beschriebenen Beispiele beschränkend zu verstehen, wie die Erfindung gemacht und verwendet werden kann. Weitere Merkmale und Vorteile werden aus der folgenden und genauereren Beschreibung der Erfindung ersichtlich werden, wie in den beigefügten Zeichnungen verdeutlicht, in denen:
  • 1 ein konventionelles Computersystem verdeutlicht, das mit ATA-gemäßen Speichergeräten verbunden ist;
  • 2 ein konventionelles Computersystem verdeutlicht, das mit SATA-gemäßen Speichergeräten verbunden ist;
  • 3 die Komponenten eines ATA-Controllers gemäß einer Ausgestaltung verdeutlicht; und
  • 4 ein Flussdiagramm ist, das den Prozess des Betriebs des ATA-Controllers von 3 verdeutlicht.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Die verdeutlichenden Ausgestaltungen der vorliegenden Erfindung werden unter Bezug auf die Zeichnungen beschrieben werden, in denen ähnliche Elemente und Strukturen durch gleiche Bezugszeichen angegeben sind.
  • Wird nun auf die Zeichnungen und insbesondere auf 3 Bezug genommen, die die Hardwarekomponenten eines ATA-Controllers gemäß einer Ausgestaltung verdeutlicht, so umfasst der Controller eine Targetschnittstelleneinrichtung 305 und eine Sourceschnittstelleneinrichtung 310. Beide Schnittstellen sind mit der Hostschnittstelle 300 verbunden, um Anforderungen (Requests) und Daten mit dem Softwaretreiber 120 auszutauschen. Die Targetschnittstelle 305 kann von dem Treiber 120 verwendet werden, um auf den Controller zu Konfigurationszwecken zuzugreifen. Auf der anderen Seite kann die Sourceschnittstelle 310 verwendet werden, um einen Datenzugriff zum Lesen oder Schreiben von Daten auf/von Speichergeräten durchzuführen.
  • Es wird weiterhin eine Busmastereinrichtung ("bus master engine") 320 bereitgestellt, um zu steuern, welcher der Master- und Slavesteuereinrichtungen 325, 330 Zugriff auf welche der Target- und Sourceschnittstellen 305, 310 gewährt wird, und umgekehrt. Die Mastersteuereinrichtung 325 und die Slavesteuereinrichtung 330 können wie in konventionellen ATA-Controllern 125 aufgebaut sein, die einen parallelen Port steuern, mit dem zwei parallele Geräte verbunden werden können, wobei einer der Master und der andere der Slave ist.
  • Weiterhin gibt es einen Shadow-Registerblock (Schattenregisterblock) 315, der Schnittstellenregister enthält, die verwendet werden, um Befehle zu den Geräten zu liefern oder einen Status von den Geräten bekannt zu geben. Der Schattenregisterblock 315 wird so genannt, da er einen Satz von Registern enthält, die den Inhalt der traditionellen Geräteregister abschatten, um eine Standard-ATA-Emulation durchzuführen. In der vorliegenden Ausgestaltung arbeitet der Controller in dem Master/Slave-Emulationsmodus, der in der SA-TA-Spezifikation angegeben wird; das bedeutet, dass zwei serielle Geräte an zwei separaten seriellen Ports 210, 215 der Hostsoftware gegenüber als ein Master und ein Slave dargestellt werden, auf die an demselben Satz von Hostbusadressen zugegriffen wird.
  • Um diese Funktionalität zu realisieren, kann eine Portzuweisungseinrichtung 335 bereitgestellt werden, die verwendet werden kann, um zwischen den parallelen und seriellen Ports 130, 210, 215 umzuschalten. Die Portzuweisungseinrichtung 335 verbindet ferner die Master- und Slavegeräte, die mit dem parallelen Port 130 verbunden sind, mit der richtigen Steuereinrichtung 325, 330. Auch werden die seriellen Geräte, die mit den seriellen Ports 210, 215 verbunden sind, mit entweder der Mastersteuereinrichtung 325 oder der Slavesteuereinrichtung 330 verbunden, da der Controller der vorliegenden Ausgestaltung wie oben beschrieben in dem Master/Slave-Emulationsmodus arbeitet. Eine andere Funktion, die von der Portzuweisungseinrichtung 335 durchgeführt wird, ist die des Parallel-Seriell-Wandlers 205, d.h. sie führt eine Wandlung von parallelen in serielle Datensignale und umgekehrt durch.
  • Wie aus 3 ersehen werden kann, empfängt die Portzuweisungseinrichtung 335 ferner eine Eingabe vom Portmapregister 340. Das Portmapregister 340, das eigentlich ein Satz von Registern sein kann, speichert Portidentifikationsdaten, die angeben, welcher der parallelen und seriellen Ports 130, 210, 215 aktiviert ist. Es ist anzumerken, dass allgemein jede Anzahl von Ports aktiviert sein kann, was den Fall einschließt, in dem kein Port aktiv ist oder alle parallelen und seriellen Ports aktiviert sind.
  • In einer anderen Ausgestaltung können das Portmapregister 340 und die Portzuweisungseinrichtung 335 von solcher Art sein, dass der ATA-Controller von 3 in einer der folgenden Konfigurationen arbeiten kann. In der ersten Konfiguration können null, ein oder zwei parallele ATA-Geräte betrieben werden. In einer anderen Konfiguration können null, ein oder zwei serielle ATA-Geräte betrieben werden. Schließlich können in einer dritten Konfiguration ein paralleles und ein serielles Gerät betrieben werden.
  • Es ist anzumerken, dass das Portmapregister 340, das Portidentifikationsdaten, die die zu verwendenden Ports definieren, oder die Konfiguration speichert, mit der Targetschnittstelle 305 verbunden ist, so dass der Treiber 120 Zugriff auf das Register bzw. die Register erhält, um eine Rekonfiguration durchzuführen. Das bedeutet, dass die Ausgestaltung einen existierenden parallelen ATA-Controller um einen seriellen Teil erweitert und es so gestattet, die Hardware des parallelen ATA-Controllers in signifikantem Umfang wiederzuverwenden, um einen kosteneffizienten softwarekonfigurierbaren kombinierten Seriell/Parallel-ATA-Controller zu implementieren.
  • Der gesamte Controller kann rekonfiguriert werden, um als konventioneller ATA-Controller oder als konventioneller SATA-Controller zu arbeiten. Das bedeutet, dass eine softwaregetriebene Rekonfiguration bereitgestellt wird, die es ermöglicht, zwischen einem Modus, in dem sich der Controller wie ein konventioneller ATA-Controller verhält, und einem Modus, in dem sich der Controller wie ein konventioneller SATA-Controller verhält, umzuschalten. Zusätz lich kann der Controller gemäß der Ausgestaltung konfiguriert werden, um gleichzeitig einen Datentransfer zu parallelen und seriellen Geräten durchzuführen. Das bedeutet, dass der Controller der Ausgestaltung ein chamäleonartiges Bauelement ist, das sich auf alle möglichen Konnektivitätsmoden einstellt, indem es einfach eine Software-Rekonfiguration durchführt.
  • Darüber hinaus können in einem der Moden parallele und serielle Geräte simultan betrieben werden. Es ist anzumerken, dass der gleichzeitige Datentransfer zu und von einem parallelen und seriellen Speichergerät bewerkstelligt werden kann durch Erweitern der SATA-Transportschicht-Zustandsmaschine, um in der Lage zu sein, konventionelle ATA-Steuersignale, die von konventionellen ATA-Schnittstellensteuerschaltungen erzeugt werden, zu verwenden, und einen zusätzlichen Payloadpuffer hinzuzufügen.
  • Wie oben diskutiert, ermöglicht es das Portmapregister 340 der Software 100, 105, 110, 115, 120, die Anordnung zu konfigurieren und zu rekonfigurieren. Dies schließt die Konfiguration des Masters oder des Slaves oder beider Geräte auf entweder ein paralleles oder ein serielles Gerät ein. Weiterhin kann der Controller, wie in der SATA-Spezifikation definiert, die Register aufweisen, die erforderlich sind, um Lese/Schreibprozesse auf die SATA-Portstatus- und -fehlerregister zu ermöglichen.
  • Wird nun auf 4 übergegangen, so ist ein Flussdiagramm gezeigt, das den Prozess des Betriebs des ATA-Controllers gemäß der Ausgestaltung von 3 verdeutlicht. Im Schritt 400 überprüft die Software, ob serielle ATA-Laufwerke eingesteckt sind, z.B. indem sie das SATA-Portstatusregister liest. Die Software konfiguriert dann das Portmapregister 340 in Schritt 405. Es ist anzumerken, dass die Schritte 400 und 405 während der Initialisierung des Controllers durchgeführt werden können.
  • In Erwiderung auf eine Aktion vom Treiber 120 oder in Erwiderung auf eine Anforderung von einem der Speichergeräte kann die Portzuweisungs einrichtung 335 als Portumschalteinrichtung agieren, um in Schritt 410 auf die geeigneten Ports 130, 210, 215 umzuschalten. Wenn ein richtiger Port bereits aktiv ist, kann dieser Schritt übergangen werden. Ist der Zugriff auf das Speichergerät einmal ermöglicht, kann der Datentransfer in Schritt 415 durchgeführt werden.
  • Während die Erfindung in Bezug auf physikalische Ausgestaltungen, die in Übereinstimmung mit ihr konstruiert worden sind, beschrieben worden ist, wird Fachleuten ersichtlich sein, dass zahlreiche Modifikationen, Variationen und Verbesserungen der vorliegenden Erfindung im Lichte der obigen Lehren und innerhalb des Umfangs der beigefügten Ansprüche gemacht werden können, ohne von der Idee und dem beabsichtigten Umfang der Erfindung abzuweichen. Zusätzlich sind solche Bereiche, in denen davon ausgegangen wird, dass sich Fachleute auskennen, hier nicht beschrieben worden, um die hier beschriebene Erfindung nicht unnötig zu verschleiern. Es ist demgemäß zu verstehen, dass die Erfindung nicht durch die spezifisch verdeutlichten Ausgestaltungen eingeschränkt ist, sondern nur durch den Umfang der beigefügten Ansprüche.

Claims (22)

  1. Integrierter Schaltkreischip mit einer Schaltung zum Durchführen eines Datentransfers zu und/oder von ATA-Geräten (ATA: Advanced Technology Attachment) und SATA-Geräten (SATA: Serial ATA), umfassend: eine erste Steuerschaltung (300-330) zum Steuern eines Datentransfers zu und/oder von einem ATA-gemäßen parallelen Speichergerät (135, 140); und eine zweite Steuerschaltung (335, 340) zum Steuern eines Datentransfers zu und/oder von einem SATA-gemäßen seriellen Speichergerät (220, 225), wobei die erste und zweite Steuerschaltung imstande sind, den Datentransfer zu und/oder von dem parallelen und seriellen Gerät gleichzeitig durchzuführen.
  2. Integrierter Schaltkreischip nach Anspruch 1, wobei die zweite Steuerschaltung eingerichtet ist zum Steuern eines Datentransfers zu und/oder von zwei SATA-Speichergeräten in einem Master/Slave-Emulationsmodus, wobei eines der SATA-Speichergeräte einer Hostsoftware gegenüber als Master und das andere SATA-Speichergerät als Slave dargestellt wird und auf beide an demselben Satz von Hostbusadressen zugegriffen werden kann.
  3. Integrierter Schaltkreischip nach Anspruch 1, wobei die erste Steuerschaltung eingerichtet ist zum Steuern eines Datentransfers zu und/oder von zwei parallelen ATA-Speichergeräten, die mit einem parallelen Port verbunden sind, wobei ein Gerät der Master und das andere der Slave an dem parallelen Port ist.
  4. Integrierter Schaltkreischip nach Anspruch 1, weiterhin umfassend: ein Portmapregister (340), das Identifikationsdaten speichert, die das parallele und das serielle Gerät identifizieren; und eine Portumschalteschaltung (335) zum Erstellen von Verbindungen zu dem parallelen und seriellen Gerät, das von den Identifikationsdaten angegeben wird.
  5. Integrierter Schaltkreischip nach Anspruch 4, wobei das Portmapregister durch Software wiederbeschreibbar ist.
  6. Integrierter Schaltkreischip nach Anspruch 4, wobei: die erste Steuerschaltung eingerichtet ist zum Steuern eines Datentransfers zu und/oder von zwei ATA-Speichergeräten, die mit einem parallelen Port verbunden sind, wobei ein Gerät der Master und das andere der Slave an dem parallelen Port ist; und das Portmapregister verbunden ist, um Master/Slave-Identifikationsdaten zu speichern, die angeben, welches Gerät der Master oder Slave ist.
  7. Integrierter Schaltkreischip nach Anspruch 1, wobei die erste Steuerschaltung zum Steuern eines Datentransfers zu und/oder von zwei parallelen ATA-Speichergeräten und die zweite Steuerschaltung zum Steuern eines Datentransfers zu und/oder von zwei SATA-Speichergeräten eingerichtet ist.
  8. Integrierter Schaltkreischip nach Anspruch 7, wobei der integrierte Schaltkreischip imstande ist, die erste Steuerschaltung außer Kraft zu setzen, um einen Datentransfer nur mit SATA-Speichergeräten zu ermöglichen.
  9. Integrierter Schaltkreischip nach Anspruch 7, wobei der integrierte Schaltkreischip imstande ist, die zweite Steuerschaltung außer Kraft zu setzen, um einen Datentransfer nur mit parallelen ATA-Speichergeräten zu ermöglichen.
  10. Integrierter Schaltkreischip nach Anspruch 1, eingerichtet zum Bestimmen, ob ein SATA-Speichergerät mit dem integrierten Schaltkreischip verbunden ist.
  11. Integrierter Schaltkreischip nach Anspruch 10, eingerichtet zum Liefern einer Information über das bestimmte SATA-Speichergerät an eine Hostsoftware.
  12. Integrierter Schaltkreischip nach Anspruch 1, wobei die zweite Steuerschaltung imstande ist, parallele Daten in serielle Daten und/oder serielle Daten in parallele Daten zu wandeln, um einen Datentransfer zu und/oder von SATA-Speichergeräten zu ermöglichen.
  13. Verfahren zum Betreiben eines integrierten Schaltkreischips zum Steuern eines Datentransfers zu und/oder von Speichergeräten, wobei das Verfahren umfasst: Durchführen (415) eines Datentransfers zu und/oder von einem ATA-gemäßen (ATA: Advanced Technology Attachment) parallelen Speichergerät, das mit dem integrierten Schaltkreischip verbunden ist; und Durchführen (415) eines Datentransfers zu und/oder von einem SATA-gemäßen (SATA: Serial ATA) seriellen Speichergerät, das mit dem integrierten Schaltkreischip verbunden ist; wobei der Datentransfer zu und/oder von dem ATA-gemäßen parallelen Speichergerät und der Datentransfer zu und/oder von dem SATA-gemäßen seriellen Speichergerät gleichzeitig durchgeführt werden.
  14. Verfahren nach Anspruch 13, eingerichtet zum Steuern eines Datentransfers zu und/oder von zwei SATA-Speichergeräten in einem Master/Slave-Emulationsmodus, in dem eines der SATA-Speichergeräte einer Hostsoftware gegenüber als Master und das andere SATA-Speichergerät als Slave dargestellt werden und auf beide an demselben Satz von Hostbusadressen zugegriffen werden kann.
  15. Verfahren nach Anspruch 13, eingerichtet zum Steuern eines Datentransfers zu und/oder von zwei parallelen ATA-Speichergeräten, die mit einem parallelen Port des integrierten Schaltkreischips verbunden sind, wobei ein Gerät der Master und das andere der Slave an dem parallelen Port ist.
  16. Verfahren nach Anspruch 13, weiterhin umfassend: Speichern von Identifikationsdaten in einem Portmapregister (340) des integrierten Schaltkreischips, wobei die Identifikationsdaten das parallele und serielle Gerät identifizieren; und Umschalten eines Ports des integrierten Schaltkreischips zum Erstellen von Verbindungen zu dem parallelen und dem seriellen Gerät, das von den Identifikationsdaten angegeben wird.
  17. Verfahren nach Anspruch 16, wobei das Portmapregister durch Software wiederbeschreibbar ist.
  18. Verfahren nach Anspruch 16, eingerichtet zum Steuern eines Datentransfers zu und/oder von zwei parallelen ATA-Speichergeräten, die mit einem parallelen Port verbunden sind, wobei ein Gerät der Master und das andere der Slave an dem parallelen Port ist; und wobei das Portmapregister Master/Slave-Identifikationsdaten speichert, die angeben, welches Gerät der Master oder Slave ist.
  19. Verfahren nach Anspruch 13, eingerichtet zum Steuern eines Datentransfers zu und/oder von zwei ATA-gemäßen parallelen Speichergeräten und zum Steuern eines Datentransfers zu und/oder von zwei SATA-gemäßen seriellen Speichergeräten.
  20. Verfahren nach Anspruch 13, weiterhin umfassend: Bestimmen (400), ob ein SATA-Speichergerät mit dem integrierten Schaltkreischip verbunden ist.
  21. Verfahren nach Anspruch 20, weiterhin umfassend: Bereitstellen einer Information über das bestimmte SATA-Speichergerät an eine Hostsoftware.
  22. Verfahren nach Anspruch 13, wobei der Schritt des Durchführens eines Datentransfers zu und/oder von einem SATA-gemäßen seriellen Speichergerät umfasst: Wandeln von parallelen Daten in serielle Daten und/oder seriellen Daten in parallele Daten.
DE10214700A 2002-04-03 2002-04-03 Kombinierter ATA/SATA-Controller als integrierter Schaltkreischip und dazugehöriges Verfahren zum Betreiben Expired - Fee Related DE10214700B4 (de)

Priority Applications (10)

Application Number Priority Date Filing Date Title
DE10214700A DE10214700B4 (de) 2002-04-03 2002-04-03 Kombinierter ATA/SATA-Controller als integrierter Schaltkreischip und dazugehöriges Verfahren zum Betreiben
US10/259,710 US6922738B2 (en) 2002-04-03 2002-09-27 ATA/SATA combined controller
EP03713808A EP1537473A2 (de) 2002-04-03 2003-02-28 Ata/sata kombinierter kontroller
JP2003582653A JP4351071B2 (ja) 2002-04-03 2003-02-28 Ａｔａ／ｓａｔａ複合コントローラ
PCT/US2003/006258 WO2003085535A2 (en) 2002-04-03 2003-02-28 Ata/sata combined controller
KR1020047015687A KR100993017B1 (ko) 2002-04-03 2003-02-28 Ａｔａ/ｓａｔａ 통합 제어기
AU2003217839A AU2003217839A1 (en) 2002-04-03 2003-02-28 Ata/sata combined controller
CN038077434A CN1650276B (zh) 2002-04-03 2003-02-28 Ata/sata组合控制器
TW092106730A TWI293419B (en) 2002-04-03 2003-03-26 Ata/sata combined controller
JP2008292828A JP2009070401A (ja) 2002-04-03 2008-11-14 Ａｔａ／ｓａｔａ複合コントローラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10214700A DE10214700B4 (de) 2002-04-03 2002-04-03 Kombinierter ATA/SATA-Controller als integrierter Schaltkreischip und dazugehöriges Verfahren zum Betreiben

Publications (2)

Publication Number Publication Date
DE10214700A1 DE10214700A1 (de) 2003-10-23
DE10214700B4 true DE10214700B4 (de) 2006-02-23

Family

ID=28458551

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10214700A Expired - Fee Related DE10214700B4 (de) 2002-04-03 2002-04-03 Kombinierter ATA/SATA-Controller als integrierter Schaltkreischip und dazugehöriges Verfahren zum Betreiben

Country Status (5)

Country Link
US (1) US6922738B2 (de)
JP (1) JP2009070401A (de)
KR (1) KR100993017B1 (de)
DE (1) DE10214700B4 (de)
TW (1) TWI293419B (de)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7346135B1 (en) 2002-02-13 2008-03-18 Marvell International, Ltd. Compensation for residual frequency offset, phase noise and sampling phase offset in wireless networks
US6976190B1 (en) * 2002-07-31 2005-12-13 Western Digital Technologies, Inc. Serial ATA disk drive having a parallel ATA test interface and method
WO2004023268A2 (en) * 2002-09-06 2004-03-18 Silicon Image, Inc. Method and apparatus for double data rate serial ata phy interface
US7263153B2 (en) * 2002-10-09 2007-08-28 Marvell International, Ltd. Clock offset compensator
US7319705B1 (en) 2002-10-22 2008-01-15 Marvell International Ltd. Programmable pre-emphasis circuit for serial ATA
US20040083324A1 (en) * 2002-10-24 2004-04-29 Josef Rabinovitz Large array of mass data storage devices connected to a computer by a serial link
US20040083323A1 (en) * 2002-10-24 2004-04-29 Josef Rabinovitz Large array of SATA data device assembly for use in a peripheral storage system
US7107369B2 (en) * 2002-12-19 2006-09-12 Intel Corporation Connecting storage devices to a processor-based device
US7246192B1 (en) 2003-01-10 2007-07-17 Marvell International Ltd. Serial/parallel ATA controller and converter
US8095704B2 (en) * 2003-01-13 2012-01-10 Sierra Logic Integrated-circuit implementation of a storage-shelf router and a path controller card for combined use in high-availability mass-storage-device shelves that may be incorporated within disk arrays
US7353321B2 (en) * 2003-01-13 2008-04-01 Sierra Logic Integrated-circuit implementation of a storage-shelf router and a path controller card for combined use in high-availability mass-storage-device shelves that may be incorporated within disk arrays
US6848954B2 (en) * 2003-01-20 2005-02-01 Tyco Electronics Amp Gmbh Electrical contact element
TW200415464A (en) * 2003-02-12 2004-08-16 Acard Technology Corp SATA flash memory device
JP4651913B2 (ja) * 2003-02-17 2011-03-16 株式会社日立製作所 記憶装置システム
JP4060235B2 (ja) 2003-05-22 2008-03-12 株式会社日立製作所 ディスクアレイ装置及びディスクアレイ装置の制御方法
US8930583B1 (en) 2003-09-18 2015-01-06 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for controlling data transfer in a serial-ATA system
JP4156499B2 (ja) 2003-11-28 2008-09-24 株式会社日立製作所 ディスクアレイ装置
JP2005190202A (ja) * 2003-12-25 2005-07-14 Toshiba Corp シリアルａｔａインタフェースを持つ電子機器及びシリアルａｔａバスのパワーセーブ方法
US7152135B2 (en) * 2004-03-26 2006-12-19 Avlab Technology Inc. PC CardBus structure
JP2005293427A (ja) * 2004-04-02 2005-10-20 Matsushita Electric Ind Co Ltd データ転送処理装置及びデータ転送処理方法
TWI242716B (en) * 2004-04-30 2005-11-01 Mediatek Inc Method for processing interference of noise
CN100383736C (zh) * 2004-05-08 2008-04-23 鸿富锦精密工业（深圳）有限公司 串行高阶硬盘架构控制器自动初始化方法
US7958292B2 (en) 2004-06-23 2011-06-07 Marvell World Trade Ltd. Disk drive system on chip with integrated buffer memory and support for host memory access
KR100640588B1 (ko) * 2004-09-24 2006-11-01 삼성전자주식회사 Ｓａｔａ 인터페이스와 ａｔａ 인터페이스를 선택적으로사용하는 비휘발성 메모리 저장 장치
DE102005002339A1 (de) * 2005-01-13 2006-07-27 Fachhochschule Dortmund Ein- und Ausgabeeinrichtung zum Anschluß an ein Laufwerksinterface
TW200627170A (en) * 2005-01-25 2006-08-01 Sunplus Technology Co Ltd Control system for storage device
US20060206632A1 (en) * 2005-03-09 2006-09-14 Dell Products L.P. Storage enclosure including a storage device capable of communicating with multiple controllers
US7603514B2 (en) * 2005-03-31 2009-10-13 Intel Corporation Method and apparatus for concurrent and independent data transfer on host controllers
TWI277874B (en) * 2005-06-24 2007-04-01 Via Tech Inc Method for access non-standard register in serial advanced technology attachment (SATA) device
TWI298840B (en) * 2005-07-13 2008-07-11 Via Tech Inc Bus device used in computer system
US7493430B2 (en) 2005-07-14 2009-02-17 Quantum Corporation Data flow control and bridging architecture enhancing performance of removable data storage systems
KR100736928B1 (ko) * 2005-12-05 2007-07-10 삼성전자주식회사 호스트 디바이스 간의 데이터 통신이 가능한 복합기기 및호스트 디바이스 간의 데이터 통신방법
KR100732354B1 (ko) 2006-01-18 2007-06-27 도시바삼성스토리지테크놀러지코리아 주식회사 스토리지 장치
US7634692B2 (en) 2006-02-10 2009-12-15 Mediatek Inc. SATA primitive prediction and correction
US20070260757A1 (en) * 2006-03-28 2007-11-08 Bueb Christopher J Command interface for flash device
JP5103198B2 (ja) * 2008-01-18 2012-12-19 株式会社日立製作所 情報記録再生装置
TWI373768B (en) * 2008-02-05 2012-10-01 Phison Electronics Corp System, controller and method for data storage
US8598993B2 (en) * 2008-08-15 2013-12-03 Homerun Holdings Corporation Method for wiring devices in a structure using a wireless network
JP2010049640A (ja) * 2008-08-25 2010-03-04 Seiko Epson Corp 情報処理装置及びその制御方法
US20100138566A1 (en) * 2008-11-30 2010-06-03 Rite Track Equipment Services, Inc. Control System for Legacy Computers Using Peripheral Devices
US20130097346A1 (en) * 2011-10-14 2013-04-18 Innodisk Corporation Storage device and connecting seat for connecting the same to host
US10608819B1 (en) 2019-09-24 2020-03-31 Apricorn Portable storage device with internal secure controller that performs self-verification and self-generates encryption key(s) without using host or memory controller and that securely sends encryption key(s) via side channel
US10656854B1 (en) 2019-10-22 2020-05-19 Apricorn Method and portable storage device with internal controller that can self-verify the device and self-convert the device from current mode to renewed mode without communicating with host

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949979A (en) * 1997-02-12 1999-09-07 Apple Computer, Inc. Method and apparatus for dynamic addition of buses to a computer system

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4539564A (en) 1982-08-04 1985-09-03 Smithson G Ronald Electronically controlled interconnection system
JPH04346123A (ja) * 1991-05-23 1992-12-02 Fujitsu Ltd データ転送装置
US5530960A (en) * 1991-12-17 1996-06-25 Dell Usa, L.P. Disk drive controller accepting first commands for accessing composite drives and second commands for individual diagnostic drive control wherein commands are transparent to each other
US5727184A (en) * 1994-06-27 1998-03-10 Cirrus Logic, Inc. Method and apparatus for interfacing between peripherals of multiple formats and a single system bus
US5596562A (en) 1995-01-19 1997-01-21 United Microelectronics Corp. Controlling method and apparatus for supporting hard disk and/or CD-ROM drives through the PCMCIA interface
US6134630A (en) * 1997-11-14 2000-10-17 3Ware High-performance bus architecture for disk array system
JP2001014258A (ja) * 1999-06-29 2001-01-19 Yec:Kk 複写装置
US6845420B2 (en) * 2001-10-11 2005-01-18 International Business Machines Corporation System for supporting both serial and parallel storage devices on a connector
US6735650B1 (en) * 2002-08-30 2004-05-11 Western Digital Technologies, Inc. Disk drive and method for data transfer initiated by nonstandard disk-drive commands on a serial ATA interface that only supports standard ATA disk-drive commands

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949979A (en) * 1997-02-12 1999-09-07 Apple Computer, Inc. Method and apparatus for dynamic addition of buses to a computer system

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
"Adaptec announces serial ATA controller for next- generation storage applications", Adaptec Inc., Milpitas/Calif., 22.02.2002, http://www.serialata. org/news/pdf/AdaptecSTINGERRELEASEFINALINTEL.pdf
"Adaptec announces serial ATA controller for next-generation storage applications", Adaptec Inc., Milpitas/Calif., 22.02.2002, http://www.serialata.org/news/pdf/AdaptecSTINGERRELEASEFINALINTEL.pdf *
"Intel 82801 BA I/O Controller Hub 2 (ICH2) Data- sheet and Intel 82801 BAM I/O Controller Hub 2 Mobile (ICH2-M)", Intel, Oktober 2000, S. iii und V, Kap. 1.2 Overview, S. 1-3 bis 1-8 *
"Silicon Image debuts SATALinkTM family of end-to- end Serial ATA solutions", Intel Developer Forum, San Francisco/Calif. 25.02.2002, http://www.seria- lata.org/news/pdf/SiliconImageFinalSataLinkLaunch- PressRelease.pdf
"Silicon Image debuts SATALinkTM family of end-to-end Serial ATA solutions", Intel Developer Forum, San Francisco/Calif. 25.02.2002, http://www.seria-lata.org/news/pdf/SiliconImageFinalSataLinkLaunch-PressRelease.pdf *

Also Published As

Publication number Publication date
KR20040111472A (ko) 2004-12-31
US6922738B2 (en) 2005-07-26
TWI293419B (en) 2008-02-11
JP2009070401A (ja) 2009-04-02
TW200305808A (en) 2003-11-01
US20030191874A1 (en) 2003-10-09
DE10214700A1 (de) 2003-10-23
KR100993017B1 (ko) 2010-11-09

Similar Documents

Publication Publication Date Title
DE10214700B4 (de) Kombinierter ATA/SATA-Controller als integrierter Schaltkreischip und dazugehöriges Verfahren zum Betreiben
DE10214701B4 (de) ATA- und SATA-Gemässes Controllerbauelement, Verfahren zum Betreiben und integrierter Schaltkreischip
DE69803087T2 (de) Integriertes bimodales einzelchip-steuergerät
DE10234991B4 (de) Hostcontrollerdiagnose für einen seriellen Bus
DE69329904T2 (de) Echtzeitverarbeitungssystem
DE102004053801B4 (de) Dynamische Rekonfiguration von PCI-Expresslinks
DE102004057756B4 (de) USB-Steuerungseinrichtung mit OTG-Steuerungseinheit
DE102009022550B4 (de) Vorrichtung und System zum Bereitstellen eines PCI (Peripheral Component Interconnect)-kompatiblen Protokolls auf Transaktionsebene für ein Ein-Chip-System (SoC)
DE102013110085B4 (de) Nicht-flüchtige speichervorrichtung
DE102004013112B4 (de) Speichersteuerung
DE69626962T2 (de) Verfahren und anordnung zum betrieb eines mit einem hauptrechner verbundenen massenspeicher-computerperipheriegerätes
DE202010017661U1 (de) Datenspeichervorrichtung
DE102018113447A1 (de) Speichervorrichtung zum Koppeln mit einem Host und Verfahren zum Betreiben des Hosts und der Speichervorrichtung
JP4351071B2 (ja) Ａｔａ／ｓａｔａ複合コントローラ
DE60304455T2 (de) Usb host controller
DE102004025921A1 (de) Speichersystem mit mehreren Schnittstellen sowie Datenzugriffsverfahren in einem derartigen Speichersystem
DE102006032724A1 (de) Datenflusssteuerungseinrichtung und Brückenarchitektur zum Verbessern der Leistung von entfernbaren Datenspeichersystemen
DE112006000634T5 (de) Verfahren und Vorrichtung zur unabhängigen und gleichzeitigen Datenübertragung auf Host-Controller
DE69534994T2 (de) Steuerungsvorrichtung für speicherplattenanordnung und speicherplattenanordnungsgerät
DE3855300T2 (de) Schnittstellenschaltung zur Datenübertragung zwischen Prozessor und Ein-/Ausgabevorrichtung
DE69616893T2 (de) Verfahren und Vorrichtung zur Datenübertragung in einer Plattensteuerung mit zentralisiertem Speicher
DE112013006634T5 (de) Computersystem und Computersystemsteuerverfahren
DE10239814A1 (de) Erweiterte Testmodusunterstützung für Hostcontroller
DE112008002273T5 (de) Optimale Lösung zur Steuerung von Datenkanälen
DE112007000688B4 (de) Fehlerverwaltungstopologien

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20121101