-
Die
Erfindung betrifft eine Schaltung und ein Verfahren zur Erzeugung
von Frequenzen mit einem Phasenregelkreis oder Phase-Locked-Loop
(PLL) nach den Oberbegriffen der unabhängigen Ansprüche 1 und
12. Eine solche Schaltung und ein solches Verfahren ist jeweils
aus der
DE 42 16 714
A1 bekannt. Diese Schrift sieht vor, eine Impulsdauer eines Ausgangsstroms
einer Ladungspumpe der PLL als Funktion einer Phasendifferenz am
Eingang eines Phasendetektors der PLL und einer Amplitude des Ausgangsstroms
beim Einschwingen der PLL auf eine neue Frequenz als Funktion eines
Steuersignals zu steuern.
-
Aus
der
US 5,389,899 ist
eine PLL bekannt, bei der eine Kapazität eines Schleifenfilters gezielt umgeladen
wird, um die Frequenz eines spannungsgesteuerten Oszillators der
PLL schnell zu verstellen. Ferner ist eine PLL mit verringerter
Einschwingzeit bei einer Frequenzumschaltung aus der
EP 993 122 A1 bekannt. Diese
Schrift sieht zur Erzeugung einer Steuerspannung für den spannungsgesteuerten
Oszillator (voltage controlled oscillator VCO) eine Addiererschaltung
vor, mit der eine vorbestimmte Steuerspannung zur Ausgangsspannung
des Schleifenfilters addiert wird. Dadurch soll die Einschwingzeit
der Schaltung bei einer Frequenzumschaltung verringert werden.
-
Phasenregelkreise
(Phase Locked Loops PLL) werden beispielsweise eingesetzt, um mit
Frequenzsynthesizern definierte Signale für Mischer zu erzeugen. Bei
Transceiver-Systemen ist es dazu notwendig, dass sich die Sollfrequenz
des PLL-Ausgangssignals innerhalb einer kurzen Zeit stark ändert. So
wird beispielsweise im Rahmen des GPRS Standard gefordert, dass
ein Frequenzsprung um ca. 150 MHz bei einer mittleren Frequenz von
ca. 2–2.4 GHz innerhalb
von ca. 150 μs
bis 200 μs
erfolgt (GPRS = Global Packet Radio Services). Die Genauigkeit,
mit der die Sollfrequenz innerhalb dieser auch als Settling-Zeit
bezeichneten Einschwingzeit eingestellt werden soll, beträgt einige
kHz.
-
Die
Grundfunktion eines Phasenregelkreises besteht darin, dass eine
Referenzfrequenz von beispielsweise 13 MHz in einem Teiler um einen
Faktor R (typ. 65) geteilt wird. Am Ausgang des Teilers ergibt sich
dann eine Frequenz von z.B. 200 kHz. Diese Frequenz definiert in
dem angenommenen Fall einer GSM-Anwendung das vom System vorgegebene
Kanalraster. Mit einem VCO wird ein zweites Signal FVCO bei einer
Frequenz von ca. 2GHz erzeugt. Dieses Signal wird mit einem zweiten
Teiler durch einen Divisor N geteilt. Über den Regelkreis der PLL
mit der Ladungspumpe (Charge Pump) und dem Schleifenfilter (Loop
Filter), wird die Flanke des geteilten Signals des VCOs so geregelt,
dass die beiden Eingangssignale der PLL die gleiche Frequenz und
eine feste Phasenbeziehung haben.
-
Die
beiden Teiler können über eine
serielle Schnittstelle programmiert werden, so dass die Frequenz
des VCOs durch Veränderung
des Faktors N beispielsweise in 200 kHz-Schritten eingestellt werden.
-
Bei
einer Vergleichsfrequenz von 200 kHz erfolgt der Vergleich alle
5 Mikrosekunden. Das Schleifenfilter muss dafür sorgen, dass diese 200 kHz-Störung nur
zu einer kleinen Modulation der Spannung am Eingang des VCOs führt. Falls
dies nicht der Fall ist, ergeben sich im Ausgangsspektrum des VCOs Nebenlinien
(Spurious) im Abstand von 200 kHz vom Träger. Gefordert wird typischerweise,
dass diese spurious-Signale mit mehr als 60 dBc (decibels below carrier)
gedämpft
sind.
-
Die
Folge davon ist, dass die Bandbreite des Loop Filters normalerweise
auf ca. 10–15%
der Vergleichsfrequenz begrenzt ist. Für GSM bedeutet dies eine Begrenzung
auf eine Bandbreite von ca. 20–30 kHz.
-
Gleichzeitig
mit der Begrenzung der Bandbreite wird auch die Settling-Zeit bestimmt,
die für das
Einschwingen der PLL nach einer programmierten Frequenzänderung
maßgeblich
ist. Dies bedeutet, dass bei Frequenzänderungen im Bereich von 100
MHz–150
MHz ein Einschwingen innerhalb von 200 μs nicht erreicht werden kann,
wenn die Bandbreite des Loop Filters ca. 20 kHz beträgt.
-
Dieses
Problem kann nicht durch Vergrößerung der
Filter-Bandbreite gelöst
werden, da dann die Unterdrückung
der Spurious-Signale nicht mehr gewährleistet ist.
-
Bekannt
ist in diesem Zusammenhang, anstelle einer Integer-PLL eine Fractional-PLL
einzusetzen. Ein Konzept mit einer Fractional-PLL erfordert jedoch
spezielle Schaltungsmaßnahmen
zur Kompensation von sogenannten "fractional Spurs".
-
Um
das relativ einfache Konzept einer Integer PLL weiter verwenden
zu können
wurde von National eine sogenannte FASTLOCK Architektur realisiert
(LMX2330), bei der am Beginn des Einschwingvorgangs der PLL die
Filterzeitkonstante reduziert wird, indem ein zweiter Widerstand
zeitweise zu einem ersten Widerstand parallel geschaltet wird. Im Endzustand
ist der Parallelwiderstand wieder abgeklemmt, so dass die PLL wieder
mit der kleinen Bandbreite arbeitet.
-
Vor
diesem Hintergrund besteht die Aufgabe der Erfindung in der Angabe
einer Schaltung und eines Verfahrens der jeweils eingangs genannten
Art mit weiter verbessertem Einschwingverhalten.
-
Diese
Aufgabe wird bei einer Schaltung und einem Verfahren der eingangs
genannten Art jeweils durch die kennzeichnenden Merkmale der Ansprüche 1 und
12 gelöst.
-
Durch
diese Merkmale wird die Aufgabe der Erfindung vollkommen gelöst. Durch
das Auftrennen des Phasenregelkreises wird erreicht, dass der Phasenregelkreis
während
der Initialisierungsphase beim Einschwingen auf die neue Frequenz
keine oder nur geringe Störungen
verursacht. Dadurch, dass der zweite Frequenzteiler nach Ablauf
einer definierten Zahl von Perioden des geteilten Referenzsignals
aktiviert wird, werden die Zyklen der Frequenzteiler der Schaltung
so synchronisiert, dass ein Auftreten einer großen Phasendifferenz zwischen
den Eingangssignalen des Phasen-Frequenzdetektors bei eingeschwungenem
Phasenregelkreis vermieden wird. Durch die Erfindung wird insgesamt dafür gesorgt,
dass der Geber die richtige Frequenz einstellt und der zweite Frequenzteiler
gleichzeitig mit dem ersten Frequenzteiler seine Zählperiode
beginnt. Dann entspricht die Phasendifferenz zu dem Zeitpunkt, zu
dem beide Frequenzteiler ihre Zählperiode beendet
haben, maximal der Periode des hochfrequenten Eingangssignals des
zweiten Frequenzteilers. Die Phasendifferenz ist daher sehr klein.
Der Phasenregelkreis gleicht diese Phasendifferenz über eine
vorübergehende
Veränderung
seiner Frequenz aus, weil die Phasendifferenz das zeitliche Integral der
Frequenzdifferenz ist. Da nach der Erfindung die Phasendifferenz
durch das erfindungsgemäße Aktivieren
des zweiten Frequenzteilers bereits sehr klein ist, wird auch die
unerwünschte
Frequenzänderung minimiert.
-
Dadurch,
dass der Geber direkt zur Erzeugung einer Sollspannung für das Ausgangssignal
des Schleifenfilters verwendet wird, kann auf ein zwischen Schleifenfilter
und VCO erfolgendes Verknüpfen
von Signalen verzichtet werden. Dadurch ist insbesondere ein Addierer
nicht notwendig.
-
Es
ist bevorzugt, dass die Änderung
der Ausgangsspannung so gesteuert wird, dass ihr Endwert annähernd dem
Wert entspricht, der sich nach einem Einschwingen der Schaltung
auf eine durch das Ändern
des Teilerverhältnisses
erzeugte neue Frequenz einstellt.
-
Durch
diese Merkmale wird die VCO-Frequenz beim Umsteuern des Teilerverhältnisses
gesteuert in den Bereich des zu erwartenden Endwertes verschoben.
Wenn der übrige
Frequenzfehler danach genügend
klein ist, kann der Phasenregelkreis in einer relativ kurzen Zeit
auf den Endwert einschwingen. Damit wird erreicht, dass auch mit
einer Integer-PLL ein großer
Frequenzsprung in einer Zeit erfolgt, die mit den GPRS-Anforderungen
kompatibel ist.
-
Bevorzugt
ist auch, dass der erste Frequenzteiler und der zweite Frequenzteiler
durch ein gemeinsames Steuersignal umgesteuert werden, das auch
dem Geber zugeführt
wird, und dass der Geber so ausgelegt ist, dass er als Antwort auf
das Steuersignal ein vorbestimmtes Ausgangssignal liefert.
-
Durch
die gemeinsame Umsteuerung wird eine Synchronisierung erzielt, die
beim anschließenden
Vergleich der Ausgangssignale beider Frequenzteiler im Phasen/Frequenz-Detektor Störungen verringert.
Durch die genannte Auslegung des Gebers kann der VCO synchron zum
Umsteuern der Frequenzteiler mit einem verzögerungslos wirkenden Basiswert
versorgt werden, der eine Frequenzabweichung im Phasen/Frequenz-Detektor
verringert.
-
Bevorzugt
ist auch, dass der Geber die Ausgangsspannung des Schleifenfilters über einen
Eingriff in die Ladungspumpe ändert.
-
Durch
dieses Merkmal wird die ohnehin vorhandene Ladungspumpe zum schnellen,
gesteuerten Anpassen des Schleifenfilters verwendet. Im Schleifenfilter
vorhandene Kondensatoren werden dadurch direkt von der Ladungspumpe
umgeladen. Der Geber kann sich darauf beschränken, eine Steuerspannung auszugeben,
so dass die Stromaufnahme des Gebers reduziert werden kann. Dadurch
wird vermieden, dass der Geber für
hohe Ausgangsströme
ausgelegt werden muss, was den Schaltungsaufbau weiter vereinfacht.
-
Eine
weitere bevorzugte Ausgestaltung zeichnet sich durch einen Komparator
aus, der das Ausgangssignal des Gebers mit einem Signal über einen
Ladezustand des Schleifenfilters vergleicht und der die Ladungspumpe
beim Umsteuern des Teilerverhältnisses
steuert.
-
Diese
Ausgestaltung ermöglicht
eine schaltungstechnisch einfache Realisierung einer bedarfsabhängigen Steuerung
des Ladungspumpe durch den Geber. Dabei wird durch die Berücksichtigung
des Ladezustandes des Schleifenfilters eine Fehlsteuerung vermieden.
-
Bevorzugt
ist ferner, dass das vorbestimmte Ausgangssignal über einen
ersten Unterbrecher an einen Eingang des Schleifenfilters angelegt
wird.
-
Diese
Ausgestaltung erlaubt eine schaltungstechnisch einfache Beeinflussung
des Schleifenfilters durch den Geber.
-
Bevorzugt
ist auch, dass das Ausgangssignal des Gebers alternativ oder ergänzend zum
Anlegen über
den ersten Unterbrecher über
einen zweiten Unterbrecher an einen Ausgang der Ladungspumpe angelegt
wird.
-
Dadurch
wird erreicht, dass gegebenenfalls mehrfach vorhandene Kondensatoren
des Schleifenfilters parallel auf ihren Soll-Basis-Ladezustand gebracht
werden. Nach der Initialisierungsphase muss dann nur noch eine geringe
Korrekturladung für
das Schleifenfilter über
die Ladungspumpe geliefert werden.
-
Ferner
ist bevorzugt, dass der erste Unterbrecher und/oder der zweite Unterbrecher
von einem Zeitgeber in Abhängigkeit
von dem gemeinsamen Steuersignal gesteuert wird. Bevorzugt ist auch,
dass der Zeitgeber ergänzend
durch ein Ausgangssignal des ersten Frequenzteilers gesteuert wird.
-
Durch
den Zeitgeber kann die Zeitdauer, in der der Geber auf das Schleifenfilter
einwirkt, gesteuert werden. Die Steuerung durch das genannte Ausgangssignal
erlaubt dabei eine Steuerung der Zeitdauer in ganzzahligen Vielfachen
der PLL-Vergleichsperioden.
-
Ferner
ist bevorzugt, dass der Geber einen Speicher aufweist, in dem verschiedene
Ausgangssignalwerte und/oder Ausgangssignalkennlinien für unterschiedliche
Typen von spannungsgesteuerten Oszillatoren abgelegt sind.
-
Dadurch
kann ein und dieselbe PLL-Schaltung für unterschiedliche Typen von
VCOs und unterschiedliche Teilerfaktoren des Referenzteilers ausgelegt
werden. Unterschiedliche VCOs erfordern wegen unterschiedlichen
mittleren Frequenzen und Steilheiten verschiedene Ausgangssignalwerte.
-
Eine
weitere bevorzugte Ausgestaltung zeichnet sich durch einen Unterbrecher
aus, der den Phasenregelkreis beim Umsteuern des Teilerverhältnisses
solange auftrennt, bis der Geber die Ausgangsspannung des Schleifenfilters
in gesteuerter Weise geändert
hat. Bevorzugt ist auch, dass die Ladungspumpe während des Anlegens des Ausgangssignals
des Gebers über
den ersten und/oder den zweiten Unterbrecher einen verringerten
Strom an das Schleifenfilter liefert. Dabei kann die Verringerung
bis hin zur Abschaltung gehen.
-
Dadurch
wird erreicht, dass der Phasenregelkreis und insbesondere die Ladungspumpe während der
Initialisierungsphase keine oder nur geringe Störungen verursachen.
-
Weitere
Vorteile ergeben sich aus der Beschreibung und den beigefügten Figuren.
-
Es
versteht sich, dass die vorstehend genannten und die nachstehend
noch zu erläuternden Merkmale
nicht nur in der jeweils angegebenen Kombination, sondern auch in
anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne
den Rahmen der vorliegenden Erfindung zu verlassen.
-
Zeichnungen
-
Ausführungsbeispiele
der Erfindung sind in den Zeichnungen dargestellt und werden in
der nachfolgenden Beschreibung näher
erläutert.
Es zeigen, jeweils in schematischer Form:
-
1 eine
bekannte Schaltung einer Integer-PLL;
-
2 ein
erstes Ausführungsbeispiel
einer erfindungsgemäßen Schaltung,
-
3 ein
zweites Ausführungsbeispiel
einer erfindungsgemäßen Schaltung,
und
-
4 ein
drittes Ausführungsbeispiel
einer erfindungsgemäßen Schaltung.
-
Die 1 zeigt
eine Schaltung 10 zur Erzeugung von Frequenzen mit einem
Referenzfrequenzgeber 12, einer PLL-Schaltung 14,
einem Schleifenfilter 16 und einem spannungsgesteuerten
Oszillator VCO 18. Die PLL-Schaltung 14 weist
einen ersten Frequenzteiler 20, einen zweiten Frequenzteiler 22, einen
Phasen/Frequenz-Detektor 24 und eine Ladungspumpe 26 auf.
Die PLL-Schaltung 14 wird von einer Steuerung 28 gesteuert.
Die vom VCO 18 erzeugte Frequenz wird im Beispiel der 1 einem Frequenzsynthesizer 30 eines
in 1 nicht dargestellten Transceivers zugeführt.
-
Zur
Erläuterung
der Funktionsweise des Gegenstandes der 1 sei zunächst angenommen, dass
der Frequenzsynthesizer 30 ein Signal mit 1.968,8 MHz benötigt. Der
zunächst
frei schwingende VCO 18 stelle eine Frequenz in der Größenordnung
von 2 GHz bereit. Dabei ist die vom VCO 18 bereitgestellte
Frequenz über
das Anlegen einer Gleichspannung an einen Steuereingang 32 des VCOs 18 steuerbar.
Mit Hilfe der Schaltung 10 wird die Steuerspannung am Steuereingang 32 des
VCOs 18 so eingestellt, dass sich am Ausgang des VCOs 18 die
gewünschte
Frequenz von 1.968,8 MHz einstellt. Zu diesem Zweck wird einem Eingang 38 des ersten
Frequenzteilers 20 eine vom Referenzfrequenzgeber 12 erzeugte
Referenzfrequenz übergeben.
Der Referenzfrequenzgeber 12 kann als Schwingquarz realisiert
sein, der eine Referenzfrequenz von 13 MHz erzeugt. Der erste Frequenzteiler 20 teilt
die Referenzfrequenz durch einen Divisor R der von der Steuerung 28 über den
Steuereingang 34 bereitgestellt oder ausgewählt wird.
Im weiteren Betrieb ist der Divisor R in der Regel konstant. Der
Divisor R kann beispielsweise einem Wert von 65 entsprechen.
Daraus ergibt sich, dass der erste Frequenzteiler 20 die
Referenzfrequenz von 13 MHz auf einen Wert von 200 kHz herunterteilt.
Diese 200 kHz entsprechen bei konstantem R der Schrittweite, mit der
sich die Frequenz des VCO 18 verändern lässt.
-
Die
Frequenz des VCO 18 wird zunächst einem Eingang 40 des
zweiten Frequenzteilers 22 zugeführt. Im zweiten Frequenzteiler 22 wird
die Frequenz des VCO 18 durch eine natürliche Zahl N geteilt, die
dem Quotienten aus der Sollfrequenz und der Schrittweite entspricht.
Im gewählten
Beispiel ergibt sich als Divisor N für den zweiten Frequenzteiler 22 die
Zahl N = 9844, die von der Steuerung 28 über den
Steuereingang 36 des zweiten Frequenzteilers 22 eingestellt
wird. Die Ergebnisse der Frequenzteilungen im ersten Frequenzteiler 20 und
im zweiten Frequenzteiler 22 werden dem Phasen/Frequenz-Detektor 24 zugeführt. Der
Phasen/Frequenz-Detektor 24 produziert immer dann ein Ausgangssignal,
wenn die Frequenzen und/oder Phasenlagen der beiden Signale unterschiedlich
sind. Je nachdem, ob die Flanken des geteilten VCO-Signals den Flanken
des geteilten Referenzsignals voreilen oder nacheilen, erzeugt der
Phasen/Frequenz-Detektor 24 unterschiedliche Steuersignale
für die
nachgeschaltete Ladungspumpe 26.
-
Das
Ausgangssignal der Ladungspumpe 26 wird dem Schleifenfilter 16 zugeführt, der
in der Regel Tiefpasscharakter hat und an seinem Ausgang 50 das
Steuersignal für
den Steuereingang 32 des VCO 18 bereitstellt.
Der Schleifenfilter 16 kann zu diesem Zweck beispielsweise
das dargestellte Netzwerk aus einem ersten Kondensator 42,
einem zweiten Kondensator 44, einem ersten Widerstand 46 und
einem zweiten Widerstand 48 aufweisen. Wenn die Frequenz
am Ausgang des zweiten Frequenzteilers 22 höher ist
als die Frequenz am Ausgang des ersten Frequenzteilers 20,
erzeugt die Schaltung 10 auf diese Weise eine Steuerspannung
für den
VCO 18, die eine Verringerung der Ausgangsfrequenz des
VCO 18 und damit eine Verringerung der Ausgangsfrequenz
des zweiten Frequenzteilers 22 bewirkt. Umgekehrt erzeugt
die Schaltung 10 auf diese Weise eine erhöhte VCO-Frequenz,
wenn die Frequenz des Ausgangssignals des zweiten Frequenzteilers 22 kleiner
ist als die vom ersten Frequenzteiler 20 ausgegebene geteilte
Referenzfrequenz. Durch diese an sich bekannte Anordnung lässt sich
die gewünschte Ausgangsfrequenz
des VCO 18, die im hier gewählten Beispiel einer Frequenz
von 1968,8 MHz entspricht, mit einer Genauigkeit von einigen kHz
einstellen.
-
Eine Änderung
der Ausgangsfrequenz des VCO 18 erfolgt beim Gegenstand
der 1 durch eine Änderung
des von der Steuerung 28 ausgegebenen Divisors N. Bei großen Frequenzsprüngen, beispielsweise
bei Frequenzsprüngen über 150
MHz, ergeben sich beim Gegenstand der 1 Einschwingzeiten,
die größer als
die beim GPRS-Standard geforderten 150 μs–200 μs sind.
-
In
der 2 ist ein Ausführungsbeispiel
einer erfindungsgemäßen Schaltung 10 dargestellt,
mit der sich die geforderten Einschwingzeiten bei den genannten
Frequenzsprüngen
realisieren lassen. Dazu besitzt die Schaltung 10 nach
der 2 einen Geber 52, der bei einer Frequenzänderung
eine Ausgangsspannung des Schleifenfilters 16 in gesteuerter Weise ändert. Der
Geber 52 kann als Spannungsquelle oder als Stromquelle,
beispielsweise als kennliniengesteuerter Digital-Analog-Umwandler
ausgeführt
sein, dem über
einen Eingang 54 ein Steuersignal aus der Steuerung 28 zugeführt wird,
das auch den ersten Frequenzteiler 20 und den zweiten Frequenzteiler 22 steuert.
Auf diese Weise wird der Geber 52 benachrichtigt, wenn
die Steuerung 28 durch Änderung
des Divisors N eine Frequenzänderung einleitet.
-
Über einen
zweiten Eingang 56 wird dem Geber 52 der Divisor
N zugeführt.
Analog erfolgt über einen
dritten Eingang 58 eine Zuführung des Divisors R. Da N
und R die von der Steuerung 28 gewünschte neue Frequenz definieren,
kann der Geber 52 beispielsweise eine im Geber 52 abgelegte
Kennlinie adressieren, die einen Erwartungswert für das Eingangssignal
am Steuereingang 32 des VCOs 18 bei der einzustellenden
Zielfrequenz liefert. Über
einen ersten Unterbrecher 60 und einen Eingang 62 des Schleifenfilters 16 wird
der Erwartungswert am Ausgang 50 des Schleifenfilters 16 eingestellt.
Bei dem in der 2 dargestellten Schleifenfilter 16 wird
die Zeitkonstante des Schleifenfilters 16 durch den ersten
Widerstand 46 und den zweiten Kondensator 44 dominiert.
Die Einschwingzeit des Phasenregelkreises wird deshalb durch die
Geschwindigkeit bestimmt, mit der die relativ große Kapazität (typischerweise
10 nF–30
nF) des zweiten Kondensators 44 umgeladen wird.
-
Das
Einschwingen des Phasenregelkreises nach einer durch die Steuerung 28 ausgelösten Frequenzänderung
kann beim Gegenstand der 2 dadurch verbessert werden,
dass der zweite Kondensator 44 gleich zu Beginn des Einschwingvorgangs
auf einen Sollwert aufgeladen wird, der angenähert dem erwarteten Endwert
entspricht. Dieses Aufladen des Kondensators 44 kann bei
einer entsprechenden Dimensionierung des Gebers 52 innerhalb
einer kurzen Zeit von ca. 5 μs–15 μs erfolgen. Nach
dieser Zeit schwingt der Phasenregelkreis mit seiner normalen Zeitkonstante
auf den Endzustand ein. Die kürzere
Einschwingzeit ergibt sich beim Gegenstand der 2 dadurch,
dass nach dem gesteuerten Umladen des zweiten Kondensators 44 die
resultierende VCO-Frequenz im Bereich des Endwertes bei der Zielfrequenz
liegt. Wenn der verbleibende Frequenzfehler genügend klein ist, schwingt der
Phasenregelkreis in einer relativ kurzen Zeit auf den Endwert ein.
Dadurch wird auch mit einer Integer-PLL ein großer Frequenzsprung in der Größenordnung
von 150 MHz in einer Zeitspanne realisiert, die zum Beispiel mit
PRS-Anforderungen
kompatibel ist.
-
Der
erste Unterbrecher 60 wird durch einen Zeitgeber 64 so
gesteuert, dass der im Normalzustand offene Unterbrecher 60 für das schnelle
Einschwingen auf eine neue Zielfrequenz für eine vorbestimmte Zeit geschlossen
wird. Bei der vorbestimmten Zeit kann es sich beispielsweise um
eine vorbestimmte Anzahl von Perioden des geteilten Referenzsignals
handeln, das dem Zeitgeber 64 über einen Eingang 66 zugeführt wird.
Das Schließen
des Unterbrechers 60 wird dem Zeitgeber 64 durch
einen Steuerbefehl der Steuerung 28 befohlen, der den Zeitgeber 64 über einen
weiteren Eingang 68 erreicht.
-
Für die Einstellung
der Zielfrequenz durch das gesteuerte Ändern der Ausgangsspannung
des Schleifenfilters 16 ist eine Genauigkeit anzustreben, die
etwa einer Breite von 5%–10%
des gesamten Bereichs der vom VCO 18 abgedeckten Frequenzbandbreite
entspricht. Beispielsweise sollte für einen VCO 18 mit
einer Steilheit von ca. 100 MHz/V und einem gesamten Ziehbereich
von ca. 2 V die Zielfrequenz durch die gesteuerte Änderung
der Ausgangsspannung des Schleifenfilters 16 auf ca. 10–20 MHz
genau getroffen werden. Für
den Fall, dass der geforderte Frequenzsprung zur neuen Zielfrequenz
geringer ist als diese Ungenauigkeit, kann die Aktivierung des Gebers 52 unterbleiben.
Diese Anforderung definiert die Genauigkeit des Gebers 52.
Bei einer Realisierung des Gebers 52 als Digital/Analog-Umwandler ist
von einer Auflösung
von ca. 6–10
bit auszugehen.
-
Wenn
die PLL-Schaltung 14 für
unterschiedliche Typen von VCOs 18 und unterschiedliche
Teilerfaktoren R des Referenzteilers 20 ausgelegt werden soll,
muss der Geber 52 zusätzlich
gespeicherte Werte enthalten, die die Ausgangsspannung des Gebers 52 für die mittlere
Frequenz des jeweiligen VCOs 18 definieren und mit denen
die Auflösung
des Gebers 52 an die Steilheit des jeweiligen VCOs 18 angepasst wird.
-
Da
der Sollwert für
die Steuerspannung am Steuereingang 32 des VCOs 18 durch
den Geber 52 bereitgestellt wird, kann diese Steuerspannung
auch über
einen zweiten Unterbrecher 70 an den Ausgang der Ladungspumpe 26 gelegt
werden. Dies kann alternativ oder ergänzend zum Anlegen des Ausgangssignals
des Gebers 52 über
den ersten Unterbrecher 60 an das Schleifenfilter 16 geschehen.
In der 2 ist ein alternatives oder ergänzendes
Anlegen über einen
optional vorhanden Eingang 63 möglich. Eine nur über den
Eingang 62 erfolgende Steuerung hat den Vorteil, dass ein
Anschlusspin für
den Eingang 63 eingespart werden kann. Dies gilt analog
auch für den
Gegenstand der 3 und 4.
-
Durch
das Anlegen des Ausgangssignals des Gebers 52 an den Ausgang
der Ladungspumpe 26 wird bei der Ausgestaltung des Schleifenfilters 16 nach 3 erreicht,
dass beide Kondensatoren 44 und 46 parallel auf
den Sollwert aufgeladen werden. Nach der Initialisierungsphase bei
geschlossenen Unterbrechern 60 und 70 muss die
Ladungspumpe 26 nur noch eine geringe Korrekturladung an
das Schleifenfilter 16 liefern.
-
3 zeigt
weitere Alternativen zur Änderung
der Ausgangsspannung des Schleifenfilters 16 durch den
Geber 52.
-
Der
zweite Unterbrecher 70 wird zusammen mit dem ersten Unterbrecher 60 durch
den Zeitgeber 64 gesteuert. Dabei erfolgt die Steuerung
so, wie es im Zusammenhang mit der 2 beschrieben
wurde. Das Steuersignal für
die Unterbrecher 60 und 70 kann weiter an einen
Eingang 72 der Ladungspumpe 26 übergeben
werden, um die Ladungspumpe 26 während der Initialisierungsphase
bei geschlossenen Unterbrechern 60 und 70 abzuschalten
oder um den von der Ladungspumpe bereitgestellten Strom wenigstens
zu verringern. Dadurch wird verhindert, dass die Ladungspumpe 26 während der
Initalisierungsphase unzulässige
Störungen
verursacht. Beim Anschalten der Ladungspumpe 26 bei wieder öffnenden
Unterbrechern 60 und 70 muss dann allerdings darauf
geachtet werden, dass die vorhergehende Initialisierungsphase wenigstens
so lang war, dass wenigstens eine Vergleichssequenz im Phasen/Frequenz-Detektor 24 mit
der gesetzten, durch den Geber 52 erzwungenen Frequenz
und den neuen Teilerfaktoren N (gegebenenfalls auch R) durchlaufen
wurde.
-
Eine
alternative Ausführungsform
ergibt sich dadurch, dass die Ladungspumpe 26 so geschaltet wird,
dass der Strom zum Laden der Kondensatoren 42 und 44 direkt
von der Ladungspumpe 26 geliefert wird. Dadurch wird vermieden,
dass der Geber 52 für hohe
Ausgangsströme
ausgelegt werden muss. Die Schaltung für diese Ausführungsform
ist in der 4 dargestellt. Die 4 weist
einen Vergleicher 78 auf, dem über einen Eingang 74 das
Ausgangssignal des Gebers 52 zugeführt wird. Der Vergleicher 76 wird über einen
Eingang 78 vom Zeitgeber 64 gesteuert. Über einen
weiteren Eingang 80 wird dem Vergleicher 76 ein
Signal über
den Ladezustand des Schleifenfilters 16 zugeführt. Dies
kann beispielsweise das Potential, beziehungsweise die Spannung,
zwischen dem Widerstand 46 und dem zweiten Kondensator 44 sein.
Der Unterbrecher 82 ist im Normalzustand, also bei einer
Steuerung der Ladungspumpe 26 durch den Phasen/Frequenz-Detektor 24,
offen. Soll dann eine neue Zielfrequenz eingestellt werden, löst der Zeitgeber 64 einen
Vergleich des Signals über den
Zustand des Schleifenfilters 16 mit dem über den Eingang 74 vom
Geber 52 bereitgestellten Sollwert aus. Außerdem übernimmt
der Vergleicher 78 die Steuerung der Ladungspumpe 26.
Wenn der Ladezustand des Schleifenfilters 16 nicht dem
Sollwert entspricht, schließt
der Vergleicher 78 den Unterbrecher 82 und steuert
die Ladungspumpe 26 über
den Eingang 72 so, dass der Ladezustand des Schleifenfilters 16 den
Sollwert erreicht. Wenn dies der Fall ist, wird der Unterbrecher 82 geöffnet und
der Phasen/Frequenz-Detektor 24 übernimmt wieder die Steuerung
der Ladungspumpe 26.
-
Die
oben beschriebenen Ansätze
beeinflussen ausschließlich
die Frequenz des VCOs 18, in einem geschlossenen Phasenregelkreis
müssen
jedoch die beiden geteilten Signale nicht nur in der Frequenz, sondern
auch in der Phase übereinstimmen. Dies
kann nun dazu führen,
dass die beiden Eingangssignale des Phasen/Frequenz-Detektors 24 am
Ende der Initialisierungsphase zwar in ihren Frequenzen übereinstimmen,
aber eine große
Phasendifferenz aufweisen. Die Regelschleife des Phasenregelkreises
versucht dann diese Phasendifferenz auszugleichen, was notwendigerweise
zu einer Frequenzänderung
führt.
-
Um
diesen Effekt gering zu halten, ist es vorteilhaft, die Zyklen der
Frequenzteiler 22 und 20 für die VCO-Frequenz und die
Referenzfrequenz zu synchronisieren.
-
Dies
kann dadurch geschehen, dass der erste Frequenzteiler 20,
der im Betrieb normalerweise mit einen festen Teilungsverhältnis R
arbeitet, als Taktgeber für
die Initialisierungsphase dient. Der Zeitpunkt, zu dem von der Initialisierungsphase
zurück
in den Normalbetrieb gewechselt wird, ist vorzugsweise als definiertes
Vielfaches der Periode des Ausgangssignals des ersten Frequenzteilers 20 festgelegt.
-
Wird
dann der zweite Frequenzteiler 22 für die VCO-Frequenz während der
Initialisierungsphase abgeschaltet, kann er beim Umschalten in den
Normalbetrieb des Phasenregelkreises synchron zu dem zweiten Frequenzteiler
angeschaltet werden.
-
Dazu
ist in der 4 eine Steuerverbindung 84 vorhanden, über die
das Ausgangssignal des ersten Frequenzteilers 20 auch an
die Steuerung 28 übergeben
wird. Die Steuerung 28 kann dann über den Steuereingang 36 den
zweiten Frequenzteiler nach Ablauf einer definierten Zahl von Perioden
des geteilten Referenzsignals aktivieren.
-
Falls
die Frequenz des VCO 18 genügend gut mit der Sollfrequenz übereinstimmt,
ergibt sich wegen der anfänglich
synchronen Steuerung der beiden Frequenzteiler 20 und 22 dann
auch eine nur geringe Phasendifferenz am Eingang des Phasen/Frequenz-Detektors 24.
Dadurch wird das oben erwähnte
Verstellen des Phasenregelkreises verringert. In der Summe wird
dadurch eine weitere Reduzierung der Einschwingzeit des Phasenregelkreises
bei einem Frequenzsprung erreicht.