[go: up one dir, main page]

DE112004001678T5 - Verfahren und Vorrichtung für ein Paket mit zwei Substraten - Google Patents

Verfahren und Vorrichtung für ein Paket mit zwei Substraten Download PDF

Info

Publication number
DE112004001678T5
DE112004001678T5 DE112004001678T DE112004001678T DE112004001678T5 DE 112004001678 T5 DE112004001678 T5 DE 112004001678T5 DE 112004001678 T DE112004001678 T DE 112004001678T DE 112004001678 T DE112004001678 T DE 112004001678T DE 112004001678 T5 DE112004001678 T5 DE 112004001678T5
Authority
DE
Germany
Prior art keywords
chip
substrate
interconnect
package
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112004001678T
Other languages
English (en)
Inventor
Christopher Chandler Rumer
Kuljeet Folsom Singh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112004001678T5 publication Critical patent/DE112004001678T5/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92143—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

Vorrichtung, die umfaßt:
– einen Halbleiterchip, der ein darin ausgebildetes Durchgangs-Via aufweist,
– eine erste Zwischenverbindung, die auf einer Vorderseite des Chips ausgebildet ist, und eine zweite Zwischenverbindung, die auf einer Rückseite des Chips ausgebildet, die mit dem Durchgangs-Via gekoppelt sind, und
– ein erstes Paket-Substrat, das elektrisch mit der ersten Zwischenverbindung gekoppelt ist, und ein zweites Paket-Substrat, das elektrisch mit der zweiten Zwischenverbindung gekoppelt ist.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft im Allgemeinen das Halbleiter-Packaging und im Speziellen die Strom- und Signalführung zu Halbleiterchips.
  • STAND DER TECHNIK
  • Integrierte Schaltungen (ICs) und insbesondere Mikroprozessoren werden zunehmend komplex. In dem Maße, in dem sie komplexer werden, benötigen Mikroprozessoren zunehmend mehr Strom. Mikroprozessoren benötigen außerdem zusätzliche Signaleingänge, um ihre gesteigerten Verarbeitungsfähigkeiten zugänglich zu machen. Ein Halbleitergehäuse kann ein Paket-Substrat oder ein Gehäusesubstrat benutzen, um Strom von einer Stromversorgung und Signale von außerhalb des Gehäuses an einen Halbleiterchip zu liefern. Ein Paket-Substrat oder Gehäusesubstrat ist mit dem Halbleiterchip verbunden und steigert die Verteilungsfläche von Signalen, die sich zu und von dem Halbleiterchip bewegen. Zwei aktuelle Verfahren zum Verbinden eines Paket-Substrats oder Gehäusesubstrats mit einem Halbleiterchip sind ein Drahtbond-MMAP (engl. „Wire Bond Molded Matrix Array Package") und ein Flip-Chip-MMAP (engl. „Flip Chip Molded Matrix Array Package").
  • 1A zeigt einen Halbleiterchip, der unter Verwendung eines Drahtbond-MMAP (engl. „Wire Bond Molded Matrix Array Package", WB-MMAP) an ein Paket-Substrat gekoppelt worden ist. Das Gehäuse 10 weist einen auf einem Paket-Substrat 14 montierten Halbleiterchip 12 auf, wie etwa einen Mikroprozessor, einen Chipsatz, ein Speicherbauelement, eine anwendungsspezifische integrierte Schaltung (ASIC) etc. Der Halbleiterchip 12 sendet unter Verwendung mehrerer Bonddrähte 16 Signale an und empfängt Signale von dem Paket-Substrat 14. Die Bonddrähte 16 sind typischerweise aus Kupfer oder Aluminium und ermöglichen die elektrische Kommunikation zwischen Kontaktstellen auf dem Paket-Substrat 14 und der Funktionsseite des Halbleiterchips 12. Das Gehäuse 10 wird über Zwischenverbindungs-Bauelemente 18, bei denen es sich um BGA-Zwischenverbindungen (engl. „Ball Grid Array") wie etwa Lotkugeln und metallgefüllte Polymere, PGA-Zwischenverbindungen (engl. „Pin Grid Array") wie etwa Kontaktstifte, LGA-Zwischenverbindungen (engl. „Land Grid Array") wie etwa Anschlußflächen etc. handeln kann, mit einer externen Komponente verbunden. Der Chip 12 und die Bonddrähte 16 werden in einer Formmasse 20, wie etwa in einem Epoxid, eingekapselt, um Beschädigungen zu vermeiden.
  • 1B zeigt ein Flip-Chip-MMAP (engl. „Flip Chip Molded Matrix Array Package"). Das Gehäuse 30 weist einen Halbleiterchip 32 und ein Paket-Substrat 34 auf. Der Halbleiterchip 32 wird mit dem Paket-Substrat 34 über Lotbumps 36 verbunden, bei denen es sich um C4-Bumps (engl. „Controlled Collapse Chip Connection") oder andere leitende Bumps handeln kann. Die Lotbumps 36 werden auf Kontaktstellen an der aktiven Seite oder Funktionsseite des Halbleiterchips 32 ausgebildet, bevor der Halbleiterchip 32 auf dem Paket-Substrat 34 montiert wird. Die C4-Bumps 36 sind leitend, so daß die Funktionsseite des Halbleiterchips 32 mit dem Paket-Substrat 34 kommunizieren kann. Die Signale, die zu und von dem Halbleiterchip 32 laufen, werden mittels der Zwischenverbindungen 38 durch das Paket-Substrat 34 und aus dem Gehäuse heraus geleitet. Bei den Zwischenverbindungs-Bauelementen 38 kann es sich um Lotkugeln oder metallgefüllte Polymere, wie etwa BGA-Zwischenverbindungen, PGA-Zwischenverbindungen etc., handeln. Der Chip 32 wird in einer Formmasse 40, wie etwa in einem Epoxid, eingekapselt, um Beschädigungen zu vermeiden.
  • 1C zeigt ein typisches Paket-Substrat. Das Paket-Substrat 50 stellt eine größere Fläche zum Verteilen der Signale von einem Chip bereit und bietet außerdem einen physikalischen Schutz für den Chip. Das Paket-Substrat 50 weist mehrere Kontaktlöcher 52 und Ebenen 54 auf. Die Kontaktlöcher 52 richten den vertikalen Signallauf innerhalb des Substrats 50 ein, und die Ebenen 54 erlauben den horizontalen Lauf innerhalb des Substrats 50. Die Kontaktlöcher 52 können mit den Bonddrähten 16 oder den Lotbumps 36 verbunden werden. Die Unterseite der Kontaktlöcher 52 kann mit den Zwischenverbindungen 18 oder 38 Verbindung haben. 1D zeigt eine Ansicht der Unterseite des Paket-Substrats 50. Wie sich aus 1D ersehen läßt, sind die Unterseiten der Kontaktlöcher 52 über die gesamte Fläche des Paket-Substrats 50 verteilt. Ein typisches Paket-Substrat 50 kann mehrere Tausend Kontaktlöcher 52 aufweisen. Eine Ansicht der Oberseite des Paket-Substrats 50 wäre ähnlich, außer daß die Kontaktstellen dem Verbindungsverfahren (Drahtbonden oder Flip-Chip) und der Größe des Chips entsprechen würden.
  • Neuere ICs, die mehr Strom und mehr Signal-Zwischenverbindungen benötigen, können an die Grenzen der Kapazität eines einzelnen Paket-Substrats, wie etwa eines der obigen Paket-Substrate 14, 34 und 50, stoßen. In der Folge kann bei Einsatz eines einzelnen Paket-Substrats zur Strom- und Signalverteilung das einzelne Paket-Substrat eine Beschränkung für die Geschwindigkeit des Prozessors darstellen. Ferner kann der gesteigerte Widerstand, der durch die vergleichsweise kleine verfügbare leitende Fläche bei einem einzelnen Paket-Substrat bedingt wird, auch zu höheren Betriebstemperaturen beitragen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1A zeigt einen Halbleiterchip, der unter Verwendung eines Drahtbond-MMAP (engl. „Wire Bond Molded Matrix Array Package", WB-MMAP) an ein Paket-Substrat gekoppelt ist.
  • 1B zeigt ein Flip-Chip-MMAP (engl. „Flip Chip Molded Matrix Array Package", FC-MMAP).
  • 1C zeigt ein typisches Paket-Substrat.
  • 1D zeigt eine Ansicht der Unterseite eines Paket-Substrats.
  • 2A zeigt ein Halbleitergehäuse mit zwei Substraten gemäß einer Ausführungsform.
  • 2B zeigt eine Draufsicht des Gehäuses.
  • 3 zeigt ein Verfahren zum Ausbilden eines Halbleitergehäuses mit zwei Substraten.
  • 4A zeigt einen bearbeiteten Halbleiterwafer, der eine aktive Funktionsseite aufweist.
  • 4B zeigt einen Wafer, der gedünnt wurde.
  • 4C zeigt einen Wafer, der darin ausgebildete Durchgangs-Via aufweist.
  • 4D zeigt einen Wafer, der leitende Bumps aufweist.
  • 4E zeigt einen in mehrere Halbleiterchips zerschnittenen Wafer.
  • 4F zeigt ein auf ein Paket-Substrat aufgebrachtes Unterfütterungsmaterial.
  • 4G zeigt einen an einem Paket-Substrat angebrachten Halbleiterchip.
  • 4H zeigt einen Halbleiterchip, der auf seine Rückseite gedruckte Flip-Chip-Bumps aufweist.
  • 4I zeigt ein Halbleitergehäuse, das Lotkugeln auf einem vorderseitigen Substrat aufweist.
  • 4J zeigt einen Halbleiterchip, der ein darauf aufgebrachtes Unterfütterungsmaterial aufweist.
  • 4K zeigt ein Halbleitergehäuse, das ein daran angebrachtes rückseitiges Substrat aufweist.
  • 4L zeigt ein umgedrehtes Halbleitergehäuse, das daran angebrachte BGA-Kugeln aufweist.
  • 4M zeigt eine fertige Gehäusebaugruppe.
  • DETAILLIERTE BESCHREIBUNG
  • Vorliegend wird ein Verfahren und eine Vorrichtung für ein Gehäusedesign mit zwei Substraten beschreiben. In der folgenden Beschreibung werden zahlreiche spezifische Details dargelegt. Es versteht sich jedoch, daß Ausführungsformen ohne diese spezifischen Details in die Praxis umgesetzt werden können. Zum Beispiel können die vorliegend beschriebenen Materialien durch bekannte äquivalente Materialien ersetzt werden, und ebenso können die speziellen offenbarten Halbleiterverarbeitungstechniken durch bekannte äquivalente Techniken ersetzt werden. In anderen Fällen wurden bekannte Strukturen und Verfahren nicht im Einzelnen gezeigt, um die Verständlichkeit dieser Beschreibung nicht zu beeinträchtigen.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung wird ein Gehäusedesign mit zwei Substraten offenbart. Ein erstes Paket-Substrat oder Gehäusesubstrat ist an einer Rückseite eines Halbleiterchips angebracht, und ein zweites Paket-Substrat ist an einer Vorderseite des Halbleiterchips angebracht. In die Rückseite des Halbleiterchips sind Durchkontaktlöcher gebohrt, die Verbindungen zwischen der aktiven Vorderseite des Chips und dem ersten Paket-Substrat ausbilden. Das zweite Paket-Substrat ist an Kontaktstellen angebracht, die an aktive Elemente in der Vorderseite des Chips gekoppelt sind. Das erste und das zweite Paket-Substrat sind mit Substratkugeln aneinander gekoppelt.
  • 2A zeigt ein Halbleitergehäuse mit zwei Substraten gemäß einer Ausführungsform. Ein Halbleitergehäuse 100 weist einen Halbleiterchip 102 mit einer aktiven Seite 104 auf. Der Halbleiterchip 102 kann aus einem Einkristallsiliziumsubstrat oder einem anderen Halbleitersubstrat ausgebildet werden. Die aktive Seite 104 enthält die Halbleiterbauelemente, die die Operationen der integrierten Schaltung ausführen. Die aktive Seite (oder Funktionsseite) 104 wird unter Verwendung diverser bekannter Halbleiterverarbeitungstechniken ausgebildet. Die aktive Seite 104 ist für gewöhnlich weniger als 10 Mikron (μm) tief. Die aktive Seite 104 kann beliebige Schaltungen aufweisen, wie zum Beispiel Transistoren, Kondensatoren etc., die bei zentralen Verarbeitungseinheiten (CPUs), Chipsätzen, Speicherbauelementen, anwendungsspezifischen integrierten Schaltungen (ASICs) etc. benutzt werden. Die aktive Seite 104 kann außerdem eine Metallisierung, wie etwa Zwischenverbindungen, aufweisen, die mit auf ihrer Oberfläche ausgebildeten Bondkontaktstellen gekoppelt ist, um externe Verbindungen herzustellen.
  • Der Halbleiterchip 102 weist eine Rückseite 106 mit mehreren darin ausgebildeten Durchkontaktlöchern oder Durchgangs-Via 108 auf. Die Durchkontaktlöcher oder Durchgangs-Via 108 ermöglichen eine elektrische Verbindung auf der Rückseite des Chips 102 mit der aktiven Funktionsseite des Chips 104. Die Durchgangs-Via 108 können ausgebildet werden, indem zunächst der Chip 102 gedünnt wird. Für einen Halbleiterchip 102 ist in der Regel eine Dicke zwischen 700 und 800 μm erforderlich, um die Verarbeitungsschritte zum Erzeugen der aktiven Seite 104 zu erleichtern. Um Verbindungen mit der aktiven Seite des Chips 104 durch die Rückseite des Chips herzustellen, kann der Chip mittels Rückseitenschleifens, Spinätzens, chemisch-mechanischen Polierens (CMP) und/oder eines anderen Prozesses auf eine Dicke von ungefähr 75 bis 175 μm gedünnt werden. Nachdem der Chip 102 gedünnt worden ist, können die Durchkontaktlöcher 108 durch jede beliebige bekannte Technik, einschließlich reaktiven Ionenätzens mit hohem Aspektverhältnis gefolgt von einer Plattiertechnik, um die Bohrung mit einem leitenden Material wie etwa Kupfer zu füllen, ausgebildet werden.
  • Zwischenverbindungs-Bauelemente 110 sind mit der Durchgangs-Via 108 gekoppelt, um eine elektrische Verbindung mit einem rückseitigen Paket-Substrat 110 herzustellen. Das rückseitige Paket-Substrat 112 wird hinzugefügt, um die Anzahl leitender Leitungen zu erhöhen, die zum Liefern von Strom an den Chip 102 und zum Transportieren von Signalen an den und von dem Chip 102 zur Verfügung stehen. Außerdem sind auf der Funktionsseite 104 des Paket-Substrats 102 Zwischenverbindungs-Bauelemente 114 ausgebildet, um Verbindungen zwischen der Funktionsseite 104 des Halbleiterchips 102 und dem vorderseitigen Paket-Substrat 116 zu ermöglichen. Bei den Zwischenverbindungs-Bauelementen 110 und 114 kann es sich um Flip-Chip-Lotbumps handeln, wie etwa um C4-Zwischenverbindungen (engl. „Controlled Collapse Chip Connect") oder andere Zwischenverbindungen. Die Zwischenverbindungs-Bauelemente 110 und 114 können durch Siebdruck, Elektroplattieren, Stud-Bumping oder andere bekannte Techniken ausgebildet werden.
  • Unterfütterungsschichten 118 und 120 bieten Isolierung und Schutz für die Zwischenverbindungen 110 und 114. Die Unterfütterungsschichten 118 und 120 stellen außerdem Adhäsion zwischen den Paket-Substraten 112 und 116 und dem Halbleiterchip 102 her. Die Substratkugeln 122 ermöglichen die Kommunikation zwischen dem rückseitigen Paket-Substrat 112 und dem vorderseitigen Paket-Substrat 116. Die Substratkugeln 122 umringen die Paket-Substrate 112 und 116 und ermöglichen die Kommunikation zwischen den beiden. Dies wird in 2B gezeigt. 2B zeigt eine Draufsicht des Gehäuses 100. Bei dem gezeigten Gehäuse 100 wurde das rückseitige Substrat 112 entfernt. Wie ersichtlich ist, umringen die Substratkugeln 122 die Kante des Paket-Substrats 116 und koppeln an Kontaktstellen auf dem Paket-Substrat 116 an.
  • 3 zeigt ein Verfahren zum Ausbilden eines Halbleitergehäuses mit zwei Substraten. Die 4A bis 4M veranschaulichen den in 3 gezeigten Prozeß. Der Prozeß 200 startet mit dem Anfangsblock 202. In Block 204 wird ein Halbleiterwafer bereitgestellt. 4A zeigt einen bearbeiteten Halbleiterwafer 302, der eine aktive Funktionsseite oder Vorrichtungs-Seite 304 und eine Rückseite 306 aufweist. Die Funktionsseite oder Vorrichtungs-Seite 304 enthält Halbleiterbauelemente einschließlich Transistoren, Widerständen etc., um Schaltungen für eine CPU, einen Chipsatz, eine ASIC, einen Speicher etc. herzustellen. Die Funktionsseite oder Vorrichtungs-Seite 304 wird unter Verwendung bekannter Techniken und Prozesse ausgebildet. Die Rückseite 306 enthält keine aktiven Elemente und kann daher modifiziert werden, ohne integrierten Schaltung zu beeinträchtigen. Der Wafer 302 weist bei einer Ausführungsform eine Anfangsdicke von zwischen 700 und 800 μm auf, um die Verarbeitung des Wafers zu erleichtern.
  • In Block 206 wird der Wafer 302 gedünnt, um ein Durchgangs-Via einzurichten. 4B zeigt einen Wafer 302, der gedünnt wurde. Die Rückseite 306 des Wafers 302 kann zum Beispiel mittels Rückseitenschleifens, Spinätzens, CMP und/oder eines anderen Prozesses gedünnt werden. Da alle aktiven Elemente des Mikroprozessors bzw. der anderen integrierten Schaltung in der Funktionsseite 304 enthalten sind, kann die Rückseite 306 des Wafers 302 gedünnt werden, ohne dabei die Funktionalität der integrierten Schaltung zu beeinträchtigen. Bei einer Ausführungsform wird der Wafer 302 geschliffen, um die Funktionsseite 304 das Wafers 302 näher an die Rückseite 306 des Wafers 302 zu bringen, um dadurch die Durchgangs-Via einzurichten. Bei einer Ausführungsform wird der Wafer 302 auf eine Dicke von 75 bis 175 μm gedünnt.
  • In Block 208 werden Durchkontaktlöcher gebohrt und metallisiert. 4C zeigt einen Wafer 302, der darin ausgebildete Durchgangs-Via 308 aufweist. Die Durchgangs-Via 308 schaffen eine elektrische Verbindung zwischen der Rückseite 306 und der aktiven Seite bzw. Funktionsseite 304. Die Durchgangs-Via 308 können mittels reaktiven Ionenätzens oder eines anderen geeigneten Prozesses ausgebildet werden. Die Durchgangs-Via 308 werden ausgebildet, indem die Rückseite des Wafers 302 zuerst maskiert und sodann durchbohrt wird, um einen Kanal zu den Halbleiterbauelementen in der aktiven Schicht 304 zu schaffen. Der Kanal kann mit der ersten Metallschicht in der aktiven Seite 304 Verbindung haben. Bei einer weiteren Ausführungsform kann der Kanal mit der Oberfläche der aktiven Seite des Chips Verbindung haben. Nachdem eine Bohrung ausgebildet worden ist, um das Durchgangs-Via 308 einzurichten, wird das Durchgangs-Via 308 metallisiert, um eine elektrische Verbindung zwischen der Rückseite 306 und der Funktionsseite 304 des Wafers 302 zu schaffen. Das Durchgangs-Via 308 kann mittels einer Plattiertechnik, wie etwa mittels Elektroplattierens, stromlosen Plattierens etc. metallisiert werden. Ein leitendes Material wie etwa Kupfer oder Aluminium wird mittels des Plattierprozesses in der Bohrung aufgetragen, und das Durchgangs-Via 308 wird ausgebildet.
  • In Block 210 wird die Vorderseite des Wafers 302 mit Flip-Chip-Kontaktstellen strukturiert und mit Bumps versehen. 4D zeigt einen Wafer, der leitende Bumps aufweist. Auf der aktiven Seite 304 auf dem Wafer 302 sind Flip-Chip-Kontaktstellen ausgebildet, um elektrische Verbindungen mit den auf der Vorderseite 304 befindlichen Halbleiterbauelementen einzurichten. Nachdem die Kontaktstellen ausgebildet worden sind, können die Lotbumps oder anderen leitenden Bumps 310 auf den Kontaktstellen strukturiert werden. Die Bumps 310 sind leitend und können die Kontaktstellen, und daher die Halbleiterbauelemente, mit dem Äußeren des Halbleiterwafers 302 verbinden. Die Bumps 310 können mittels Siebdrucks, Elektroplattierens, Stud-Bumping oder anderer bekannter Prozesse auf die Flip-Chip-Kontaktstellen aufgetragen werden. Bei den Bumps 310 kann es sich um C4-Bumps oder andere Flip-Chip-Bumps handeln.
  • In Block 212 wird der Wafer 302 zerschnitten. 4E zeigt einen in mehrere Halbleiterchips zerschnittenen Wafer. Der Wafer 302 kann in mehrere Halbleiterchips 312 zerschnitten bzw. vereinzelt werden. Die Halbleiterchips 312 enthalten die für eine einzelne integrierte Schaltung oder einen einzelnen Mikroprozessor erforderlichen Halbleiterelemente. Der Wafer 302 enthält in der Regel einige Dutzend oder mehr Halbleiterchips 312. Um einzelne integrierte Schaltungen auszubilden, werden die Chips 312 mittels einer Wafersäge, eines Lasers etc. aus dem größeren Wafer 302 ausgeschnitten bzw. vereinzelt. Nach der Vereinzelung werden mehrere Halbleiterchips 312 ausgebildet.
  • Um Signale und Strom an einen und von einem Halbleiterchip zu verteilen, wird für gewöhnlich ein Paket-Substrat oder Gehäusesubstrat benutzt. Wie oben beschrieben, umfassen Paket-Substrate mehrere leitende Leitungen und können Signale von den Bumps 310 von dem Halbleiterchip 312 nach Außen verteilen. Das Paket-Substrat kann den Strom und die Signale auf eine Fläche aufweiten, die größer ist als die von dem Halbleiterchip 312 umfaßte. In Block 214 wird ein Unterfütterungsmaterial auf ein vorderseitiges Substrat aufgebracht. 4F zeigt ein auf ein Paket-Substrat aufgebrachtes Unterfütterungsmaterial. Das vorderseitige Paket-Substrat 314 verteilt Strom und Signale an die und von der Vorderseite bzw. aktiven Seite 304 des Halbleiterchips 312. Ein Unterfütterungsmaterial 316, beispielsweise ein Epoxid, wird auf dem Paket-Substrat 314 verteilt. Das Unterfütterungsmaterial 316 kann den Halbleiterchip 312 an das Paket-Substrat 314 kleben und ebenso die Bumps 310 elektrisch isolieren und ihnen Schutz bieten. Die Unterfütterung 316 kann die Bumps 310 auch vor den Auswirkungen des Unterschieds in den Wärmeausdehnungskoeffizienten des Chips 312 und der Bumps 310 schützen. Bei einer Ausführungsform handelt es sich bei dem Unterfütterungsmaterial 316 um ein No-Flow-Unterfütterungsmaterial, das auf dem Substrat 314 aufgetragen wird, bevor der Chip 312 angebracht wird. Bei alternativen Ausführungsformen kann ein kapillares oder ein anderes Unterfütterungsmaterial aufgetragen werden, nachdem der Chip 312 an dem Substrat 314 angebracht worden ist. Jedoch kann es bei einer Ausführungsform vorteilhaft sein, das No-Flow-Unterfütterungsmaterial zu benutzen, weil es möglicherweise einfacher aufgebracht werden kann als ein kapillares Unterfütterungsmaterial. Es versteht sich, daß auch andere Arten von Unterfüllungen benutzt werden können.
  • In Block 216 wird das vorderseitige Substrat 314 mittels einer Flip-Chip-Zwischenverbindung an der Vorderseite 304 des Chips 312 angebracht. 4G zeigt einen an einem Paket-Substrat 314 angebrachten Halbleiterchip 312. Das Unterfütterungsmaterial 316 sorgt für Adhäsion zwischen dem Halbleiterchip 312 und dem Paket-Substrat 314. Die Bumps oder Zwischenverbindungen 310 durchdringen das Unterfütterungsmaterial 316, bis sie Kontaktstellen auf dem Paket-Substrat 314 berühren. Mit bekannten Flip-Chip-Zwischenverbindungsverfahren können die Zwischenverbindungen 310 mittels eines Ofens oder einer anderen Technik erwärmt werden, um das Lot oder andere Material aufzuschmelzen und eine Verbindung mit den Kontaktstellen auf dem Paket-Substrat 314 zu schaffen. Nachdem das Lot aufgeschmolzen worden ist, kühlen die Zwischenverbindungen 310 ab und bilden eine Verbindung zwischen den Bondkontaktstellen auf dem Halbleiterchip 312 und dem Paket-Substrat 314 aus, um die Strom- und Signalverteilung einzurichten.
  • In Block 218 werden Flip-Chip-Bumps auf die Rückseite des Chips 312 gedruckt. 4H zeigt einen Halbleiterchip 312, der auf seine Rückseite 306 gedruckte Flip-Chip-Bumps 318 aufweist. Die Durchgangs-Via 308 schaffen eine elektrische Verbindung zu der Funktionsseite 304 des Halbleiterchips 312. Um die Durchgangs-Via außerhalb des Halbleiterchips 312 anzuschließen, sind auf der Rückseite des Chips 312 Zwischenverbindungen wie etwa Flip-Chip-Bumps 318 strukturiert. Die Flip-Chip-Bumps 318 sind elektrisch an die Durchgangs-Via 308 gekoppelt. Die Flip-Chip-Bumps 318 können dadurch elektrische Verbindungen von der Rückseite 306 zu der Funktionsseite 304 des Chips 312 herstellen.
  • In Block 220 werden Substratkugeln auf dem vorderseitigen Substrat 314 plaziert. 4I zeigt ein Halbleitergehäuse, das Substratkugeln 320 auf einem vorderseitigen Substrat 314 aufweist. Die Substratkugeln 320 können zwischen dem vorderseitigen Substrat 314 und einem rückseitigen Substrat, das dem Gehäuse später hinzugefügt werden wird, eine elektrische Verbindung schaffen. Die Substratkugeln 320 können eine Dicke von ungefähr 225 μm aufweisen, obwohl die Dicke in Abhängigkeit von der Größe des Chips 312 etc. schwanken kann. Die Substratkugeln 320 können mit Kontaktstellen in dem vorderseitigen Substrat 314 verbunden werden, und sie umringen das vorderseitige Substrat 314 (siehe 2B). Auf diese Weise können Signale und Strom an das rückseitige Substrat und von diesem in das vorderseitige Substrat 314 geliefert werden. Bei einer Ausführungsform wird nur das vorderseitige Substrat 314 elektrisch an das Äußere des Gehäuses 300 gekoppelt. Wenn nun das rückseitige Substrat nicht mit dem Äußeren des Gehäuses 300 verbunden ist, können die Substratkugeln 320 hinzugefügt werden, um Signale zwischen dem rückseitigen Substrat und dem vorderseitigen Substrat 314 zu übermitteln. Bei einer Ausführungsform sind die Substratkugeln 320, wie aus 4I ersichtlich, wesentlich größer als die Bumps 310 und 318. Daher sind zwar weniger Substratkugeln 320 vorhanden, doch sie können mehr Strom liefern, da sie größer sind. Bei anderen Ausführungsformen werden das vorderseitige Substrat 314 und das rückseitige Substrat mittels alternativer Techniken elektrisch aneinander gekoppelt, einschließlich mittels eines Zwischenträgers und einer Kontaktstift-/Durchgangsloch-Verbindung.
  • In Block 222 werden Unterfütterungsmaterialien auf die Rückseite des Chips aufgebracht. 4J zeigt einen Halbleiterchip 312, der ein darauf aufgebrachtes Unterfütterungsmaterial 322 aufweist. Bei einer Ausführungsform handelt es sich bei dem Unterfütterungsmaterial 322 um ein No-Flow-Unterfütterungsmaterial, wie etwa ein Epoxid. Das Unterfütterungsmaterial 322 schafft wie das Unterfütterungsmaterial 316 mechanischen Halt sowie Schutz vor Kontaminierungen und verbessert die Zuverlässigkeit des Gehäuses. Bei einer Ausführungsform wird ein No-Flow-Unterfütterungsmaterial 322 auf den Chip 312 aufgebracht, bevor ein rückseitiges Substrat hinzugefügt wird. Jedoch kann es bei anderen Ausführungsformen möglich sein, ein kapillares oder ein anderes Unterfütterungsmaterial aufzubringen, nachdem das rückseitige Substrat angebracht worden ist.
  • Bei einer alternativen Ausführungsform wird das vorderseitige Substrat 314 an den Chip 312 angebracht, ohne die Unterfütterung 316 zu benutzen, und ein rückseitiges Substrat 324 wird angebracht, ohne die Unterfütterung 322 zu benutzen. Nachdem das vorderseitige Paket-Substrat 314 und das rückseitige Paket-Substrat 324 angebracht worden sind, kann Formmasse zwischen das vorderseitige 314 und das rückseitige 324 Substrat gepreßt werden, um beide Substrate in einem einzelnen Schritt zu unterfüttern.
  • In Block 224 wird ein rückseitiges Substrat auf dem Gehäuse 300 plaziert, und die Flip-Chip-Bumps 318 werden aufgeschmolzen, um rückseitige Zwischenverbindungen auszubilden. 4K zeigt ein Halbleitergehäuse 300, das ein daran angebrachtes rückseitiges Substrat 324 aufweist. Ein rückseitiges Substrat 324 wird zuoberst auf der Paketbaugruppe oder Gehäusebaugruppe 300 plaziert. Das rückseitige Substrat 324 verteilt Signale und Strom an den und von dem Halbleiterchip 312. Die Flip-Chip-Bumps 318 und die Lotkugeln 320 werden aufgeschmolzen, um eine Verbindung zwischen Kontaktstellen auf dem rückseitigen Substrat 324 und den jeweiligen Bumps 318 herzustellen. Die Substratkugeln 320 und die Flip-Chip-Bumps 310 und 318 werden in einem Ofen aufgeschmolzen, um das Metall zu erwärmen und es dazu zu bringen, an die Kontaktflächen auf den Paket-Substraten 314 und 324 zu bonden. Durch Anbringen des rückseitigen Substrats 324 ist ein Gehäuse mit zwei Substraten ausgebildet worden.
  • In Block 226 wird die Baugruppe umgedreht, und zur Zwischenverbindung auf Platinenebene werden BGA-Kugeln (engl. „Ball Grid Array") angebracht. 4L zeigt ein umgedrehtes Halbleitergehäuse, das daran angebrachte BGA-Kugeln 326 aufweist. Um die Kommunikation des Chips 300 mit den Bauelementen außerhalb des Gehäuses 300 zu ermöglichen, müssen elektrische Verbindungen mit dem Paket-Substrat 314 hergestellt werden. Die BGA-Kugeln 326 können an der Unterseite des vorderseitigen Substrats 314 angebracht werden. Die BGA-Kugeln können mittels eines Siebdruckers, einer Kugelkanone etc. angebracht werden. Die BGA-Kugeln 326 werden an den Kontaktstellen angebracht, die auf der Unterseite des vorderseitigen Substrats 314 ausgebildet sind, wie die in 1D gezeigten. Bei einer Ausführungsform muß die Paketbaugruppe oder Gehäusebaugruppe 300 umgedreht werden, bevor die BGA-Kugeln 326 angebracht werden. Der Aufbau der Gehäuseelemente erfolgt in der Regel von der Oberseite des Gehäuses 300 her. Da sich das vorderseitige Substrat 314 auf der Unterseite des Gehäuses befindet, muß das Paket-Substrat 314 umgedreht werden, um die BGA-Kugeln 326 anbringen zu können. Nachdem die Paketbaugruppe oder Gehäusebaugruppe 300 umgedreht worden ist, können die BGA-Kugeln 326 wie oben beschrieben angebracht werden. Es versteht sich, daß ebenfalls andere bekannte Zwischenverbindungstechniken, wie etwa PGA (engl. „Pin Grid Array"), LGA (engl. „Land Grid Array") etc. benutzt werden können.
  • Mit dem Ende-Block 228 wird der Prozeß 200 abgeschlossen. 4M zeigt eine fertige Paketbaugruppe oder Gehäusebaugruppe 300. Nachdem die BGA-Kugeln 326 angebracht worden sind, ist die Paketbaugruppe oder Gehäusebaugruppe 300 komplett, und der Packaging-Prozeß kann abgeschlossen werden, um eine funktionsfähige integrierte Schaltung oder einen funktionsfähigen Mikroprozessor bereitzustellen.
  • Der Fachmann erkennt, daß an den hier beschriebenen Ausführungsformen mehrere Abwandlungen vorgenommen werden können, ohne vom wesentlichen Gedanken der Erfindung abzuweichen. Zum Beispiel können die BGA-Zwischenverbindungen 326 anstatt auf dem vorderseitigen Substrat 314 auf dem rückseitigen Substrat 324 montiert werden. Außerdem können andere Techniken, Prozesse und Materialen benutzt werden.
  • Die Erfindung wurde anhand spezifischer Ausführungsbeispiele davon beschrieben. Für Personen, die den Vorteil dieser Offenbarung haben, ist es jedoch offenkundig, daß vielfältige Abwandlungen und Änderungen an diesen Ausführungsformen vorgenommen werden können, ohne vom Umfang und vom wesentlichen Gedanken der Erfindung abzuweichen. Dementsprechend sind die Patentschrift und die Zeichnungen in einem veranschaulichenden und nicht in einem einschränkenden Sinne zu verstehen.
  • ZUSAMMENFASSUNG
  • Ein Halbleiterchip wird offenbart, der ein darin ausgebildetes Durchgangs-Via aufweist. Eine erste leitende Schicht ist auf der Vorderseite des Chips ausgebildet, und eine zweite leitende Schicht ist auf der Rückseite des Chips ausgebildet, und die Schichten sind mit dem Durchgangs-Via gekoppelt. Ein erstes Paket-Substrat ist elektrisch mit der ersten leitenden Schicht gekoppelt, und ein zweites Paket-Substrat ist elektrisch mit der zweiten leitenden Schicht gekoppelt. Bei einer weiteren Ausführungsform koppelt eine Substratkugel elektrisch das erste und das zweite Paket-Substrat. Bei einer weiteren Ausführungsform ist an dem ersten Paket-Substrat ein Flip-Chip-Bump angebracht.

Claims (21)

  1. Vorrichtung, die umfaßt: – einen Halbleiterchip, der ein darin ausgebildetes Durchgangs-Via aufweist, – eine erste Zwischenverbindung, die auf einer Vorderseite des Chips ausgebildet ist, und eine zweite Zwischenverbindung, die auf einer Rückseite des Chips ausgebildet, die mit dem Durchgangs-Via gekoppelt sind, und – ein erstes Paket-Substrat, das elektrisch mit der ersten Zwischenverbindung gekoppelt ist, und ein zweites Paket-Substrat, das elektrisch mit der zweiten Zwischenverbindung gekoppelt ist.
  2. Vorrichtung nach Anspruch 1, ferner umfassend eine erste Unterfütterungsschicht zwischen der Vorderseite des Chips und dem ersten Substrat sowie eine zweite Unterfütterungsschicht zwischen der Rückseite des Chips und dem zweiten Substrat.
  3. Vorrichtung nach Anspruch 1, ferner umfassend eine Substratkugel, die elektrisch zwischen das erste und das zweite Substrat gekoppelt ist.
  4. Vorrichtung nach Anspruch 1, wobei die erste Zwischenverbindung und die zweite Zwischenverbindung Lotkugeln umfassen.
  5. Vorrichtung nach Anspruch 1, wobei der Halbleiterchip mittels eines Prozesses gedünnt wird, der von der aus Rückseitenschleifen, chemisch-mechanischem Polieren (CMP) und Spinätzen bestehenden Gruppe ausgewählt ist.
  6. Vorrichtung nach Anspruch 2, wobei die Unterfütterungsschichten ein No-Flow-Unterfütterungsmaterial umfassen.
  7. Vorrichtung nach Anspruch 1, wobei die Vorderseite des Chips eine aktive Seite des Chips umfaßt.
  8. Vorrichtung nach Anspruch 1, wobei es sich bei den Substraten um Paket-Substrate handelt, die Signale an den und von dem Halbleiterchip verteilen.
  9. Vorrichtung nach Anspruch 8, wobei Signale ein Eingangs-/Ausgangssignal (E/A-Signal) und ein Stromsignal umfassen.
  10. Verfahren, das umfaßt: – Ausbilden eines Durchgangs-Via in einer Rückseite eines Halbleiterchips und Anbringen einer ersten Zwischenverbindung an dem Durchgangs-Via, – Anbringen einer zweiten Zwischenverbindung an einer Vorrichtungs-Seite des Chips, – elektrisches Koppeln der ersten Zwischenverbindung an ein erstes Substrat und – elektrisches Koppeln der zweiten Zwischenverbindung an ein zweites Substrat.
  11. Verfahren nach Anspruch 10, wobei das Durchgangs-Via mit der Funktionsseite Verbindung hat.
  12. Verfahren nach Anspruch 10, das ferner umfaßt: – Aufbringen einer ersten Unterfütterungsschicht auf dem ersten Paket-Substrat und – Aufbringen einer zweiten Unterfütterungsschicht auf der Rückseite des Halbleiterchips.
  13. Verfahren nach Anspruch 12, das ferner Anbringen einer Substratkugel zwischen dem ersten und dem zweiten Paket-Substrat umfaßt.
  14. Verfahren nach Anspruch 10, wobei die erste Zwischenverbindung und die zweite Zwischenverbindung Lotkugeln umfassen.
  15. Verfahren nach Anspruch 10, das ferner das Dünnen des Halbleiterchips umfaßt.
  16. Verfahren nach Anspruch 10, wobei die erste und die zweite Unterfütterungsschicht eine No-Flow-Unterfütterung umfassen.
  17. Verfahren nach Anspruch 10, wobei das erste und das zweite Substrat ein erstes und ein zweites Paket-Substrat umfassen, die Signale an den Halbleiterchip verteilen.
  18. Vorrichtung, die umfaßt: – einen Halbleiterchip, der ein in einer Rückseite des Chips ausgebildetes Durchgangs-Via aufweist, welches einen Pfad zu einer Vorrichtungs-Seite des Chips schafft, – eine erste Lotkugel, die mit dem Durchgangs-Via gekoppelt ist, und eine zweite Lotkugel, die mit der Vorrichtungs-Seite gekoppelt ist, – ein erstes Paket-Substrat, das elektrisch mit der ersten Lotkugel gekoppelt ist, um Signale an das Durchgangs-Via und die Rückseite des Chips zu verteilen, – ein zweites Paket-Substrat, das elektrisch mit der zweiten Lotkugel gekoppelt ist, um Signale an die Vorrichtungs-Seite des Chips zu verteilen.
  19. Vorrichtung nach Anspruch 18, wobei der Halbleiterchip gedünnt wird, um das Durchgangs-Via auszubilden.
  20. Vorrichtung nach Anspruch 18, wobei es sich bei der ersten und der zweiten Lotkugel um C4-Verbindungen („Controlled Collapse Chip Connection") handelt.
  21. Vorrichtung nach Anspruch 18, die ferner eine Substratkugel, die das erste und das zweite Paket-Substrat elektrisch koppelt, umfaßt.
DE112004001678T 2003-09-30 2004-09-29 Verfahren und Vorrichtung für ein Paket mit zwei Substraten Ceased DE112004001678T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/676,883 2003-09-30
US10/676,883 US7247517B2 (en) 2003-09-30 2003-09-30 Method and apparatus for a dual substrate package
PCT/US2004/032451 WO2005034203A2 (en) 2003-09-30 2004-09-29 Method and apparatus for a dual substrate package

Publications (1)

Publication Number Publication Date
DE112004001678T5 true DE112004001678T5 (de) 2006-07-13

Family

ID=34377478

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112004001678T Ceased DE112004001678T5 (de) 2003-09-30 2004-09-29 Verfahren und Vorrichtung für ein Paket mit zwei Substraten

Country Status (6)

Country Link
US (1) US7247517B2 (de)
KR (1) KR100886517B1 (de)
CN (1) CN100459111C (de)
DE (1) DE112004001678T5 (de)
TW (1) TWI261885B (de)
WO (1) WO2005034203A2 (de)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7122906B2 (en) * 2004-01-29 2006-10-17 Micron Technology, Inc. Die-wafer package and method of fabricating same
DE102004037826B4 (de) * 2004-08-04 2006-06-14 Infineon Technologies Ag Halbleitervorrichtung mit miteinander verbundenen Halbleiterbauelementen
JP4478049B2 (ja) * 2005-03-15 2010-06-09 三菱電機株式会社 半導体装置
US20070202680A1 (en) * 2006-02-28 2007-08-30 Aminuddin Ismail Semiconductor packaging method
TWI341000B (en) * 2007-03-01 2011-04-21 Touch Micro System Tech Method of fabricating optical device caps
US7579215B2 (en) * 2007-03-30 2009-08-25 Motorola, Inc. Method for fabricating a low cost integrated circuit (IC) package
US8421244B2 (en) * 2007-05-08 2013-04-16 Samsung Electronics Co., Ltd. Semiconductor package and method of forming the same
US7767486B2 (en) * 2007-11-21 2010-08-03 Intel Corporation High-volume on-wafer heterogeneous packaging of optical interconnects
US8310051B2 (en) 2008-05-27 2012-11-13 Mediatek Inc. Package-on-package with fan-out WLCSP
US8803330B2 (en) * 2008-09-27 2014-08-12 Stats Chippac Ltd. Integrated circuit package system with mounting structure
US20100237481A1 (en) * 2009-03-20 2010-09-23 Chi Heejo Integrated circuit packaging system with dual sided connection and method of manufacture thereof
US8097489B2 (en) * 2009-03-23 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of mounting pre-fabricated shielding frame over semiconductor die
US20100314149A1 (en) 2009-06-10 2010-12-16 Medtronic, Inc. Hermetically-sealed electrical circuit apparatus
US8172760B2 (en) 2009-06-18 2012-05-08 Medtronic, Inc. Medical device encapsulated within bonded dies
US9324672B2 (en) * 2009-08-21 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming dual-active sided semiconductor die in fan-out wafer level chip scale package
US8508954B2 (en) 2009-12-17 2013-08-13 Samsung Electronics Co., Ltd. Systems employing a stacked semiconductor package
KR20110088234A (ko) 2010-01-28 2011-08-03 삼성전자주식회사 적층 반도체 패키지의 제조 방법
TWI419302B (zh) * 2010-02-11 2013-12-11 Advanced Semiconductor Eng 封裝製程
US8080445B1 (en) 2010-09-07 2011-12-20 Stats Chippac, Ltd. Semiconductor device and method of forming WLP with semiconductor die embedded within penetrable encapsulant between TSV interposers
US8666505B2 (en) 2010-10-26 2014-03-04 Medtronic, Inc. Wafer-scale package including power source
JP5927756B2 (ja) * 2010-12-17 2016-06-01 ソニー株式会社 半導体装置及び半導体装置の製造方法
KR101321170B1 (ko) * 2010-12-21 2013-10-23 삼성전기주식회사 패키지 및 이의 제조 방법
TWI445155B (zh) * 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US8424388B2 (en) 2011-01-28 2013-04-23 Medtronic, Inc. Implantable capacitive pressure sensor apparatus and methods regarding same
US9184131B2 (en) * 2011-06-30 2015-11-10 Murata Electronics Oy Method of making a system-in-package device
US9105552B2 (en) 2011-10-31 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US8823180B2 (en) * 2011-12-28 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US8587132B2 (en) * 2012-02-21 2013-11-19 Broadcom Corporation Semiconductor package including an organic substrate and interposer having through-semiconductor vias
US9171790B2 (en) 2012-05-30 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US20150014852A1 (en) * 2013-07-12 2015-01-15 Yueli Liu Package assembly configurations for multiple dies and associated techniques
US9349709B2 (en) * 2013-12-04 2016-05-24 Infineon Technologies Ag Electronic component with sheet-like redistribution structure
US10038259B2 (en) * 2014-02-06 2018-07-31 Xilinx, Inc. Low insertion loss package pin structure and method
US10304769B2 (en) * 2015-08-27 2019-05-28 Intel Corporation Multi-die package
DE102017207329A1 (de) * 2017-05-02 2018-11-08 Siemens Aktiengesellschaft Elektronische Baugruppe mit einem zwischen zwei Substraten eingebauten Bauelement und Verfahren zu dessen Herstellung
CN111834453B (zh) * 2019-04-12 2024-12-27 广东致能科技有限公司 一种半导体器件及其制备方法
US11735552B2 (en) * 2019-06-25 2023-08-22 Intel Corporation Microelectronic package with solder array thermal interface material (SA-TIM)
US11984377B2 (en) 2020-03-26 2024-05-14 Intel Corporation IC die and heat spreaders with solderable thermal interface structures for assemblies including solder array thermal interconnects
US11935808B2 (en) 2020-03-26 2024-03-19 Intel Corporation IC die and heat spreaders with solderable thermal interface structures for multi-chip assemblies including solder array thermal interconnects
US20240413105A1 (en) * 2023-06-07 2024-12-12 Bae Systems Information And Electronic Systems Integration Inc. Conductive lines for interconnection in stacked device structures
CN117832099B (zh) * 2024-01-05 2024-10-18 成都电科星拓科技有限公司 一种能够实现双面焊接的bga封装方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424245A (en) 1994-01-04 1995-06-13 Motorola, Inc. Method of forming vias through two-sided substrate
KR100209782B1 (ko) * 1994-08-30 1999-07-15 가나이 쓰도무 반도체 장치
US5855821A (en) * 1995-12-22 1999-01-05 Johnson Matthey, Inc. Materials for semiconductor device assemblies
US5973396A (en) 1996-02-16 1999-10-26 Micron Technology, Inc. Surface mount IC using silicon vias in an area array format or same size as die array
US5977640A (en) 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
US6281042B1 (en) * 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
US6175160B1 (en) 1999-01-08 2001-01-16 Intel Corporation Flip-chip having an on-chip cache memory
US6429509B1 (en) 1999-05-03 2002-08-06 United Microelectronics Corporation Integrated circuit with improved interconnect structure and process for making same
US6624501B2 (en) 2001-01-26 2003-09-23 Fujitsu Limited Capacitor and semiconductor device
US6589180B2 (en) * 2001-06-20 2003-07-08 Bae Systems Information And Electronic Systems Integration, Inc Acoustical array with multilayer substrate integrated circuits
JP2003060153A (ja) * 2001-07-27 2003-02-28 Nokia Corp 半導体パッケージ
US6548376B2 (en) * 2001-08-30 2003-04-15 Micron Technology, Inc. Methods of thinning microelectronic workpieces
TW504819B (en) * 2001-12-04 2002-10-01 Advanced Semiconductor Eng Packaging process of ultra-thin flip chip electronic device
DE10161043B4 (de) 2001-12-12 2005-12-15 Infineon Technologies Ag Chipanordnung
US6765152B2 (en) * 2002-09-27 2004-07-20 International Business Machines Corporation Multichip module having chips on two sides

Also Published As

Publication number Publication date
TW200525664A (en) 2005-08-01
CN100459111C (zh) 2009-02-04
KR20060069502A (ko) 2006-06-21
KR100886517B1 (ko) 2009-03-02
HK1093381A1 (zh) 2007-03-02
WO2005034203A2 (en) 2005-04-14
WO2005034203A3 (en) 2005-10-27
US20050067714A1 (en) 2005-03-31
TWI261885B (en) 2006-09-11
CN1853271A (zh) 2006-10-25
US7247517B2 (en) 2007-07-24

Similar Documents

Publication Publication Date Title
DE112004001678T5 (de) Verfahren und Vorrichtung für ein Paket mit zwei Substraten
DE112019003048B4 (de) Multi-chip-packungsstruktur mit einer chip-zwischenverbindungsbrücke, die leistungsverbindungen zwischen chip und packungssubstrat bereitstellt und verfahren für ein aufbauen dieser multi-chip-packungsstruktur
DE102018116743B4 (de) Halbleiter-Bauelement und Verfahren
DE102020101431B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102018108051B4 (de) Integrierte Fan-Out-Packages und Verfahren zu deren Herstellung
DE102019128460B4 (de) Halbleiterpackages und verfahren für deren herstellung
DE102019118492B4 (de) Eingebettete Spannungsreglerstruktur und Verfahren zum Bilden derselben und Verfahren zum Betrieb derselben
DE102021102227B4 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102015105952B4 (de) Halbleitereinrichtung und Verfahren
DE102016100011B4 (de) Ein Chip-Package
DE102016101685B4 (de) Verfahren zur herstellung eines integrierten fan-out-packages
DE102019117762A1 (de) Integriertes schaltungspackage und verfahren
DE112018003103T5 (de) Haftklebeband für Verbindungen mit hoher Dichte
DE102018106761A1 (de) Halbleiter-package mit routing bei zweiseitigem metall
DE112006002686T5 (de) Integrierte Mikrokanäle für 3D Through-Silicon-Architekturen
DE102019129840B4 (de) Halbleiter-bauelement und verfahren zu dessen herstellung
DE102017122831B4 (de) Gehäusestrukturen und Ausbildungsverfahren
DE102019133513A1 (de) Integriertes schaltungs-package und verfahren
DE102013104455A1 (de) PoP-Gerät
DE102018110872B3 (de) Integrierte Fan-Out-Package und deren Ausbildungsverfahren
DE102007063301A1 (de) RF-Modulpackage
DE102018127067A1 (de) Elektronikkarte einschließlich Multi-Chip-Modul
DE10311368A1 (de) Verfahren zum Vermeiden einer Back-End-Umverdrahtung in Ball-Grid-Array-Gehäusen und daraus hergestellte Anordnung
DE102021119243A1 (de) Geformte dies in halbleiterpackages und deren herstellungsverfahren
DE102020100002A1 (de) Fan-out-packages und verfahren zu deren herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law

Ref document number: 112004001678

Country of ref document: DE

Date of ref document: 20060713

Kind code of ref document: P

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final