DE112016001703B4

DE112016001703B4 - Halbleitervorrichtung und Herstellungsverfahren derselben

Info

Publication number: DE112016001703B4
Application number: DE112016001703.0T
Authority: DE
Inventors: Satoshi Toriumi; Takashi Hamada; Tetsunori Maruyama; Yuki IMOTO; Yuji Asano; Ryunosuke HONDA; Shunpei Yamazaki
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2015-04-13
Filing date: 2016-03-30
Publication date: 2024-06-20
Anticipated expiration: 2036-03-31
Also published as: KR102788207B1; US11217703B2; DE112016001703T5; JP7392021B2; KR20250048597A; US20220037532A1; JP2022091873A; TW201705490A; JP2025105673A; KR20220126793A; JP2016201541A; KR102440302B1; WO2016166628A1; KR20240069807A; KR102546189B1; US20240322046A1; JP2020047955A; JP6637822B2; CN113571588A; JP2024026148A

Abstract

Halbleitervorrichtung, die umfasst:einen Halbleiter über einem Substrat;einen ersten Leiter und einen zweiten Leiter über dem Halbleiter;einen ersten Isolator über dem ersten Leiter und dem zweiten Leiter;einen zweiten Isolator über dem Halbleiter;einen dritten Isolator über dem zweiten Isolator; undeinen dritten Leiter über dem dritten Isolator,wobei der dritte Isolator in Kontakt mit einer Seitenfläche des ersten Isolators ist,wobei der Halbleiter einen ersten Bereich, in dem der Halbleiter mit einer Unterseite des ersten Leiters überlappt, einen zweiten Bereich, in dem der Halbleiter mit einer Unterseite des zweiten Leiters überlappt, und einen dritten Bereich umfasst, in dem der Halbleiter mit einer Unterseite des dritten Leiters überlappt, undwobei ein Abstand zwischen einer Oberseite des Halbleiters und der Unterseite des dritten Leiters länger ist als ein Abstand zwischen dem ersten Bereich und dem dritten Bereich.

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft beispielsweise einen Transistor und eine Halbleitervorrichtung sowie ein Herstellungsverfahren dafür. Die vorliegende Erfindung betrifft beispielsweise eine Anzeigevorrichtung, eine Licht emittierende Vorrichtung, eine Beleuchtungsvorrichtung, eine Energiespeichervorrichtung, eine Speichervorrichtung, eine Abbildungsvorrichtung, einen Prozessor oder ein elektronisches Gerät. Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Anzeigevorrichtung, einer Flüssigkristallanzeigevorrichtung, einer Licht emittierenden Vorrichtung, einer Speichervorrichtung, einer Abbildungsvorrichtung oder eines elektronischen Geräts. Die vorliegende Erfindung betrifft ein Ansteuerverfahren einer Halbleitervorrichtung, einer Anzeigevorrichtung, einer Flüssigkristallanzeigevorrichtung, einer Licht emittierenden Vorrichtung, einer Speichervorrichtung oder eines elektronischen Geräts.
Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf das vorstehende technische Gebiet beschränkt ist. Das technische Gebiet einer Ausführungsform der Erfindung, die in dieser Beschreibung und dergleichen offenbart wird, betrifft einen Gegenstand, ein Verfahren oder ein Herstellungsverfahren. Eine Ausführungsform der vorliegenden Erfindung betrifft zusätzlich einen Prozess, eine Maschine, ein Erzeugnis oder eine Zusammensetzung.
In dieser Beschreibung und dergleichen ist mit einer Halbleitervorrichtung im Allgemeinen eine Vorrichtung gemeint, die unter Nutzung von Halbleitereigenschaften arbeiten kann. Eine Anzeigevorrichtung, eine Licht emittierende Vorrichtung, eine Beleuchtungsvorrichtung, eine elektrooptische Vorrichtung, eine Halbleiterschaltung und ein elektronisches Gerät beinhalten in einigen Fällen eine Halbleitervorrichtung.
Stand der Technik
In den letzten Jahren hat ein Transistor, der einen Oxidhalbleiter beinhaltet, Aufmerksamkeit auf sich gezogen. Es ist bekannt, dass ein Transistor, der einen Oxidhalbleiter enthält, in einem Sperrzustand einen sehr niedrigen Leckstrom aufweist. Beispielsweise sind eine CPU mit niedrigem Stromverbrauch und dergleichen offenbart, bei der die Eigenschaft eines niedrigen Leckstroms des Transistors, der einen Oxidhalbleiter umfasst, genutzt wird (siehe Patentdokument 1).
US 2013 / 0 285 050 A1 offenbart eine Halbleitervorrichtung.
[Referenz]
[Patentdokument]
[Patentdokument 1] JP 2012-257187 A
Offenbarung der Erfindung
Eine Aufgabe ist, einen kleinen Transistor bereitzustellen. Eine weitere Aufgabe ist, einen Transistor mit niedriger parasitärer Kapazität bereitzustellen. Eine weitere Aufgabe ist, einen Transistor mit guten Frequenzeigenschaften bereitzustellen. Eine weitere Aufgabe ist, einen Transistor mit vorteilhaften elektrischen Eigenschaften bereitzustellen. Eine weitere Aufgabe ist, einen Transistor mit stabilen elektrischen Eigenschaften bereitzustellen. Eine weitere Aufgabe ist, einen Transistor mit niedrigem Sperrstrom bereitzustellen. Eine weitere Aufgabe ist, einen neuartigen Transistor bereitzustellen. Eine weitere Aufgabe ist, eine Halbleitervorrichtung, die den Transistor beinhaltet, bereitzustellen. Eine weitere Aufgabe ist, eine Halbleitervorrichtung bereitzustellen, die mit hoher Geschwindigkeit arbeiten kann. Eine weitere Aufgabe ist, eine neuartige Halbleitervorrichtung bereitzustellen. Eine weitere Aufgabe ist, ein Modul bereitzustellen, das die Halbleitervorrichtung beinhaltet. Eine weitere Aufgabe ist, ein elektronisches Gerät bereitzustellen, das die Halbleitervorrichtung oder das Modul beinhaltet.
Es sei angemerkt, dass die Beschreibungen dieser Aufgaben dem Vorhandensein weiterer Aufgaben nicht im Weg stehen. Bei einer Ausführungsform der vorliegenden Erfindung ist es unnötig, sämtliche der Aufgaben zu erfüllen. Weitere Aufgaben werden aus der Erläuterung der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen ersichtlich und können davon abgeleitet werden.
Bei einer Ausführungsform der vorliegenden Erfindung handelt es sich um eine Halbleitervorrichtung, die einen Halbleiter über einem Substrat, einen ersten Leiter und einen zweiten Leiter über dem Halbleiter, einen ersten Isolator über dem ersten Leiter und dem zweiten Leiter, einen zweiten Isolator über dem Halbleiter, einen dritten Isolator über dem zweiten Isolator und einen dritten Leiter über dem dritten Isolator umfasst. Der dritte Isolator ist in Kontakt mit einer Seitenfläche des ersten Isolators. Der Halbleiter umfasst einen ersten Bereich, in dem der Halbleiter mit einer Unterseite des ersten Leiters überlappt, einen zweiten Bereich, in dem der Halbleiter mit einer Unterseite des zweiten Leiters überlappt, und einen dritten Bereich, in dem der Halbleiter mit einer Unterseite des dritten Leiters überlappt. Die Länge zwischen einer Oberseite des Halbleiters und der Unterseite des dritten Leiters ist länger als die Länge zwischen dem ersten Bereich und dem dritten Bereich.
Bei einer Ausführungsform der vorliegenden Erfindung handelt es sich um eine Halbleitervorrichtung, die einen Halbleiter über einem Substrat, einen ersten Leiter und einen zweiten Leiter über dem Halbleiter, einen ersten Isolator über dem ersten Leiter und dem zweiten Leiter, einen zweiten Isolator über dem Halbleiter, einen dritten Isolator über dem zweiten Isolator, einen dritten Leiter über dem dritten Isolator, und einen vierten Leiter über dem ersten Isolator und dem dritten Leiter umfasst. Der dritte Isolator ist in Kontakt mit einer Seitenfläche des ersten Isolators. Der Halbleiter umfasst einen ersten Bereich, in dem der Halbleiter mit einer Unterseite des ersten Leiters überlappt, einen zweiten Bereich, in dem der Halbleiter mit einer Unterseite des zweiten Leiters überlappt, und einen dritten Bereich, in dem der Halbleiter mit einer Unterseite des dritten Leiters überlappt. Die Länge zwischen einer Oberseite des Halbleiters und der Unterseite des dritten Leiters ist länger als die Länge zwischen dem ersten Bereich und dem dritten Bereich. Die Länge zwischen dem vierten Leiter und dem ersten Leiter oder dem zweiten Leiter ist länger als die Länge zwischen dem ersten Bereich und dem zweiten Bereich.
Bei einer Ausführungsform der vorliegenden Erfindung handelt es sich um eine Halbleitervorrichtung, die einen Halbleiter über einem Substrat, einen ersten Leiter und einen zweiten Leiter über dem Halbleiter, einen ersten Isolator über dem ersten Leiter und dem zweiten Leiter, einen zweiten Isolator über dem Halbleiter, einen dritten Isolator über dem zweiten Isolator, einen vierten Isolator über dem dritten Isolator und einen dritten Leiter über dem vierten Isolator umfasst. Der vierte Isolator ist in Kontakt mit einer Seitenfläche des ersten Isolators. Der Halbleiter umfasst einen ersten Bereich, in dem der Halbleiter mit einer Unterseite des ersten Leiters überlappt, einen zweiten Bereich, in dem der Halbleiter mit einer Unterseite des zweiten Leiters überlappt, und einen dritten Bereich, in dem der Halbleiter mit einer Unterseite des dritten Leiters überlappt. Die Länge zwischen einer Oberseite des Halbleiters und der Unterseite des dritten Leiters ist länger als die Länge zwischen dem ersten Bereich und dem dritten Bereich.
Bei einer Ausführungsform der vorliegenden Erfindung handelt es sich um eine Halbleitervorrichtung, die einen Halbleiter über einem Substrat, einen ersten Leiter und einen zweiten Leiter über dem Substrat, einen ersten Isolator über dem ersten Leiter und dem zweiten Leiter, einen zweiten Isolator über dem Halbleiter, einen dritten Isolator über dem zweiten Isolator, einen vierten Isolator über dem dritten Isolator, einen dritten Leiter über dem vierten Isolator, und einen vierten Leiter über dem ersten Isolator und dem dritten Leiter umfasst. Der vierte Isolator ist in Kontakt mit einer Seitenfläche des ersten Isolators. Der Halbleiter umfasst einen ersten Bereich, in dem der Halbleiter mit einer Unterseite des ersten Leiters überlappt, einen zweiten Bereich, in dem der Halbleiter mit einer Unterseite des zweiten Leiters überlappt, und einen dritten Bereich, in dem der Halbleiter mit einer Unterseite des dritten Leiters überlappt. Die Länge zwischen einer Oberseite des Halbleiters und der Unterseite des dritten Leiters ist länger als die Länge zwischen dem ersten Bereich und dem dritten Bereich. Die Länge zwischen dem vierten Leiter und dem ersten Leiter oder dem zweiten Leiter ist länger als die Länge zwischen dem ersten Bereich und dem zweiten Bereich.
Bei einer Ausführungsform der vorliegenden Erfindung ist die Länge zwischen dem vierten Leiter und dem ersten Leiter oder dem zweiten Leiter 1 ,5-mal oder mehr und 2-mal oder weniger so lang wie die Länge zwischen dem ersten Bereich und dem zweiten Bereich.
Es kann ein miniaturisierter Transistor bereitgestellt werden. Es kann ein Transistor mit einer niedrigen parasitären Kapazität bereitgestellt werden. Es kann ein Transistor mit guten Frequenzeigenschaften bereitgestellt werden. Es kann ein Transistor mit vorteilhaften elektrischen Eigenschaften bereitgestellt werden. Es kann ein Transistor mit stabilen elektrischen Eigenschaften bereitgestellt werden. Es kann ein Transistor mit niedrigem Sperrstrom bereitgestellt werden. Es kann ein neuartiger Transistor bereitgestellt werden. Es kann eine Halbleitervorrichtung, die den Transistor beinhaltet, bereitgestellt werden. Es kann eine Halbleitervorrichtung bereitgestellt werden, die mit hoher Geschwindigkeit arbeiten kann. Es kann eine neuartige Halbleitervorrichtung bereitgestellt werden. Es kann ein Modul, das die Halbleitervorrichtung beinhaltet, bereitgestellt werden. Es kann ferner ein elektronisches Gerät, das die Halbleitervorrichtung oder das Modul beinhaltet, bereitgestellt werden.
Es sei angemerkt, dass die Beschreibung dieser Effekte dem Vorhandensein weiterer Effekte nicht im Weg steht. Eine Ausführungsform der vorliegenden Erfindung muss nicht notwendigerweise sämtliche der vorstehend aufgeführten Effekte erzielen. Weitere Effekte werden aus der Erläuterung der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen ersichtlich und können davon abgeleitet werden.
Kurze Beschreibung der Zeichnungen

1 A bis 1C sind eine Draufsicht und Querschnittsansichten, die einen Transistor einer Ausführungsform der vorliegenden Erfindung darstellen.
2A bis 2C sind eine Draufsicht und Querschnittsansichten, die einen Transistor einer Ausführungsform der vorliegenden Erfindung darstellen.
3A bis 3C sind eine Draufsicht und Querschnittsansichten, die einen Transistor einer Ausführungsform der vorliegenden Erfindung darstellen.
4A bis 4C sind eine Draufsicht und Querschnittsansichten, die einen Transistor einer Ausführungsform der vorliegenden Erfindung darstellen.
5A bis 5C sind eine Draufsicht und Querschnittsansichten, die einen Transistor einer Ausführungsform der vorliegenden Erfindung darstellen.
6A bis 6C sind eine Draufsicht und Querschnittsansichten, die einen Transistor einer Ausführungsform der vorliegenden Erfindung darstellen.
7A bis 7H sind Querschnittsansichten, die jeweils einen Teil eines Transistors einer Ausführungsform der vorliegenden Erfindung darstellen.
8A bis 8F sind Querschnittsansichten, die jeweils einen Teil eines Transistors einer Ausführungsform der vorliegenden Erfindung darstellen.
9A bis 9D sind Querschnittsansichten, die jeweils einen Teil eines Transistors einer Ausführungsform der vorliegenden Erfindung darstellen.
10A bis 10C sind eine Draufsicht und Querschnittsansichten, die einen Transistor einer Ausführungsform der vorliegenden Erfindung darstellen.
11A und 11 B sind Querschnittsansichten, die Transistoren von Ausführungsformen der vorliegenden Erfindung darstellen.
12A bis 12C sind eine Draufsicht und Querschnittsansichten, die einen Transistor einer Ausführungsform der vorliegenden Erfindung darstellen.
13A und 13B sind Querschnittsansichten, die Transistoren von Ausführungsformen der vorliegenden Erfindung darstellen.
14A bis 14C sind eine Draufsicht und Querschnittsansichten, die einen Transistor einer Ausführungsform der vorliegenden Erfindung darstellen.
15A bis 15C sind eine Draufsicht und eine Querschnittsansicht, die einen Transistor einer Ausführungsform der vorliegenden Erfindung darstellen.
16A bis 16C sind eine Draufsicht und Querschnittsansichten, die einen Transistor einer Ausführungsform der vorliegenden Erfindung darstellen.
17A bis 17C sind eine Draufsicht und Querschnittsansichten, die einen Transistor einer Ausführungsform der vorliegenden Erfindung darstellen.
18A bis 18H sind Querschnittsansichten, die jeweils einen Teil eines Transistors einer Ausführungsform der vorliegenden Erfindung darstellen.
19A bis 19F sind Querschnittsansichten, die jeweils einen Teil eines Transistors einer Ausführungsform der vorliegenden Erfindung darstellen.
20A bis 20F sind Querschnittsansichten, die jeweils einen Teil eines Transistors einer Ausführungsform der vorliegenden Erfindung darstellen.
21 ist eine Querschnittsansicht, die einen Teil einer Sputtereinrichtung darstellt.
22 ist eine Querschnittsansicht, die einen Teil einer Sputtereinrichtung darstellt.
23 ist eine Draufsicht, die ein Beispiel für eine Abscheidungseinrichtung darstellt.
24A bis 24C stellen ein Strukturbeispiel einer Abscheidungseinrichtung dar.
25 ist eine Draufsicht, die eine Herstellungseinrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
26 ist eine Draufsicht, die eine Kammer einer Ausführungsform der vorliegenden Erfindung darstellt.
27 ist eine Draufsicht, die eine Kammer einer Ausführungsform der vorliegenden Erfindung darstellt.
28A bis 28D sind Cs-korrigierte hochauflösende TEM-Bilder eines Querschnitts eines CAAC-OS und eine schematische Querschnittsansicht des CAAC-OS.
29A bis 29D sind Cs-korrigierte hochauflösende TEM-Bilder einer Ebene eines CAAC-OS.
30A bis 30C zeigen eine Strukturanalyse eines CAAC-OS und eines einkristallinen Oxidhalbleiters durch XRD.
31A und 31B zeigen Elektronenbeugungsbilder eines CAAC-OS.
32 zeigt eine Veränderung von Kristallteilen eines In-Ga-Zn-Oxids infolge einer Elektronenbestrahlung.
33A und 33B sind Schaltpläne einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
34 ist eine Querschnittsansicht, die eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
35 ist eine Querschnittsansicht, die eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
36 ist eine Querschnittsansicht, die eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
37A und 37B sind Schaltpläne, die eine Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
38 ist eine Querschnittsansicht, die eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
39 ist eine Querschnittsansicht, die eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
40 ist eine Querschnittsansicht, die eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
41 ist ein Schaltplan einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
42 ist eine Querschnittsansicht, die eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
43A bis 43E sind Schaltpläne einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
44A und 44B sind Draufsichten, die jeweils eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
45A und 45B sind Blockdiagramme, die jeweils eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
46A und 46B sind jeweils eine Querschnittsansicht, die eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
47A und 47B sind Querschnittsansichten, die eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
48A1, 48A2, 48A3, 48B1, 48B2 und 48B3 sind perspektivische Ansichten und Querschnittsansichten einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
49 ist ein Blockdiagramm, das eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
50 ist ein Schaltplan einer Halbleitervorrichtung entsprechend einer Ausführungsform der vorliegenden Erfindung.
51A bis 51C sind ein Schaltplan, eine Draufsicht und eine Querschnittsansicht, die eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
52A und 52B sind ein Schaltplan und eine Querschnittsansicht, die eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
53A bis 53F sind perspektivische Ansichten, die jeweils ein elektronisches Gerät einer Ausführungsform der vorliegenden Erfindung darstellen.
54A und 54B sind Bilder der Zustände von Oberflächen von Proben einer Ausführungsform des Beispiels 1.
55A bis 55D sind Hellfeldbilder von Proben einer Ausführungsform des Beispiels 2, die mit einem Rastertransmissionselektronenmikroskop aufgenommen wurden.
56A bis 56C sind eine Draufsicht und Querschnittsansichten, die einen Transistor einer Ausführungsform der vorliegenden Erfindung darstellen.

Beste Methode zum Durchführen der Erfindung
Nachstehend werden Ausführungsformen der vorliegenden Erfindung ausführlich anhand der Zeichnungen beschrieben. Jedoch ist die vorliegende Erfindung nicht auf die folgende Beschreibung beschränkt, und ein Fachmann wird leicht verstehen, dass die hier offenbarten Ausführungsformen und Details auf verschiedene Weise verändert werden können. Außerdem wird die vorliegende Erfindung nicht als auf die Beschreibung der Ausführungsformen beschränkt angesehen. Beim Beschreiben von Strukturen der vorliegenden Erfindung anhand der Zeichnungen werden gemeinsame Bezugszeichen für gleiche Abschnitte in verschiedenen Zeichnungen verwendet. Es sei angemerkt, dass dasselbe Schraffurmuster bei ähnlichen Abschnitten verwendet wird und dass ähnliche Abschnitte in einigen Fällen nicht eigens durch Bezugszeichen gekennzeichnet werden.
Es sei angemerkt, dass die Größe, die Dicke von Filmen (Schichten) oder Bereichen in Zeichnungen mitunter der Einfachheit halber übertrieben dargestellt werden.
In dieser Beschreibung kann beispielsweise zur Beschreibung der Form eines Gegenstands die Länge einer Seite eines minimalen Würfels, in den der Gegenstand passt, oder ein äquivalenter Kreisdurchmesser einer Schnittfläche des Gegenstands als „Durchmesser“, „Korngröße (Durchmesser)“, „Ausmaß“, „Größe“ oder „Breite“ des Gegenstands angesehen werden. Der Begriff „äquivalenter Kreisdurchmesser einer Schnittfläche des Gegenstands“ bezieht sich auf den Durchmesser eines vollständigen Kreises mit der gleichen Fläche wie diejenige der Schnittfläche des Gegenstands.
Es sei angemerkt, dass sich eine Spannung in vielen Fällen auf eine Potentialdifferenz zwischen einem bestimmten Potential und einem Bezugspotential (z. B. einem Erdpotential (GND) oder einem Source-Potential) bezieht. Eine Spannung kann als Potential bezeichnet werden und umgekehrt.
Es sei angemerkt, dass die Ordnungszahlen, wie z. B. „erste“ und „zweite“ in dieser Beschreibung aus Gründen der Einfachheit benutzt werden und nicht die Reihenfolge von Schritten oder die Anordnungsreihenfolge von Schichten angeben. Daher kann beispielsweise der Begriff „erste“ in angemessener Weise durch den Begriff „zweite“, „dritte“ oder dergleichen ersetzt werden. Außerdem sind die Ordnungszahlen in dieser Beschreibung und dergleichen nicht notwendigerweise die gleichen wie diejenigen, die eine Ausführungsform der vorliegenden Erfindung spezifizieren.
Es sei angemerkt, dass sich eine Verunreinigung in einem Halbleiter beispielsweise auf Elemente bezieht, die sich von den Hauptbestandteilen des Halbleiters unterscheiden. Zum Beispiel handelt es sich bei einem Element mit einer Konzentration von weniger als 0,1 Atom-% um eine Verunreinigung. Wenn beispielsweise eine Verunreinigung enthalten ist, kann sich die Dichte der Zustände (density of states, DOS) in einem Halbleiter bilden, kann sich die Ladungsträgerbeweglichkeit verringern oder kann sich die Kristallinität verringern. In dem Fall, in dem der Halbleiter ein Oxidhalbleiter ist, umfassen Beispiele für eine Verunreinigung, die die Eigenschaften des Halbleiters verändert, Elemente der Gruppe 1, Elemente der Gruppe 2, Elemente der Gruppe 13, Elemente der Gruppe 14 und Elemente der Gruppe 15 sowie Übergangsmetalle, die sich von den Hauptbestandteilen unterscheiden; insbesondere gibt es beispielsweise Wasserstoff (im Wasser enthalten), Lithium, Natrium, Silizium, Bor, Phosphor, Kohlenstoff und Stickstoff. Im Falle eines Oxidhalbleiters können Sauerstofffehlstellen durch Eintritt von Verunreinigungen, wie z. B. Wasserstoff, gebildet werden. In dem Fall, in dem es sich bei dem Halbleiter um Silizium handelt, umfassen Beispiele für eine Verunreinigung, die die Eigenschaften des Halbleiters verändert, ferner Sauerstoff, Elemente der Gruppe 1 außer Wasserstoff, Elemente der Gruppe 2, Elemente der Gruppe 13 und Elemente der Gruppe 15.
Es sei angemerkt, dass sich die Kanallänge beispielsweise auf einen Abstand zwischen einer Source (einem Source-Bereich oder einer Source-Elektrode) und einem Drain (einem Drain-Bereich oder einer Drain-Elektrode) in einem Bereich, in dem ein Halbleiter (oder ein Abschnitt, in dem ein Strom in einem Halbleiter fließt, wenn ein Transistor eingeschaltet ist) und eine Gate-Elektrode einander überlappen, oder einem Bereich bezieht, in dem in einer Draufsicht auf den Transistor ein Kanal gebildet wird. Bei einem Transistor sind Kanallängen nicht notwendigerweise in sämtlichen Bereichen gleich. Mit anderen Worten: Die Kanallänge eines Transistors ist in einigen Fällen nicht auf einen einzigen Wert beschränkt. Deshalb handelt es sich bei der Kanallänge in dieser Beschreibung um einen beliebigen der folgenden Werte: den Maximalwert, den Minimalwert oder den Durchschnittswert in einem Bereich, in dem ein Kanal gebildet wird.
Die Kanalbreite bezieht sich beispielsweise auf die Länge eines Abschnitts, in dem eine Source und ein Drain in einem Bereich, in dem ein Halbleiter (oder ein Abschnitt, in dem ein Strom in einem Halbleiter fließt, wenn ein Transistor eingeschaltet ist) und eine Gate-Elektrode einander überlappen, oder einem Bereich einander zugewandt sind, in dem ein Kanal gebildet wird. Bei einem Transistor weisen Kanalbreiten nicht notwendigerweise in sämtlichen Bereichen den gleichen Wert auf. Mit anderen Worten: Eine Kanalbreite eines Transistors ist in einigen Fällen nicht auf einen einzigen Wert beschränkt. Deshalb handelt es sich bei einer Kanalbreite in dieser Beschreibung um einen beliebigen der folgenden Werte: den Maximalwert, den Minimalwert oder den Durchschnittswert in einem Bereich, in dem ein Kanal gebildet wird.
Es sei angemerkt, dass sich in einigen Fällen in Abhängigkeit von Transistorstrukturen eine Kanalbreite in einem Bereich, in dem ein Kanal tatsächlich gebildet wird (nachstehend als effektive Kanalbreite bezeichnet), von einer Kanalbreite unterscheidet, die in einer Draufsicht auf einen Transistor gezeigt wird (nachstehend als scheinbare Kanalbreite bezeichnet). Bei einem Transistor mit einer dreidimensionalen Struktur ist zum Beispiel eine effektive Kanalbreite größer als eine scheinbare Kanalbreite, die in einer Draufsicht auf den Transistor gezeigt wird, und in einigen Fällen kann man ihren Einfluss nicht ignorieren. Bei einem miniaturisierten Transistor mit einer dreidimensionalen Struktur ist beispielsweise der Anteil eines Kanalbereichs, der in einer Seitenfläche eines Halbleiters gebildet wird, in einigen Fällen erhöht. In diesem Fall ist eine effektive Kanalbreite, die erhalten wird, wenn ein Kanal tatsächlich gebildet wird, größer als eine scheinbare Kanalbreite, die in der Draufsicht gezeigt wird.
Bei einem Transistor mit einer dreidimensionalen Struktur ist eine effektive Kanalbreite in einigen Fällen schwer zu messen. Die Schätzung einer effektiven Kanalbreite aus einem Designwert setzt beispielsweise als Annahme die Bedingung voraus, dass die Form eines Halbleiters bekannt ist. Deshalb ist es in dem Fall, in dem die Form eines Halbleiters nicht genau bekannt ist, schwierig, eine effektive Kanalbreite genau zu messen.
In dieser Beschreibung wird deshalb in einigen Fällen in einer Draufsicht auf einen Transistor eine scheinbare Kanalbreite, d. h. eine Länge eines Abschnitts, in dem eine Source und ein Drain einander in einem Bereich zugewandt sind, in dem ein Halbleiter und eine Gate-Elektrode einander überlappen, als Breite eines umschlossenen Kanals (surrounded channel width, SCW) bezeichnet. In dieser Beschreibung kann es außerdem dazu kommen, dass in dem Fall, in dem der Begriff „Kanalbreite“ in einfacher Weise verwendet wird, dieser eine Breite eines umschlossenen Kanals und eine scheinbare Kanalbreite bezeichnet. Alternativ kann es in dieser Beschreibung dazu kommen, dass in dem Fall, in dem der Begriff „Kanalbreite“ in einfacher Weise verwendet wird, dieser in einigen Fällen eine effektive Kanalbreite bezeichnet. Es sei angemerkt, dass die Werte einer Kanallänge, einer Kanalbreite, einer effektiven Kanalbreite, einer scheinbaren Kanalbreite, einer Breite eines umschlossenen Kanals und dergleichen bestimmt werden können, indem ein Querschnitts-TEM-Bild und dergleichen aufgenommen und analysiert werden.
Es sei angemerkt, dass in dem Fall, in dem die Feldeffektbeweglichkeit, ein Stromwert pro Kanalbreite und dergleichen eines Transistors durch Berechnung ermittelt werden, eine Breite eines umschlossenen Kanals für die Berechnung verwendet werden kann. In diesem Fall wird unter Umständen ein Wert erhalten, der sich von einem Wert in dem Fall unterscheidet, in dem eine effektive Kanalbreite für die Berechnung verwendet wird.
Es sei angemerkt, dass in dieser Beschreibung die Formulierung „A weist eine derartige Form auf, dass sich ein Endabschnitt über einen Endabschnitt von B hinaus erstreckt“ beispielsweise auf den Fall hindeuten kann, in dem in einer Draufsicht oder einer Querschnittsansicht mindestens ein Endabschnitt von A weiter außen positioniert ist als mindestens einer der Endabschnitt von B. Daher kann beispielsweise die Formulierung „A weist eine derartige Form auf, dass sich ein Endabschnitt über einen Endabschnitt von B hinaus erstreckt“ als Formulierung „ein Endabschnitt von A ist in einer Draufsicht weiter außen positioniert als ein Endabschnitt von B“ verstanden werden.
In dieser Beschreibung bedeutet der Begriff „parallel“, dass der Winkel, der zwischen zwei geraden Linien gebildet wird, größer als oder gleich -10° und kleiner als oder gleich 10° ist, und umfasst daher auch den Fall, in dem der Winkel größer als oder gleich -5° und kleiner als oder gleich 5° ist. Der Begriff „senkrecht“ bedeutet, dass der Winkel, der zwischen zwei geraden Linien gebildet wird, größer als oder gleich 80° und kleiner als oder gleich 100° ist, und umfasst daher auch den Fall, in dem der Winkel größer als oder gleich 85° und kleiner als oder gleich 95° ist.
In dieser Beschreibung sind trigonale und rhomboedrische Kristallsysteme in dem hexagonalen Kristallsystem enthalten.
In dieser Beschreibung kann für den Begriff „Halbleiter“ auch der Begriff „Oxidhalbleiter“ verwendet werden. Als Halbleiter kann ein Halbleiter der Gruppe 14, wie z. B. Silizium oder Germanium, ein Verbundhalbleiter, wie z. B. Siliziumkarbid, Germaniumsilizid, Galliumarsenid, Indiumphosphid, Zinkselenid oder Cadmiumsulfid, eine Kohlenstoffnanoröhre, Graphen oder ein organischer Halbleiter verwendet werden.
Es sei angemerkt, dass in dieser Beschreibung und dergleichen mit einem „Siliziumoxynitridfilm“ ein Film gemeint ist, bei dem der Anteil an Sauerstoff höher ist als derjenige an Stickstoff, und dass mit einem „Siliziumnitridoxidfilm“ ein Film gemeint ist, bei dem der Anteil an Stickstoff höher ist als derjenige an Sauerstoff.
Es sei angemerkt, dass es in dem Fall, in dem mindestens ein konkretes Beispiel in einer Zeichnung oder einem Text einer Ausführungsform in dieser Beschreibung und dergleichen angegeben wird, für einen Fachmann leicht ersichtlich ist, dass ein umfassenderes Konzept des konkreten Beispiels abgeleitet werden kann. Auf diese Weise wird in der Zeichnung oder dem Text einer Ausführungsform in dem Fall, in dem mindestens ein konkretes Beispiel angegeben wird, ein umfassenderes Konzept des konkreten Beispiels als eine Ausführungsform der Erfindung offenbart, und es kann eine Ausführungsform der Erfindung gebildet werden. Die Ausführungsform der vorliegenden Erfindung ist eindeutig.
Es sei angemerkt, dass in dieser Beschreibung und dergleichen ein Inhalt, der in mindestens einer Zeichnung (oder einem Teil der Zeichnung) dargestellt ist, als eine Ausführungsform der Erfindung offenbart ist und dass eine Ausführungsform der Erfindung gebildet werden kann. Deshalb wird dann, wenn ein gewisser Inhalt in einer Zeichnung dargestellt wird, der Inhalt selbst dann als eine Ausführungsform der Erfindung offenbart, wenn der Inhalt nicht durch einen Text erläutert wird, und eine Ausführungsform der Erfindung kann gebildet werden. Auf ähnliche Weise ist ein Teil einer Zeichnung, der aus der Zeichnung entnommen wird, als eine Ausführungsform der Erfindung offenbart, und es kann eine Ausführungsform der Erfindung gebildet werden. Die Ausführungsform der vorliegenden Erfindung ist eindeutig.
Außerdem können Inhalte, die in keinem Text oder keiner Zeichnung in der Beschreibung spezifiziert sind, von einer Ausführungsform der Erfindung ausgeschlossen werden. Wenn der Bereich eines Werts, der durch die Maximal- und Minimalwerte definiert wird, beschrieben wird, wird ein Teil des Bereichs alternativ in angemessener Weise eingeschränkt oder wird ein Teil des Bereichs ausgeschlossen, wodurch eine Ausführungsform der Erfindung, die einen Teil des Bereichs ausschließt, gebildet werden kann. Auf diese Weise ist es möglich, das technische Gebiet einer Ausführungsform der vorliegenden Erfindung beispielsweise derart festzulegen, dass eine herkömmliche Technologie ausgeschlossen wird.
(Ausführungsform 1)
<Transistorstruktur 1>
Nachstehend wird eine Struktur eines Transistors, der in einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung enthalten ist, beschrieben.
1A bis 1C sind eine Draufsicht und Querschnittsansichten der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung. 1A ist die Draufsicht. 1B ist eine Querschnittsansicht entlang der Strichpunktlinie A1-A2 in 1A, die eine Querschnittsform in der Kanallängsrichtung darstellt. 1C ist eine Querschnittsansicht entlang der Strichpunktlinie A3-A4 in 1A, die eine Querschnittsform in der Kanalbreitenrichtung darstellt. Es sei angemerkt, dass einige Komponenten in der Draufsicht in 1A zur Vereinfachung der Zeichnung nicht dargestellt werden.
Ein Transistor, der in 1 A bis 1C dargestellt wird, umfasst einen Leiter 413 und einen Isolator 401 über einem Substrat 400, einen Isolator 402 über dem Leiter 413 und dem Isolator 401, einen Isolator 406a über dem Isolator 402, einen Halbleiter 406b über dem Isolator 406a, einen Leiter 416a und einen Leiter 416b, die jeweils einen Bereich in Kontakt mit einer Oberseite des Halbleiters 406b umfassen, einen Isolator 410, der in Kontakt mit Oberseiten des Isolators 402, des Leiters 416a und des Leiters 416b ist und eine Öffnung aufweist, einen Isolator 406c in Kontakt mit einer Seitenfläche des Leiters 416a und einer Oberseite und einer Seitenfläche des Halbleiters 406b, einen Isolator 412 in Kontakt mit einer Oberseite des Isolators 406c und einer Seitenfläche der Öffnung in dem Isolator 410 sowie einen Leiter 404, der einen Leiter 404a und einen Leiter 404b umfasst und über dem Halbleiter 406b angeordnet ist, wobei der Isolator 412 und der Isolator 406c dazwischen angeordnet sind. Es sei angemerkt, dass der Leiter 404b der Seitenfläche der Öffnung in dem Isolator 410 zugewandt ist, wobei der Leiter 404a und der Isolator 412 dazwischen angeordnet sind. Ein Leiter 420 über den Leitern 404a und 404b und ein Isolator 408 über dem Isolator 412 und dem Leiter 420 sind über einem Transistor bereitgestellt. Alternativ sind der Leiter 413 und der Isolator 401 nicht notwendigerweise bereitgestellt, und eine Struktur ohne den Leiter 413 und den Isolator 401 kann ebenfalls zum Einsatz kommen, wie in 56A bis 56C dargestellt.
Der Isolator 406c enthält außer Sauerstoff vorzugsweise mindestens ein Element, das in dem Halbleiter 406b enthalten ist. Dies kann die Erzeugung von Defekten an der Grenzfläche zwischen dem Halbleiter 406b und dem Isolator 406c verringern. Des Weiteren kann die Kristallinität des Isolators 406c verbessert werden.
Der Halbleiter 406b und der Isolator 406c umfassen vorzugsweise jeweils einen CAAC-OS, der später beschrieben wird. Des Weiteren umfasst der Isolator 406a vorzugsweise einen CAAC-OS.
In dem Transistor dienen die Leiter 404a und 404b als erste Gate-Elektrode. Bei dem Leiter 404a und/oder dem Leiter 404b handelt es sich vorzugsweise um einen Leiter, bei dem die Wahrscheinlichkeit gering ist, dass Sauerstoff durchgelassen wird. Beispielsweise wird ein Leiter, bei dem die Wahrscheinlichkeit gering ist, dass Sauerstoff durchgelassen wird, als Leiter 404a ausgebildet, der eine untere Schicht ist, wobei in diesem Fall eine Verringerung der Leitfähigkeit, die durch Oxidation des Leiters 404b verursacht wird, verhindert werden kann. Des Weiteren dient der Isolator 412 als erster Gate-Isolator.
Der Leiter 413 dient als zweite Gate-Elektrode. Der Leiter 413 kann eine mehrschichtige Struktur aufweisen, die einen Leiter umfasst, bei dem die Wahrscheinlichkeit gering ist, dass Sauerstoff durchgelassen wird. Die mehrschichtige Struktur, die einen Leiter umfasst, bei dem die Wahrscheinlichkeit gering ist, dass Sauerstoff durchgelassen wird, kann eine Verringerung der Leitfähigkeit auf Grund einer Oxidation des Leiters 413 verhindern. Der Isolator 402 dient als zweiter Gate-Isolator. Das Potential, das an den Leiter 413 angelegt wird, kann die Schwellenspannung des Transistors steuern. Wenn die erste Gate-Elektrode elektrisch mit der zweiten Gate-Elektrode verbunden ist, kann der Strom in einem leitenden Zustand (Durchlasszustand) erhöht werden. Es sei angemerkt, dass die Funktion der ersten Gate-Elektrode und diejenige der zweiten Gate-Elektrode miteinander vertauscht sein können.
Der Leiter 416a und der Leiter 416b dienen als Source-Elektrode und Drain-Elektrode. Es sei angemerkt, dass die Leitfähigkeit des Leiters durch ein Zwei-Anschluss-Verfahren oder dergleichen gemessen werden kann.
Des Weiteren kann der Widerstand des Halbleiters 406b durch ein Potential gesteuert werden, das an den Leiter 404 angelegt wird. Das heißt, dass Leiten oder Nichtleiten zwischen den Leitern 416a und 416b durch das Potential gesteuert werden kann, das an den Leiter 404 angelegt wird.
Wie in 1B dargestellt, ist die Oberseite des Halbleiters 406b in Kontakt mit den Leitern 416a und 416b. Außerdem kann der Halbleiter 406b elektrisch von einem elektrischen Feld des Leiters 404 umschlossen werden, der als Gate-Elektrode dient. Es wird eine Struktur, bei der ein Halbleiter elektrisch von einem elektrischen Feld einer Gate-Elektrode umschlossen wird, als Struktur mit umschlossenem Kanal (surrounded channel structure bzw. s-Kanal-Struktur) bezeichnet. Deshalb wird ein Kanal in einigen Fällen in dem gesamten Halbleiter 406b gebildet. Bei der s-Kanal-Struktur kann eine große Menge an Strom zwischen einer Source und einem Drain des Transistors fließen, so dass ein Durchlassstrom erhöht werden kann. Außerdem kann ein Sperrstrom verringert werden, da der Halbleiter 406b von dem elektrischen Feld des Leiters 404 umschlossen wird.
Der Transistor bei dieser Ausführungsform kann auch als Trench-Gate-Self-Aligned s-Kanal-FET (TGSA s-Kanal-FET) bezeichnet werden, da der Bereich, der als Gate-Elektrode dient, in selbstausrichtender Weise ausgebildet wird, um die Öffnung zu füllen, die in dem Isolator 410 und dergleichen ausgebildet wird.
Dabei wird in 1B die Länge zwischen einer Oberseite eines Bereichs des Halbleiters 406b, der mit dem Leiter 404 überlappt, und einer Unterseite des Leiters 404 als t1 gekennzeichnet. In 1B wird die Länge zwischen einem Bereich des Halbleiters 406b, der mit einer Unterseite des Leiters 416a überlappt, und einem Bereich des Halbleiters 406b, der mit der Unterseite des Leiters 404 überlappt, als L1 gekennzeichnet. Alternativ wird die Länge zwischen einem Bereich des Halbleiters 406b, der mit einer Unterseite des Leiters 416b überlappt, und dem Bereich des Halbleiters 406b, der mit der Unterseite des Leiters 404 überlappt, als L1 gekennzeichnet.
In dem Transistor wird ein Bereich mit L1 zwischen einem Bereich, in dem ein Kanal gebildet wird, in dem Halbleiter 406b (einem Bereich, in dem der Leiter 404 und der Halbleiter 406b einander überlappen) und einem Source-Bereich oder einem Drain-Bereich (einem Bereich, in dem der Leiter 416a oder der Leiter 416b mit dem Halbleiter 406b überlappt) ausgebildet. Der Bereich mit L1 kann den Sperrstrom des Transistors verringern; jedoch kann der Bereich mit einer zu großen L1 auch den Durchlassstrom des Transistors verringern.
Der Bereich, in dem ein Kanal gebildet wird, in dem Halbleiter 406b wird mit dem Isolator 406c bedeckt, wodurch der Isolator 406c den Eintritt von Elementen, die sich von Sauerstoff unterscheiden (wie z. B. Wasserstoff oder Silizium), der in dem angrenzenden Isolator enthalten ist, in den Bereich, in dem ein Kanal gebildet wird, blockieren kann. Demzufolge kann der Isolator 406c mindestens über dem Halbleiter 406b ausgebildet werden.
L1 kann verkürzt werden, indem der Isolator 406c nicht auf einer Seitenfläche des Leiters 404 bereitgestellt wird, wobei der Isolator 412 dazwischen bereitgestellt ist, oder indem der Isolator 406c in einem Bereich, der die Seitenfläche des Leiters 404 bedeckt, wobei der Isolator 412 dazwischen bereitgestellt ist, dünner ausgebildet wird als in einem Bereich, der mit der Unterseite des Leiters 404 überlappt, wobei der Isolator 412 dazwischen bereitgestellt ist. Folglich ist t1 größer als L1, und L1/t1 ist kleiner als 1.
In 1B ist die Länge zwischen dem Leiter 416a oder dem Leiter 416b und dem Leiter 420 als t2 gekennzeichnet. Außerdem ist in 1B die Länge zwischen dem Leiter 416a und dem Leiter 416b als L2 gekennzeichnet.
Wenn der Transistor miniaturisiert wird, ist die parasitäre Kapazität in der Umgebung des Transistors ein nicht zu vernachlässigendes und signifikantes Problem. Beispielsweise bildet sich in einigen Fällen eine parasitäre Kapazität zwischen dem Leiter 420 und dem Leiter 416a oder dem Leiter 416b. Wenn es beispielsweise eine große parasitäre Kapazität in der Umgebung des Bereichs gibt, in dem ein Kanal gebildet wird, benötigt der Transistorbetrieb eine gewisse Zeit zum Laden der parasitären Kapazität, was nicht nur zu einer Verringerung der Ansprechgeschwindigkeit des Transistors, sondern auch zu einer Verringerung der Ansprechgeschwindigkeit der Halbleitervorrichtung führt. Des Weiteren erhöht ein zusätzlicher Stromverbrauch zum Laden der parasitären Kapazität den Stromverbrauch einer Schaltung, die eine Vielzahl von Transistoren umfasst. Demzufolge ist t2 vorzugsweise ausreichend groß, so dass die parasitäre Kapazität im Vergleich zu der Gate-Kapazität vernachlässigbar klein ist.
L2 wird verkürzt, wenn der Transistor miniaturisiert wird, was dazu führt, dass es schwierig wird, eine ausreichend hohe Spannung an den Leiter 404a und den Leiter 404b anzulegen. Wenn t2 jedoch eine ausreichende Länge aufweist, kann der Widerstand des Leiters 404a und derjenige des Leiters 404b verringert werden. Demzufolge ist t2 mindestens größer als L2, und t2/L2 ist vorzugsweise größer als oder gleich 1,5 und kleiner als oder gleich 2.
Als Substrat 400 kann beispielsweise ein Isolatorsubstrat, ein Halbleitersubstrat oder ein Leitersubstrat verwendet werden. Als Isolatorsubstrat wird beispielsweise ein Glassubstrat, ein Quarzsubstrat, ein Saphirsubstrat, ein stabilisiertes Zirkonoxid-Substrat (z. B. ein Yttrium-stabilisiertes Zirkonoxid-Substrat) oder ein Harzsubstrat verwendet. Als Halbleitersubstrat wird beispielsweise ein Halbleitersubstrat aus einem einzigen Material, wie z. B. Silizium, Germanium oder dergleichen, oder ein Verbundhalbleitersubstrat aus Siliziumkarbid, Siliziumgermanium, Galliumarsenid, Indiumphosphid, Zinkoxid Galliumoxid oder dergleichen verwendet. Es wird ein Halbleitersubstrat, in dem ein Isolatorbereich in dem vorstehenden Halbleitersubstrat bereitgestellt ist, z. B. ein Silizium-auf-Isolator- (silicon on insulator, SOI-) Substrat oder dergleichen, verwendet. Als Leitersubstrat wird ein Graphitsubstrat, ein Metallsubstrat, ein Legierungssubstrat, ein leitendes Harzsubstrat oder dergleichen verwendet. Es wird ein Substrat, das ein Metallnitrid enthält, ein Substrat, das ein Metalloxid enthält, oder dergleichen verwendet. Es wird ein Isolatorsubstrat, das mit einem Leiter oder einem Halbleiter versehen ist, ein Halbleitersubstrat, das mit einem Leiter oder einem Isolator versehen ist, ein Leitersubstrat, das mit einem Halbleiter oder einem Isolator versehen ist, oder dergleichen verwendet. Alternativ kann ein beliebiges dieser Substrate, über dem ein Element bereitgestellt ist, verwendet werden. Als Element, das über dem Substrat bereitgestellt ist, wird ein Kondensator, ein Widerstand, ein Schaltelement, ein Licht emittierendes Element, ein Speicherelement oder dergleichen verwendet.
Alternativ kann ein flexibles Substrat als Substrat 400 verwendet werden. Als Verfahren zum Bereitstellen eines Transistors über einem flexiblen Substrat ist ein Verfahren vorhanden, bei dem der Transistor über einem nicht-flexiblen Substrat ausgebildet wird und dann der Transistor abgetrennt und auf das Substrat 400 übertragen wird, das ein flexibles Substrat ist. In diesem Fall wird eine Trennschicht vorzugsweise zwischen dem nicht-flexiblen Substrat und dem Transistor bereitgestellt. Als Substrat 400 kann eine Platte, ein Film oder eine Folie verwendet werden, die/der eine Faser enthält. Das Substrat 400 kann Elastizität aufweisen. Das Substrat 400 kann eine Eigenschaft aufweisen, in seine ursprüngliche Form zurückzukehren, wenn man aufhört, es zu biegen oder zu ziehen. Alternativ kann das Substrat 400 eine Eigenschaft aufweisen, nicht in seine ursprüngliche Form zurückzukehren. Das Substrat 400 weist einen Bereich mit einer Dicke von beispielsweise größer als oder gleich 5 µm und kleiner als oder gleich 700 µm, bevorzugt größer als oder gleich 10 µm und kleiner als oder gleich 500 µm, stärker bevorzugt größer als oder gleich 15 µm und kleiner als oder gleich 300 µm auf. Wenn das Substrat 400 eine kleine Dicke aufweist, kann das Gewicht der Halbleitervorrichtung, die den Transistor umfasst, verringert werden. Wenn das Substrat 400 eine kleine Dicke aufweist, kann auch im Falle der Verwendung von Glas oder dergleichen das Substrat 400 Elastizität oder eine Eigenschaft aufweisen, in seine ursprüngliche Form zurückzukehren, wenn man aufhört, es zu biegen oder zu ziehen. Deshalb kann ein Stoß abgemildert werden, der auf die Halbleitervorrichtung über dem Substrat 400 einwirkt, wenn sie fallen gelassen wird oder so ähnlich. Das heißt, dass eine beständige Halbleitervorrichtung bereitgestellt werden kann.
Für das Substrat 400, das ein flexibles Substrat ist, kann beispielsweise ein Metall, eine Legierung, ein Harz, Glas oder eine Faser davon verwendet werden. Das flexible Substrat 400 weist vorzugsweise einen niedrigeren Längenausdehnungskoeffizienten auf, da dadurch eine Verformung auf Grund der Umgebung unterdrückt wird. Das flexible Substrat 400 wird beispielsweise unter Verwendung eines Materials ausgebildet, dessen Längenausdehnungskoeffizient niedriger als oder gleich 1 × 10^-3 /K, niedriger als oder gleich 5 × 10^-5 /K oder niedriger als oder gleich 1 × 10^-5 /K ist. Beispiele für das Harz umfassen Polyester, Polyolefin, Polyamid (z. B. Nylon oder Aramid), Polyimid, Polycarbonat und Acryl. Im Besonderen wird vorzugsweise Aramid für das flexible Substrat 400 verwendet, da sein Längenausdehnungskoeffizient niedrig ist.
Es sei angemerkt, dass die elektrischen Eigenschaften des Transistors stabilisiert werden können, wenn der Transistor von einem Isolator mit einer Funktion zum Blockieren von Sauerstoff und Verunreinigungen, wie z. B. Wasserstoff, umschlossen ist. Beispielsweise kann ein Isolator mit einer Funktion zum Blockieren von Sauerstoff und Verunreinigungen, wie z. B. Wasserstoff, als Isolator 408 verwendet werden.
Ein Isolator mit einer Funktion zum Blockieren von Sauerstoff und Verunreinigungen, wie z. B. Wasserstoff, kann beispielsweise eine einschichtige Struktur oder eine mehrschichtige Struktur aus einem Isolator aufweisen, der Bor, Kohlenstoff, Stickstoff, Sauerstoff, Fluor, Magnesium, Aluminium, Silizium, Phosphor, Chlor, Argon, Gallium, Germanium, Yttrium, Zirkonium, Lanthan, Neodym, Hafnium oder Tantal enthält.
Der Isolator 408 kann beispielsweise unter Verwendung von Aluminiumoxid, Magnesiumoxid, Siliziumnitridoxid, Siliziumnitrid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid oder Tantaloxid ausgebildet werden. Es sei angemerkt, dass der Isolator 408 vorzugsweise Aluminiumoxid enthält. Wenn der Isolator 408 beispielsweise unter Verwendung von Plasma, das Sauerstoff enthält, ausgebildet wird, kann Sauerstoff dem Isolator 410, der zu einer Basisschicht des Isolators 408 wird, oder einer Seitenfläche des Isolators 412 hinzugefügt werden. Der hinzugefügte Sauerstoff wird zu überschüssigem Sauerstoff in dem Isolator 410 oder dem Isolator 412. Wenn der Isolator 408 Aluminiumoxid enthält, kann der Eintritt von Verunreinigungen, wie z. B. Wasserstoff, in den Halbleiter 406b verhindert werden. Außerdem kann beispielsweise dann, wenn der Isolator 408 Aluminiumoxid enthält, eine Diffusion nach außen von überschüssigem Sauerstoff, der dem Isolator 410 und dem Isolator 412 hinzugefügt worden ist, verringert werden.
Der Isolator 402 kann beispielsweise derart ausgebildet werden, dass er eine einschichtige Struktur oder eine mehrschichtige Struktur aus einem Isolator aufweist, der Bor, Kohlenstoff, Stickstoff, Sauerstoff, Fluor, Magnesium, Aluminium, Silizium, Phosphor, Chlor, Argon, Gallium, Germanium, Yttrium, Zirkonium, Lanthan, Neodym, Hafnium oder Tantal enthält. Beispielsweise enthält der Isolator 402 vorzugsweise Siliziumoxid oder Siliziumoxynitrid.
Es sei angemerkt, dass der Isolator 410 vorzugsweise einen Isolator mit niedriger relativer Dielektrizitätskonstante enthält. Der Isolator 410 enthält vorzugsweise beispielsweise Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, zu dem Fluor hinzugefügt worden ist, Siliziumoxid, zu dem Kohlenstoff hinzugefügt worden ist, Siliziumoxid, zu dem Kohlenstoff und Stickstoff hinzugefügt worden sind, Siliziumoxid, das Poren aufweist, ein Harz oder dergleichen. Alternativ weist der Isolator 410 vorzugsweise eine mehrschichtige Struktur aus einem Harz und einem der folgenden Materialien auf: Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, zu dem Fluor hinzugefügt worden ist, Siliziumoxid, zu dem Kohlenstoff hinzugefügt worden ist, Siliziumoxid, zu dem Kohlenstoff und Stickstoff hinzugefügt worden sind, und Siliziumoxid, das Poren aufweist. Wenn Siliziumoxid oder Siliziumoxynitrid, welche thermisch stabil sind, mit einem Harz kombiniert wird, kann die mehrschichtige Struktur thermische Stabilität und eine niedrige relative Dielektrizitätskonstante aufweisen. Beispiele für das Harz umfassen Polyester, Polyolefin, Polyamid (z. B. Nylon oder Aramid), Polyimid, Polycarbonat und Acryl.
Der Isolator 412 kann beispielsweise derart ausgebildet werden, dass er eine einschichtige Struktur oder eine mehrschichtige Struktur aus einem Isolator aufweist, der Bor, Kohlenstoff, Stickstoff, Sauerstoff, Fluor, Magnesium, Aluminium, Silizium, Phosphor, Chlor, Argon, Gallium, Germanium, Yttrium, Zirkonium, Lanthan, Neodym, Hafnium oder Tantal enthält. Beispielsweise wird für den Isolator 412 vorzugsweise ein Material verwendet, das Siliziumoxid oder Siliziumoxynitrid enthält.
Es sei angemerkt, dass der Isolator 412 vorzugsweise einen Isolator mit hoher Dielektrizitätskonstante enthält. Beispielsweise enthält der Isolator 412 vorzugsweise Galliumoxid, Hafniumoxid, ein Oxid, das Aluminium und Hafnium enthält, ein Oxynitrid, das Aluminium und Hafnium enthält, ein Oxid, das Silizium und Hafnium enthält, ein Oxynitrid, das Silizium und Hafnium enthält, oder dergleichen. Der Isolator 412 weist vorzugsweise eine mehrschichtige Struktur auf, die Siliziumoxid oder Siliziumoxynitrid und einen Isolator mit hoher Dielektrizitätskonstante enthält. Da Siliziumoxid und Siliziumoxynitrid eine thermische Stabilität aufweisen, ermöglicht eine Kombination von Siliziumoxid oder Siliziumoxynitrid mit einem Isolator mit hoher Dielektrizitätskonstante, dass die mehrschichtige Struktur thermisch stabil ist und eine hohe Dielektrizitätskonstante aufweist. Wenn sich beispielsweise Aluminiumoxid, Galliumoxid oder Hafniumoxid des Isolators 412 auf der Seite des Isolators 406c befindet, kann der Eintritt von Silizium, das in dem Siliziumoxid oder dem Siliziumoxynitrid enthalten ist, in den Halbleiter 406b unterdrückt werden. Wenn sich beispielsweise Siliziumoxid oder Siliziumoxynitrid auf der Seite des Isolators 406c befindet, könnten Einfangzentren an der Grenzfläche zwischen Aluminiumoxid, Galliumoxid oder Hafniumoxid und Siliziumoxid oder Siliziumoxynitrid gebildet werden. Die Einfangzentren können in einigen Fällen die Schwellenspannung des Transistors in positiver Richtung verschieben, indem sie Elektronen einfangen.
Jeder der Leiter 416a und 416b kann beispielsweise derart ausgebildet werden, dass er eine einschichtige Struktur oder eine mehrschichtige Struktur aus einem Leiter aufweist, der eine oder mehrere Art/en von Element/en enthält, nämlich Bor, Stickstoff, Sauerstoff, Fluor, Silizium, Phosphor, Aluminium, Titan, Chrom, Mangan, Kobalt, Nickel, Kupfer, Zink, Gallium, Yttrium, Zirkonium, Molybdän, Ruthenium, Platin, Silber, Indium, Zinn, Tantal und/oder Wolfram. Beispielsweise kann ein Legierungsfilm oder ein Verbundfilm verwendet werden: Ein Leiter, der Aluminium enthält, ein Leiter, der Kupfer und Titan enthält, ein Leiter, der Kupfer und Mangan enthält, ein Leiter, der Indium, Zinn und Sauerstoff enthält, ein Leiter, der Titan und Stickstoff enthält, oder dergleichen können verwendet werden.
Jeder der Leiter 404, 413 und 420 kann beispielsweise derart ausgebildet werden, dass er eine einschichtige Struktur oder eine mehrschichtige Struktur aus einem Leiter aufweist, der eine oder mehrere Art/en von Element/en enthält, nämlich Bor, Stickstoff, Sauerstoff, Fluor, Silizium, Phosphor, Aluminium, Titan, Chrom, Mangan, Kobalt, Nickel, Kupfer, Zink, Gallium, Yttrium, Zirkonium, Molybdän, Ruthenium, Silber, Indium, Zinn, Tantal und/oder Wolfram. Beispielsweise kann ein Legierungsfilm oder ein Verbundfilm verwendet werden: Ein Leiter, der Aluminium enthält, ein Leiter, der Kupfer und Titan enthält, ein Leiter, der Kupfer und Mangan enthält, ein Leiter, der Indium, Zinn und Sauerstoff enthält, ein Leiter, der Titan und Stickstoff enthält, oder dergleichen können verwendet werden.
Ein Oxidhalbleiter wird vorzugsweise als Halbleiter 406b verwendet. Jedoch kann in einigen Fällen auch Silizium (darunter auch gestrecktes Silizium), Germanium, Siliziumgermanium, Siliziumkarbid, Galliumarsenid, Aluminiumgalliumarsenid, Indiumphosphid, Galliumnitrid, ein organischer Halbleiter oder dergleichen verwendet werden.
Oxide, die außer Sauerstoff ein oder mehrere Element/e enthalten, das/die in dem Halbleiter 406b enthalten ist/sind, werden vorzugsweise als Isolator 406a und Isolator 406c verwendet. Jedoch kann in einigen Fällen auch Silizium (darunter auch gestrecktes Silizium), Germanium, Siliziumgermanium, Siliziumkarbid, Galliumarsenid, Aluminiumgalliumarsenid, Indiumphosphid, Galliumnitrid, ein organischer Halbleiter oder dergleichen verwendet werden.
Es handelt sich bei dem Halbleiter 406b beispielsweise um einen Oxidhalbleiter. Der Halbleiter 406b kann beispielsweise eine hohe Ladungsträgerbeweglichkeit (Elektronenbeweglichkeit) aufweisen, indem er Indium enthält. Der Halbleiter 406b enthält vorzugsweise ein Element M. Das Element M ist vorzugsweise Aluminium, Gallium, Yttrium, Zinn oder dergleichen. Weitere Elemente, die als Element M verwendet werden können, sind Bor, Silizium, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen. Es sei angemerkt, dass zwei oder mehr der vorstehenden Elemente in Kombination als Element M verwendet werden können. Das Element M ist beispielsweise ein Element mit einer hohen Bindungsenergie an Sauerstoff. Es handelt sich bei dem Element M um ein Element, dessen Bindungsenergie an Sauerstoff höher ist als diejenige von Indium. Es handelt sich bei dem Element M beispielsweise um ein Element, das die Energielücke des Oxidhalbleiters erhöhen kann. Ferner enthält der Halbleiter 406b vorzugsweise Zink. Wenn der Oxidhalbleiter Zink enthält, wird der Oxidhalbleiter beispielsweise leicht kristallisiert.
Es sei angemerkt, dass der Halbleiter 406b nicht auf den Oxidhalbleiter beschränkt ist. Es kann sich bei dem Halbleiter 406b beispielsweise um einen Oxidhalbleiter, der Zink, aber kein Indium enthält, einen Oxidhalbleiter, der Gallium, aber kein Indium enthält, oder einen Oxidhalbleiter handeln, der Zinn, aber kein Indium enthält, z. B. ein Zinkzinnoxid oder ein Galliumzinnoxid.
Für den Halbleiter 406b kann ein Oxid mit einer großen Energielücke verwendet werden. Die Energielücke des Halbleiters 406b ist beispielsweise größer als oder gleich 2,5 eV und kleiner als oder gleich 4,2 eV, bevorzugt größer als oder gleich 2,8 eV und kleiner als oder gleich 3,8 eV, stärker bevorzugt größer als oder gleich 3 eV und kleiner als oder gleich 3,5 eV.
Es handelt sich bei dem Isolator 406a und dem Isolator 406c um Oxide, die ein oder mehrere Element/e oder zwei oder mehr Elemente enthalten, das/die abgesehen von Sauerstoff in dem Halbleiter 406b enthalten ist/sind. Da der Isolator 406a und der Isolator 406c jeweils ein oder mehrere Element/e oder zwei oder mehr Elemente enthalten, das/die abgesehen von Sauerstoff in dem Halbleiter 406b enthalten ist/sind, ist es weniger wahrscheinlich, dass ein Defektzustand an der Grenzfläche zwischen dem Isolator 406a und dem Halbleiter 406b sowie an der Grenzfläche zwischen dem Halbleiter 406b und dem Isolator 406c gebildet wird.
Als Halbleiter 406b wird ein Oxid mit einer Elektronenaffinität verwendet, die höher ist als diejenigen der Isolatoren 406a und 406c. Als Halbleiter 406b wird beispielsweise ein Oxid mit einer Elektronenaffinität verwendet, die um 0,07 eV oder mehr und 1,3 eV oder weniger, bevorzugt 0,1 eV oder mehr und 0,7 eV oder weniger, stärker bevorzugt 0,15 eV oder mehr und 0,4 eV oder weniger höher ist als diejenigen der Isolatoren 406a und 406c. Es sei angemerkt, dass Elektronenaffinität eine Energielücke zwischen dem Vakuumniveau und dem Minimum des Leitungsbandes meint.
Wenn eine Gate-Spannung an einen derartigen Transistor angelegt wird, bei dem der Isolator 406a unter dem Halbleiter 406b platziert ist und der Isolator 406c über dem Halbleiter 406b platziert ist, wird ein Kanal in dem Halbleiter 406b gebildet, dessen Elektronenaffinität die höchste unter dem Isolator 406a, dem Halbleiter 406b und dem Isolator 406c ist. Auf diese Weise wird eine Struktur mit einem vergrabenen Kanal gebildet.
In einigen Fällen gibt es dabei einen Mischbereich aus dem Isolator 406a und dem Halbleiter 406b zwischen dem Isolator 406a und dem Halbleiter 406b. Des Weiteren gibt es in einigen Fällen einen Mischbereich aus dem Halbleiter 406b und dem Isolator 406c zwischen dem Halbleiter 406b und dem Isolator 406c. Der Mischbereich weist eine niedrige Dichte der Defektzustände auf. Aus diesem Grund ändert sich die Energie in einer Schichtanordnung, die den Isolator 406a, den Halbleiter 406b und den Isolator 406c umfasst, kontinuierlich an ihren Grenzflächen und in der Nähe der Grenzfläche (stetiger Übergang). Es sei angemerkt, dass Grenzen des Isolators 406a, des Halbleiters 406b und des Isolators 406c in einigen Fällen nicht eindeutig sind.
Dabei bewegen sich Elektronen hauptsächlich in dem Halbleiter 406b und nicht in dem Isolator 406a und dem Isolator 406c.
Mit der Verringerung der Faktoren, die die Elektronenbewegung hemmen, kann der Durchlassstrom des Transistors erhöht werden. Die Elektronenbewegung wird beispielsweise in dem Fall gehemmt, in dem eine physikalische Ungleichmäßigkeit in einem Kanalbildungsbereich groß ist.
Um den Durchlassstrom des Transistors zu erhöhen, ist beispielsweise die mittlere quadratische (root mean square, RMS-) Rauheit der Oberseite oder der Unterseite des Halbleiters 406b (einer Ausbildungsoberfläche; hier die Oberseite des Isolators 406a) in einem Messbereich von 1 µm × 1 µm kleiner als 1 nm, bevorzugt kleiner als 0,6 nm, stärker bevorzugt kleiner als 0,5 nm, noch stärker bevorzugt kleiner als 0,4 nm. Die mittlere Oberflächenrauheit (auch als Ra bezeichnet) im Messbereich von 1 µm × 1 µm ist kleiner als 1 nm, bevorzugt kleiner als 0,6 nm, stärker bevorzugt kleiner als 0,5 nm, noch stärker bevorzugt kleiner als 0,4 nm. Die maximale Differenz (auch als P-V bezeichnet) in einem Messbereich von 1 µm × 1 µm ist kleiner als 10 nm, bevorzugt kleiner als 9 nm, stärker bevorzugt kleiner als 8 nm, noch stärker bevorzugt kleiner als 7 nm. Die RMS-Rauheit, Ra und P-V können unter Verwendung eines Rastersondenmikroskops SPA-500, hergestellt von SII Nano Technology Inc., gemessen werden.
Die vorstehende dreischichtige Struktur ist ein Beispiel. Eine mehrschichtige Struktur kann beispielsweise zum Einsatz kommen, bei der ein beliebiger der Isolatoren, die als Beispiele für den Isolator 406a und den Isolator 406c beschrieben worden sind, unter oder über dem Isolator 406a oder unter oder über dem Isolator 406c bereitgestellt ist.
Es sei angemerkt, dass ein Oxidhalbleiter, der für den Halbleiter verwendet werden kann, im Detail bei einer anderen Ausführungsform beschrieben wird.
<Verfahren 1 zum Herstellen des Transistors>
Im Folgenden wird ein Verfahren zum Herstellen des Transistors der vorliegenden Erfindung in 1A bis 1C anhand von 7A bis 7H, 8A bis 8F sowie 9A bis 9D beschrieben.
Zuerst wird das Substrat 400 vorbereitet.
Als Nächstes wird, wie in 7A und 7B dargestellt, ein Isolator, der zu dem Isolator 401 wird, über dem Substrat 400 ausgebildet. Eine Öffnung wird in dem Isolator 401 ausgebildet, und ein Leiter, der zu dem Leiter 413 wird, wird über dem Isolator 401 ausgebildet. Der Leiter, der zu dem Leiter 413 wird, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Der Leiter 413 kann eine mehrschichtige Struktur aufweisen, die einen Leiter umfasst, bei dem die Wahrscheinlichkeit gering ist, dass Sauerstoff durchgelassen wird (auch als Leiter mit hoher Beständigkeit gegen Oxidation bezeichnet). Der Leiter 413 kann in der Öffnung in dem Isolator 401 durch chemisch-mechanisches Polieren (chemical mechanical polishing (CMP)) oder dergleichen eingebettet werden. Alternativ kann der Leiter 413 derart ausgebildet werden, dass ein Leiter ausgebildet und durch ein Photolithographieverfahren oder dergleichen verarbeitet wird.
Bei dem Photolithographieverfahren wird zuerst ein Fotolack durch eine Fotomaske belichtet. Als Nächstes wird ein belichteter Bereich unter Verwendung einer Entwicklerlösung entfernt oder bleibt übrig, so dass eine Resistmaske ausgebildet wird. Anschließend wird ein Ätzen unter Verwendung der Resistmaske durchgeführt. Als ein Ergebnis können der Leiter, der Halbleiter, der Isolator oder dergleichen zu einer gewünschten Form verarbeitet werden. Die Resistmaske wird beispielsweise ausgebildet, indem der Fotolack unter Verwendung von KrF-Excimerlaserlicht, ArF-Excimerlaserlicht, extrem ultraviolettem (EUV-) Licht oder dergleichen belichtet wird. Alternativ kann eine Flüssigkeitsimmersionstechnik zum Einsatz kommen, bei der man einen Abschnitt zwischen einem Substrat und einer Projektionslinse mit einer Flüssigkeit (z. B. Wasser) füllt, um eine Belichtung durchzuführen. Anstelle des vorstehend genannten Lichts kann ein Elektronenstrahl oder ein lonenstrahl verwendet werden. Es sei angemerkt, dass eine Trockenätzbehandlung, wie z. B. Aschen, oder eine Nassätzbehandlung zum Entfernen der Resistmaske verwendet werden können. Alternativ wird eine Nassätzbehandlung nach einer Trockenätzbehandlung durchgeführt. Als weitere Alternative wird eine Trockenätzbehandlung nach einer Nassätzbehandlung durchgeführt.
Als Trockenätzeinrichtung kann eine kapazitiv gekoppelte Plasma-(capacitively coupled plasma (CCP-)) Ätzeinrichtung verwendet werden, die parallele Plattenelektroden umfasst. Die kapazitiv gekoppelte Plasma-Ätzeinrichtung, die parallele Plattenelektroden umfasst, kann eine Struktur aufweisen, bei der ein Hochfrequenz-Strom an eine der parallelen Plattenelektroden angelegt wird. Alternativ kann die kapazitiv gekoppelte Plasma-Ätzeinrichtung eine Struktur aufweisen, bei der unterschiedliche Hochfrequenz-Ströme an die parallelen Plattenelektroden angelegt werden. Alternativ kann die kapazitiv gekoppelte Plasma-Ätzeinrichtung eine Struktur aufweisen, bei der Hochfrequenz-Ströme mit der gleichen Frequenz an die parallelen Plattenelektroden angelegt werden. Alternativ kann die kapazitiv gekoppelte Plasma-Ätzeinrichtung eine Struktur aufweisen, bei der Hochfrequenz-Ströme mit unterschiedlichen Frequenzen an die parallelen Plattenelektroden angelegt werden. Alternativ kann eine Trockenätzeinrichtung verwendet werden, die eine hochdichte Plasmaquelle umfasst. Als Trockenätzeinrichtung, die eine hochdichte Plasmaquelle umfasst, kann beispielsweise eine induktiv gekoppelte Plasma- (inductively coupled plasma (ICP-)) Ätzeinrichtung verwendet werden.
Als Nächstes kann, wie durch Pfeile in 7A und 7B dargestellt, eine Behandlung mit hochdichtem Plasma durchgeführt werden. Eine Behandlung mit hochdichtem Plasma wird vorzugsweise in einer Sauerstoffatmosphäre oder einer Stickstoffatmosphäre durchgeführt. Die Sauerstoffatmosphäre ist eine Gasatmosphäre, die Sauerstoffatome enthält, was Atmosphären aus Sauerstoff, Ozon und Stickstoffoxid (z. B. Stickstoffmonoxid, Stickstoffdioxid, Distickstoffmonoxid, Distickstofftrioxid, Distickstofftetraoxid oder Distickstoffpentoxid) mit einschließt. In der Sauerstoffatmosphäre kann ein Inertgas, wie z. B. Stickstoff, oder ein Edelgas (z. B. Helium oder Argon) enthalten sein. Wenn eine Behandlung mit hochdichtem Plasma in einer Sauerstoffatmosphäre auf derartige Weise durchgeführt wird, können Kohlenstoff, Wasserstoff oder dergleichen freigesetzt werden. Außerdem kann in dem Fall, in dem eine Behandlung mit hochdichtem Plasma in einer Sauerstoffatmosphäre durchgeführt wird, eine organische Verbindung, wie z. B. Kohlenwasserstoff, leicht von einem Gegenstand freigesetzt werden.
Die Behandlung mit hochdichtem Plasma in einer Stickstoffatmosphäre kann beispielsweise eine Behandlung mit hochdichtem Plasma in einer Atmosphäre, die Stickstoff und ein Edelgas enthält, einer Atmosphäre, die Stickstoff, Wasserstoff und ein Edelgas enthält, oder einer Atmosphäre sein, die Ammoniak und ein Edelgas enthält. Mit dieser Behandlung mit hochdichtem Plasma in einer Stickstoffatmosphäre können eine Oberfläche des behandelten Gegenstandes und seine Umgebung nitriert werden. Der nitrierte Bereich kann auf der Seitenfläche des behandelten Gegenstandes derart ausgebildet werden, dass er sehr dünn ist. Dieser nitrierte Bereich kann eine Diffusion von Verunreinigungen verhindern.
Nachdem die Behandlung mit hochdichtem Plasma in einer Sauerstoffatmosphäre durchgeführt worden ist, kann die Behandlung mit hochdichtem Plasma in einer Stickstoffatmosphäre durchgeführt werden. Alternativ kann die Behandlung mit hochdichtem Plasma in einer Sauerstoffatmosphäre durchgeführt werden, nachdem die Behandlung mit hochdichtem Plasma in einer Stickstoffatmosphäre durchgeführt worden ist. Eine Glühbehandlung kann vor oder nach jeder Behandlung mit hochdichtem Plasma durchgeführt werden. Es sei angemerkt, dass es in einigen Fällen bevorzugt wird, eine ausreichende Menge an Gas fließen zu lassen, um die Plasmadichte zu erhöhen. Wenn die Gasmenge nicht ausreicht, wird in einigen Fällen die Deaktivierungsrate von Radikalen höher als die Erzeugungsrate von Radikalen. Beispielsweise wird es in einigen Fällen bevorzugt, Gas bei 100 sccm oder mehr, 300 sccm oder mehr, oder 800 sccm oder mehr fließen zu lassen.
Die Behandlung mit hochdichtem Plasma wird unter Verwendung einer Mikrowelle durchgeführt, die mit einem Hochfrequenz-Generator erzeugt wird, der eine Welle mit einer Frequenz von beispielsweise mehr als oder gleich 0,3 GHz und weniger als oder gleich 3,0 GHz, mehr als oder gleich 0,7 GHz und weniger als oder gleich 1,1 GHz oder mehr als oder gleich 2,2 GHz und weniger als oder gleich 2,8 GHz (typischerweise 2,45 GHz) erzeugt. Der Behandlungsdruck kann höher als oder gleich 10 Pa und niedriger als oder gleich 5000 Pa, vorzugsweise höher als oder gleich 200 Pa und niedriger als oder gleich 1500 Pa, stärker bevorzugt höher als oder gleich 300 Pa und niedriger als oder gleich 1000 Pa sein. Die Substrattemperatur kann höher als oder gleich 100 °C und niedriger als oder gleich 600 °C (typischerweise 400 °C) sein. Des Weiteren kann ein Gasgemisch aus Sauerstoff und Argon verwendet werden.
Das hochdichte Plasma wird beispielsweise unter Verwendung einer 2,45 GHz-Mikrowelle erzeugt und weist vorzugsweise eine Elektronendichte von höher als oder gleich 1 × 10¹¹ /cm³ und niedriger als oder gleich 1 × 10¹³ /cm³, eine Elektronentemperatur von 2 eV oder niedriger oder eine lonenenergie von 5 eV oder niedriger auf. Eine derartige Behandlung mit hochdichtem Plasma erzeugt Radikale mit niedriger kinetischer Energie und verursacht im Vergleich zu einer herkömmlichen Plasmabehandlung wenig Plasmaschäden. Somit ist das Ausbilden eines Films mit wenigen Defekten möglich. Der Abstand zwischen einer Antenne, die die Mikrowelle erzeugt, und dem zu behandelnden Gegenstand ist größer als oder gleich 5 mm und kürzer als oder gleich 120 mm, bevorzugt größer als oder gleich 20 mm und kürzer als oder gleich 60 mm.
Alternativ kann eine Plasmastromquelle bereitgestellt werden, die eine Hochfrequenz- (HF-) Vorspannung an ein Substrat anlegt. Die Frequenz der HF-Vorspannung kann beispielsweise 13,56 MHz, 27,12 MHz oder dergleichen sein. Die Verwendung von hochdichtem Plasma ermöglicht, dass hochdichte Sauerstoffionen erzeugt werden, und das Anlegen der HF-Vorspannung an das Substrat ermöglicht, dass Sauerstoffionen, die durch das hochdichte Plasma erzeugt werden, in effektiver Weise in den zu behandelnden Gegenstand eingeführt werden. Demzufolge wird vorzugsweise die Behandlung mit hochdichtem Plasma durchgeführt, während eine Vorspannung an das Substrat angelegt wird.
Im Anschluss an die Behandlung mit hochdichtem Plasma kann sukzessiv eine Glühbehandlung ohne Luftaussetzung durchgeführt werden. Im Anschluss an die Glühbehandlung kann sukzessiv die Behandlung mit hochdichtem Plasma ohne Luftaussetzung durchgeführt werden. Indem die Behandlung mit hochdichtem Plasma und die Glühbehandlung sukzessiv durchgeführt werden, kann der Eintritt von Verunreinigungen während der Behandlung unterdrückt werden. Des Weiteren kann unnötiger Sauerstoff, der zu dem behandelten Gegenstand hinzugefügt wird, jedoch nicht verwendet wird, um Sauerstofffehlstellen zu füllen, eliminiert werden, indem die Glühbehandlung nach der Behandlung mit hochdichtem Plasma in einer Sauerstoffatmosphäre durchgeführt wird. Die Glühbehandlung kann beispielsweise durch Lampenglühen oder dergleichen durchgeführt werden.
Die Behandlungszeit der Behandlung mit hochdichtem Plasma ist vorzugsweise länger als oder gleich 30 Sekunden und kürzer als oder gleich 120 Minuten, länger als oder gleich 1 Minute und kürzer als oder gleich 90 Minuten, länger als oder gleich 2 Minuten und kürzer als oder gleich 30 Minuten, oder länger als oder gleich 3 Minuten und kürzer als oder gleich 15 Minuten.
Die Behandlungszeit der Glühbehandlung bei einer Temperatur von höher als oder gleich 250 °C und niedriger als oder gleich 800 °C, höher als oder gleich 300 °C und niedriger als oder gleich 700 °C, oder höher als oder gleich 400 °C und niedriger als oder gleich 600 °C ist vorzugsweise länger als oder gleich 30 Sekunden und kürzer als oder gleich 120 Minuten, länger als oder gleich 1 Minute und kürzer als oder gleich 90 Minuten, länger als oder gleich 2 Minuten und kürzer als oder gleich 30 Minuten, oder länger als oder gleich 3 Minuten und kürzer als oder gleich 15 Minuten.
Als Nächstes wird der Isolator 402 ausgebildet. Der Isolator 402 kann durch ein Sputterverfahren, ein chemisches Gasphasenabscheidungs-(chemical vapor deposition, CVD-) Verfahren, ein Molekularstrahlepitaxie-(molecular beam epitaxy, MBE-) Verfahren, ein gepulstes Laserstrahlabscheidungs- (pulsed laser deposition, PLD-) Verfahren, ein Atomlagenabscheidungs- (atomic layer deposition, ALD-) Verfahren oder dergleichen ausgebildet werden.
CVD-Verfahren können in ein plasmaunterstütztes CVD- (plasma enhanced CVD, PECVD-) Verfahren, bei dem Plasma verwendet wird, ein thermisches CVD- (TCVD-) Verfahren, bei dem Wärme verwendet wird, ein Photo-CVD-Verfahren, bei dem Licht verwendet wird, und dergleichen eingeteilt werden. Außerdem kann das CVD-Verfahren je nach Quellengas ein Metall-CVD- (MCVD-) Verfahren und ein metallorganisches CVD- (MOCVD-) Verfahren umfassen.
Unter Verwendung des PECVD-Verfahrens kann ein qualitativ hochwertiger Film bei einer relativ niedrigen Temperatur ausgebildet werden. Des Weiteren wird bei einem thermischen CVD-Verfahren kein Plasma verwendet, und daher verursacht es weniger Plasmaschäden an einem Gegenstand. Beispielsweise könnte eine Leitung, eine Elektrode, ein Element (z. B. Transistor oder Kondensator) oder dergleichen in einer Halbleitervorrichtung durch Empfangen von Ladungen vom Plasma aufgeladen werden. In diesem Fall könnten die akkumulierten Ladungen die Leitung, die Elektrode, das Element oder dergleichen in der Halbleitervorrichtung beschädigen. Im Gegensatz dazu werden dann, wenn ein thermisches CVD-Verfahren, bei dem kein Plasma verwendet wird, zur Anwendung kommt, keine derartigen Schäden auf Grund der Plasmaaussetzung verursacht, und es kann die Ausbeute der Halbleitervorrichtung erhöht werden. Da bei der Abscheidung durch ein thermisches CVD-Verfahren ein Gegenstand keinem Plasma ausgesetzt wird, kann ein Film mit wenigen Defekten erhalten werden.
Ein ALD-Verfahren verursacht auch geringere Plasmaschäden an einem Gegenstand. Ein ALD-Verfahren verursacht bei der Abscheidung keine Plasmaschäden, so dass ein Film mit wenigen Defekten erhalten werden kann.
Im Unterschied zu einem Abscheidungsverfahren, bei dem Teilchen abgeschieden werden, die von einem Target oder dergleichen abgegeben worden sind, wird bei einem CVD-Verfahren und einem ALD-Verfahren ein Film durch eine Reaktion an einer Oberfläche eines Gegenstandes ausgebildet. Daher ermöglichen ein CVD-Verfahren und ein ALD-Verfahren fast unabhängig von der Form eines Gegenstandes eine vorteilhafte Stufenabdeckung. Insbesondere ermöglicht ein ALD-Verfahren eine ausgezeichnete Stufenabdeckung und eine ausgezeichnete Gleichmäßigkeit der Dicke und kann beispielsweise zum Bedecken einer Oberfläche einer Öffnung mit einem hohen Seitenverhältnis vorteilhaft verwendet werden. Im Gegensatz dazu weist ein ALD-Verfahren eine niedrige Abscheidungsrate auf; daher ist es in einigen Fällen zu bevorzugen, dass ein ALD-Verfahren mit einem weiteren Abscheidungsverfahren mit hoher Abscheidungsrate, wie z. B. einem CVD-Verfahren, kombiniert wird.
Wenn ein CVD-Verfahren oder ein ALD-Verfahren verwendet wird, kann die Zusammensetzung eines auszubildenden Films mit einem Verhältnis der Durchflussrate der Quellengase gesteuert werden. Beispielsweise kann durch ein CVD-Verfahren oder ein ALD-Verfahren ein Film mit einer vorbestimmten Zusammensetzung in Abhängigkeit vom Verhältnis der Durchflussrate der Quellengase ausgebildet werden. Außerdem kann mittels eines CVD-Verfahrens oder eines ALD-Verfahrens ein Film ausgebildet werden, dessen Zusammensetzung sich stetig ändert, indem das Verhältnis der Durchflussrate der Quellengase während der Ausbildung des Films geändert wird. In dem Fall, in dem der Film ausgebildet wird, während das Verhältnis der Durchflussrate der Quellengase geändert wird, kann im Vergleich zu dem Fall, in dem der Film unter Verwendung einer Vielzahl von Abscheidungskammern ausgebildet wird, die Zeit, die zur Filmausbildung benötigt wird, verringert werden, da die Zeit, die zum Übertragen und zum Regulieren des Drucks benötigt wird, wegfällt. Daher können Halbleitervorrichtungen mit verbesserter Produktivität hergestellt werden.
Als Nächstes können Kohlenstoff, Wasserstoff und dergleichen freigesetzt werden, indem die Behandlung mit hochdichtem Plasma durchgeführt wird. In dem Fall, in dem die Behandlung mit hochdichtem Plasma ferner in einer Sauerstoffatmosphäre durchgeführt wird, kann eine organische Verbindung, wie z. B. Kohlenwasserstoff, von einem Gegenstand freigesetzt werden.
Des Weiteren kann eine Behandlung zum Hinzufügen von Sauerstoff zu dem Isolator 402 durchgeführt werden. Für die Behandlung zum Hinzufügen von Sauerstoff kann ein lonenimplantationsverfahren, ein Plasmabehandlungsverfahren oder dergleichen verwendet werden. Es sei angemerkt, dass es sich bei dem Sauerstoff, der dem Isolator 402 hinzugefügt wird, um überschüssigen Sauerstoff handelt.
Als Nächstes werden, wie in 7C und 7D dargestellt, ein Isolator, der zu dem Isolator 406a wird, ein Halbleiter, der zu dem Halbleiter 406b wird, und eine Resistmaske 430 ausgebildet.
Als Erstes wird ein Isolator, der zu dem Isolator 406a wird, über dem Isolator 402 ausgebildet. Der Isolator, der zu dem Isolator 406a wird, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Insbesondere wird vorzugsweise eine Facing-Target-Sputtereinrichtung verwendet. Es sei angemerkt, dass in dieser Beschreibung und dergleichen eine Abscheidung unter Verwendung einer Facing-Target-Sputtereinrichtung auch als Dampfabscheidungssputtern (vapor deposition sputtering (VDSP)) bezeichnet werden kann.
Die Verwendung der Facing-Target-Sputtereinrichtung kann Plasmaschäden verringern, die während der Abscheidung des Isolators induziert werden. Somit können Sauerstofffehlstellen in dem Isolator verringert werden. Außerdem ermöglicht die Verwendung der Facing-Target-Sputtereinrichtung eine Abscheidung in einem Hochvakuum. In diesem Fall kann die Verunreinigungskonzentration (z. B. die Konzentration von Wasserstoff, einem Edelgas (wie z. B. Argon) oder Wasser) in dem abgeschiedenen Isolator verringert werden.
Alternativ kann eine Sputtereinrichtung verwendet werden, die eine induktiv gekoppelte Antennenleiterplatte umfasst. Somit kann ein großer Film mit hoher Gleichmäßigkeit bei einer hohen Abscheidungsrate ausgebildet werden.
Die Abscheidung wird vorzugsweise unter Verwendung eines Sauerstoff enthaltenden Gases, eines Edelgases, eines Stickstoff enthaltenden Gases oder dergleichen durchgeführt. Als Stickstoff enthaltendes Gas kann beispielsweise Stickstoff (N₂), Distickstoffoxid (N₂O), Ammoniak (NH₃) oder dergleichen verwendet werden.
Als Nächstes können Kohlenstoff, Wasserstoff und dergleichen freigesetzt werden, indem die Behandlung mit hochdichtem Plasma durchgeführt wird. In dem Fall, in dem die Behandlung mit hochdichtem Plasma ferner in einer Sauerstoffatmosphäre durchgeführt wird, kann eine organische Verbindung, wie z. B. Kohlenwasserstoff, von einem Gegenstand freigesetzt werden.
Des Weiteren kann eine Behandlung zum Hinzufügen von Sauerstoff zu dem Isolator, der zu dem Isolator 406a wird, durchgeführt werden. Für die Behandlung zum Hinzufügen von Sauerstoff kann ein lonenimplantationsverfahren, ein Plasmabehandlungsverfahren oder dergleichen verwendet werden. Es sei angemerkt, dass es sich bei dem Sauerstoff, der dem Isolator, der zu dem Isolator 406a wird, hinzugefügt wird, um überschüssigen Sauerstoff handelt.
Als Nächstes wird der Halbleiter, der zu dem Halbleiter 406b wird, über dem Isolator, der zu dem Isolator 406a wird, ausgebildet. Der Halbleiter kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Insbesondere wird vorzugsweise eine Facing-Target-Sputtereinrichtung verwendet.
Die Verwendung der Facing-Target-Sputtereinrichtung kann Plasmaschäden verringern, die während der Abscheidung des Halbleiters induziert werden. Somit können Sauerstofffehlstellen in dem Halbleiter verringert werden. Außerdem ermöglicht die Verwendung der Facing-Target-Sputtereinrichtung eine Abscheidung in einem Hochvakuum. In diesem Fall kann die Verunreinigungskonzentration (z. B. die Konzentration von Wasserstoff, einem Edelgas (wie z. B. Argon) oder Wasser) in dem abgeschiedenen Isolator verringert werden.
Alternativ kann eine Sputtereinrichtung verwendet werden, die eine induktiv gekoppelte Antennenleiterplatte umfasst. Somit kann ein großer Film mit hoher Gleichmäßigkeit bei einer hohen Abscheidungsrate ausgebildet werden.
Die Abscheidung wird vorzugsweise unter Verwendung eines Sauerstoff enthaltenden Gases, eines Edelgases, eines Stickstoff enthaltenden Gases oder dergleichen durchgeführt. Als Stickstoff enthaltendes Gas kann beispielsweise Stickstoff (N₂), Distickstoffoxid (N₂O) oder Ammoniak (NH₃) verwendet werden.
Als Nächstes wird vorzugsweise eine erste Wärmebehandlung durchgeführt. Die erste Wärmebehandlung kann bei einer Temperatur von höher als oder gleich 250 °C und niedriger als oder gleich 650 °C, bevorzugt höher als oder gleich 450 °C und niedriger als oder gleich 600 °C durchgeführt werden. Die erste Wärmebehandlung wird in einer Inertgasatmosphäre oder einer Atmosphäre durchgeführt, die ein Oxidationsgas mit 10 ppm oder mehr, 1 % oder mehr oder 10 % oder mehr enthält. Die erste Wärmebehandlung kann unter verringertem Druck durchgeführt werden. Alternativ kann die erste Wärmebehandlung auf die folgende Weise durchgeführt werden: Eine Wärmebehandlung wird in einer Inertgasatmosphäre durchgeführt, und dann wird eine weitere Wärmebehandlung in einer Atmosphäre, die ein Oxidationsgas mit 10 ppm oder mehr, 1 % oder mehr oder 10 % oder mehr enthält, durchgeführt, um desorbierten Sauerstoff zu kompensieren. Die erste Wärmebehandlung kann beispielsweise die Kristallinität des Halbleiters erhöhen und Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, entfernen. Alternativ kann während der ersten Wärmebehandlung eine Plasmabehandlung unter Verwendung von Sauerstoff unter verringertem Druck durchgeführt werden. Die Plasmabehandlung, die Sauerstoff enthält, wird beispielsweise vorzugsweise unter Verwendung einer Einrichtung durchgeführt, die eine Stromquelle zum Erzeugen von hochdichtem Plasma unter Verwendung von Mikrowellen umfasst. Alternativ kann eine Plasmastromquelle zum Anlegen einer Hochfrequenz- (HF-) Spannung an die Seite eines Substrats bereitgestellt werden. Die Verwendung des hochdichten Plasmas ermöglicht, dass hochdichte Sauerstoffradikale gebildet werden, und das Anlegen der HF-Spannung an die Seite des Substrats ermöglicht, dass Sauerstoffradikale, die durch das hochdichte Plasma erzeugt werden, in effizienter Weise in den Halbleiter 406b eingeführt werden. Alternativ kann eine Plasmabehandlung unter Verwendung von Sauerstoff nach einer Plasmabehandlung unter Verwendung eines Inertgases mit der Einrichtung durchgeführt werden, um freigesetzten Sauerstoff zu kompensieren.
Als Nächstes werden, wie in 7E und 7F dargestellt, der Isolator, der zu dem Isolator 406a wird, und der Halbleiter, der zu dem Halbleiter 406b wird, durch ein Photolithographieverfahren oder dergleichen unter Verwendung einer Resistmaske 430 verarbeitet, um einen mehrschichtigen Film auszubilden, der den Isolator 406a und den Halbleiter 406b umfasst. Es sei angemerkt, dass dann, wenn der mehrschichtige Film ausgebildet wird, der Isolator 402 in einigen Fällen ebenfalls einem Ätzen ausgesetzt wird, wodurch er einen verschmälerten Bereich aufweist. Das heißt, dass der Isolator 402 einen hervorspringenden Abschnitt in einem Bereich in Kontakt mit dem mehrschichtigen Film aufweisen kann.
Als Nächstes können Kohlenstoff, Wasserstoff und dergleichen freigesetzt werden, indem die Behandlung mit hochdichtem Plasma durchgeführt wird. In dem Fall, in dem die Behandlung mit hochdichtem Plasma ferner in einer Sauerstoffatmosphäre durchgeführt wird, kann eine organische Verbindung, wie z. B. Kohlenwasserstoff, von einem Gegenstand freigesetzt werden.
Als Nächstes werden, wie in 7G und 7H dargestellt, ein Leiter 416 und ein Isolator, der zu dem Isolator 410 wird, ausgebildet.
Als Erstes wird der Leiter 416 ausgebildet. Der Leiter 416 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
Es sei angemerkt, dass der Leiter 416 den mehrschichtigen Film bedeckt. Die Seitenfläche des Isolators 406a und die Oberseite und Seitenfläche des Halbleiters 406b werden teilweise beim Ausbilden des Leiters über dem mehrschichtigen Film beschädigt, und dann könnte sich ein Bereich bilden, in dem der Widerstand verringert ist. Da der Isolator 406a und der Halbleiter 406b jeweils einen Bereich umfassen, dessen Widerstand verringert ist, kann der Kontaktwiderstand zwischen dem Leiter 416 und dem Halbleiter 406b verringert werden.
Als Nächstes können Kohlenstoff, Wasserstoff und dergleichen freigesetzt werden, indem die Behandlung mit hochdichtem Plasma durchgeführt wird. In dem Fall, in dem die Behandlung mit hochdichtem Plasma ferner in einer Sauerstoffatmosphäre durchgeführt wird, kann eine organische Verbindung, wie z. B. Kohlenwasserstoff, von einem Gegenstand freigesetzt werden.
Als Nächstes wird der Leiter 416 durch ein Photolithographieverfahren oder dergleichen verarbeitet, wodurch die Leiter 416a und 416b ausgebildet werden.
Als Nächstes können Kohlenstoff, Wasserstoff und dergleichen freigesetzt werden, indem die Behandlung mit hochdichtem Plasma durchgeführt wird. In dem Fall, in dem die Behandlung mit hochdichtem Plasma ferner in einer Sauerstoffatmosphäre durchgeführt wird, kann eine organische Verbindung, wie z. B. Kohlenwasserstoff, von einem Gegenstand freigesetzt werden.
Als Nächstes wird der Isolator, der zu dem Isolator 410 wird, ausgebildet. Der Isolator, der zu dem Isolator 410 wird, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Alternativ kann der Isolator, der zu dem Isolator 410 wird, durch ein Rotationsbeschichtungsverfahren, ein Tauchverfahren, ein Tröpfchenabgabeverfahren (wie z. B. ein Tintenstrahlverfahren), ein Druckverfahren (wie z. B. Siebdruckverfahren oder ein Offsetdruckverfahren), ein Verfahren mit einer Rakelschneide (doctor knife), ein Walzenbeschichtungsverfahren, ein Vorhangbeschichtungsverfahren oder dergleichen ausgebildet werden.
Der Isolator, der zu dem Isolator 410 wird, kann derart ausgebildet werden, dass er eine flache Oberseite aufweist. Beispielsweise kann die Oberseite des Isolators, der zu dem Isolator 410 wird, Ebenheit unmittelbar nach der Filmausbildung aufweisen. Alternativ kann nach der Filmausbildung ein oberer Bereich des Isolators, der zu dem Isolator 410 wird, entfernt werden, wodurch die Oberseite des Isolators, der zu dem Isolator 410 wird, parallel zu einer Referenzoberfläche, wie z. B. einer Rückseitenfläche des Substrats, wird. Eine derartige Behandlung wird als Planarisierungsbehandlung bezeichnet. Als Planarisierungsbehandlung kann beispielsweise eine chemisch-mechanische Polierbehandlung, eine Trockenätzbehandlung oder dergleichen durchgeführt werden. Jedoch ist die Oberseite des Isolators, der zu dem Isolator 410 wird, nicht notwendigerweise flach.
Als Nächstes können Kohlenstoff, Wasserstoff und dergleichen freigesetzt werden, indem die Behandlung mit hochdichtem Plasma durchgeführt wird. In dem Fall, in dem die Behandlung mit hochdichtem Plasma ferner in einer Sauerstoffatmosphäre durchgeführt wird, kann eine organische Verbindung, wie z. B. Kohlenwasserstoff, von einem Gegenstand freigesetzt werden.
Als Nächstes wird eine Resistmaske 431 über dem Isolator, der zu dem Isolator 410 wird, durch ein Photolithographieverfahren oder dergleichen ausgebildet. Hier kann ein organischer Beschichtungsfilm zwischen der Oberseite des Isolators, der zu dem Isolator 410 wird, und der Resistmaske 431 ausgebildet werden, um die Adhäsion zwischen der Oberseite des Isolators, der zu dem Isolator 410 wird, und der Resistmaske 431 zu verbessern.
Als Nächstes wird, wie in 8A und 8B dargestellt, eine Öffnung in dem Isolator 410 und dem Leiter 416 gebildet. Als Erstes wird nach dem Ausbilden der Resistmaske 431 der Isolator, der zu dem Isolator 410 wird, einer ersten Verarbeitung durch ein Trockenätzverfahren oder dergleichen unterzogen, um die Oberseite des Leiters 416 freizulegen. Bei einem Trockenätzverfahren kann eine beliebige der vorstehenden Trockenätzeinrichtungen verwendet werden; jedoch wird vorzugsweise eine Trockenätzeinrichtung verwendet, bei der Hochfrequenz-Stromquellen mit unterschiedlichen Frequenzen mit den parallelen Plattenelektroden verbunden sind.
Als Nächstes wird der Leiter 416 einer zweiten Verarbeitung durch ein Trockenätzverfahren oder dergleichen unterzogen, um in den Leiter 416a und den Leiter 416b geteilt zu werden. Es sei angemerkt, dass der Isolator 410 und der Leiter 416 in demselben Photolithografieprozess verarbeitet werden können. Durch Verarbeitung in demselben Photolithografieprozess kann die Anzahl von Herstellungsschritten verringert werden. Somit kann eine Halbleitervorrichtung, die den Transistor beinhaltet, mit einer hohen Produktivität hergestellt werden.
Zu diesem Zeitpunkt weist der Halbleiter 406b einen Bereich auf, der freigelegt ist. Der freigelegte Bereich des Halbleiters 406b wird in einigen Fällen teilweise durch die zweite Behandlung entfernt. Des Weiteren heften sich in einigen Fällen Verunreinigungselemente, wie z. B. verbliebene Bestandteile des Ätzgases, an die freigelegte Oberfläche des Halbleiters 406b an. Beispielsweise kann sich Chlor und dergleichen anheften, wenn ein Gas auf Chlor-Basis als Ätzgas verwendet wird. Wenn ein Gas auf Kohlenwasserstoff-Basis als Ätzgas verwendet wird, können sich Kohlenstoff, Wasserstoff und dergleichen anheften. Die Verunreinigungselemente, die sich an die freigelegte Oberfläche des Halbleiters 406b heften, werden vorzugsweise verringert. Die Verunreinigungselemente können verringert werden, indem eine Reinigungsbehandlung unter Verwendung von verdünnter Flusssäure, eine Reinigungsbehandlung unter Verwendung von Ozon, eine Reinigungsbehandlung unter Verwendung von UV-Strahlen oder dergleichen durchgeführt wird. Es sei angemerkt, dass verschiedene Arten von Reinigungsbehandlungen in Kombination verwendet werden können. Dementsprechend weist die freigelegte Oberfläche des Halbleiters 406b, d. h., der Bereich, in dem ein Kanal gebildet wird, einen hohen Widerstand auf.
Als Nächstes können Kohlenstoff, Wasserstoff und dergleichen freigesetzt werden, indem die Behandlung mit hochdichtem Plasma durchgeführt wird. In dem Fall, in dem die Behandlung mit hochdichtem Plasma ferner in einer Sauerstoffatmosphäre durchgeführt wird, kann eine organische Verbindung, wie z. B. Kohlenwasserstoff, von einem Gegenstand freigesetzt werden.
Als Nächstes wird, wie in 8C und 8D dargestellt, der Isolator 406c über einer Oberseite und einer Seitenfläche des Halbleiters 406b, einer Seitenfläche des Isolators 406a, einer Oberseite des Isolators 402 und einer Oberseite des Isolators 410 ausgebildet, wobei es sich bei diesen um Oberflächen handelt, mit Ausnahme von mindestens einer Seitenfläche des Isolators 410. Der Isolator 406c kann durch ein Sputterverfahren ausgebildet werden.
Hier wird eine Sputtereinrichtung, die zum Ausbilden des Isolators 406c verwendet wird, anhand von 21 und 22 beschrieben.
21 ist eine Querschnittsansicht, die einen Teil einer Sputtereinrichtung 101 darstellt. Die Sputtereinrichtung 101, die in 21 dargestellt wird, umfasst ein Bauelement 190, einen Kollimator 150, der über dem Bauelement 190 platziert ist, eine Target-Halterung 120, eine Grundplatte 110, die über der Target-Halterung 120 platziert ist, ein Target 100, das über der Grundplatte 110 platziert ist, eine Magneteinheit 130, die einen Magneten 130N und einen Magneten 130S umfasst, die unter dem Target 100 platziert sind, wobei die Grundplatte 110 dazwischen positioniert ist, und eine Magnet-Halterung 132, die die Magneteinheit 130 stützt. Es sei angemerkt, dass in dieser Beschreibung eine Magneteinheit eine Gruppe von Magneten meint. Die Magneteinheit kann durch „Kathode“, „Kathodenmagnet“, „magnetisches Bauelement“, „magnetischer Teil“ oder dergleichen ersetzt werden.
Ein Substrattisch 170, der derart platziert ist, dass er dem Target 100 zugewandt ist, und ein Substrat 160, das von dem Substrattisch 170 gehalten wird, werden dargestellt. 21 stellt ebenfalls eine magnetische Kraftlinie 180a und eine magnetische Kraftlinie 180b dar, die durch die Magneteinheit 130 gebildet werden.
Die Target-Halterung 120 und die Grundplatte 110 werden durch einen Bolzen aneinander befestigt und weisen das gleiche Potential auf. Die Target-Halterung 120 weist eine Funktion zum Stützen des Targets 100 auf, wobei die Grundplatte 110 dazwischen positioniert ist.
Die Grundplatte 110 weist eine Funktion zum Fixieren des Targets 100 auf.
Die Sputtereinrichtung 101 kann einen Wasserkanal in oder unter der Grundplatte 110 aufweisen. Indem ein Fluid (Luft, Stickstoff, ein Edelgas, Wasser, Öl oder dergleichen) durch den Wasserkanal fließt, kann eine Entladungsanomalie infolge eines Anstiegs der Temperatur des Targets 100 oder eine Beschädigung der Sputtereinrichtung 101 infolge einer Verformung einer Komponente, wie z. B. des Targets 100, beim Sputtern verhindert werden. In diesem Fall werden die Grundplatte 110 und das Target 100 vorzugsweise mit einem Befestigungsbauelement aneinander befestigt, da das Kühlvermögen erhöht wird.
Eine Dichtung wird vorzugsweise zwischen der Target-Halterung 120 und der Grundplatte 110 bereitgestellt, wobei in diesem Fall eine Verunreinigung mit einer geringeren Wahrscheinlichkeit von außen oder einem Wasserkanal in die Sputtereinrichtung 101 eintritt.
In der Magneteinheit 130 werden der Magnet 130N und der Magnet 130S derart platziert, dass ihre Oberflächen auf der Seite des Targets 100 entgegengesetzte Polaritäten aufweisen. Hier wird der Fall beschrieben, in dem der Pol des Magneten 130N auf der Seite des Targets 100 der Nordpol ist und der Pol des Magneten 130S auf der Seite des Targets 100 der Südpol ist. Es sei angemerkt, dass die Anordnung der Magneten und die Polaritäten in der Magneteinheit 130 nicht auf diejenigen beschränkt sind, die in 21 dargestellt werden.
Die magnetische Kraftlinie 180a ist eine der magnetischen Kraftlinien, die ein horizontales Magnetfeld in der Nähe einer Oberseite des Targets 100 bilden. Die Nähe der Oberseite des Targets 100 entspricht einem Bereich, in dem der senkrechte Abstand von der Oberseite des Targets 100 beispielsweise größer als oder gleich 0 mm und kleiner als oder gleich 10 mm, insbesondere größer als oder gleich 0 mm und kleiner als oder gleich 5 mm ist.
Die magnetische Kraftlinie 180b ist eine der magnetischen Kraftlinien, die ein horizontales Magnetfeld in einer Ebene bilden, die um einen senkrechten Abstand d entfernt von der Oberseite der Magneteinheit 130 liegt. Der senkrechte Abstand d ist beispielsweise größer als oder gleich 0 mm und kleiner als oder gleich 20 mm oder größer als oder gleich 5 mm und kleiner als oder gleich 15 mm.
Bei der Abscheidung ist ein Potential V1, das an die Target-Halterung 120 angelegt wird, beispielsweise niedriger als ein Potential V2, das an den Substrattisch 170 angelegt wird. Das Potential V2, das an den Substrattisch 170 angelegt wird, ist beispielsweise das Erdpotential. Ein Potential V3, das an die Magnet-Halterung 132 angelegt wird, ist beispielsweise das Erdpotential. Es sei angemerkt, dass die Potentiale V1, V2 und V3 nicht auf die vorstehende Beschreibung beschränkt sind. Es werden nicht notwendigerweise sämtlichen Komponenten, d. h. der Target-Halterung 120, dem Substrattisch 170 und der Magnet-Halterung 132, Potentiale zugeführt. Beispielsweise kann der Substrattisch 170 elektrisch schweben.
21 stellt ein Beispiel dar, in dem die Grundplatte 110 und die Target-Halterung 120 elektrisch nicht mit der Magneteinheit 130 und der Magnet-Halterung 132 verbunden sind; jedoch ist die elektrische Verbindung nicht darauf beschränkt. Beispielsweise können die Grundplatte 110 und die Target-Halterung 120 elektrisch mit der Magneteinheit 130 und der Magnet-Halterung 132 verbunden sein, und die Grundplatte 110, die Target-Halterung 120, die Magneteinheit 130 und die Magnet-Halterung 132 können das gleiche Potential aufweisen.
Wenn das Potential V1 an die Target-Halterung 120 unter den Bedingungen angelegt wird, dass das Abscheidungsgas (z. B. Sauerstoff, Stickstoff oder ein Edelgas, wie z. B. Argon) in die Sputtereinrichtung 101 fließt und der Druck in der Sputtereinrichtung 101 konstant ist (z. B. größer als oder gleich 0,05 Pa und kleiner als oder gleich 10 Pa, bevorzugt größer als oder gleich 0,1 Pa und kleiner als oder gleich 0,8 Pa), wird ein Plasma in einem Magnetfeld gebildet, das von der Magneteinheit 130 gebildet wird. Das Potential des Plasmas ist ein Potential Vp, das höher als das Potential V1 ist. Dabei wird ein Kation in dem Plasma durch eine Potentialdifferenz zwischen dem Potential Vp und dem Potential V1 zum Target 100 hin beschleunigt. Anschließend kollidiert das Kation mit dem Target 100, wodurch gesputterte Teilchen freigesetzt werden. Die freigesetzten gesputterten Teilchen, die das Substrat 160 erreichen, werden abgeschieden, um einen Film auszubilden.
In einer Sputtereinrichtung ist im Allgemeinen die Wahrscheinlichkeit gering, dass ein gesputtertes Teilchen einen unteren Abschnitt einer kleinen Öffnung mit einem hohen Seitenverhältnis erreicht. Außerdem wird ein gesputtertes Teilchen, das in der schrägen Richtung zu dem Substrat fliegt, in der Nähe eines oberen Teils einer Öffnung abgeschieden, was die Breite des oberen Teils der Öffnung verschmälert. In diesem Fall wird das gesputterte Teilchen nicht in der Öffnung ausgebildet.
Im Gegensatz dazu heften sich freigesetzte gesputterte Teilchen, die in der schrägen Richtung zu der Ausbildungsoberfläche des Substrats 160 fliegen, durch Verwendung der Sputtereinrichtung mit der vorstehenden Struktur an den Kollimator 150 an. Das heißt, dass gesputterte Teilchen, die eine senkrechte Komponente in Hinblick auf das Substrat 160 aufweisen und die den Kollimator 150, der zwischen dem Target 100 und dem Substrat 160 bereitgestellt ist, passiert haben, das Substrat erreichen. Somit werden gesputterte Teilchen auf einer Ebene abgeschieden, die parallel zum Substrat ist. Andererseits werden gesputterte Teilchen nicht auf einer Ebene abgeschieden, die senkrecht zum Substrat ist, oder die Menge der Abscheidung auf der Ebene, die senkrecht zum Substrat ist, ist kleiner als diejenige auf der Ebene, die parallel zum Substrat ist. Demzufolge kann der Isolator 406c durch Verwendung der Sputtereinrichtung mit der vorstehenden Struktur auf Ebenen mit Ausnahme von Ebenen, die senkrecht zum Substrat sind, ausgebildet werden, wie in 8C und 8D dargestellt.
Der senkrechte Abstand zwischen dem Target 100 und dem Kollimator 150 und derjenige zwischen dem Substrat 160 und dem Kollimator 150 können in angemessener Weise entsprechend der Qualität eines Films, der ausgebildet wird, geändert werden. Somit kann der Kollimator 150 einen beweglichen Abschnitt 151 und einen beweglichen Abschnitt 152 umfassen, wie in 22 dargestellt. Indem der bewegliche Abschnitt 151 enthalten ist, kann leicht ausgewählt werden, ob der Kollimator 150 verwendet wird oder nicht. Indem der bewegliche Abschnitt 152 enthalten ist, können der senkrechte Abstand zwischen dem Kollimator 150 und dem Substrat 160 und derjenige zwischen dem Kollimator 150 und dem Target 100 leicht angepasst werden.
Alternativ kann auch ein Long-Throw-Sputterverfahren verwendet werden. Bei dem Long-Throw-Sputterverfahren wird der senkrechte Abstand zwischen dem Target 100 und dem Substrat 160 groß gewählt, wodurch die Eintrittsrichtung des gesputterten Teilchens ungefähr senkrecht zu dem Substrat 160 sein kann. Folglich kann der Isolator 406c selbst dann, wenn der Kollimator 150 nicht verwendet wird, auf Ebenen ohne Ebenen senkrecht zu dem Substrat ausgebildet werden. Es sei angemerkt, dass der senkrechte Abstand zwischen dem Substrat 160 und dem Target 100 größer als oder gleich 150 mm und kleiner als oder gleich 500 mm ist. Es sei angemerkt, dass eine Kombination aus dem Long-Throw-Sputterverfahren und dem Kollimator 150 zum Einsatz kommen kann.
Als Nächstes können Kohlenstoff, Wasserstoff und dergleichen freigesetzt werden, indem die Behandlung mit hochdichtem Plasma durchgeführt wird. In dem Fall, in dem die Behandlung mit hochdichtem Plasma ferner in einer Sauerstoffatmosphäre durchgeführt wird, kann eine organische Verbindung, wie z. B. Kohlenwasserstoff, von einem Gegenstand freigesetzt werden.
Als Nächstes werden, wie in 8E und 8F dargestellt, ein Isolator, der zu dem Isolator 412 wird, ein Leiter, der zu dem Leiter 404a wird, und ein Leiter, der zu dem Leiter 404b wird, ausgebildet.
Als Erstes wird ein Isolator, der zu dem Isolator 412 wird, über dem Isolator 410 und dem Isolator 406c ausgebildet. Der Isolator, der zu dem Isolator 412 wird, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
Als Nächstes können Kohlenstoff, Wasserstoff und dergleichen freigesetzt werden, indem die Behandlung mit hochdichtem Plasma durchgeführt wird. In dem Fall, in dem die Behandlung mit hochdichtem Plasma ferner in einer Sauerstoffatmosphäre durchgeführt wird, kann eine organische Verbindung, wie z. B. Kohlenwasserstoff, von einem Gegenstand freigesetzt werden.
Als Nächstes werden ein Leiter, der zu dem Leiter 404a wird, und ein Leiter, der zu dem Leiter 404b wird, ausgebildet. Der Leiter, der zu dem Leiter 404a wird, und der Leiter, der zu dem Leiter 404b wird, können durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Der Leiter, der zu dem Leiter 404a wird, und der Leiter, der zu dem Leiter 404b wird, werden derart ausgebildet, dass sie die Öffnung füllen, die in dem Isolator 410 und dergleichen ausgebildet worden ist. Demzufolge wird das CVD-Verfahren (insbesondere das MCVD-Verfahren) bevorzugt. Ein mehrschichtiger Film aus einem Leiter, der durch ein ALD-Verfahren oder dergleichen ausgebildet wird, und einem Leiter, der durch ein CVD-Verfahren ausgebildet wird, wird in einigen Fällen bevorzugt, um die Adhäsion des Leiters zu erhöhen, der durch ein MCVD-Verfahren ausgebildet wird. Beispielsweise kann ein mehrschichtiger Film verwendet werden, bei dem Titannitrid und Wolfram in dieser Reihenfolge ausgebildet werden.
Als Nächstes werden, wie in 9A und 9B dargestellt, der Leiter 404a, der Leiter 404b, der Isolator 412 und der Isolator 406c durch eine CMP-Behandlung oder dergleichen entfernt, um den Isolator 410 freizulegen. Hier kann der Isolator 410 als Stoppschicht verwendet werden, und die Dicke des Isolators 410 wird in einigen Fällen verringert. Demzufolge wird der Isolator 410 derart ausgebildet, dass er eine ausreichende Dicke aufweist, damit der Leiter 404a und der Leiter 404b einen ausreichend niedrigen Widerstand in einem vervollständigten Transistor aufweisen, wodurch eine Vielzahl von Transistoren mit geringen Schwankungen der Eigenschaften hergestellt werden kann.
Es sei angemerkt, dass die CMP-Behandlung nur einmal oder mehrmals durchgeführt werden kann. Wenn die CMP-Behandlung mehrmals durchgeführt wird, wird vorzugsweise ein erstes Polieren mit einer hohen Polierrate durchgeführt, gefolgt von einem Endpolieren mit einer niedrigen Polierrate. Durch Durchführen von Polierschritten mit unterschiedlichen Polierraten in Kombination kann die Ebenheit der polierten Oberfläche weiter erhöht werden.
Als Nächstes wird ein Leiter, der zu dem Leiter 420 wird, ausgebildet. Es sei angemerkt, dass der Leiter 420 eine mehrschichtige Struktur aufweisen kann. Der Leiter, der zu dem Leiter 420 wird, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Als Nächstes wird der Leiter, der zu dem Leiter 420 wird, durch ein Photolithographieverfahren oder dergleichen verarbeitet, wodurch der Leiter 420 ausgebildet wird.
Als Nächstes wird, wie in 9C und 9D dargestellt, der Isolator 408 über dem Isolator 410 und dem Leiter 420 ausgebildet. Der Isolator 408 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Aluminiumoxid wird vorzugsweise als Isolator 408 unter Verwendung eines Plasmas, das Sauerstoff enthält, ausgebildet, wodurch Sauerstoff in dem Plasma der Oberseite des Isolators 410 als überschüssiger Sauerstoff (exO) hinzugefügt werden kann. Überschüssiger Sauerstoff kann dem Isolator 408 hinzugefügt werden, indem Sauerstoff über den Isolator 410 zugeführt wird. Dabei könnte sich der Mischbereich, der eine große Menge an überschüssigem Sauerstoff enthält, in der Grenzfläche zwischen dem Isolator 408 und dem Isolator 410 und der Umgebung der Grenzfläche bilden.
Als Nächstes können Kohlenstoff, Wasserstoff und dergleichen freigesetzt werden, indem die Behandlung mit hochdichtem Plasma durchgeführt wird. In dem Fall, in dem die Behandlung mit hochdichtem Plasma ferner in einer Sauerstoffatmosphäre durchgeführt wird, kann eine organische Verbindung, wie z. B. Kohlenwasserstoff, von einem Gegenstand freigesetzt werden.
Des Weiteren kann eine zweite Wärmebehandlung zu einer beliebigen Zeit nach dem Ausbilden des Isolators 408 durchgeführt werden. Durch die zweite Wärmebehandlung wandert der überschüssige Sauerstoff, der in dem Isolator 410 und dem Mischbereich 414 enthalten ist, zu dem Halbleiter 406b über den Isolator 412, den Isolator 402, den Isolator 406c und den Isolator 406a. Da überschüssiger Sauerstoff zu dem Halbleiter 406b wandert, wie vorstehend beschrieben, können Defekte (Sauerstofffehlstellen) in dem Halbleiter 406b verringert werden.
Es sei angemerkt, dass die zweite Wärmebehandlung bei einer derartigen Temperatur durchgeführt werden kann, bei der überschüssiger Sauerstoff in dem Isolator 410 und dem Mischbereich 414 in den Halbleiter 406b diffundiert wird. Bezüglich der zweiten Wärmebehandlung kann beispielsweise auf die Beschreibung der ersten Wärmebehandlung Bezug genommen werden. Die zweite Wärmebehandlung wird vorzugsweise bei einer niedrigeren Temperatur durchgeführt als die erste Wärmebehandlung. Die zweite Wärmebehandlung wird vorzugsweise bei einer Temperatur durchgeführt, die um mehr als oder gleich 20 °C und weniger als oder gleich 150 °C, bevorzugt um mehr als oder gleich 40 °C und weniger als oder gleich 100 °C niedriger ist als diejenige der ersten Wärmebehandlung. Folglich kann ein überflüssiges Freisetzen von überschüssigem Sauerstoff von dem Isolator 402 oder dergleichen verhindert werden. Es sei angemerkt, dass die zweite Wärmebehandlung nicht notwendigerweise durchgeführt wird, wenn eine Erwärmung beim Ausbilden der Filme als Wärmebehandlung dienen kann, die mit der zweiten Wärmebehandlung vergleichbar ist.
Obwohl nicht dargestellt, können eine Öffnung, die bis zu dem Leiter 416a reicht, und eine Öffnung, die bis zu dem Leiter 416b reicht, in dem Isolator 408 und dem Isolator 410 ausgebildet werden, und Leiter, die als Leitungen dienen, können in den Öffnungen ausgebildet werden. Alternativ kann eine Öffnung, die bis zu dem Leiter 404 reicht, in dem Isolator 408 ausgebildet werden, und ein Leiter, der als Leitung dient, kann in der Öffnung ausgebildet werden.
Durch die vorstehenden Schritte kann der Transistor, der in 1A bis 1C dargestellt wird, hergestellt werden.
Bei der Ausführungsform 1 wurde eine Ausführungsform der vorliegenden Erfindung beschrieben. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf die vorstehenden Beispiele beschränkt ist. Das heißt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf eine bestimmte Ausführungsform beschränkt ist, da verschiedene Ausführungsformen der vorliegenden Erfindung in dieser Ausführungsform sowie anderen Ausführungsformen offenbart werden. Obwohl das Beispiel, in dem ein Oxidhalbleiter als Halbleiter verwendet wird, als eine Ausführungsform der vorliegenden Erfindung beschrieben worden ist, ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Je nach Umständen oder Bedingungen können auch Silizium, Germanium, Siliziumgermanium, Siliziumkarbid, Galliumarsenid, Aluminiumgalliumarsenid, Indiumphosphid, Galliumnitrid, ein organischer Halbleiter oder dergleichen bei einer Ausführungsform der vorliegenden Erfindung verwendet werden.
Die Struktur und das Verfahren, die bei dieser Ausführungsform beschrieben worden sind, können in einer geeigneten Kombination mit einer beliebigen der bei den anderen Ausführungsformen beschriebenen anderen Strukturen und Verfahren implementiert werden.
(Ausführungsform 2)
<Transistorstruktur 2>
Ein Transistor, der eine Struktur aufweist, die sich von derjenigen in 1A bis 1C unterscheidet, und ein Herstellungsverfahren davon werden anhand von 2A bis 2C beschrieben. 2A bis 2C sind eine Draufsicht und Querschnittsansichten einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung. 2A ist die Draufsicht, und 2B und 2C sind die Querschnittsansichten entlang den Strichpunktlinien A1-A2 bzw. A3-A4 in 2A. Es sei angemerkt, dass einige Komponenten in der Draufsicht in 2A zur Vereinfachung der Zeichnung nicht dargestellt werden.
In dem Transistor in 2B ist der Winkel θ zwischen der Seitenfläche des Isolators 410 und einer Oberseite des Leiters 416a größer als 0° und kleiner als 90°, und der Isolator 406c wird auf der Seitenfläche des Isolators 410 ausgebildet. Der Winkel θ ist vorzugsweise größer als oder gleich 75° und kleiner als 90°, bevorzugt größer als oder gleich 80° und kleiner als 90°, stärker bevorzugt größer als oder gleich 85° und kleiner als 90°. Der Isolator 406c wird in einem Bereich, der mit einer Seitenfläche des Leiters 404 überlappt, wobei der Isolator 412 dazwischen bereitgestellt ist, dünner ausgebildet als in einem Bereich, der mit der Unterseite des Leiters 404 überlappt. Bezüglich der anderen Komponenten kann auf die Beschreibung des Transistors in 1A bis 1C verwiesen werden.
<Verfahren 2 zum Herstellen des Transistors>
Als Erstes werden die Schritte bis zu dem in 7H dargestellten und bei der Ausführungsform 1 beschriebenen Schritt durchgeführt.
Als Nächstes wird die Seitenfläche des Isolators 410 derart ausgebildet, dass der Winkel θ zwischen der Seitenfläche des Isolators 410 und der Oberseite des Leiters 416a größer als 0° und kleiner als 90° ist. Anschließend wird der Isolator 406c unter Verwendung der Filmausbildungseinrichtung, die bei der Ausführungsform 1 beschrieben worden ist, ausgebildet. Dabei gilt beispielsweise das Folgende: Je kleiner der Winkel θ, desto höher die Wahrscheinlichkeit der Abscheidung des gesputterten Teilchens, wobei in diesem Fall der Isolator 406c auf der Seitenfläche des Isolators 410 dick ausgebildet wird. Der Isolator 406c wird auf der Seitenfläche des Isolators 410 dünn ausgebildet, wenn der Winkel θ größer wird. In derartiger Weise kann die Dicke des Isolators 406c, der auf der Seitenfläche des Isolators 410 ausgebildet wird, durch den Winkel θ angepasst werden. Das heißt, dass L1, d. h. die Breite des auszubildenden Offset-Bereichs, verringert werden kann. Folglich ist t1 größer als L1, und L1/t1 ist kleiner als 1.
Die folgenden Schritte können auf eine Weise durchgeführt werden, die derjenigen der Schritte entspricht, die bei dem Verfahren 1 zum Herstellen des Transistors, der bei der Ausführungsform 1 beschrieben worden ist, beschrieben worden sind.
Durch die vorstehenden Schritte kann der Transistor, der in 2A bis 2C dargestellt wird, hergestellt werden.
Die Struktur und das Verfahren, die bei dieser Ausführungsform beschrieben worden sind, können in einer geeigneten Kombination mit einer beliebigen der bei den anderen Ausführungsformen beschriebenen anderen Strukturen und Verfahren implementiert werden.
(Ausführungsform 3)
<Transistorstrukturen 3 und 4>
Transistoren, die Strukturen aufweisen, die sich von derjenigen in 1A bis 1C unterscheiden, und Herstellungsverfahren davon werden anhand von 3A bis 3C sowie 4A bis 4C beschrieben. 3A bis 3C sowie 4A bis 4C sind Draufsichten und Querschnittsansichten von Halbleitervorrichtungen einer Ausführungsform der vorliegenden Erfindung.
Die Transistoren, die in 3A bis 3C sowie 4A bis 4C dargestellt werden, werden beschrieben. 3A und 4A sind Draufsichten. 3B ist eine Querschnittsansicht entlang der Strichpunktlinie A1-A2 in 3A. 3C ist eine Querschnittsansicht entlang der Strichpunktlinie A3-A4 in 3A. Es sei angemerkt, dass einige Komponenten in der Draufsicht in 3A zur Vereinfachung der Zeichnung nicht dargestellt werden.
4B ist eine Querschnittsansicht entlang der Strichpunktlinie A1-A2 in 4A. 4C ist eine Querschnittsansicht entlang der Strichpunktlinie A3-A4 in 4A. Es sei angemerkt, dass einige Komponenten in der Draufsicht in 4A zur Vereinfachung der Zeichnung nicht dargestellt werden.
In den Transistoren in 3A bis 3C sowie 4A bis 4C werden der Isolator 406c2 (der Isolator 406c in 4A bis 4C), der Isolator 412, der Leiter 404a und der Leiter 404b ebenfalls in einem Teil eines Bereichs auf der Oberseite des Isolators 410 ausgebildet. Bezüglich der anderen Komponenten kann auf die Beschreibung des Transistors in 1A bis 1C oder des Transistors in 2A bis 2C verwiesen werden.
In den Transistoren in 3A bis 3C und 4A bis 4C können ein Teil des Leiters 404a und ein Teil des Leiter 404b, die als Gate-Elektrode dienen, als Leitung dienen. Das heißt, das ein Teil der Leiter 404a und 404b, der über dem Isolator 410 ausgebildet ist, wobei der Isolator 406c und der Isolator 412 dazwischen bereitgestellt sind, dem Leiter 420 bei der Transistorstruktur 1 entspricht. Das heißt, dass bei der Struktur t2 der senkrechte Abstand zwischen einem Teil des Leiters 404a, der sich über dem Isolator 410 befindet, und dem Leiter 416a oder dem Leiter 416b ist. Es sei angemerkt, dass der Isolator 406c2 (der Isolator 406c in 4A bis 4C) und der Isolator 412 zwischen der Oberseite des Isolators 410 und einem Teil des Leiters 404a positioniert sind, der über dem Isolator 410 ausgebildet wird, da der Isolator 406c2, der Isolator 412, der Leiter 404a und der Leiter 404b zur gleichen Zeit ausgebildet werden. Somit kann t2, die Länge der Summe der Dicken des Isolators 410, des Isolators 406c2 (des Isolators 406c in 4A bis 4C) und des Isolators 412, ausreichend groß sein, wodurch die parasitäre Kapazität verringert werden kann.
<Verfahren 3 und 4 zum Herstellen des Transistors>
Im Folgenden wird ein Verfahren zum Herstellen des Transistors, der in 3A bis 3C dargestellt wird, beschrieben.
Als Erstes werden die Schritte bis zu dem in 8F dargestellten und bei der Ausführungsform 1 beschriebenen Schritt durchgeführt.
Als Nächstes werden der Isolator 406c, der Isolator 412, der Leiter 404a und der Leiter 404b durch ein Photolithographieverfahren oder dergleichen ausgebildet. Mit dieser Struktur kann ein Leiter, der dem Leiter 420 bei der Transistorstruktur 1 entspricht, unter Verwendung des Leiters 404a und des Leiters 404b zur gleichen Zeit ausgebildet werden.
Als Nächstes wird der Isolator 408 ausgebildet.
Durch die vorstehenden Schritte kann der Transistor, der in 3A bis 3C dargestellt wird, hergestellt werden.
In dem Transistor in 4A bis 4C werden der Isolator 406c, der Isolator 412, der Leiter 404a und der Leiter 404b in Schritten ausgebildet, die denjenigen des Transistors gleichen, der in 2A bis 2C dargestellt wird. Anschließend werden der Isolator 406c, der Isolator 412, der Leiter 404a und der Leiter 404b, die jeweils eine gewünschte Form aufweisen, durch ein Photolithographieverfahren ausgebildet. Mit dieser Struktur kann ein Leiter, der dem Leiter 420 bei der Transistorstruktur 1 entspricht, unter Verwendung des Leiters 404a und des Leiters 404b ausgebildet werden.
Durch die vorstehenden Schritte kann der Transistor, der in 4A bis 4C dargestellt wird, hergestellt werden.
Die Struktur und das Verfahren, die bei dieser Ausführungsform beschrieben worden sind, können in einer geeigneten Kombination mit einer beliebigen der bei den anderen Ausführungsformen beschriebenen anderen Strukturen und Verfahren implementiert werden.
(Ausführungsform 4)
<Transistorstrukturen 5 und 6>
Transistoren, die Strukturen aufweisen, die sich von derjenigen in 1A bis 1C unterscheiden, und Herstellungsverfahren davon werden anhand von 5A bis 5C sowie 6A bis 6C beschrieben. 5A bis 5C sowie 6A bis 6C sind Draufsichten und Querschnittsansichten von Halbleitervorrichtungen einer Ausführungsform der vorliegenden Erfindung.
Die Transistoren, die in 5A bis 5C sowie 6A bis 6C dargestellt werden, werden beschrieben. 5A und 6A sind Draufsichten. 5B ist eine Querschnittsansicht entlang der Strichpunktlinie A1-A2 in 5A. 5C ist eine Querschnittsansicht entlang der Strichpunktlinie A3-A4 in 5A. Es sei angemerkt, dass einige Komponenten in der Draufsicht in 5A zur Vereinfachung der Zeichnung nicht dargestellt werden.
6B ist eine Querschnittsansicht entlang der Strichpunktlinie A1-A2 in 6A. 6C ist eine Querschnittsansicht entlang der Strichpunktlinie A3-A4 in 6A. Es sei angemerkt, dass einige Komponenten in der Draufsicht in 6A zur Vereinfachung der Zeichnung nicht dargestellt werden.
In den Transistoren, die in 5A bis 5C sowie 6A bis 6C dargestellt werden, werden der Leiter 416a und der Leiter 416b lediglich über dem Halbleiter 406b ausgebildet. Bezüglich der anderen Komponenten kann auf die Beschreibung des Transistors in 1A bis 1C oder des Transistors in 2A bis 2C verwiesen werden.
<Verfahren 5 und 6 zum Herstellen des Transistors>
Im Folgenden wird ein Verfahren zum Herstellen des Transistors, der in 5A bis 5C dargestellt wird, beschrieben.
Als Erstes werden die Schritte bis zu dem in 7A und 7B dargestellten und bei der Ausführungsform 1 beschriebenen Schritt durchgeführt.
Anschließend wird der Leiter 416 ausgebildet, nachdem der Isolator 406a und der Halbleiter 406b ausgebildet worden sind. Anschließend wird ein Fotolack über dem Leiter 416 durch ein Photolithographieverfahren oder dergleichen ausgebildet, und ein erstes Ätzen wird an dem Leiter 416 unter Verwendung des Fotolacks als Maske durchgeführt. Dann, nachdem der Fotolack entfernt worden ist, wird ein zweites Ätzen unter Verwendung des Leiters 416 als Maske durchgeführt. Das zweite Ätzen wird an dem Isolator 406a und dem Halbleiter 406b durchgeführt.
Die folgenden Schritte sind den Schritten nach dem in 7G und 7H bei der Ausführungsform 1 dargestellten Schritt ähnlich. Durch die vorstehenden Schritte kann der Transistor, der in 5A bis 5C dargestellt wird, hergestellt werden.
In dem Transistor, der in 6A bis 6C dargestellt wird, werden der Isolator 406a, der Halbleiter 406b und der Leiter 416 in einer Weise ausgebildet, die derjenigen des Transistors gleicht, der in 5A bis 5C dargestellt wird. Anschließend wird der Transistor vorzugsweise durch die Schritte ausgebildet, die denjenigen des Transistors gleichen, der in 2A bis 2C dargestellt wird.
Durch die vorstehenden Schritte kann der Transistor, der in 6A bis 6C dargestellt wird, hergestellt werden.
Die Struktur und das Verfahren, die bei dieser Ausführungsform beschrieben worden sind, können in einer geeigneten Kombination mit einer beliebigen der bei den anderen Ausführungsformen beschriebenen anderen Strukturen und Verfahren implementiert werden.
(Ausführungsform 5)
<Transistorstruktur 7>
Eine Struktur eines Transistors, der in einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung enthalten ist, wird nachfolgend beschrieben.
10A bis 10C sind eine Draufsicht und Querschnittsansichten der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung. 10A ist die Draufsicht. 10B ist eine Querschnittsansicht entlang der Strichpunktlinie A1-A2 in 10A, die eine Querschnittsform in der Kanallängsrichtung darstellt. 10C ist eine Querschnittsansicht entlang der Strichpunktlinie A3-A4 in 10A, die eine Querschnittsform in der Kanalbreitenrichtung darstellt. Es sei angemerkt, dass einige Komponenten in der Draufsicht in 10A nicht dargestellt sind, um die Zeichnung zu vereinfachen.
Ein Transistor, der in 10A bis 10C dargestellt wird, umfasst den Leiter 413 und den Isolator 401 über einem Substrat 400, den Isolator 402 über dem Leiter 413 und dem Isolator 401, den Isolator 406a über dem Isolator 402, den Halbleiter 406b über dem Isolator 406a, den Leiter 416a und den Leiter 416b, die jeweils einen Bereich in Kontakt mit einer Oberseite des Halbleiters 406b umfassen, den Isolator 410, der in Kontakt mit Oberseiten des Isolators 402, des Leiters 416a und des Leiters 416b ist und eine Öffnung aufweist, einen Isolator 406c in Kontakt mit einer Seitenfläche des Leiters 416a und einer Oberseite und einer Seitenfläche des Halbleiters 406b, einen Isolator 406d über dem Isolator 406c, einen Isolator 412 in Kontakt mit einer Oberseite des Isolators 406d und einer Seitenfläche der Öffnung in dem Isolator 410 und den Leiter 404, der den Leiter 404a und den Leiter 404b umfasst und über dem Halbleiter 406b angeordnet ist, wobei der Isolator 412, der Isolator 406c und der Isolator 406d dazwischen angeordnet sind. Es sei angemerkt, dass der Leiter 404b der Seitenfläche der Öffnung in dem Isolator 410 zugewandt ist, wobei der Leiter 404a und der Isolator 412 dazwischen angeordnet sind. Ein Leiter 420 über den Leitern 404a und 404b und ein Isolator 408 über dem Isolator 412 und dem Leiter 420 sind über einem Transistor bereitgestellt. Alternativ sind der Leiter 413 und der Isolator 401 nicht notwendigerweise bereitgestellt, und eine Struktur ohne den Leiter 413 und den Isolator 401 kann ebenfalls zum Einsatz kommen, wie in 56A bis 56C dargestellt.
Der Isolator 406c und der Isolator 406d enthalten jeweils außer Sauerstoff vorzugsweise mindestens ein Element, das in dem Halbleiter 406b enthalten ist. Dies kann die Erzeugung von Defekten an der Grenzfläche zwischen dem Halbleiter 406b und dem Isolator 406c und an der Grenzfläche zwischen dem Isolator 406c und dem Isolator 406d verringern. Des Weiteren kann die Kristallinität des Isolators 406c und der Isolators 406d verbessert werden.
Der Halbleiter 406b und der Isolator 406c umfassen vorzugsweise jeweils einen CAAC-OS, der später beschrieben wird. Des Weiteren umfasst der Isolator 406d vorzugsweise einen CAAC-OS. Des Weiteren umfasst der Isolator 406a vorzugsweise einen CAAC-OS.
In dem Transistor dienen die Leiter 404a und 404b als erste Gate-Elektrode. Bei dem Leiter 404a und/oder dem Leiter 404b handelt es sich vorzugsweise um einen Leiter, bei dem die Wahrscheinlichkeit gering ist, dass Sauerstoff durchgelassen wird. Beispielsweise wird ein Leiter, bei dem die Wahrscheinlichkeit gering ist, dass Sauerstoff durchgelassen wird, als Leiter 404a ausgebildet, der eine untere Schicht ist, wobei in diesem Fall eine Verringerung der Leitfähigkeit, die durch Oxidation des Leiters 404b verursacht wird, verhindert werden kann. Der Isolator 412 dient als erster Gate-Isolator.
Der Leiter 413 dient als zweite Gate-Elektrode. Der Leiter 413 kann eine mehrschichtige Struktur aufweisen, die einen Leiter umfasst, bei dem die Wahrscheinlichkeit gering ist, dass Sauerstoff durchgelassen wird. Die mehrschichtige Struktur, die einen Leiter umfasst, bei dem die Wahrscheinlichkeit gering ist, dass Sauerstoff durchgelassen wird, kann eine Verringerung der Leitfähigkeit auf Grund einer Oxidation des Leiters 413 verhindern. Der Isolator 402 dient als zweiter Gate-Isolator. Das Potential, das an den Leiter 413 angelegt wird, kann die Schwellenspannung des Transistors steuern. Wenn die erste Gate-Elektrode elektrisch mit der zweiten Gate-Elektrode verbunden ist, kann der Strom in einem leitenden Zustand (Durchlasszustand) erhöht werden. Es sei angemerkt, dass die Funktion der ersten Gate-Elektrode und diejenige der zweiten Gate-Elektrode miteinander vertauscht sein können.
Der Leiter 416a und der Leiter 416b dienen als Source-Elektrode und Drain-Elektrode. Es sei angemerkt, dass die Leitfähigkeit des Leiters durch ein Zwei-Anschluss-Verfahren oder dergleichen gemessen werden kann.
Des Weiteren kann der Widerstand des Halbleiters 406b durch ein Potential gesteuert werden, dass an den Leiter 404 angelegt wird. Das heißt, dass Leiten oder Nichtleiten zwischen den Leitern 416a und 416b durch das Potential gesteuert werden kann, das an den Leiter 404 angelegt wird.
Wie in 10B dargestellt, ist die Oberseite des Halbleiters 406b in Kontakt mit den Leitern 416a und 416b. Außerdem kann der Halbleiter 406b elektrisch von einem elektrischen Feld des Leiters 404 umschlossen werden, der als Gate-Elektrode dient. Es wird eine Struktur, bei der ein Halbleiter elektrisch von einem elektrischen Feld einer Gate-Elektrode umschlossen wird, als Struktur mit umschlossenem Kanal (surrounded channel structure bzw. s-Kanal-Struktur) bezeichnet. Deshalb wird ein Kanal in einigen Fällen in dem gesamten Halbleiter 406b gebildet. Bei der s-Kanal-Struktur kann eine große Menge an Strom zwischen einer Source und einem Drain des Transistors fließen, so dass ein Durchlassstrom erhöht werden kann. Außerdem kann ein Sperrstrom verringert werden, da der Halbleiter 406b von dem elektrischen Feld des Leiters 404 umschlossen wird.
Der Transistor bei dieser Ausführungsform kann auch als Trench-Gate-Self-Aligned s-Kanal-FET (TGSA s-Kanal-FET) bezeichnet werden, da der Bereich, der als Gate-Elektrode dient, in selbstausrichtender Weise ausgebildet wird, um die Öffnung zu füllen, die in dem Isolator 410 und dergleichen ausgebildet wird.
Dabei wird in 10B die Länge zwischen einer Oberseite eines Bereichs des Halbleiters 406b, der mit dem Leiter 404 überlappt, und einer Unterseite des Leiters 404 als t1 gekennzeichnet. In 10B wird die Länge zwischen einem Bereich des Halbleiters 406b, der mit einer Unterseite des Leiters 416a überlappt, und einem Bereich des Halbleiters 406b, der mit der Unterseite des Leiters 404 überlappt, als L1 gekennzeichnet. Alternativ wird die Länge zwischen einem Bereich des Halbleiters 406b, der mit einer Unterseite des Leiters 416b überlappt, und dem Bereich des Halbleiters 406b, der mit der Unterseite des Leiters 404 überlappt, als L1 gekennzeichnet.
In dem Transistor wird ein Bereich mit L1 zwischen einem Bereich, in dem ein Kanal gebildet wird, in dem Halbleiter 406b (einem Bereich, in dem der Leiter 404 und der Halbleiter 406b einander überlappen) und einem Source-Bereich oder einem Drain-Bereich (einem Bereich, in dem der Leiter 416a oder der Leiter 416b mit dem Halbleiter 406b überlappt) ausgebildet. Der Bereich mit L1 kann den Sperrstrom des Transistors verringern; jedoch kann der Bereich mit einer zu großen L1 auch den Durchlassstrom des Transistors verringern.
Der Bereich, in dem ein Kanal gebildet wird, in dem Halbleiter 406b wird mit dem Isolator 406c und dem Isolator 406d bedeckt, wodurch der Isolator 406c und der Isolator 406d den Eintritt von Elementen, die sich von Sauerstoff unterscheiden (wie z. B. Wasserstoff oder Silizium), der in dem angrenzenden Isolator enthalten ist, in den Bereich, in dem ein Kanal gebildet wird, blockieren können. Demzufolge können der Isolator 406c und der Isolator 406d mindestens über dem Halbleiter 406b ausgebildet werden.
L1 kann verkürzt werden, indem der Isolator 406c und der Isolator 406d nicht auf einer Seitenfläche des Leiters 404 bereitgestellt werden, wobei der Isolator 412 dazwischen bereitgestellt ist, oder indem der Isolator 406c und der Isolator 406d in einem Bereich, der die Seitenfläche des Leiters 404 bedeckt, wobei der Isolator 412 dazwischen bereitgestellt ist, dünner ausgebildet werden als in einem Bereich, der mit der Unterseite des Leiters 404 überlappt, wobei der Isolator 412 dazwischen bereitgestellt ist. Folglich ist t1 größer als L1, und L1/t1 ist kleiner als 1.
In 10B und 11 A ist die Länge zwischen dem Leiter 416a oder dem Leiter 416b und dem Leiter 420 als t2 gekennzeichnet. Außerdem ist in 10B die Länge zwischen dem Leiter 416a und dem Leiter 416b als L2 gekennzeichnet.
Wenn der Transistor miniaturisiert wird, ist die parasitäre Kapazität in der Umgebung des Transistors ein nicht zu vernachlässigendes und signifikantes Problem. Beispielsweise bildet sich in einigen Fällen eine parasitäre Kapazität zwischen dem Leiter 420 und dem Leiter 416a oder dem Leiter 416b. Wenn es beispielsweise eine große parasitäre Kapazität in der Umgebung des Bereichs gibt, in dem ein Kanal gebildet wird, benötigt der Transistorbetrieb eine gewisse Zeit zum Laden der parasitären Kapazität, was nicht nur zu einer Verringerung der Ansprechgeschwindigkeit des Transistors, sondern auch zu einer Verringerung der Ansprechgeschwindigkeit der Halbleitervorrichtung führt. Des Weiteren erhöht ein zusätzlicher Stromverbrauch zum Laden der parasitären Kapazität den Stromverbrauch einer Schaltung, die eine Vielzahl von Transistoren umfasst. Demzufolge ist t2 vorzugsweise ausreichend groß, so dass die parasitäre Kapazität im Vergleich zu der Gate-Kapazität vernachlässigbar klein ist.
L2 wird verkürzt, wenn der Transistor miniaturisiert wird, was dazu führt, dass es schwierig wird, eine ausreichend hohe Spannung an den Leiter 404a und den Leiter 404b anzulegen. Wenn t2 jedoch eine ausreichende Länge aufweist, kann der Widerstand des Leiters 404a und derjenige des Leiters 404b verringert werden. Demzufolge ist t2 mindestens größer als L2, und t2/L2 ist vorzugsweise größer als oder gleich 1,5 und kleiner als oder gleich 2.
11 A und 11B sind jeweils eine vergrößerte Ansicht einer Öffnung, die in dem Isolator 410 des Transistors dieser Ausführungsform bereitgestellt ist. Die Oberseite des Isolators 406d liegt ungefähr auf dem gleichen Niveau wie die Oberseiten des Leiters 416a und des Leiters 416b. Es sei angemerkt, dass die Oberseite des Isolators 406d eine Oberfläche ist, die nahe an dem Leiter 404a in einem Bereich ist, in dem der Isolator 406d mit den Unterseiten des Leiters 404a und des Leiters 404b überlappt. Idealerweise befindet sich die Oberseite des Isolators 406d vorzugsweise auf dem gleichen Niveau wie die Oberseiten der Leiter 416a und 416b, wie in 11A dargestellt.
Die Oberseite des Isolators 406c befindet sich vorzugsweise ungefähr auf dem gleichen Niveau wie die Grenzfläche zwischen dem Halbleiter 406b und den Leitern 416a und 416b. Es sei angemerkt, dass die Oberseite des Isolators 406c eine Oberfläche ist, die nahe an dem Leiter 404a in einem Bereich ist, in dem der Isolator 406c mit den Unterseiten des Leiters 404a und des Leiters 404b überlappt. Idealerweise befindet sich die Oberseite des Isolators 406c vorzugsweise auf dem gleichen Niveau wie die Grenzfläche zwischen dem Halbleiter 406b und den Leitern 416a und 416b. Es sei angemerkt, dass der Isolator 406c mindestens einen überätzten Abschnitt des Halbleiters 406b füllt; jedoch ist es nicht darauf beschränkt, und die Oberseite des Isolators 406c kann sich über der Grenzfläche zwischen dem Halbleiter 406b und den Leitern 416a und 416b befinden, wie in 11B dargestellt.
Der Transistor dieser Ausführungsform weist eine Struktur auf, bei der zwei Isolatoren, die Isolatoren 406c und 406d, über dem Halbleiter 406b bereitgestellt werden; jedoch ist es nicht darauf beschränkt, und drei oder mehr übereinander angeordnete Schichten können ebenfalls bereitgestellt werden.
Als Substrat 400 kann beispielsweise ein Isolatorsubstrat, ein Halbleitersubstrat oder ein Leitersubstrat verwendet werden. Als Isolatorsubstrat wird beispielsweise ein Glassubstrat, ein Quarzsubstrat, ein Saphirsubstrat, ein stabilisiertes Zirkonoxid-Substrat (z. B. ein Yttrium-stabilisiertes Zirkonoxid-Substrat) oder ein Harzsubstrat verwendet. Als Halbleitersubstrat wird beispielsweise ein Halbleitersubstrat aus einem einzigen Material, wie z. B. Silizium, Germanium oder dergleichen, oder ein Verbundhalbleitersubstrat aus Siliziumkarbid, Siliziumgermanium, Galliumarsenid, Indiumphosphid, Zinkoxid Galliumoxid oder dergleichen verwendet. Es wird ein Halbleitersubstrat, in dem ein Isolatorbereich in dem vorstehenden Halbleitersubstrat bereitgestellt ist, z. B. ein Silizium-auf-Isolator- (silicon on insulator, SOI-) Substrat oder dergleichen verwendet. Als Leitersubstrat wird ein Graphitsubstrat, ein Metallsubstrat, ein Legierungssubstrat, ein leitendes Harzsubstrat oder dergleichen verwendet. Es wird ein Substrat, das ein Metallnitrid enthält, ein Substrat, das ein Metalloxid enthält, oder dergleichen verwendet. Es wird ein Isolatorsubstrat, das mit einem Leiter oder einem Halbleiter versehen ist, ein Halbleitersubstrat, das mit einem Leiter oder einem Isolator versehen ist, ein Leitersubstrat, das mit einem Halbleiter oder einem Isolator versehen ist, oder dergleichen verwendet. Alternativ kann ein beliebiges dieser Substrate, über dem ein Element bereitgestellt ist, verwendet werden. Als Element, das über dem Substrat bereitgestellt ist, wird ein Kondensator, ein Widerstand, ein Schaltelement, ein Licht emittierendes Element, ein Speicherelement oder dergleichen verwendet.
Alternativ kann ein flexibles Substrat als Substrat 400 verwendet werden. Als Verfahren zum Bereitstellen eines Transistors über einem flexiblen Substrat ist ein Verfahren vorhanden, bei dem der Transistor über einem nicht-flexiblen Substrat ausgebildet wird und dann der Transistor abgetrennt und auf das Substrat 400 übertragen wird, das ein flexibles Substrat ist. In diesem Fall wird eine Trennschicht vorzugsweise zwischen dem nicht-flexiblen Substrat und dem Transistor bereitgestellt. Als Substrat 400 kann eine Platte, ein Film oder eine Folie verwendet werden, die/der eine Faser enthält. Das Substrat 400 kann Elastizität aufweisen. Das Substrat 400 kann eine Eigenschaft aufweisen, in seine ursprüngliche Form zurückzukehren, wenn man aufhört, es zu biegen oder zu ziehen. Alternativ kann das Substrat 400 eine Eigenschaft aufweisen, nicht in seine ursprüngliche Form zurückzukehren. Das Substrat 400 weist einen Bereich mit einer Dicke von beispielsweise größer als oder gleich 5 µm und kleiner als oder gleich 700 µm, bevorzugt größer als oder gleich 10 µm und kleiner als oder gleich 500 µm, stärker bevorzugt größer als oder gleich 15 µm und kleiner als oder gleich 300 µm auf. Wenn das Substrat 400 eine kleine Dicke aufweist, kann das Gewicht der Halbleitervorrichtung, die den Transistor umfasst, verringert werden. Wenn das Substrat 400 eine kleine Dicke aufweist, kann auch im Falle der Verwendung von Glas oder dergleichen das Substrat 400 Elastizität oder eine Eigenschaft aufweisen, in seine ursprüngliche Form zurückzukehren, wenn man aufhört, es zu biegen oder zu ziehen. Deshalb kann ein Stoß abgemildert werden, der auf die Halbleitervorrichtung über dem Substrat 400 einwirkt, wenn sie fallen gelassen wird oder so ähnlich. Das heißt, dass eine beständige Halbleitervorrichtung bereitgestellt werden kann.
Für das Substrat 400, das ein flexibles Substrat ist, kann beispielsweise ein Metall, eine Legierung, ein Harz, Glas oder eine Faser davon verwendet werden. Das flexible Substrat 400 weist vorzugsweise einen niedrigeren Längenausdehnungskoeffizienten auf, da dadurch eine Verformung auf Grund der Umgebung unterdrückt wird. Das flexible Substrat 400 wird beispielsweise unter Verwendung eines Materials ausgebildet, dessen Längenausdehnungskoeffizient niedriger als oder gleich 1 × 10^-3 /K, niedriger als oder gleich 5 × 10^-5 /K oder niedriger als oder gleich 1 × 10^-5 /K ist. Beispiele für das Harz umfassen Polyester, Polyolefin, Polyamid (z. B. Nylon oder Aramid), Polyimid, Polycarbonat und Acryl. Im Besonderen wird vorzugsweise Aramid für das flexible Substrat 400 verwendet, da sein Längenausdehnungskoeffizient niedrig ist.
Es sei angemerkt, dass die elektrischen Eigenschaften des Transistors stabilisiert werden können, wenn der Transistor von einem Isolator mit einer Funktion zum Blockieren von Sauerstoff und Verunreinigungen, wie z. B. Wasserstoff, umschlossen ist. Beispielsweise kann ein Isolator mit einer Funktion zum Blockieren von Sauerstoff und Verunreinigungen, wie z. B. Wasserstoff, als Isolator 408 verwendet werden.
Ein Isolator mit einer Funktion zum Blockieren von Sauerstoff und Verunreinigungen, wie z. B. Wasserstoff, kann beispielsweise eine einschichtige Struktur oder eine mehrschichtige Struktur aus einem Isolator aufweisen, der Bor, Kohlenstoff, Stickstoff, Sauerstoff, Fluor, Magnesium, Aluminium, Silizium, Phosphor, Chlor, Argon, Gallium, Germanium, Yttrium, Zirkonium, Lanthan, Neodym, Hafnium oder Tantal enthält.
Der Isolator 408 kann beispielsweise unter Verwendung von Aluminiumoxid, Magnesiumoxid, Siliziumnitridoxid, Siliziumnitrid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid oder Tantaloxid ausgebildet werden. Es sei angemerkt, dass der Isolator 408 vorzugsweise Aluminiumoxid enthält. Wenn der Isolator 408 beispielsweise unter Verwendung von Plasma, das Sauerstoff enthält, ausgebildet wird, kann Sauerstoff dem Isolator 410, der zu einer Basisschicht des Isolators 408 wird, oder einer Seitenfläche des Isolators 412 hinzugefügt werden. Der hinzugefügte Sauerstoff wird zu überschüssigem Sauerstoff in dem Isolator 410 oder dem Isolator 412. Wenn der Isolator 408 Aluminiumoxid enthält, kann der Eintritt von Verunreinigungen, wie z. B. Wasserstoff, in den Halbleiter 406b verhindert werden. Außerdem kann beispielsweise dann, wenn der Isolator 408 Aluminiumoxid enthält, ein Diffusion nach außen von überschüssigem Sauerstoff, der dem Isolator 410 und dem Isolator 412 hinzugefügt worden ist, verringert werden.
Der Isolator 402 kann beispielsweise derart ausgebildet werden, dass er eine einschichtige Struktur oder eine mehrschichtige Struktur aus einem Isolator aufweist, der Bor, Kohlenstoff, Stickstoff, Sauerstoff, Fluor, Magnesium, Aluminium, Silizium, Phosphor, Chlor, Argon, Gallium, Germanium, Yttrium, Zirkonium, Lanthan, Neodym, Hafnium oder Tantal enthält. Beispielsweise enthält der Isolator 402 vorzugsweise Siliziumoxid oder Siliziumoxynitrid.
Es sei angemerkt, dass der Isolator 410 vorzugsweise einen Isolator mit niedriger relativer Dielektrizitätskonstante enthält. Der Isolator 410 enthält vorzugsweise beispielsweise Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, zu dem Fluor hinzugefügt worden ist, Siliziumoxid, zu dem Kohlenstoff hinzugefügt worden ist, Siliziumoxid, zu dem Kohlenstoff und Stickstoff hinzugefügt worden sind, Siliziumoxid, das Poren aufweist, ein Harz oder dergleichen. Alternativ weist der Isolator 410 vorzugsweise eine mehrschichtige Struktur aus einem Harz und einem der folgenden Materialien auf: Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, zu dem Fluor hinzugefügt worden ist, Siliziumoxid, zu dem Kohlenstoff hinzugefügt worden ist, Siliziumoxid, zu dem Kohlenstoff und Stickstoff hinzugefügt worden sind, und Siliziumoxid, das Poren aufweist. Wenn Siliziumoxid oder Siliziumoxynitrid, welche thermisch stabil sind, mit einem Harz kombiniert wird, kann die mehrschichtige Struktur thermische Stabilität und eine niedrige relative Dielektrizitätskonstante aufweisen. Beispiele für das Harz umfassen Polyester, Polyolefin, Polyamid (z. B. Nylon oder Aramid), Polyimid, Polycarbonat und Acryl.
Der Isolator 412 kann beispielsweise derart ausgebildet werden, dass er eine einschichtige Struktur oder eine mehrschichtige Struktur aus einem Isolator aufweist, der Bor, Kohlenstoff, Stickstoff, Sauerstoff, Fluor, Magnesium, Aluminium, Silizium, Phosphor, Chlor, Argon, Gallium, Germanium, Yttrium, Zirkonium, Lanthan, Neodym, Hafnium oder Tantal enthält. Beispielsweise wird für den Isolator 412 vorzugsweise ein Material verwendet, das Siliziumoxid oder Siliziumoxynitrid enthält.
Es sei angemerkt, dass der Isolator 412 vorzugsweise einen Isolator mit hoher Dielektrizitätskonstante enthält. Beispielsweise enthält der Isolator 412 vorzugsweise Galliumoxid, Hafniumoxid, ein Oxid, das Aluminium und Hafnium enthält, ein Oxynitrid, das Aluminium und Hafnium enthält, ein Oxid, das Silizium und Hafnium enthält, ein Oxynitrid, das Silizium und Hafnium enthält, oder dergleichen. Der Isolator 412 weist vorzugsweise eine mehrschichtige Struktur auf, die Siliziumoxid oder Siliziumoxynitrid und einen Isolator mit hoher Dielektrizitätskonstante enthält. Da Siliziumoxid und Siliziumoxynitrid eine thermische Stabilität aufweisen, ermöglicht eine Kombination von Siliziumoxid oder Siliziumoxynitrid mit einem Isolator mit hoher Dielektrizitätskonstante, dass die mehrschichtige Struktur thermisch stabil ist und eine hohe Dielektrizitätskonstante aufweist. Wenn sich beispielsweise Aluminiumoxid, Galliumoxid oder Hafniumoxid des Isolators 412 auf der Seite der Isolatoren 406c und 406d befindet, kann der Eintritt von Silizium, das in dem Siliziumoxid oder dem Siliziumoxynitrid enthalten ist, in den Halbleiter 406b unterdrückt werden. Wenn sich beispielsweise Siliziumoxid oder Siliziumoxynitrid auf der Seite der Isolatoren 406c und 406d befindet, könnten Einfangzentren an der Grenzfläche zwischen Aluminiumoxid, Galliumoxid oder Hafniumoxid und Siliziumoxid oder Siliziumoxynitrid gebildet werden. Die Einfangzentren können in einigen Fällen die Schwellenspannung des Transistors in positiver Richtung verschieben, indem sie Elektronen einfangen.
Jeder der Leiter 416a und 416b kann beispielsweise derart ausgebildet werden, dass er eine einschichtige Struktur oder eine mehrschichtige Struktur aus einem Leiter aufweist, der eine oder mehrere Art/en von Element/en enthält, nämlich Bor, Stickstoff, Sauerstoff, Fluor, Silizium, Phosphor, Aluminium, Titan, Chrom, Mangan, Kobalt, Nickel, Kupfer, Zink, Gallium, Yttrium, Zirkonium, Molybdän, Ruthenium, Platin, Silber, Indium, Zinn, Tantal und/oder Wolfram. Beispielsweise kann ein Legierungsfilm oder ein Verbundfilm verwendet werden: Ein Leiter, der Aluminium enthält, ein Leiter, der Kupfer und Titan enthält, ein Leiter, der Kupfer und Mangan enthält, ein Leiter, der Indium, Zinn und Sauerstoff enthält, ein Leiter, der Titan und Stickstoff enthält, oder dergleichen können verwendet werden.
Jeder der Leiter 404, 413 und 420 kann beispielsweise derart ausgebildet werden, dass er eine einschichtige Struktur oder eine mehrschichtige Struktur aus einem Leiter aufweist, der eine oder mehrere Art/en von Elementen enthält, nämlich Bor, Stickstoff, Sauerstoff, Fluor, Silizium, Phosphor, Aluminium, Titan, Chrom, Mangan, Kobalt, Nickel, Kupfer, Zink, Gallium, Yttrium, Zirkonium, Molybdän, Ruthenium, Silber, Indium, Zinn, Tantal und/oder Wolfram. Beispielsweise kann ein Legierungsfilm oder ein Verbundfilm verwendet werden: ein Leiter, der Aluminium enthält, ein Leiter, der Kupfer und Titan enthält, ein Leiter, der Kupfer und Mangan enthält, ein Leiter, der Indium, Zinn und Sauerstoff enthält, ein Leiter, der Titan und Stickstoff enthält, oder dergleichen kann verwendet werden.
Ein Oxidhalbleiter wird vorzugsweise als Halbleiter 406b verwendet. Jedoch kann in einigen Fällen auch Silizium (darunter auch gestrecktes Silizium), Germanium, Siliziumgermanium, Siliziumkarbid, Galliumarsenid, Aluminiumgalliumarsenid, Indiumphosphid, Galliumnitrid, ein organischer Halbleiter oder dergleichen verwendet werden.
Oxide, die außer Sauerstoff ein oder mehrere Element/e enthalten, das/die in dem Halbleiter 406b enthalten ist/sind, werden vorzugsweise als Isolator 406a, Isolator 406c und Isolator 406d verwendet. Jedoch kann in einigen Fällen auch Silizium (darunter auch gestrecktes Silizium), Germanium, Siliziumgermanium, Siliziumkarbid, Galliumarsenid, Aluminiumgalliumarsenid, Indiumphosphid, Galliumnitrid, ein organischer Halbleiter oder dergleichen verwendet werden.
Es handelt sich bei dem Halbleiter 406b beispielsweise um einen Oxidhalbleiter, der Indium enthält. Der Halbleiter 406b kann beispielsweise eine hohe Ladungsträgerbeweglichkeit (Elektronenbeweglichkeit) aufweisen, indem er Indium enthält. Der Halbleiter 406b enthält vorzugsweise ein Element M. Das Element M ist vorzugsweise Aluminium, Gallium, Yttrium, Zinn oder dergleichen. Weitere Elemente, die als Element M verwendet werden können sind Bor, Silizium, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen. Es sei angemerkt, dass zwei oder mehr der vorstehenden Elemente in Kombination als Element M verwendet werden können. Das Element M ist beispielsweise ein Element mit einer hohen Bindungsenergie an Sauerstoff. Es handelt sich bei dem Element M um ein Element, dessen Bindungsenergie an Sauerstoff höher ist als diejenige von Indium. Es handelt sich bei dem Element M beispielsweise um ein Element, das die Energielücke des Oxidhalbleiters erhöhen kann. Ferner enthält der Halbleiter 406b vorzugsweise Zink. Wenn der Oxidhalbleiter Zink enthält, wird der Oxidhalbleiter beispielsweise leicht kristallisiert.
Es sei angemerkt, dass der Halbleiter 406b nicht auf den Oxidhalbleiter, der Indium enthält, beschränkt ist. Es kann sich bei dem Halbleiter 406b beispielsweise um einen Oxidhalbleiter, der Zink, aber kein Indium enthält, einen Oxidhalbleiter, der Gallium, aber kein Indium enthält, oder einen Oxidhalbleiter handeln, der Zinn, aber kein Indium enthält, z. B. ein Zinkzinnoxid oder ein Galliumzinnoxid.
Für den Halbleiter 406b kann ein Oxid mit einer großen Energielücke verwendet werden. Die Energielücke des Halbleiters 406b ist beispielsweise größer als oder gleich 2,5 eV und kleiner als oder gleich 4,2 eV, bevorzugt größer als oder gleich 2,8 eV und kleiner als oder gleich 3,8 eV, stärker bevorzugt größer als oder gleich 3 eV und kleiner als oder gleich 3,5 eV.
Es handelt sich bei dem Isolator 406a, dem Isolator 406c und dem Isolator 406d um Oxide, die ein oder mehrere Element/e oder zwei oder mehr Elemente enthalten, das/die abgesehen von Sauerstoff in dem Halbleiter 406b enthalten ist/sind. Da der Isolator 406a, der Isolator 406c und der Isolator 406d jeweils ein oder mehrere Element/e oder zwei oder mehr Elemente enthalten, das/die abgesehen von Sauerstoff in dem Halbleiter 406b enthalten ist/sind, ist es weniger wahrscheinlich, dass ein Defektzustand an der Grenzfläche zwischen dem Isolator 406a und dem Halbleiter 406b, an der Grenzfläche zwischen dem Halbleiter 406b und dem Isolator 406c sowie an der Grenzfläche zwischen dem Isolator 406c und dem Isolator 406d gebildet wird.
Als Halbleiter 406b wird ein Oxid mit einer Elektronenaffinität verwendet, die höher ist als diejenigen der Isolatoren 406a, 406c und 406d. Als Halbleiter 406b wird beispielsweise ein Oxid mit einer Elektronenaffinität verwendet, die um 0,07 eV oder mehr und 1,3 eV oder weniger, bevorzugt 0,1 eV oder mehr und 0,7 eV oder weniger, stärker bevorzugt 0,15 eV oder mehr und 0,4 eV oder weniger höher ist als diejenigen der Isolatoren 406a und 406c. Es sei angemerkt, dass Elektronenaffinität eine Energielücke zwischen dem Vakuumniveau und dem Minimum des Leitungsbandes meint. Des Weiteren weist der Isolator 406c vorzugsweise eine höhere Elektronenaffinität auf als der Isolator 406d.
Wenn eine Gate-Spannung an einen derartigen Transistor angelegt wird, bei dem der Isolator 406a unter dem Halbleiter 406b platziert ist und die Isolatoren 406c und 406d über dem Halbleiter 406b platziert sind, wird ein Kanal in dem Halbleiter 406b gebildet, dessen Elektronenaffinität die höchste unter dem Isolator 406a, dem Halbleiter 406b, dem Isolator 406c und dem Isolator 406d ist. Auf diese Weise wird eine Struktur mit einem vergrabenen Kanal gebildet.
In einigen Fällen gibt es dabei einen Mischbereich aus dem Isolator 406a und dem Halbleiter 406b zwischen dem Isolator 406a und dem Halbleiter 406b. Des Weiteren gibt es in einigen Fällen einen Mischbereich aus dem Halbleiter 406b und dem Isolator 406c zwischen dem Halbleiter 406b und dem Isolator 406c. Des Weiteren gibt es in einigen Fällen einen Mischbereich aus dem Isolator 406c und dem Isolator 406d zwischen dem Isolator 406c und dem Isolator 406d. Der Mischbereich weist eine niedrige Dichte der Defektzustände auf. Aus diesem Grund ändert sich die Energie in der Schichtanordnung, die den Isolator 406a, den Halbleiter 406b, den Isolator 406c und den Isolator 406d umfasst, kontinuierlich an ihren Grenzflächen und in der Nähe der Grenzfläche (stetiger Übergang). Es sei angemerkt, dass Grenzen des Isolators 406a, des Halbleiters 406 und des Isolators 406c in einigen Fällen nicht eindeutig sind.
Dabei bewegen sich Elektronen hauptsächlich in dem Halbleiter 406b und nicht in dem Isolator 406a, dem Isolator 406c und dem Isolator 406d.
Mit der Verringerung der Faktoren, die die Elektronenbewegung hemmen, kann der Durchlassstrom des Transistors erhöht werden. Die Elektronenbewegung wird beispielsweise in dem Fall gehemmt, in dem eine physikalische Ungleichmäßigkeit in einem Kanalbildungsbereich groß ist.
Um den Durchlassstrom des Transistors zu erhöhen, ist beispielsweise die mittlere quadratische (root mean square, RMS-) Rauheit der Oberseite oder der Unterseite des Halbleiters 406b (einer Ausbildungsoberfläche; hier die Oberseite des Isolators 406a) in einem Messbereich von 1 µm × 1 µm kleiner als 1 nm, bevorzugt kleiner als 0,6 nm, stärker bevorzugt kleiner als 0,5 nm, noch stärker bevorzugt kleiner als 0,4 nm. Die mittlere Oberflächenrauheit (auch als Ra bezeichnet) im Messbereich von 1 µm × 1 µm ist kleiner als 1 nm, bevorzugt kleiner als 0,6 nm, stärker bevorzugt kleiner als 0,5 nm, noch bevorzugter kleiner als 0,4 nm. Die maximale Differenz (auch als P-V bezeichnet) in einem Messbereich von 1 µm × 1 µm kann kleiner als 10 nm, bevorzugt kleiner als 9 nm, bevorzugter kleiner als 8 nm, noch bevorzugter kleiner als 7 nm sein. Die RMS-Rauheit, Ra und P-V können unter Verwendung eines Rastersondenmikroskops SPA-500, hergestellt von SII Nano Technology Inc., gemessen werden.
Die vorstehende vierschichtige Struktur ist ein Beispiel. Eine mehrschichtige Struktur kann beispielsweise zum Einsatz kommen, bei der ein beliebiger der Isolatoren, die als Beispiele für den Isolator 406a, den Isolator 406c und den Isolator 406d beschrieben worden sind, unter oder über dem Isolator 406a oder unter oder über dem Isolator 406d bereitgestellt ist.
Es sei angemerkt, dass ein Oxidhalbleiter, der für den Halbleiter verwendet werden kann, im Detail bei einer anderen Ausführungsform beschrieben wird.
<Verfahren 7 zum Herstellen des Transistors>
Im Folgenden wird ein Verfahren zum Herstellen des Transistors der vorliegenden Erfindung in 10A bis 10C anhand von 18A bis 18H, 19A bis 19F sowie 20A bis 20F beschrieben.
Zuerst wird das Substrat 400 vorbereitet.
Als Nächstes wird, wie in 18A und 18B dargestellt, der Isolator, der zu dem Isolator 401 wird, über dem Substrat 400 ausgebildet. Eine Öffnung wird in dem Isolator 401 ausgebildet, und der Leiter, der zu dem Leiter 413 wird, wird über dem Isolator 401 ausgebildet. Der Leiter, der zu dem Leiter 413 wird, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Der Leiter 413 kann eine mehrschichtige Struktur aufweisen, die einen Leiter umfasst, bei dem die Wahrscheinlichkeit gering ist, dass Sauerstoff durchgelassen wird. Der Leiter 413 kann in der Öffnung in dem Isolator 401 durch chemisch-mechanisches Polieren (chemical mechanical polishing (CMP)) oder dergleichen eingebettet werden. Alternativ kann der Leiter 413 derart ausgebildet werden, dass ein Leiter ausgebildet und durch ein Photolithographieverfahren oder dergleichen verarbeitet wird.
Bei dem Photolithographieverfahren wird zuerst ein Fotolack durch eine Fotomaske belichtet. Als Nächstes wird ein belichteter Bereich unter Verwendung einer Entwicklerlösung entfernt oder bleibt übrig, so dass eine Resistmaske ausgebildet wird. Anschließend wird ein Ätzen unter Verwendung der Resistmaske durchgeführt. Als ein Ergebnis können der Leiter, der Halbleiter, der Isolator oder dergleichen zu einer gewünschten Form verarbeitet werden. Die Resistmaske wird beispielsweise ausgebildet, indem der Fotolack unter Verwendung von KrF-Excimerlaserlicht, ArF-Excimerlaserlicht, extrem ultraviolettem (EUV-) Licht oder dergleichen belichtet wird. Alternativ kann eine Flüssigkeitsimmersionstechnik zum Einsatz kommen, bei der man einen Abschnitt zwischen einem Substrat und einer Projektionslinse mit einer Flüssigkeit (z. B. Wasser) füllt, um eine Belichtung durchzuführen. Anstelle des vorstehend genannten Lichts kann ein Elektronenstrahl oder ein lonenstrahl verwendet werden. Es sei angemerkt, dass eine Trockenätzbehandlung, wie z. B. Aschen, oder eine Nassätzbehandlung zum Entfernen der Resistmaske verwendet werden können. Alternativ wird eine Nassätzbehandlung nach einer Trockenätzbehandlung durchgeführt. Als weitere Alternative wird eine Trockenätzbehandlung nach einer Nassätzbehandlung durchgeführt.
Als Trockenätzeinrichtung kann eine kapazitiv gekoppelte Plasma-(capacitively coupled plasma (CCP-)) Ätzeinrichtung verwendet werden, die parallele Plattenelektroden umfasst. Die kapazitiv gekoppelte Plasma-Ätzeinrichtung, die parallele Plattenelektroden umfasst, kann eine Struktur aufweisen, bei der ein Hochfrequenz-Strom an eine der parallelen Plattenelektroden angelegt wird. Alternativ kann die kapazitiv gekoppelte Plasma-Ätzeinrichtung eine Struktur aufweisen, bei der unterschiedliche Hochfrequenz-Ströme an die parallelen Plattenelektroden angelegt werden. Alternativ kann die kapazitiv gekoppelte Plasma-Ätzeinrichtung eine Struktur aufweisen, bei der Hochfrequenz-Ströme mit der gleichen Frequenz an die parallelen Plattenelektroden angelegt werden. Alternativ kann die kapazitiv gekoppelte Plasma-Ätzeinrichtung eine Struktur aufweisen, bei der Hochfrequenz-Ströme mit unterschiedlichen Frequenzen an die parallelen Plattenelektroden angelegt werden. Alternativ kann eine Trockenätzeinrichtung verwendet werden, die eine hochdichte Plasmaquelle umfasst. Als Trockenätzeinrichtung, die eine hochdichte Plasmaquelle umfasst, kann beispielsweise eine induktiv gekoppelte Plasma- (inductively coupled plasma (ICP-)) Ätzeinrichtung verwendet werden.
Als Nächstes kann, wie durch Pfeile in 18A und 18B dargestellt, eine Behandlung mit hochdichtem Plasma durchgeführt werden. Eine Behandlung mit hochdichtem Plasma wird vorzugsweise in einer Sauerstoffatmosphäre oder einer Stickstoffatmosphäre durchgeführt. Die Sauerstoffatmosphäre ist eine Gasatmosphäre, die Sauerstoffatome enthält, was Atmosphären aus Sauerstoff, Ozon und Stickstoffoxid (z. B. Stickstoffmonoxid, Stickstoffdioxid, Distickstoffmonoxid, Distickstofftrioxid, Distickstofftetraoxid oder Distickstoffpentoxid) mit einschließt. In der Sauerstoffatmosphäre kann ein Inertgas, wie z. B. Stickstoff, oder ein Edelgas (z. B. Helium oder Argon) enthalten sein. Wenn eine Behandlung mit hochdichtem Plasma in einer Sauerstoffatmosphäre auf derartige Weise durchgeführt wird, können Kohlenstoff, Wasserstoff oder dergleichen freigesetzt werden. Außerdem kann in dem Fall, in dem eine Behandlung mit hochdichtem Plasma in einer Sauerstoffatmosphäre durchgeführt wird, eine organische Verbindung, wie z. B. Kohlenwasserstoff, leicht von einem Gegenstand freigesetzt werden.
Die Behandlung mit hochdichtem Plasma in einer Stickstoffatmosphäre kann beispielsweise eine Behandlung mit hochdichtem Plasma in einer Atmosphäre, die Stickstoff und ein Edelgas enthält, einer Atmosphäre, die Stickstoff, Wasserstoff und ein Edelgas enthält, oder einer Atmosphäre sein, die Ammoniak und ein Edelgas enthält. Mit dieser Behandlung mit hochdichtem Plasma in einer Stickstoffatmosphäre können eine Oberfläche des behandelten Gegenstandes und seine Umgebung nitriert werden. Der nitrierte Bereich kann auf der Seitenfläche des behandelten Gegenstandes derart ausgebildet werden, dass er sehr dünn ist. Dieser nitrierte Bereich kann eine Diffusion von Verunreinigungen verhindern.
Nachdem die Behandlung mit hochdichtem Plasma in einer Sauerstoffatmosphäre durchgeführt worden ist, kann die Behandlung mit hochdichtem Plasma in einer Stickstoffatmosphäre durchgeführt werden. Alternativ kann die Behandlung mit hochdichtem Plasma in einer Sauerstoffatmosphäre durchgeführt werden, nachdem die Behandlung mit hochdichtem Plasma in einer Stickstoffatmosphäre durchgeführt worden ist. Eine Glühbehandlung kann vor oder nach jeder Behandlung mit hochdichtem Plasma durchgeführt werden. Es sei angemerkt, dass es in einigen Fällen bevorzugt wird, eine ausreichende Menge an Gas fließen zu lassen, um die Plasmadichte zu erhöhen. Wenn die Gasmenge nicht ausreicht, wird in einigen Fällen die Deaktivierungsrate von Radikalen höher als die Erzeugungsrate von Radikalen. Beispielsweise wird es in einigen Fällen bevorzugt, Gas bei 100 sccm oder mehr, 300 sccm oder mehr, oder 800 sccm oder mehr fließen zu lassen.
Die Behandlung mit hochdichtem Plasma wird unter Verwendung einer Mikrowelle durchgeführt, die mit einem Hochfrequenz-Generator erzeugt wird, der eine Welle mit einer Frequenz von beispielsweise mehr als oder gleich 0,3 GHz und weniger als oder gleich 3,0 GHz, mehr als oder gleich 0,7 GHz und weniger als oder gleich 1,1 GHz oder mehr als oder gleich 2,2 GHz und weniger als oder gleich 2,8 GHz (typischerweise 2,45 GHz) erzeugt. Der Behandlungsdruck kann höher als oder gleich 10 Pa und niedriger als oder gleich 5000 Pa, vorzugsweise höher als oder gleich 200 Pa und niedriger als oder gleich 1500 Pa, stärker bevorzugt höher als oder gleich 300 Pa und niedriger als oder gleich 1000 Pa sein. Die Substrattemperatur kann höher als oder gleich 100 °C und niedriger als oder gleich 600 °C (typischerweise 400 °C) sein. Des Weiteren kann ein Gasgemisch aus Sauerstoff und Argon verwendet werden.
Das hochdichte Plasma wird beispielsweise unter Verwendung einer 2,45 GHz-Mikrowelle erzeugt und weist vorzugsweise eine Elektronendichte von höher als oder gleich 1 × 10¹¹ /cm³ und niedriger als oder gleich 1 × 10¹³ /cm³, eine Elektronentemperatur von 2 eV oder niedriger oder eine lonenenergie von 5 eV oder niedriger auf. Eine derartige Behandlung mit hochdichtem Plasma erzeugt Radikale mit niedriger kinetischer Energie und verursacht im Vergleich zu einer herkömmlichen Plasmabehandlung wenig Plasmaschäden. Somit ist das Ausbilden eines Films mit wenigen Defekten möglich. Der Abstand zwischen einer Antenne, die die Mikrowelle erzeugt, und dem zu behandelnden Gegenstand ist größer als oder gleich 5 mm und kürzer als oder gleich 120 mm, bevorzugt größer als oder gleich 20 mm und kürzer als oder gleich 60 mm.
Alternativ kann eine Plasmastromquelle bereitgestellt werden, die eine Hochfrequenz- (HF-) Vorspannung an ein Substrat anlegt. Die Frequenz der HF-Vorspannung kann beispielsweise 13,56 MHz, 27,12 MHz oder dergleichen sein. Die Verwendung von hochdichtem Plasma ermöglicht, dass hochdichte Sauerstoffionen erzeugt werden, und das Anlegen der HF-Vorspannung an das Substrat ermöglicht, dass Sauerstoffionen, die durch das hochdichte Plasma erzeugt werden, in effektiver Weise in den zu behandelnden Gegenstand eingeführt werden. Demzufolge wird vorzugsweise die Behandlung mit hochdichtem Plasma durchgeführt, während eine Vorspannung an das Substrat angelegt wird.
Im Anschluss an die Behandlung mit hochdichtem Plasma kann sukzessiv eine Glühbehandlung ohne Luftaussetzung durchgeführt werden. Im Anschluss an die Glühbehandlung kann sukzessiv die Behandlung mit hochdichtem Plasma ohne Luftaussetzung durchgeführt werden. Indem die Behandlung mit hochdichtem Plasma und die Glühbehandlung sukzessiv durchgeführt werden, kann der Eintritt von Verunreinigungen während der Behandlung unterdrückt werden. Des Weiteren kann unnötiger Sauerstoff, der zu dem behandelten Gegenstand hinzugefügt wird, jedoch nicht verwendet wird, um Sauerstofffehlstellen zu füllen, eliminiert werden, indem die Glühbehandlung nach der Behandlung mit hochdichtem Plasma in einer Sauerstoffatmosphäre durchgeführt wird. Die Glühbehandlung kann beispielsweise durch Lampenglühen oder dergleichen durchgeführt werden.
Die Behandlungszeit der Behandlung mit hochdichtem Plasma ist vorzugsweise länger als oder gleich 30 Sekunden und kürzer als oder gleich 120 Minuten, länger als oder gleich 1 Minute und kürzer als oder gleich 90 Minuten, länger als oder gleich 2 Minuten und kürzer als oder gleich 30 Minuten, oder länger als oder gleich 3 Minuten und kürzer als oder gleich 15 Minuten.
Die Behandlungszeit der Glühbehandlung bei einer Temperatur von höher als oder gleich 250 °C und niedriger als oder gleich 800 °C, höher als oder gleich 300 °C und niedriger als oder gleich 700 °C, oder höher als oder gleich 400 °C und niedriger als oder gleich 600 °C ist vorzugsweise länger als oder gleich 30 Sekunden und kürzer als oder gleich 120 Minuten, länger als oder gleich 1 Minute und kürzer als oder gleich 90 Minuten, länger als oder gleich 2 Minuten und kürzer als oder gleich 30 Minuten, oder länger als oder gleich 3 Minuten und kürzer als oder gleich 15 Minuten.
Als Nächstes wird der Isolator 402 ausgebildet. Der Isolator 402 kann durch ein Sputterverfahren, ein chemisches Gasphasenabscheidungs-(chemical vapor deposition, CVD-) Verfahren, ein Molekularstrahlepitaxie-(molecular beam epitaxy, MBE-) Verfahren, ein gepulstes Laserstrahlabscheidungs- (pulsed laser deposition, PLD-) Verfahren, ein Atomlagenabscheidungs- (atomic layer deposition, ALD-) Verfahren oder dergleichen ausgebildet werden.
CVD-Verfahren können in ein plasmaunterstütztes CVD- (plasma enhanced CVD, PECVD-) Verfahren, bei dem Plasma verwendet wird, ein thermisches CVD- (TCVD-) Verfahren, bei dem Wärme verwendet wird, ein Photo-CVD-Verfahren, bei dem Licht verwendet wird, und dergleichen eingeteilt werden. Außerdem kann das CVD-Verfahren je nach Quellengas ein Metall-CVD- (MCVD-) Verfahren und ein metallorganisches CVD- (MOCVD-) Verfahren umfassen.
Unter Verwendung des PECVD-Verfahrens kann ein qualitativ hochwertiger Film bei einer relativ niedrigen Temperatur ausgebildet werden. Des Weiteren wird bei einem thermischen CVD-Verfahren kein Plasma verwendet, und daher verursacht es weniger Plasmaschäden an einem Gegenstand. Beispielsweise könnte eine Leitung, eine Elektrode, ein Element (z. B. Transistor oder Kondensator) oder dergleichen in einer Halbleitervorrichtung durch Empfangen von Ladungen vom Plasma aufgeladen werden. In diesem Fall könnten die akkumulierten Ladungen die Leitung, die Elektrode, das Element oder dergleichen in der Halbleitervorrichtung beschädigen. Im Gegensatz dazu werden dann, wenn ein thermisches CVD-Verfahren, bei dem kein Plasma verwendet wird, zur Anwendung kommt, keine derartigen Schäden auf Grund der Plasmaaussetzung verursacht, und es kann die Ausbeute der Halbleitervorrichtung erhöht werden. Da bei der Abscheidung durch ein thermisches CVD-Verfahren ein Gegenstand keinem Plasma ausgesetzt wird, kann ein Film mit wenigen Defekten erhalten werden.
Ein ALD-Verfahren verursacht auch geringere Plasmaschäden an einem Gegenstand. Ein ALD-Verfahren verursacht bei der Abscheidung keine Plasmaschäden, so dass ein Film mit wenigen Defekten erhalten werden kann.
Im Unterschied zu einem Abscheidungsverfahren, bei dem Teilchen abgeschieden werden, die von einem Target oder dergleichen abgegeben worden sind, wird bei einem CVD-Verfahren und einem ALD-Verfahren ein Film durch eine Reaktion an einer Oberfläche eines Gegenstandes ausgebildet. Daher ermöglichen ein CVD-Verfahren und ein ALD-Verfahren fast unabhängig von der Form eines Gegenstandes eine vorteilhafte Stufenabdeckung. Insbesondere ermöglicht ein ALD-Verfahren eine ausgezeichnete Stufenabdeckung und eine ausgezeichnete Gleichmäßigkeit der Dicke und kann beispielsweise zum Bedecken einer Oberfläche einer Öffnung mit einem hohen Seitenverhältnis vorteilhaft verwendet werden. Im Gegensatz dazu weist ein ALD-Verfahren eine niedrige Abscheidungsrate auf; daher ist es in einigen Fällen zu bevorzugen, dass ein ALD-Verfahren mit einem weiteren Abscheidungsverfahren mit hoher Abscheidungsrate, wie z. B. einem CVD-Verfahren, kombiniert wird.
Wenn ein CVD-Verfahren oder ein ALD-Verfahren verwendet wird, kann die Zusammensetzung eines auszubildenden Films mit einem Verhältnis der Durchflussrate der Quellengase gesteuert werden. Beispielsweise kann durch ein CVD-Verfahren oder ein ALD-Verfahren ein Film mit einer vorbestimmten Zusammensetzung in Abhängigkeit vom Verhältnis der Durchflussrate der Quellengase ausgebildet werden. Außerdem kann mittels eines CVD-Verfahrens oder eines ALD-Verfahrens ein Film ausgebildet werden, dessen Zusammensetzung sich stetig ändert, indem das Verhältnis der Durchflussrate der Quellengase während der Ausbildung des Films geändert wird. In dem Fall, in dem der Film ausgebildet wird, während das Verhältnis der Durchflussrate der Quellengase geändert wird, kann im Vergleich zu dem Fall, in dem der Film unter Verwendung einer Vielzahl von Abscheidungskammern ausgebildet wird, die Zeit, die zur Filmausbildung benötigt wird, verringert werden, da die Zeit, die zum Übertragen und zum Regulieren des Drucks benötigt wird, wegfällt. Daher können Halbleitervorrichtungen mit verbesserter Produktivität hergestellt werden.
Als Nächstes können Kohlenstoff, Wasserstoff und dergleichen freigesetzt werden, indem die Behandlung mit hochdichtem Plasma durchgeführt wird. In dem Fall, in dem die Behandlung mit hochdichtem Plasma ferner in einer Sauerstoffatmosphäre durchgeführt wird, kann eine organische Verbindung, wie z. B. Kohlenwasserstoff, von einem Gegenstand freigesetzt werden.
Des Weiteren kann eine Behandlung zum Hinzufügen von Sauerstoff zu dem Isolator 402 durchgeführt werden. Für die Behandlung zum Hinzufügen von Sauerstoff kann ein lonenimplantationsverfahren, ein Plasmabehandlungsverfahren oder dergleichen verwendet werden. Es sei angemerkt, dass es sich bei dem Sauerstoff, der dem Isolator 402 hinzugefügt wird, um überschüssigen Sauerstoff handelt.
Als Nächstes werden, wie in 18C und 18D dargestellt, ein Isolator, der zu dem Isolator 406a wird, ein Halbleiter, der zu dem Halbleiter 406b wird, und eine Resistmaske 430 ausgebildet.
Als Erstes wird ein Isolator, der zu dem Isolator 406a wird, über dem Isolator 402 ausgebildet. Der Isolator, der zu dem Isolator 406a wird, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Insbesondere wird vorzugsweise eine Facing-Target-Sputtereinrichtung verwendet. Es sei angemerkt, dass in dieser Beschreibung und dergleichen eine Abscheidung unter Verwendung einer Facing-Target-Sputtereinrichtung auch als Dampfabscheidungssputtern (vapor deposition sputtering (VDSP)) bezeichnet werden kann.
Die Verwendung der Facing-Target-Sputtereinrichtung kann Plasmaschäden verringern, die während der Abscheidung des Isolators induziert werden. Somit können Sauerstofffehlstellen in dem Isolator verringert werden. Außerdem ermöglicht die Verwendung der Facing-Target-Sputtereinrichtung eine Abscheidung in einem Hochvakuum. In diesem Fall kann die Verunreinigungskonzentration (z. B. die Konzentration von Wasserstoff, einem Edelgas (wie z. B. Argon) oder Wasser) in dem abgeschiedenen Isolator verringert werden.
Alternativ kann eine Sputtereinrichtung verwendet werden, die eine induktiv gekoppelte Antennenleiterplatte umfasst. Somit kann ein großer Film mit hoher Gleichmäßigkeit bei einer hohen Abscheidungsrate ausgebildet werden.
Die Abscheidung wird vorzugsweise unter Verwendung eines Sauerstoff enthaltenden Gases, eines Edelgases, eines Stickstoff enthaltenden Gases oder dergleichen durchgeführt. Als Stickstoff enthaltendes Gas kann beispielsweise Stickstoff (N₂), Distickstoffoxid (N₂O), Ammoniak (NH₃) oder dergleichen verwendet werden.
Als Nächstes können Kohlenstoff, Wasserstoff und dergleichen freigesetzt werden, indem die Behandlung mit hochdichtem Plasma durchgeführt wird. In dem Fall, in dem die Behandlung mit hochdichtem Plasma ferner in einer Sauerstoffatmosphäre durchgeführt wird, kann eine organische Verbindung, wie z. B. Kohlenwasserstoff, von einem Gegenstand freigesetzt werden.
Des Weiteren kann eine Behandlung zum Hinzufügen von Sauerstoff zu dem Isolator, der zu dem Isolator 406a wird, durchgeführt werden. Für die Behandlung zum Hinzufügen von Sauerstoff kann ein lonenimplantationsverfahren, ein Plasmabehandlungsverfahren oder dergleichen verwendet werden. Es sei angemerkt, dass es sich bei dem Sauerstoff, der dem Isolator, der zu dem Isolator 406a wird, hinzugefügt wird, um überschüssigen Sauerstoff handelt.
Als Nächstes wird der Halbleiter, der zu dem Halbleiter 406b wird, über dem Isolator, der zu dem Isolator 406a wird, ausgebildet. Der Halbleiter kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Insbesondere wird vorzugsweise eine Facing-Target-Sputtereinrichtung verwendet.
Die Verwendung der Facing-Target-Sputtereinrichtung kann Plasmaschäden verringern, die während der Abscheidung des Halbleiters induziert werden. Somit können Sauerstofffehlstellen in dem Halbleiter verringert werden. Außerdem ermöglicht die Verwendung der Facing-Target-Sputtereinrichtung eine Abscheidung in einem Hochvakuum. In diesem Fall kann die Verunreinigungskonzentration (z. B. die Konzentration von Wasserstoff, einem Edelgas (wie z. B. Argon) oder Wasser) in dem abgeschiedenen Isolator verringert werden.
Alternativ kann eine Sputtereinrichtung verwendet werden, die eine induktiv gekoppelte Antennenleiterplatte umfasst. Somit kann ein großer Film mit hoher Gleichmäßigkeit bei einer hohen Abscheidungsrate ausgebildet werden.
Die Abscheidung wird vorzugsweise unter Verwendung eines Sauerstoff enthaltenden Gases, eines Edelgases, eines Stickstoff enthaltenden Gases oder dergleichen durchgeführt. Als Stickstoff enthaltendes Gas kann beispielsweise Stickstoff (N₂), Distickstoffoxid (N₂O) oder Ammoniak (NH₃) verwendet werden.
Als Nächstes wird vorzugsweise eine erste Wärmebehandlung durchgeführt. Die erste Wärmebehandlung kann bei einer Temperatur von höher als oder gleich 250 °C und niedriger als oder gleich 650 °C, bevorzugt höher als oder gleich 450 °C und niedriger als oder gleich 600 °C durchgeführt werden. Die erste Wärmebehandlung wird in einer Inertgasatmosphäre oder einer Atmosphäre durchgeführt, die ein Oxidationsgas mit 10 ppm oder mehr, 1 % oder mehr oder 10 % oder mehr enthält. Die erste Wärmebehandlung kann unter verringertem Druck durchgeführt werden. Alternativ kann die erste Wärmebehandlung auf die folgende Weise durchgeführt werden: Eine Wärmebehandlung wird in einer Inertgasatmosphäre durchgeführt, und dann wird eine weitere Wärmebehandlung in einer Atmosphäre, die ein Oxidationsgas mit 10 ppm oder mehr, 1 % oder mehr oder 10 % oder mehr enthält, durchgeführt, um desorbierten Sauerstoff zu kompensieren. Die erste Wärmebehandlung kann beispielsweise die Kristallinität des Halbleiters erhöhen und Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, entfernen. Alternativ kann während der ersten Wärmebehandlung eine Plasmabehandlung unter Verwendung von Sauerstoff unter verringertem Druck durchgeführt werden. Die Plasmabehandlung, die Sauerstoff enthält, wird beispielsweise vorzugsweise unter Verwendung einer Einrichtung durchgeführt, die eine Stromquelle zum Erzeugen von hochdichtem Plasma unter Verwendung von Mikrowellen umfasst. Alternativ kann eine Plasmastromquelle zum Anlegen einer Hochfrequenz- (HF-) Spannung an die Seite eines Substrats bereitgestellt werden. Die Verwendung des hochdichten Plasmas ermöglicht, dass hochdichte Sauerstoffradikale gebildet werden, und das Anlegen der HF-Spannung an die Seite des Substrats ermöglicht, dass Sauerstoffradikale, die durch das hochdichte Plasma erzeugt werden, in effizienter Weise in den Halbleiter 406b eingeführt werden. Alternativ kann eine Plasmabehandlung unter Verwendung von Sauerstoff nach einer Plasmabehandlung unter Verwendung eines Inertgases mit der Einrichtung durchgeführt werden, um freigesetzten Sauerstoff zu kompensieren.
Als Nächstes werden, wie in 18E und 18F dargestellt, der Isolator, der zu dem Isolator 406a wird, und der Halbleiter, der zu dem Halbleiter 406b wird, durch ein Photolithographieverfahren oder dergleichen unter Verwendung einer Resistmaske 430 verarbeitet, um einen mehrschichtigen Film auszubilden, der den Isolator 406a und den Halbleiter 406b umfasst. Es sei angemerkt, dass dann, wenn der mehrschichtige Film ausgebildet wird, der Isolator 402 in einigen Fällen ebenfalls einem Ätzen ausgesetzt wird, wodurch er einen verschmälerten Bereich aufweist. Das heißt, dass der Isolator 402 einen hervorspringenden Abschnitt in einem Bereich in Kontakt mit dem mehrschichtigen Film aufweisen kann.
Als Nächstes können Kohlenstoff, Wasserstoff und dergleichen freigesetzt werden, indem die Behandlung mit hochdichtem Plasma durchgeführt wird. In dem Fall, in dem die Behandlung mit hochdichtem Plasma ferner in einer Sauerstoffatmosphäre durchgeführt wird, kann eine organische Verbindung, wie z. B. Kohlenwasserstoff, von einem Gegenstand freigesetzt werden.
Als Nächstes werden, wie in 18G und 18H dargestellt, der Leiter 416 und der Isolator, der zu dem Isolator 410 wird, ausgebildet.
Als Erstes wird der Leiter 416 ausgebildet. Der Leiter 416 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
Es sei angemerkt, dass der Leiter 416 den mehrschichtigen Film bedeckt. Die Seitenfläche des Isolators 406a und die Oberseite und Seitenfläche des Halbleiters 406b werden teilweise beim Ausbilden des Leiters über dem mehrschichtigen Film beschädigt, und dann könnte sich ein Bereich bilden, in dem der Widerstand verringert ist. Da der Isolator 406a und der Halbleiter 406b jeweils einen Bereich umfassen, dessen Widerstand verringert ist, kann der Kontaktwiderstand zwischen dem Leiter 416 und dem Halbleiter 406b verringert werden.
Als Nächstes können Kohlenstoff, Wasserstoff und dergleichen freigesetzt werden, indem die Behandlung mit hochdichtem Plasma durchgeführt wird. In dem Fall, in dem die Behandlung mit hochdichtem Plasma ferner in einer Sauerstoffatmosphäre durchgeführt wird, kann eine organische Verbindung, wie z. B. Kohlenwasserstoff, von einem Gegenstand freigesetzt werden.
Als Nächstes wird der Leiter 416 durch ein Photolithographieverfahren oder dergleichen verarbeitet, wodurch die Leiter 416a und 416b ausgebildet werden.
Als Nächstes können Kohlenstoff, Wasserstoff und dergleichen freigesetzt werden, indem die Behandlung mit hochdichtem Plasma durchgeführt wird. In dem Fall, in dem die Behandlung mit hochdichtem Plasma ferner in einer Sauerstoffatmosphäre durchgeführt wird, kann eine organische Verbindung, wie z. B. Kohlenwasserstoff, von einem Gegenstand freigesetzt werden.
Als Nächstes wird der Isolator, der zu dem Isolator 410 wird, ausgebildet. Der Isolator, der zu dem Isolator 410 wird, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Alternativ kann der Isolator, der zu dem Isolator 410 wird, durch ein Rotationsbeschichtungsverfahren, ein Tauchverfahren, ein Tröpfchenabgabeverfahren (wie z. B. ein Tintenstrahlverfahren), ein Druckverfahren (wie z. B. Siebdruckverfahren oder ein Offsetdruckverfahren), ein Verfahren mit einer Rakelschneide (doctor knife), ein Walzenbeschichtungsverfahren, ein Vorhangbeschichtungsverfahren oder dergleichen ausgebildet werden.
Der Isolator, der zu dem Isolator 410 wird, kann derart ausgebildet werden, dass er eine flache Oberseite aufweist. Beispielsweise kann die Oberseite des Isolators, der zu dem Isolator 410 wird, Ebenheit unmittelbar nach der Filmausbildung aufweisen. Alternativ kann nach der Filmausbildung ein oberer Bereich des Isolators, der zu dem Isolator 410 wird, entfernt werden, wodurch die Oberseite des Isolators, der zu dem Isolator 410 wird, parallel zu einer Referenzoberfläche, wie z. B. einer Rückseitenfläche des Substrats, wird. Eine derartige Behandlung wird als Planarisierungsbehandlung bezeichnet. Als Planarisierungsbehandlung kann beispielsweise eine chemisch-mechanische Polierbehandlung, eine Trockenätzbehandlung oder dergleichen durchgeführt werden. Jedoch ist die Oberseite des Isolators, der zu dem Isolator 410 wird, nicht notwendigerweise flach.
Als Nächstes können Kohlenstoff, Wasserstoff und dergleichen freigesetzt werden, indem die Behandlung mit hochdichtem Plasma durchgeführt wird. In dem Fall, in dem die Behandlung mit hochdichtem Plasma ferner in einer Sauerstoffatmosphäre durchgeführt wird, kann eine organische Verbindung, wie z. B. Kohlenwasserstoff, von einem Gegenstand freigesetzt werden.
Als Nächstes wird eine Resistmaske 431 über dem Isolator, der zu dem Isolator 410 wird, durch ein Photolithographieverfahren oder dergleichen ausgebildet. Hier kann ein organischer Beschichtungsfilm zwischen der Oberseite des Isolators, der zu dem Isolator 410 wird, und der Resistmaske 431 ausgebildet werden, um die Adhäsion zwischen der Oberseite des Isolators, der zu dem Isolator 410 wird, und der Resistmaske 431 zu verbessern.
Als Nächstes wird, wie in 19A und 19B dargestellt, eine Öffnung in dem Isolator 410 und dem Leiter 416 gebildet. Als Erstes wird der Isolator, der zu dem Isolator 410 wird, einer ersten Verarbeitung durch ein Trockenätzverfahren oder dergleichen unterzogen, um die Oberseite des Leiters 416 freizulegen. Bei einem Trockenätzverfahren kann eine beliebige der vorstehenden Trockenätzeinrichtungen verwendet werden; jedoch wird vorzugsweise eine Trockenätzeinrichtung verwendet, bei der Hochfrequenz-Stromquellen mit unterschiedlichen Frequenzen mit den parallelen Plattenelektroden verbunden sind.
Als Nächstes wird der Leiter 416 einer zweiten Verarbeitung durch ein Trockenätzverfahren oder dergleichen unterzogen, um in den Leiter 416a und den Leiter 416b geteilt zu werden. Es sei angemerkt, dass der Isolator 410 und der Leiter 416 in demselben Photolithografieprozess verarbeitet werden können. Durch Verarbeitung in demselben Photolithografieprozess kann die Anzahl von Herstellungsschritten verringert werden. Somit kann eine Halbleitervorrichtung, die den Transistor beinhaltet, mit einer hohen Produktivität hergestellt werden.
Zu diesem Zeitpunkt weist der Halbleiter 406b einen Bereich auf, der freigelegt ist. Der freigelegte Bereich des Halbleiters 406b wird in einigen Fällen teilweise durch die zweite Behandlung entfernt. Des Weiteren heften sich in einigen Fällen Verunreinigungselemente, wie z. B. verbliebene Bestandteile des Ätzgases, an die freigelegte Oberfläche des Halbleiters 406b an. Beispielsweise kann sich Chlor und dergleichen anheften, wenn ein Gas auf Chlor-Basis als Ätzgas verwendet wird. Wenn ein Gas auf Kohlenwasserstoff-Basis als Ätzgas verwendet wird, können sich Kohlenstoff, Wasserstoff und dergleichen anheften. Die Verunreinigungselemente, die sich an die freigelegte Oberfläche des Halbleiters 406b heften, werden vorzugsweise verringert. Die Verunreinigungselemente können verringert werden, indem eine Reinigungsbehandlung unter Verwendung von verdünnter Flusssäure, eine Reinigungsbehandlung unter Verwendung von Ozon, eine Reinigungsbehandlung unter Verwendung von UV-Strahlen oder dergleichen durchgeführt wird. Es sei angemerkt, dass verschiedene Arten von Reinigungsbehandlungen in Kombination verwendet werden können. Dementsprechend weist die freigelegte Oberfläche des Halbleiters 406b, d. h., der Bereich, in dem ein Kanal gebildet wird, einen hohen Widerstand auf.
Als Nächstes können Kohlenstoff, Wasserstoff und dergleichen freigesetzt werden, indem die Behandlung mit hochdichtem Plasma durchgeführt wird. In dem Fall, in dem die Behandlung mit hochdichtem Plasma ferner in einer Sauerstoffatmosphäre durchgeführt wird, kann eine organische Verbindung, wie z. B. Kohlenwasserstoff, von einem Gegenstand freigesetzt werden.
Als Nächstes wird, wie in 19C und 19D dargestellt, der Isolator 406c über einer Oberseite und einer Seitenfläche des Halbleiters 406b, einer Seitenfläche des Isolators 406a, einer Oberseite des Isolators 402 und einer Oberseite des Isolators 410 ausgebildet, wobei es sich bei diesen um Oberflächen handelt, mit Ausnahme von mindestens einer Seitenfläche des Isolators 410. Der Isolator 406c kann durch ein Sputterverfahren ausgebildet werden.
Hier wird eine Sputtereinrichtung, die zum Ausbilden des Isolators 406c und des Isolators 406d verwendet wird, anhand von 21 und 22 beschrieben.
21 ist eine Querschnittsansicht, die einen Teil einer Sputtereinrichtung 101 darstellt. Die Sputtereinrichtung 101, die in 21 dargestellt wird, umfasst ein Bauelement 190, einen Kollimator 150, der über dem Bauelement 190 platziert ist, eine Target-Halterung 120, eine Grundplatte 110, die über der Target-Halterung 120 platziert ist, ein Target 100, das über der Grundplatte 110 platziert ist, eine Magneteinheit 130, die einen Magneten 130N und einen Magneten 130S umfasst, die unter dem Target 100 platziert sind, wobei die Grundplatte 110 dazwischen positioniert ist, und eine Magnet-Halterung 132, die die Magneteinheit 130 stützt. Es sei angemerkt, dass in dieser Beschreibung eine Magneteinheit eine Gruppe von Magneten meint. Die Magneteinheit kann durch „Kathode“, „Kathodenmagnet“, „magnetisches Bauelement“, „magnetischer Teil“ oder dergleichen ersetzt werden.
Ein Substrattisch 170, der derart platziert ist, dass er dem Target 100 zugewandt ist, und ein Substrat 160, das von dem Substrattisch 170 gehalten wird, werden dargestellt. 21 stellt ebenfalls eine magnetische Kraftlinie 180a und eine magnetische Kraftlinie 180b dar, die durch die Magneteinheit 130 gebildet werden.
Die Target-Halterung 120 und die Grundplatte 110 werden durch einen Bolzen aneinander befestigt und weisen das gleiche Potential auf. Die Target-Halterung 120 weist eine Funktion zum Stützen des Targets 100 auf, wobei die Grundplatte 110 dazwischen positioniert ist.
Die Grundplatte 110 weist eine Funktion zum Fixieren des Targets 100 auf.
Die Sputtereinrichtung 101 kann einen Wasserkanal in oder unter der Grundplatte 110 aufweisen. Indem ein Fluid (Luft, Stickstoff, ein Edelgas, Wasser, Öl oder dergleichen) durch den Wasserkanal fließt, kann eine Entladungsanomalie infolge eines Anstiegs der Temperatur des Targets 100 oder eine Beschädigung der Sputtereinrichtung 101 infolge einer Verformung einer Komponente, wie z. B. des Targets 100, beim Sputtern verhindert werden. In diesem Fall werden die Grundplatte 110 und das Target 100 vorzugsweise mit einem Befestigungsbauelement aneinander befestigt, da das Kühlvermögen erhöht wird.
Eine Dichtung wird vorzugsweise zwischen der Target-Halterung 120 und der Grundplatte 110 bereitgestellt, wobei in diesem Fall eine Verunreinigung mit einer geringeren Wahrscheinlichkeit von außen oder einem Wasserkanal in die Sputtereinrichtung 101 eintritt.
In der Magneteinheit 130 werden der Magnet 130N und der Magnet 130S derart platziert, dass ihre Oberflächen auf der Seite des Targets 100 entgegengesetzte Polaritäten aufweisen. Hier wird der Fall beschrieben, in dem der Pol des Magneten 130N auf der Seite des Targets 100 der Nordpol ist und der Pol des Magneten 130S auf der Seite des Targets 100 der Südpol ist. Es sei angemerkt, dass die Anordnung der Magneten und die Polaritäten in der Magneteinheit 130 nicht auf diejenigen beschränkt sind, die in 21 dargestellt werden.
Die magnetische Kraftlinie 180a ist eine der magnetischen Kraftlinien, die ein horizontales Magnetfeld in der Nähe einer Oberseite des Targets 100 bilden. Die Nähe der Oberseite des Targets 100 entspricht einem Bereich, in dem der senkrechte Abstand von der Oberseite des Targets 100 beispielsweise größer als oder gleich 0 mm und kleiner als oder gleich 10 mm, insbesondere größer als oder gleich 0 mm und kleiner als oder gleich 5 mm ist.
Die magnetische Kraftlinie 180b ist eine der magnetischen Kraftlinien, die ein horizontales Magnetfeld in einer Ebene bilden, die um einen senkrechten Abstand d entfernt von der Oberseite der Magneteinheit 130 liegt. Der senkrechte Abstand d ist beispielsweise größer als oder gleich 0 mm und kleiner als oder gleich 20 mm oder größer als oder gleich 5 mm und kleiner als oder gleich 15 mm.
Bei der Abscheidung ist ein Potential V1, das an die Target-Halterung 120 angelegt wird, beispielsweise niedriger als ein Potential V2, das an den Substrattisch 170 angelegt wird. Das Potential V2, das an den Substrattisch 170 angelegt wird, ist beispielsweise das Erdpotential. Ein Potential V3, das an die Magnet-Halterung 132 angelegt wird, ist beispielsweise das Erdpotential. Es sei angemerkt, dass die Potentiale V1, V2 und V3 nicht auf die vorstehende Beschreibung beschränkt sind. Es werden nicht notwendigerweise sämtlichen Komponenten, d. h. der Target-Halterung 120, dem Substrattisch 170 und der Magnet-Halterung 132, Potentiale zugeführt. Beispielsweise kann der Substrattisch 170 elektrisch schweben.
21 stellt ein Beispiel dar, in dem die Grundplatte 110 und die Target-Halterung 120 elektrisch nicht mit der Magneteinheit 130 und der Magnet-Halterung 132 verbunden sind; jedoch ist die elektrische Verbindung nicht darauf beschränkt. Beispielsweise können die Grundplatte 110 und die Target-Halterung 120 elektrisch mit der Magneteinheit 130 und der Magnet-Halterung 132 verbunden sein, und die Grundplatte 110, die Target-Halterung 120, die Magneteinheit 130 und die Magnet-Halterung 132 können das gleiche Potential aufweisen.
Wenn das Potential V1 an die Target-Halterung 120 unter den Bedingungen angelegt wird, dass das Abscheidungsgas (z. B. Sauerstoff, Stickstoff oder ein Edelgas, wie z. B. Argon) in die Sputtereinrichtung 101 fließt und der Druck in der Sputtereinrichtung 101 konstant ist (z. B. größer als oder gleich 0,05 Pa und kleiner als oder gleich 10 Pa, bevorzugt größer als oder gleich 0,1 Pa und kleiner als oder gleich 0,8 Pa), wird ein Plasma in einem Magnetfeld gebildet, das von der Magneteinheit 130 gebildet wird. Das Potential des Plasmas ist ein Potential Vp, das höher als das Potential V1 ist. Dabei wird ein Kation in dem Plasma durch eine Potentialdifferenz zwischen dem Potential Vp und dem Potential V1 zum Target 100 hin beschleunigt. Anschließend kollidiert das Kation mit dem Target 100, wodurch gesputterte Teilchen freigesetzt werden. Die freigesetzten gesputterten Teilchen, die das Substrat 160 erreichen, werden abgeschieden, um einen Film auszubilden.
In einer Sputtereinrichtung ist im Allgemeinen die Wahrscheinlichkeit gering, dass ein gesputtertes Teilchen einen unteren Abschnitt einer kleinen Öffnung mit einem hohen Seitenverhältnis erreicht. Außerdem wird ein gesputtertes Teilchen, das in der schrägen Richtung zu dem Substrat fliegt, in der Nähe eines oberen Teils einer Öffnung abgeschieden, was die Breite des oberen Teils der Öffnung verschmälert. In diesem Fall wird das gesputterte Teilchen nicht in der Öffnung ausgebildet.
Im Gegensatz dazu heften sich freigesetzte gesputterte Teilchen, die in der schrägen Richtung zu der Ausbildungsoberfläche des Substrats 160 fliegen, durch Verwendung der Sputtereinrichtung mit der vorstehenden Struktur an den Kollimator 150 an. Das heißt, dass gesputterte Teilchen, die eine senkrechte Komponente in Hinblick auf das Substrat 160 aufweisen und die den Kollimator 150, der zwischen dem Target 100 und dem Substrat 160 bereitgestellt ist, passiert haben, das Substrat erreichen. Somit werden gesputterte Teilchen auf einer Ebene abgeschieden, die parallel zum Substrat ist. Andererseits werden gesputterte Teilchen nicht auf einer Ebene abgeschieden, die senkrecht zum Substrat ist, oder die Menge der Abscheidung auf der Ebene, die senkrecht zum Substrat ist, ist kleiner als diejenige auf der Ebene, die parallel zum Substrat ist. Demzufolge kann der Isolator 406c durch Verwendung der Sputtereinrichtung mit der vorstehenden Struktur auf Ebenen mit Ausnahme von Ebenen, die senkrecht zum Substrat sind, ausgebildet werden, wie in 19C und 19D dargestellt.
Der senkrechte Abstand zwischen dem Target 100 und dem Kollimator 150 und derjenige zwischen dem Substrat 160 und dem Kollimator 150 können in angemessener Weise entsprechend der Qualität eines Films, der ausgebildet wird, geändert werden. Somit kann der Kollimator 150 einen beweglichen Abschnitt 151 und einen beweglichen Abschnitt 152 umfassen, wie in 22 dargestellt. Indem der bewegliche Abschnitt 151 enthalten ist, kann leicht ausgewählt werden, ob der Kollimator 150 verwendet wird oder nicht. Indem der bewegliche Abschnitt 152 enthalten ist, können der senkrechte Abstand zwischen dem Kollimator 150 und dem Substrat 160 und derjenige zwischen dem Kollimator 150 und dem Target 100 leicht angepasst werden.
Alternativ kann auch ein Long-Throw-Sputterverfahren verwendet werden. Bei dem Long-Throw-Sputterverfahren wird der senkrechte Abstand zwischen dem Target 100 und dem Substrat 160 groß gewählt, wodurch die Eintrittsrichtung des gesputterten Teilchens ungefähr senkrecht zu dem Substrat 160 sein kann. Folglich kann der Isolator 406c selbst dann, wenn der Kollimator 150 nicht verwendet wird, auf Ebenen ohne Ebenen senkrecht zu dem Substrat ausgebildet werden. Es sei angemerkt, dass der senkrechte Abstand zwischen dem Substrat 160 und dem Target 100 größer als oder gleich 150 mm und kleiner als oder gleich 500 mm ist. Es sei angemerkt, dass eine Kombination aus dem Long-Throw-Sputterverfahren und dem Kollimator 150 zum Einsatz kommen kann.
Als Nächstes können Kohlenstoff, Wasserstoff und dergleichen freigesetzt werden, indem die Behandlung mit hochdichtem Plasma durchgeführt wird. In dem Fall, in dem die Behandlung mit hochdichtem Plasma ferner in einer Sauerstoffatmosphäre durchgeführt wird, kann eine organische Verbindung, wie z. B. Kohlenwasserstoff, von einem Gegenstand freigesetzt werden.
Als Nächstes wird, wie in 19E und 19F dargestellt, der Isolator 406d ausgebildet. Der Isolator 406d kann in den Schritten ausgebildet werden, die denjenigen des Isolators 406c ähnlich sind.
Als Nächstes werden, wie in 20A und 20B dargestellt, der Isolator, der zu dem Isolator 412 wird, der Leiter, der zu dem Leiter 404a wird, und der Leiter, der zu dem Leiter 404b wird, ausgebildet.
Als Erstes wird der Isolator, der zu dem Isolator 412 wird, über dem Isolator 410 und dem Isolator 406d ausgebildet. Der Isolator, der zu dem Isolator 412 wird, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
Als Nächstes können Kohlenstoff, Wasserstoff und dergleichen freigesetzt werden, indem die Behandlung mit hochdichtem Plasma durchgeführt wird. In dem Fall, in dem die Behandlung mit hochdichtem Plasma ferner in einer Sauerstoffatmosphäre durchgeführt wird, kann eine organische Verbindung, wie z. B. Kohlenwasserstoff, von einem Gegenstand freigesetzt werden.
Als Nächstes werden ein Leiter, der zu dem Leiter 404a wird, und ein Leiter, der zu dem Leiter 404b wird, ausgebildet. Der Leiter, der zu dem Leiter 404a wird, und der Leiter, der zu dem Leiter 404b wird, können durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Der Leiter, der zu dem Leiter 404a wird, und der Leiter, der zu dem Leiter 404b wird, werden derart ausgebildet, dass sie die Öffnung füllen, die in dem Isolator 410 und dergleichen ausgebildet worden ist. Demzufolge wird das CVD-Verfahren (insbesondere das MCVD-Verfahren) bevorzugt. Ein mehrschichtiger Film aus einem Leiter, der durch ein ALD-Verfahren oder dergleichen ausgebildet wird, und einem Leiter, der durch ein CVD-Verfahren ausgebildet wird, wird in einigen Fällen bevorzugt, um die Adhäsion des Leiters zu erhöhen, der durch ein MCVD-Verfahren ausgebildet wird. Beispielsweise kann ein mehrschichtiger Film verwendet werden, bei dem Titannitrid und Wolfram in dieser Reihenfolge ausgebildet werden.
Als Nächstes werden, wie in 20C und 20D dargestellt, der Leiter 404a, der Leiter 404b, der Isolator 412, der Isolator 406c und der Isolator 406d durch eine CMP-Behandlung oder dergleichen entfernt, um den Isolator 410 freizulegen. Hier kann der Isolator 410 als Stoppschicht verwendet werden, und die Dicke des Isolators 410 wird in einigen Fällen verringert. Demzufolge wird der Isolator 410 derart ausgebildet, dass er eine ausreichende Dicke aufweist, damit der Leiter 404a und der Leiter 404b einen ausreichend niedrigen Widerstand in einem vervollständigten Transistor aufweisen, wodurch eine Vielzahl von Transistoren mit geringen Schwankungen der Eigenschaften hergestellt werden kann.
Es sei angemerkt, dass die CMP-Behandlung nur einmal oder mehrmals durchgeführt werden kann. Wenn die CMP-Behandlung mehrmals durchgeführt wird, wird vorzugsweise ein erstes Polieren mit einer hohen Polierrate durchgeführt, gefolgt von einem Endpolieren mit einer niedrigen Polierrate. Durch Durchführen von Polierschritten mit unterschiedlichen Polierraten in Kombination kann die Ebenheit der polierten Oberfläche weiter erhöht werden.
Als Nächstes wird der Leiter, der zu dem Leiter 420 wird, ausgebildet. Es sei angemerkt, dass der Leiter 420 eine mehrschichtige Struktur aufweisen kann. Der Leiter, der zu dem Leiter 420 wird, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Als Nächstes wird der Leiter, der zu dem Leiter 420 wird, durch ein Photolithographieverfahren oder dergleichen verarbeitet, wodurch der Leiter 420 ausgebildet wird.
Als Nächstes wird, wie in 20E und 20F dargestellt, der Isolator 408 über dem Isolator 410 und dem Leiter 420 ausgebildet. Der Isolator 408 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Aluminiumoxid wird vorzugsweise als Isolator 408 unter Verwendung eines Plasmas, das Sauerstoff enthält, ausgebildet, wodurch Sauerstoff in dem Plasma der Oberseite des Isolators 410 als überschüssiger Sauerstoff (exO) hinzugefügt werden kann. Überschüssiger Sauerstoff kann dem Isolator 408 hinzugefügt werden, indem Sauerstoff über den Isolator 410 zugeführt wird. Dabei könnte sich der Mischbereich, der eine große Menge an überschüssigem Sauerstoff enthält, in der Grenzfläche zwischen dem Isolator 408 und dem Isolator 410 und der Umgebung der Grenzfläche bilden.
Als Nächstes können Kohlenstoff, Wasserstoff und dergleichen freigesetzt werden, indem die Behandlung mit hochdichtem Plasma durchgeführt wird. In dem Fall, in dem die Behandlung mit hochdichtem Plasma ferner in einer Sauerstoffatmosphäre durchgeführt wird, kann eine organische Verbindung, wie z. B. Kohlenwasserstoff, von einem Gegenstand freigesetzt werden.
Des Weiteren kann eine zweite Wärmebehandlung zu einer beliebigen Zeit nach dem Ausbilden des Isolators 408 durchgeführt werden. Durch die zweite Wärmebehandlung wandert der überschüssige Sauerstoff, der in dem Isolator 410 und dem Mischbereich 414 enthalten ist, zu dem Halbleiter 406b über den Isolator 412, den Isolator 402, den Isolator 406d, den Isolator 406c und den Isolator 406a. Da überschüssiger Sauerstoff zu dem Halbleiter 406b wandert, wie vorstehend beschrieben, können Defekte (Sauerstofffehlstellen) in dem Halbleiter 406b verringert werden.
Es sei angemerkt, dass die zweite Wärmebehandlung bei einer derartigen Temperatur durchgeführt werden kann, bei der überschüssiger Sauerstoff in dem Isolator 410 und dem Mischbereich 414 in den Halbleiter 406b diffundiert wird. Bezüglich der zweiten Wärmebehandlung kann beispielsweise auf die Beschreibung der ersten Wärmebehandlung Bezug genommen werden. Die zweite Wärmebehandlung wird vorzugsweise bei einer niedrigeren Temperatur durchgeführt als die erste Wärmebehandlung. Die zweite Wärmebehandlung wird vorzugsweise bei einer Temperatur durchgeführt, die um mehr als oder gleich 20 °C und weniger als oder gleich 150 °C, bevorzugt um mehr als oder gleich 40 °C und weniger als oder gleich 100 °C niedriger ist als diejenige der ersten Wärmebehandlung. Folglich kann ein überflüssiges Freisetzen von überschüssigem Dauerstoff von dem Isolator 402 oder dergleichen verhindert werden. Es sei angemerkt, dass die zweite Wärmebehandlung nicht notwendigerweise durchgeführt wird, wenn eine Erwärmung beim Ausbilden der Filme als Wärmebehandlung dienen kann, die mit der zweiten Wärmebehandlung vergleichbar ist.
Obwohl nicht dargestellt, können eine Öffnung, die bis zu dem Leiter 416a reicht, und eine Öffnung, die bis zu dem Leiter 416b reicht, in dem Isolator 408 und dem Isolator 410 ausgebildet werden, und Leiter, die als Leitungen dienen, können in den Öffnungen ausgebildet werden. Alternativ kann eine Öffnung, die bis zu dem Leiter 404 reicht, in dem Isolator 408 ausgebildet werden, und ein Leiter, der als Leitung dient, kann in der Öffnung ausgebildet werden.
Durch die vorstehenden Schritte kann der Transistor, der in 10A bis 10C dargestellt wird, hergestellt werden.
Bei der Ausführungsform 5 wurde eine Ausführungsform der vorliegenden Erfindung beschrieben. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf die vorstehenden Beispiele beschränkt ist. Das heißt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf eine bestimmte Ausführungsform beschränkt ist, da verschiedene Ausführungsformen der vorliegenden Erfindung in dieser Ausführungsform sowie anderen Ausführungsformen offenbart werden. Obwohl das Beispiel, in dem ein Oxidhalbleiter als Halbleiter verwendet wird als eine Ausführungsform der vorliegenden Erfindung beschrieben worden ist, ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Je nach Umständen oder Bedingungen können auch Silizium, Germanium, Siliziumgermanium, Siliziumkarbid, Galliumarsenid, Aluminiumgalliumarsenid, Indiumphosphid, Galliumnitrid, ein organischer Halbleiter oder dergleichen bei einer Ausführungsform der vorliegenden Erfindung verwendet werden.
Die Struktur und das Verfahren, die bei dieser Ausführungsform beschrieben worden sind, können in einer geeigneten Kombination mit einer beliebigen der bei den anderen Ausführungsformen beschriebenen anderen Strukturen und Verfahren implementiert werden.
(Ausführungsform 6)
<Transistorstruktur 8>
Ein Transistor, der eine Struktur aufweist, die sich von derjenigen in 10A bis 10C unterscheidet, und eine Herstellungsverfahren davon werden anhand von 12A bis 12C sowie 13A und 13B beschrieben. 12A bis 12C sind eine Draufsicht und Querschnittsansichten einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung. 12A ist eine Draufsicht, und 12B und 12C sind Querschnittsansichten entlang den Strichpunktlinien A1-A2 bzw. A3-A4 in 12A. Es sei angemerkt, dass einige Komponenten in der Draufsicht in 12A zur Vereinfachung der Zeichnung nicht dargestellt werden. 13A und 13B sind vergrößerte Ansichten von Querschnittsansichten, die in 12B und 12C dargestellt werden.
In dem Transistor in 12B ist der Winkel θ zwischen der Seitenfläche des Isolators 410 und einer Oberseite des Leiters 416a größer als 0° und kleiner als 90°, und der Isolator 406d wird auf der Seitenfläche des Isolators 410 ausgebildet, wobei der Isolator 406c dazwischen positioniert ist. Der Winkel θ ist vorzugsweise größer als oder gleich 75° und kleiner als 90°, bevorzugt größer als oder gleich 80° und kleiner als 90°, stärker bevorzugt größer als oder gleich 85° und kleiner als 90°. Der Isolator 406c und der Isolator 406d werden in einem Bereich, der mit der Seitenfläche des Leiters 404 überlappt, wobei der Isolator 412 dazwischen bereitgestellt ist, dünner ausgebildet als in einem Bereich, der mit der Unterseite des Leiters 404 überlappt. Bezüglich der anderen Komponenten kann auf die Beschreibung des Transistors in 10A bis 10C verwiesen werden.
Solange t1 größer als L1 ist und L1/t1 kleiner als 1 ist, kann sowohl der Isolator 406c als auch der Isolator 406d in einem Bereich, der die Seitenfläche des Isolators 410 bedeckt, dünn ausgebildet werden. Des Weiteren kann einer der Isolatoren 406c und 406d in einem Bereich, der die Seitenfläche des Isolators 410 bedeckt, ausgebildet werden, und der anderen wird nicht notwendigerweise bereitgestellt.
13A und 13B sind jeweils eine vergrößerte Ansicht einer Öffnung, die in dem Isolator 410 des Transistors dieser Ausführungsform bereitgestellt ist. Die Oberseite des Isolators 406d liegt ungefähr auf dem gleichen Niveau wie die Oberseiten des Leiters 416a und des Leiters 416b. Es sei angemerkt, dass die Oberseite des Isolators 406d eine Oberfläche ist, die nahe an dem Leiter 404a in einem Bereich ist, in dem der Isolator 406d mit den Unterseiten des Leiters 404a und des Leiters 404b überlappt. Idealerweise befindet sich die Oberseite des Isolators 406d vorzugsweise auf dem gleichen Niveau wie die Oberseiten der Leiter 416a und 416b, wie in 13A dargestellt.
Die Oberseite des Isolators 406c befindet sich vorzugsweise ungefähr auf dem gleichen Niveau wie die Grenzfläche zwischen dem Halbleiter 406b und den Leitern 416a und 416b. Es sei angemerkt, dass die Oberseite des Isolators 406c eine Oberfläche ist, die nahe an dem Leiter 404a in einem Bereich ist, in dem der Isolator 406c mit den Unterseiten des Leiters 404a und des Leiters 404b überlappt. Idealerweise befindet sich die Oberseite des Isolators 406c vorzugsweise auf dem gleichen Niveau wie die Grenzfläche zwischen dem Halbleiter 406b und den Leitern 416a und 416b. Es sei angemerkt, dass der Isolator 406c mindestens einen überätzten Abschnitt des Halbleiters 406b füllt; jedoch ist es nicht darauf beschränkt, und die Oberseite des Isolators 406c kann sich über der Grenzfläche zwischen dem Halbleiter 406b und den Leitern 416a und 416b befinden, wie in 13B dargestellt.
Der Transistor dieser Ausführungsform weist eine Struktur auf, bei der zwei Isolatoren, die Isolatoren 406c und 406d, über dem Halbleiter 406b bereitgestellt werden; jedoch ist es nicht darauf beschränkt, und drei oder mehr übereinander angeordnete Schichten können ebenfalls bereitgestellt werden.
<Verfahren 8 zum Herstellen des Transistors>
Als Erstes werden die Schritte bis zu dem in 18H dargestellten und bei der Ausführungsform 5 beschriebenen Schritt durchgeführt.
Als Nächstes wird die Seitenfläche des Isolators 410 derart ausgebildet, dass der Winkel θ zwischen der Seitenfläche des Isolators 410 und der Oberseite des Leiters 416a größer als 0° und kleiner als 90° ist. Anschließend werden der Isolator 406c und der Isolator 406d unter Verwendung der Filmausbildungseinrichtung, die bei der Ausführungsform 5 beschrieben worden ist, ausgebildet. Dabei gilt beispielsweise das Folgende: Je kleiner der Winkel θ, desto höher die Wahrscheinlichkeit der Abscheidung des gesputterten Teilchens, wobei in diesem Fall der Isolator 406c und der Isolator 406d auf der Seitenfläche des Isolators 410 dick ausgebildet werden. Der Isolator 406c und der Isolator 406d werden auf der Seitenfläche des Isolators 410 dünn ausgebildet, wenn der Winkel θ größer wird. In einer derartigen Weise können die Dicken des Isolators 406c und des Isolators 406d, die auf der Seitenfläche des Isolators 410 ausgebildet werden, durch den Winkel θ angepasst werden. Das heißt, dass L1, d. h. die Breite des auszubildenden Offset-Bereichs, verringert werden kann. Folglich ist t1 größer als L1, und L1/t1 ist kleiner als 1.
Die folgenden Schritte können auf eine Weise durchgeführt werden, die derjenigen der Schritte entspricht, die bei dem Verfahren 1 zum Herstellen des Transistors beschrieben worden sind, der bei der Ausführungsform 5 beschrieben worden ist.
Durch die vorstehenden Schritte kann der Transistor, der in 12A bis 12C dargestellt wird, hergestellt werden.
Die Struktur und das Verfahren, die bei dieser Ausführungsform beschrieben worden sind, können in einer geeigneten Kombination mit einer beliebigen der bei den anderen Ausführungsformen beschriebenen anderen Strukturen und Verfahren implementiert werden.
(Ausführungsform 7)
<Transistorstruktur 9 und 10>
Transistoren, die Strukturen aufweisen, die sich von derjenigen in 10A bis 10C unterscheiden, und Herstellungsverfahren davon werden anhand von 14A bis 14C sowie 15A bis 15C beschrieben. 14A bis 14C sowie 15A bis 15C sind Draufsichten und Querschnittsansichten von Halbleitervorrichtungen einer Ausführungsform der vorliegenden Erfindung.
Die Transistoren, die in 14A bis 14C sowie 15A bis 15C dargestellt werden, werden beschrieben. Es sei angemerkt, dass 14A und 15A Draufsichten sind. 14B ist eine Querschnittsansicht entlang der Strichpunktlinie A1-A2 in 14A. 14C ist eine Querschnittsansicht entlang der Strichpunktlinie A3-A4 in 14A. Es sei angemerkt, dass einige Komponenten in der Draufsicht in 14A zur Vereinfachung der Zeichnung nicht dargestellt werden.
15B ist eine Querschnittsansicht entlang der Strichpunktlinie A1-A2 in 15A. 15C ist eine Querschnittsansicht entlang der Strichpunktlinie A3-A4 in 15A. Es sei angemerkt, dass einige Komponenten in der Draufsicht in 15A zur Vereinfachung der Zeichnung nicht dargestellt werden.
In den Transistoren in 14A bis 14C sowie 15A bis 15C werden der Isolator 406c2 (der Isolator 406c in 4A bis 4C), der Isolator 406d2 (der Isolator 406d in 4A bis 4C), der Isolator 412, der Leiter 404a und der Leiter 404b ebenfalls in einem Teil eines Bereichs auf der Oberseite des Isolators 410 ebenfalls ausgebildet. Bezüglich der anderen Komponenten kann auf die Beschreibung des Transistors in 10A bis 10C oder des Transistors in 12A bis 12C verwiesen werden.
In den Transistoren in 14A bis 14C und 15A bis 15C können ein Teil des Leiters 404a und ein Teil des Leiter 404b, die als Gate-Elektrode dienen, als Leitung dienen. Das heißt, das ein Teil der Leiter 404a und 404b, der über dem Isolator 410 ausgebildet ist, wobei der Isolator 406c2 (der Isolator 406c in 4A bis 4C), der Isolator 406d2 (der Isolator 406d in 4A bis 4C) und der Isolator 412 dazwischen bereitgestellt sind, dem Leiter 420 bei der Transistorstruktur 1 entspricht. Das heißt, dass bei der Struktur t2 der senkrechte Abstand zwischen einem Teil des Leiters 404a, der sich über dem Isolator 410 befindet, und dem Leiter 416a oder dem Leiter 416b ist. Es sei angemerkt, dass der Isolator 406c2 (ein Isolator 406c in 4A bis 4C) und der Isolator 412 zwischen der Oberseite des Isolators 410 und einem Teil des Leiters 404a positioniert sind, der über dem Isolator 410 ausgebildet wird, da der Isolator 412, der Leiter 404a und der Leiter 404 zur gleichen Zeit ausgebildet werden. Somit kann t2, die Länge der Summe der Dicken des Isolators 410, des Isolators 406c2 (des Isolators 406c in 4A bis 4C) und des Isolators 406d2 (der Isolator 406d in 4A bis 4C), ausreichend groß sein, wodurch die parasitäre Kapazität verringert werden kann.
<Verfahren 9 und 10 zum Herstellen des Transistors>
Im Folgenden wird ein Verfahren zum Herstellen des Transistors, der in 14A bis 14C dargestellt wird, beschrieben.
Als Erstes werden die Schritte bis zu dem in 19F dargestellten und bei der Ausführungsform 5 beschriebenen Schritt durchgeführt.
Als Nächstes werden der Isolator 406c, der Isolator 406d, der Isolator 412, der Leiter 404a und der Leiter 404b durch ein Photolithographieverfahren oder dergleichen ausgebildet. Mit dieser Struktur kann ein Leiter, der dem Leiter 420 bei der Transistorstruktur 1 entspricht, unter Verwendung des Leiters 404a und des Leiters 404b zur gleichen Zeit ausgebildet werden.
Als Nächstes wird der Isolator 408 ausgebildet.
Durch die vorstehenden Schritte kann der Transistor, der in 14A bis 14C dargestellt wird, hergestellt werden.
In dem Transistor in 15A bis 15C werden der Isolator 406c, der Isolator 406d, der Isolator 412, der Leiter 404a und der Leiter 404b, die jeweils eine gewünschte Form aufweisen, in Schritten ausgebildet, die denjenigen des Transistors gleichen, der in 12A bis 12C dargestellt wird. Anschließend werden der Isolator 406c, der Isolator 406d, der Isolator 412, der Leiter 404a und der Leiter 404b durch ein Photolithographieverfahren ausgebildet. Mit dieser Struktur kann ein Leiter, der dem Leiter 420 bei der Transistorstruktur 1 entspricht, unter Verwendung des Leiters 404a und des Leiters 404b ausgebildet werden.
Durch die vorstehenden Schritte kann der Transistor, der in 15A bis 15C dargestellt wird, hergestellt werden.
Die Struktur und das Verfahren, die bei dieser Ausführungsform beschrieben worden sind, können in einer geeigneten Kombination mit einer beliebigen der bei den anderen Ausführungsformen beschriebenen anderen Strukturen und Verfahren implementiert werden.
(Ausführungsform 8)
<Transistorstruktur 11 und 12>
Transistoren, die Strukturen aufweisen, die sich von derjenigen in 10A bis 10C unterscheiden, und Herstellungsverfahren davon werden anhand von 16A bis 16C sowie 17A bis 17C beschrieben. 16A bis 16C sowie 17A bis 17C sind Draufsichten und Querschnittsansichten von Halbleitervorrichtungen einer Ausführungsform der vorliegenden Erfindung.
Die Transistoren, die in 16A bis 16C sowie 17A bis 17C dargestellt werden, werden beschrieben. Es sei angemerkt, dass 16A und 17A Draufsichten sind. 16B ist eine Querschnittsansicht entlang der Strichpunktlinie A1-A2 in 16A. 16C ist eine Querschnittsansicht entlang der Strichpunktlinie A3-A4 in 16A. Es sei angemerkt, dass einige Komponenten in der Draufsicht in 16A zur Vereinfachung der Zeichnung nicht dargestellt werden.
17B ist eine Querschnittsansicht entlang der Strichpunktlinie A1-A2 in 17A. 17C ist eine Querschnittsansicht entlang der Strichpunktlinie A3-A4 in 17A. Es sei angemerkt, dass einige Komponenten in der Draufsicht in 17A zur Vereinfachung der Zeichnung nicht dargestellt werden.
In den Transistoren, die in 16A bis 16C sowie 17A bis 17C dargestellt werden, werden der Leiter 416a und der Leiter 416b lediglich über dem Halbleiter 406b ausgebildet. Bezüglich der anderen Komponenten kann auf die Beschreibung des Transistors in 10A bis 10C oder des Transistors in 12A bis 12C verwiesen werden.
<Verfahren 11 und 12 zum Herstellen des Transistors>
Ein Verfahren zum Herstellen des Transistors, der in 16A bis 16C dargestellt wird, wird nachfolgend beschrieben.
Als Erstes werden die Schritte bis zu dem in 18A und 18B dargestellten und bei der Ausführungsform 5 beschriebenen Schritt durchgeführt.
Anschließend wird der Leiter 416 ausgebildet, nachdem der Isolator 406a und der Halbleiter 406b ausgebildet worden sind. Anschließend wird ein Fotolack über dem Leiter 416 durch ein Photolithographieverfahren oder dergleichen ausgebildet, und ein erstes Ätzen wird an dem Leiter 416 unter Verwendung des Fotolacks als Maske durchgeführt. Dann, nachdem der Fotolack entfernt worden ist, wird ein zweites Ätzen unter Verwendung des Leiters 416 als Maske durchgeführt. Das zweite Ätzen wird an dem Isolator 406a und dem Halbleiter 406b durchgeführt.
Die folgenden Schritte sind den Schritten nach dem in 18G und 18H dargestellten Schritt ähnlich. Durch die vorstehenden Schritte kann der Transistor, der in 16A bis 16C dargestellt wird, hergestellt werden.
In dem Transistor, der in 17A bis 17C dargestellt wird, werden der Isolator 406a, der Halbleiter 406b und der Leiter 416 in einer Weise ausgebildet, die derjenigen des Transistors gleicht, der in 16A bis 16C dargestellt wird. Anschließend wird der Transistor vorzugsweise durch die Schritte ausgebildet, die denjenigen des Transistors gleichen, der in 12A bis 12C dargestellt werden.
Durch die vorstehenden Schritte kann der Transistor, der in 17A bis 17C dargestellt wird, hergestellt werden.
Die Struktur und das Verfahren, die bei dieser Ausführungsform beschrieben worden sind, können in einer geeigneten Kombination mit einer beliebigen der bei den anderen Ausführungsformen beschriebenen anderen Strukturen und Verfahren implementiert werden.
(Ausführungsform 9)
<Abscheidungseinrichtung>
Die Struktur einer Abscheidungseinrichtung, die die vorstehende Sputtereinrichtung umfasst, wird nachstehend beschrieben. Eine Struktur einer Abscheidungseinrichtung, die kaum den Eintritt von Verunreinigungen in einen Film während der Abscheidung zulässt, wird anhand von 23 und 24A bis 24C beschrieben.
23 ist eine Draufsicht, die schematisch eine Ein-Wafer-Mehrkammer-Abscheidungseinrichtung 1700 darstellt. Die Abscheidungseinrichtung 1700 beinhaltet eine atmosphärenseitige Substratzufuhrkammer 1701, die einen Kassettenport 1761 zum Halten eines Substrats und einen Ausrichtungsport 1762 zum Durchführen der Ausrichtung eines Substrats umfasst, eine atmosphärenseitige Substrattransferkammer 1702, über die ein Substrat von der atmosphärenseitigen Substratzufuhrkammer 1701 transportiert wird, eine Load-Lock-Kammer 1703a, in der ein Substrat geleitet wird und der Druck in der Kammer vom Atmosphärendruck auf verringerten Druck oder von verringertem Druck auf Atmosphärendruck umgeschaltet wird, eine Unload-Lock-Kammer 1703b, in der ein Substrat abgeleitet wird und der Druck in der Kammer von verringertem Druck auf Atmosphärendruck oder vom Atmosphärendruck auf verringerten Druck umgeschaltet wird, eine Transferkammer 1704, über die ein Substrat im Vakuum transportiert wird, eine Substraterwärmungskammer 1705, in der ein Substrat erwärmt wird, und Abscheidungskammern 1706a, 1706b und 1706c. Es sei angemerkt, dass die Sputtereinrichtung 101 für sämtliche Abscheidungskammern 1706a, 1706b und 1706c oder einen Teil der Abscheidungskammern 1706a, 1706b und 1706c verwendet werden kann.
Es sei angemerkt, dass eine Vielzahl der Kassettenports 1761 wie in 23 bereitgestellt sein kann (in 23 sind drei Kassettenports 1761 bereitgestellt).
Die atmosphärenseitige Substrattransferkammer 1702 ist mit der Load-Lock-Kammer 1703a und der Unload-Lock-Kammer 1703b verbunden, die Load-Lock-Kammer 1703a und die Unload-Lock-Kammer 1703b sind mit der Transferkammer 1704 verbunden, und die Transferkammer 1704 ist mit der Substraterwärmungskammer 1705 und den Abscheidungskammern 1706a, 1706b und 1706c verbunden.
Gate-Ventile 1764 sind für Verbindungsabschnitte zwischen Kammern derart vorgesehen, dass der Druck in jeder Kammer außer der atmosphärenseitigen Substratzufuhrkammer 1701 und der atmosphärenseitigen Substrattransferkammer 1702 individuell gesteuert werden kann. Außerdem beinhaltet die atmosphärenseitige Substrattransferkammer 1702 einen Transferroboter 1763a und die Transferkammer 1704 beinhaltet einen Transferroboter 1763b. Mit den Transferrobotern kann ein Substrat transportiert werden.
Die Substraterwärmungskammer 1705 dient vorzugsweise ebenfalls als Plasmabehandlungskammer. Bei der Abscheidungseinrichtung 1700 ist es möglich, ein Substrat zu transportieren, ohne dass es der Luft zwischen Behandlungen ausgesetzt wird; es kann also die Adsorption von Verunreinigungen in der Luft an einem Substrat unterdrückt werden. Darüber hinaus kann man die Reihenfolge der Abscheidung, der Wärmebehandlung oder dergleichen frei wählen. Es sei angemerkt, dass die Strukturen der Transferkammern, der Abscheidungskammern, der Load-Lock-Kammern, der Unload-Lock-Kammern und der Substraterwärmungskammern nicht auf die vorstehenden beschränkt sind, und die Strukturen dieser können je nach Bedarf in Abhängigkeit vom Raum zur Platzierung oder von den Prozessbedingungen gewählt werden.
Als Nächstes sind 24A, 24B und 24C eine Querschnittsansicht entlang der Strichpunktlinie X1-X2, eine Querschnittsansicht entlang der Strichpunktlinie Y1-Y2 bzw. eine Querschnittsansicht entlang der Strichpunktlinie Y2-Y3 in der Abscheidungseinrichtung 1700, die in 23 dargestellt wird.
24A ist ein Querschnitt der Substraterwärmungskammer 1705 und der Transferkammer 1704, und die Substraterwärmungskammer 1705 beinhaltet eine Vielzahl von Erwärmungstischen 1765, die ein Substrat halten können. Es sei angemerkt, dass die Anzahl der Erwärmungstische 1765 in 24A sieben ist; sie ist jedoch nicht darauf beschränkt und kann größer als oder gleich eins und kleiner als sieben, oder größer als oder gleich acht sein. Indem die Anzahl der Erwärmungstische 1765 erhöht wird, kann eine Vielzahl von Substraten gleichzeitig einer Wärmebehandlung ausgesetzt werden, was zu einer Erhöhung der Produktivität führt. Die Substraterwärmungskammer 1705 ist ferner mit einer Vakuumpumpe 1770 durch ein Ventil verbunden. Als Vakuumpumpe 1770 können beispielsweise eine Trockenpumpe und eine mechanische Boosterpumpe verwendet werden.
Als Substraterwärmungskammer 1705 kann beispielsweise eine Widerstandsheizung für eine Erwärmung verwendet werden. Alternativ kann eine Wärmeleitung oder Wärmestrahlung aus einem Medium, wie z. B. einem erwärmten Gas, als Erwärmungsmechanismus verwendet werden. Beispielsweise kann RTA (rapid thermal anneal), wie z. B. GRTA (gas rapid thermal anneal) oder LRTA (lamp rapid thermal anneal), verwendet werden. Bei dem LRTA handelt es sich um ein Verfahren zum Erwärmen eines Gegenstandes durch Bestrahlung mit Licht (einer elektromagnetischen Welle), das von einer Lampe, wie z. B. einer Halogenlampe, einer Metall-Halogenid-Lampe, einer Xenonbogenlampe, einer Kohlebogenlampe, einer Hochdruck-Natriumlampe oder einer Hochdruck-Quecksilberlampe, emittiert wird. Bei dem GRTA wird eine Wärmebehandlung unter Verwendung eines Hochtemperaturgases durchgeführt. Ein Inertgas wird als Gas verwendet.
Des Weiteren ist die Substraterwärmungskammer 1705 mit einem Refiner 1781 über einen Massenstromregler 1780 verbunden. Es sei angemerkt, dass, obwohl der Massenstromregler 1780 und der Refiner 1781 für jede einer Vielzahl von Arten von Gases bereitgestellt werden können, hier lediglich nur ein Massenstromregler 1780 und ein Refiner 1781 zum besseren Verständnis bereitgestellt werden. Als Gas, das in die Substraterwärmungskammer 1705 eingeleitet wird, kann ein Gas, dessen Taupunkt bei -80 °C oder niedriger, bevorzugt bei -100 °C oder niedriger liegt, verwendet werden; zum Beispiel werden ein Sauerstoffgas, ein Stickstoffgas und ein Edelgas (z. B. ein Argongas) verwendet.
Die Transferkammer 1704 beinhaltet den Transferroboter 1763b. Der Transferroboter 1763b beinhaltet eine Vielzahl von beweglichen Abschnitten und einen Arm zum Halten eines Substrats und kann ein Substrat zu jeder Kammer transportieren. Die Transferkammer 1704 ist ferner mit der Vakuumpumpe 1770 und einer Kryopumpe 1771 durch Ventile verbunden. Bei einer derartigen Struktur kann eine Evakuierung unter Verwendung der Vakuumpumpe 1770 durchgeführt werden, wenn der Druck in der Transferkammer 1704 im Bereich vom Atmosphärendruck bis zu einem niedrigen oder mittleren Vakuum (etwa 0,1 Pa bis mehrere hundert Pa) liegt, und es kann sodann durch Umschalten der Ventile eine Evakuierung unter Verwendung der Kryopumpe 1771 durchgeführt werden, wenn der Druck in der Transferkammer 1704 im Bereich von einem mittleren Vakuum bis zum hohen oder Ultrahochvakuum (0,1 Pa bis 1 × 10^-7 Pa) liegt.
Alternativ können zwei oder mehr Kryopumpen 1771 parallel zueinander mit der Transferkammer 1704 verbunden sein. Bei einer derartigen Struktur kann auch dann, wenn eine der Kryopumpen in Regeneration ist, eine Evakuierung unter Verwendung einer beliebigen der anderen Kryopumpen durchgeführt werden. Es sei angemerkt, dass die vorstehend beschriebene Regeneration eine Behandlung zum Ableiten von Molekülen (oder Atomen) bezeichnet, die in der Kryopumpe eingeschlossen sind. Wenn zu viele Moleküle (oder Atome) in einer Kryopumpe eingeschlossen sind, wird die Evakuierungsfähigkeit der Kryopumpe gesenkt; folglich wird eine Regeneration regelmäßig durchgeführt.
24B ist ein Querschnitt der Abscheidungskammer 1706b, der Transferkammer 1704 und der Load-Lock-Kammer 1703a.
Hier werden die Details jeder Abscheidungskammer anhand von 24B beschrieben. Es sei angemerkt, dass für die Struktur jeder Abscheidungskammer auf die Beschreibung der Sputtereinrichtung 101, die in 21 dargestellt wird, verwiesen wird, und die Beschreibung kann in angemessener Weise mit der folgenden Beschreibung kombiniert werden. Die Abscheidungskammer 1706b, die in 24B dargestellt wird, umfasst das Target 100, den Substrattisch 170 und den Kollimator 150, der zwischen dem Target und dem Substrattisch bereitgestellt wird. Es sei angemerkt, dass dabei ein Substrat auf dem Substrattisch 170 bereitgestellt wird. Obwohl nicht dargestellt, kann der Substrattisch 170 einen Substrathaltemechanismus, der das Substrat hält, einen Rückerwärmer, der das Substrat von der Rückseite erwärmt, oder dergleichen umfassen.
Die Abscheidungskammer 1706b ist mit einem Massenstromregler 1780 über ein Gaserwärmungssystem 1782 verbunden, und das Gaserwärmungssystem 1782 ist mit einem Refiner 1781 über den Massenstromregler 1780 verbunden. Mit dem Gaserwärmungssystem 1782 kann ein Abscheidungsgas auf eine Temperatur von höher als oder gleich 40 °C und niedriger als oder gleich 400 °C, bevorzugt höher als oder gleich 50 °C und niedriger als oder gleich 200 °C erwärmt werden. Es sei angemerkt, dass, obwohl das Gaserwärmungssystem 1782, der Massenstromregler 1780 und der Refiner 1781 für jede einer Vielzahl von Arten von Gasen bereitgestellt werden können, hier lediglich nur ein Gaserwärmungssystem 1782, ein Massenstromregler 1780 und ein Refiner 1781 zum besseren Verständnis bereitgestellt werden. Als Abscheidungsgas wird vorzugsweise ein Gas verwendet, dessen Taupunkt bei -80 °C oder niedriger, bevorzugt bei -100 °C oder niedriger liegt.
Es sei angemerkt, dass eine Sputtereinrichtung vom Parallel-Platten-Typ oder eine lonenstrahl-Sputtereinrichtung in der Abscheidungskammer 1706b bereitgestellt sein kann.
In dem Fall, in dem der Refiner in der Nähe eines Gaseintritts bereitgestellt ist, ist die Länge eines Rohres zwischen dem Refiner 1781 und der Abscheidungskammer 1706b kleiner als oder gleich 10 m, bevorzugt kleiner als oder gleich 5 m, stärker bevorzugt kleiner als oder gleich 1 m. Wenn die Länge des Rohrs kleiner als oder gleich 10 m, kleiner als oder gleich 5 m oder kleiner als oder gleich 1 m ist, kann der Einfluss des freigesetzten Gases von dem Rohr dementsprechend reduziert werden. Als Rohr für das Gas kann ein Metallrohr verwendet werden, dessen Innenseite mit Eisenfluorid, Aluminiumoxid, Chromoxid oder dergleichen bedeckt ist. Mit dem vorstehenden Rohr wird die Menge an freigesetztem Gas, das Verunreinigungen enthält, verringert, und es kann beispielsweise der Eintritt von Verunreinigungen in das Abscheidungsgas im Vergleich zu einem SUS316L-EP-Rohr verringert werden. Des Weiteren kann eine ultrakompakte Hochleistungsmetalldichtungsverbindung (UPG-Verbindung) als Rohrverbindung verwendet werden. Eine Struktur, bei der alle Materialien des Rohrs Metalle sind, wird bevorzugt, da der Einfluss des erzeugten freigesetzten Gases oder der externen Leckage im Vergleich zu einer Struktur, bei der Harz oder dergleichen verwendet wird, verringert werden kann.
Die Abscheidungskammer 1706b ist mit einer Turbomolekularpumpe 1772 und einer Vakuumpumpe 1770 durch Ventile verbunden. Darüber hinaus umfasst die Abscheidungskammer 1706b vorzugsweise eine Kryofalle (cryotrap).
Die Kryofalle 1751 ist ein Mechanismus, der ein Molekül (oder ein Atom) mit einem relativ hohen Schmelzpunkt, wie z. B. Wasser, adsorbieren kann. Die Turbomolekularpumpe 1772 kann ein groß bemessenes Molekül (oder Atom) stabil evakuieren, benötigt lediglich eine niedrige Wartungshäufigkeit und ermöglicht damit eine hohe Produktivität, wohingegen sie nur im geringen Maße zur Evakuierung von Wasserstoff und Wasser geeignet ist. Daher ist die Kryofalle 1751 mit der Abscheidungskammer 1706b verbunden, um eine hohe Fähigkeit bei der Evakuierung von Wasser oder dergleichen zu erzielen. Die Temperatur eines Kühlers der Kryofalle 1751 wird auf niedriger als oder gleich 100 K, bevorzugt niedriger als oder gleich 80 K eingestellt. In dem Fall, in dem die Kryofalle 1751 eine Vielzahl von Kühlern beinhaltet, wird die Temperatur jedes Kühlers vorzugsweise auf verschiedene Temperaturen eingestellt, da dadurch eine effiziente Evakuierung möglich wird. Beispielsweise kann die Temperatur eines Kühlers der ersten Stufe auf niedriger als oder gleich 100 K eingestellt werden, und die Temperatur eines Kühlers der zweiten Stufe kann auf niedriger als oder gleich 20 K eingestellt werden.
Es sei angemerkt, dass das Evakuierungsverfahren der Abscheidungskammer 1706b nicht auf das vorstehende beschränkt ist, und eine Struktur, die derjenigen bei dem Evakuierungsverfahren der Transferkammer 1704 ähnlich ist (das Evakuierungsverfahren mittels der Kryopumpe und der Vakuumpumpe), verwendet werden kann. Natürlich kann das Evakuierungsverfahren der Transferkammer 1704 eine Struktur, die derjenigen der Abscheidungskammer 1706b ähnlich ist (das Evakuierungsverfahren mittels der Turbomolekularpumpe und der Vakuumpumpe), aufweisen.
Es sei angemerkt, dass in der Transferkammer 1704, der Substraterwärmungskammer 1705 und der Abscheidungskammer 1706b, die vorstehend beschrieben worden sind, der Rückdruck (Totaldruck) und der Partialdruck jedes Gasmoleküls (Atoms) jeweils vorzugsweise wie folgt eingestellt werden. Im Besonderen muss die Aufmerksamkeit auf den Rückdruck und den Partialdruck jedes Gasmoleküls (Atoms) in der Abscheidungskammer 1706b gerichtet werden, weil Verunreinigungen in einen auszubildenden Film eintreten könnten.
In jeder der vorstehenden Kammern ist der Rückdruck (Totaldruck) niedriger als oder gleich 1 × 10^-4 Pa, bevorzugt niedriger als oder gleich 3 × 10^-5 Pa, stärker bevorzugt niedriger als oder gleich 1 × 10^-5 Pa. In jeder der vorstehenden Kammern ist der Partialdruck eines Gasmoleküls (Atoms) mit einem Masse-Ladungs-Verhältnis (m/z) von 18 niedriger als oder gleich 3 × 10^-5 Pa, bevorzugt niedriger als oder gleich 1 × 10^-5 Pa, stärker bevorzugt niedriger als oder gleich 3 × 10^-6 Pa. Außerdem ist in jeder der vorstehenden Kammern der Partialdruck eines Gasmoleküls (Atoms) mit einem Masse-Ladungs-Verhältnis (m/z) von 28 niedriger als oder gleich 3 × 10^-5 Pa, bevorzugt niedriger als oder gleich 1 × 10^-5 Pa, stärker bevorzugt niedriger als oder gleich 3 × 10^-6 Pa. Des Weiteren ist in jeder der vorstehenden Kammern der Partialdruck eines Gasmoleküls (Atoms) mit einem Masse-Ladungs-Verhältnis (m/z) von 44 niedriger als oder gleich 3 × 10^-5 Pa, bevorzugt niedriger als oder gleich 1 × 10^-5 Pa, stärker bevorzugt niedriger als oder gleich 3 × 10^-6 Pa.
Es sei angemerkt, dass ein Totaldruck und ein Partialdruck in einer Vakuumkammer unter Verwendung eines Massenanalysators gemessen werden können. Es kann beispielsweise der Qulee CGM-051, ein Quadrupolmassenanalysator (der auch als Q-mass bezeichnet wird) verwendet werden, der von ULVAC, Inc. hergestellt wird.
Darüber hinaus weisen die vorstehend beschriebene Transferkammer 1704, Substraterwärmungskammer 1705 und Abscheidungskammer 1706b vorzugsweise eine kleine Menge der externen Leckage oder internen Leckage auf.
Beispielsweise ist in der Transferkammer 1704, der Substraterwärmungskammer 1705 und der Abscheidungskammer 1706b, die vorstehend beschrieben worden sind, die Leckrate niedriger als oder gleich 3 × 10^-6 P·am³/s, bevorzugt niedriger als oder gleich 1 × 10^-6 Pa·m³/s. Die Leckrate eines Gasmoleküls (Atoms) mit einem Masse-Ladungs-Verhältnis (m/z) von 18 ist niedriger als oder gleich 1 × 10^-7 Pa·m³/s, bevorzugt niedriger als oder gleich 3 × 10^-8 Pa·m³/s. Die Leckrate eines Gasmoleküls (Atoms) mit einem Masse-Ladungs-Verhältnis (m/z) von 28 ist niedriger als oder gleich 1 × 10^-5 Pa·m³/s, bevorzugt niedriger als oder gleich 1 × 10^-6 Pa·m³/s. Die Leckrate eines Gasmoleküls (Atoms) mit einem Masse-Ladungs-Verhältnis (m/z) von 44 ist niedriger als oder gleich 3 × 10^-6 Pa·m³/s, bevorzugt niedriger als oder gleich 1 × 10^-6 Pa·m³/s.
Es sei angemerkt, dass eine Leckrate von dem Totaldruck und dem Partialdruck hergeleitet werden kann, die unter Verwendung des Massenanalysators gemessen werden.
Die Leckrate hängt von einer externen Leckage und einer internen Leckage ab. Die externe Leckage bezeichnet ein Einströmen von Gas von außerhalb eines Vakuumsystems durch ein winziges Loch, einen Dichtungsdefekt oder dergleichen. Die interne Leckage rührt von einer Leckage durch eine Unterteilung, wie z. B. ein Ventil, in einem Vakuumsystem oder von einem Gas her, das von einem internen Bauelement freigesetzt wird. Es müssen Maßnahmen sowohl hinsichtlich der externen Leckage als auch der internen Leckage getroffen werden, damit die Leckrate auf niedriger als oder gleich dem vorbeschriebenen Wert eingestellt wird.
Es kann beispielsweise ein Öffnungs-/Schließ-Abschnitt der Abscheidungskammer 1706b mit einer Metalldichtung abgedichtet werden. Für die Metalldichtung wird vorzugsweise ein Metall, das mit Eisenfluorid, Aluminiumoxid oder Chromoxid bedeckt ist, verwendet. Die Metalldichtung ermöglicht eine größere Adhäsion als ein O-Ring, was zu einer Verringerung der externen Leckage führen kann. Des Weiteren wird unter Verwendung des Metalls, das mit Eisenfluorid, Aluminiumoxid, Chromoxid oder dergleichen bedeckt ist, das im Passivzustand ist, das Freisetzen von Gas, das Verunreinigungen enthält, die von der Metalldichtung freigesetzt werden, unterdrückt, so dass die interne Leckage verringert werden kann.
Für ein Bauelement der Abscheidungseinrichtung 1700 wird Aluminium, Chrom, Titan, Zirconium, Nickel oder Vanadium, das eine kleinere Menge von Gas, das Verunreinigungen enthält, freisetzt, verwendet. Alternativ kann für das vorstehende Bauelement eine Legierung verwendet werden, die Eisen, Chrom, Nickel und dergleichen enthält und mit dem vorstehenden Material bedeckt ist. Die Legierung, die Eisen, Chrom, Nickel und dergleichen enthält, ist fest, wärmebeständig und zur Verarbeitung geeignet. Hierbei kann dann, wenn eine Oberflächenunebenheit des Bauelementes durch Polieren oder dergleichen verringert wird, um die Flächenausdehnung zu verringern, das Freisetzen von Gas verringert werden.
Alternativ kann das vorstehende Bauelement der Abscheidungseinrichtung 1700 mit Eisenfluorid, Aluminiumoxid, Chromoxid oder dergleichen bedeckt sein.
Das Bauelement der Abscheidungseinrichtung 1700 wird vorzugsweise soweit wie möglich nur aus Metall ausgebildet. In dem Fall, in dem beispielsweise ein Sichtfenster, das unter Verwendung von Quarz oder dergleichen ausgebildet wird, bereitgestellt ist, ist die Oberfläche des Sichtfensters vorzugsweise dünn mit Eisenfluorid, Aluminiumoxid, Chromoxid oder dergleichen bedeckt, um das Freisetzen von Gas zu unterdrücken.
Wenn ein Adsorbat in der Abscheidungskammer vorhanden ist, hat das Adsorbat keine Auswirkungen auf den Druck in der Abscheidungskammer, da es an einer Innenwand oder dergleichen adsorbiert wird. Das Adsorbat bewirkt jedoch, dass Gas freigesetzt wird, wenn das Innere der Abscheidungskammer evakuiert wird. Obwohl somit keine Korrelation zwischen der Leckrate und der Evakuierungsrate besteht, ist es wichtig, dass das Adsorbat, das in der Abscheidungskammer vorhanden ist, weitestgehend desorbiert wird und eine Evakuierung unter Verwendung einer Pumpe mit hohem Evakuierungsvermögen vorab durchgeführt wird. Es sei angemerkt, dass die Abscheidungskammer einem Backen zur Förderung der Desorption des Adsorbats unterzogen wird. Beim Backen bzw. Härten kann die Desorptionsrate des Adsorbats um ein 10-Faches erhöht werden. Das Backen kann bei einer Temperatur im Bereich von 100 °C bis 450 °C durchgeführt werden. Zu diesem Zeitpunkt kann, wenn das Adsorbat entfernt wird, während ein Inertgas in die Abscheidungskammer eingeleitet wird, die Desorptionsrate von Wasser oder dergleichen, das lediglich durch eine Evakuierung nur schwer zu desorbieren ist, weiter vergrößert werden. Es sei angemerkt, dass dann, wenn das Inertgas im Wesentlichen auf dieselbe Temperatur wie die Backtemperatur der Abscheidungskammer erwärmt wird, die Desorptionsrate des Adsorbats weiter vergrößert werden kann. Hierbei wird vorzugsweise ein Edelgas als Inertgas verwendet. In Abhängigkeit von der Art eines abzuscheidenden Films kann Sauerstoff oder dergleichen anstelle eines Inertgases verwendet werden. Beispielsweise wird im Falle der Abscheidung eines Oxids die Verwendung von Sauerstoff, welcher der Hauptbestandteil des Oxides ist, in einigen Fällen vorgezogen.
Alternativ wird eine Behandlung zum Evakuieren des Inneren der Abscheidungskammer vorzugsweise für eine bestimmte Zeitspanne durchgeführt, nachdem erwärmter Sauerstoff, ein erwärmtes Inertgas, wie z. B. ein erwärmtes Edelgas, oder dergleichen verwendet worden ist, um einen Druck in der Abscheidungskammer zu erhöhen. Das erwärmte Gas kann das Adsorbat in der Abscheidungskammer desorbieren, und es können die in der Abscheidungskammer vorhandenen Verunreinigungen verringert werden. Es sei angemerkt, dass ein vorteilhafter Effekt erzielt werden kann, wenn diese Behandlung mehr als oder gleich 2-Mal und weniger als oder gleich 30-Mal, bevorzugt mehr als oder gleich 5-Mal und weniger als oder gleich 15-Mal wiederholt wird. Insbesondere wird ein Inertgas, Sauerstoff oder dergleichen bei einer Temperatur von höher als oder gleich 40 °C und niedriger als oder gleich 400 °C, bevorzugt höher als oder gleich 50 °C und niedriger als oder gleich 200 °C in die Abscheidungskammer eingeführt, so dass der Druck bei höher als oder gleich 0,1 Pa und niedriger als oder gleich 10 kPa, bevorzugt höher als oder gleich 1 Pa und niedriger als oder gleich 1 kPa, stärker bevorzugt höher als oder gleich 5 Pa und niedriger als oder gleich 100 Pa für 1 Minute bis 300 Minuten, bevorzugt 5 Minuten bis 120 Minuten gehalten werden kann. Anschließend wird das Innere der Abscheidungskammer für 5 Minuten bis 300 Minuten, bevorzugt 10 Minuten bis 120 Minuten, evakuiert.
Die Desorptionsrate des Adsorbats kann ferner auch durch eine Dummy-Abscheidung erhöht werden. Hierbei bezeichnet die Dummy-Abscheidung eine Abscheidung auf einem Dummy-Substrat durch ein Sputterverfahren oder dergleichen, bei der ein Film auf dem Dummy-Substrat und der Innenwand der Abscheidungskammer abgeschieden wird, damit Verunreinigungen in der Abscheidungskammer und ein Adsorbat an der Innenwand der Abscheidungskammer in dem Film eingeschlossen werden. Als Dummy-Substrat wird vorzugsweise ein Substrat verwendet, das eine kleinere Menge an Gas freisetzt. Durch Durchführen einer Dummy-Abscheidung kann die Konzentration der Verunreinigungen in einem Film, der später abgeschieden wird, verringert werden. Es sei angemerkt, dass die Dummy-Abscheidung gleichzeitig mit dem Backen der Abscheidungskammer durchgeführt werden kann.
Als Nächstes werden die Details der Transferkammer 1704 und der Load-Lock-Kammer 1703a in 24B sowie der atmosphärenseitigen Substrattransferkammer 1702 und der atmosphärenseitigen Substratzufuhrkammer 1701 in 24C beschrieben. Es sei angemerkt, dass 24C einen Querschnitt der atmosphärenseitigen Substrattransferkammer 1702 und der atmosphärenseitigen Substratzufuhrkammer 1701 darstellt.
Bezüglich der Transferkammer 1704 in 24B kann auf die Beschreibung der Transferkammer 1704 in 24A Bezug genommen werden.
Die Load-Lock-Kammer 1703a beinhaltet einen Substratlieferungstisch 1752. Wenn ein Druck in der Load-Lock-Kammer 1703a von verringertem Druck auf Atmosphärendruck erhöht wird, empfängt der Substratlieferungstisch 1752 ein Substrat von dem Transferroboter 1763a, der in der atmosphärenseitigen Substrattransferkammer 1702 bereitgestellt ist. Danach wird die Load-Lock-Kammer 1703a auf ein Vakuum evakuiert, so dass der Druck darin zu einem verringertem Druck wird, und dann empfängt der Transferroboter 1763b, der in der Transferkammer 1704 bereitgestellt ist, das Substrat von dem Substratlieferungstisch 1752.
Die Load-Lock-Kammer 1703a ist ferner mit einer Vakuumpumpe 1770 und der Kryopumpe 1771 durch Ventile verbunden. Bezüglich eines Verfahrens zum Verbinden der Evakuierungssysteme, wie z. B. der Vakuumpumpe 1770 und der Kryopumpe 1771, kann auf die Beschreibung des Verfahrens zum Verbinden der Transferkammer 1704 Bezug genommen werden; ihre Beschreibung wird hier ausgelassen. Es sei angemerkt, dass die Unload-Lock-Kammer 1703b in 23 eine Struktur aufweisen kann, die derjenigen der Load-Lock-Kammer 1703a ähnlich ist.
Die atmosphärenseitige Substrattransferkammer 1702 beinhaltet den Transferroboter 1763a. Der Transferroboter 1763a kann ein Substrat von dem Kassettenport 1761 zu der Load-Lock-Kammer 1703a liefern oder ein Substrat von der Load-Lock-Kammer 1703a zu dem Kassettenport 1761 liefern. Des Weiteren kann ein Mechanismus zum Unterdrücken des Eintritts von Staub oder einem Teilchen, wie z. B. ein High Efficiency Particulate Air Filter (HEPA-Filter), oberhalb der atmosphärenseitigen Substrattransferkammer 1702 und der atmosphärenseitigen Substratzufuhrkammer 1701 bereitgestellt werden.
Die atmosphärenseitige Substratzufuhrkammer 1701 beinhaltet eine Vielzahl der Kassettenports 1761. Der Kassettenport 1761 kann eine Vielzahl von Substraten halten.
Die Oberflächentemperatur des Targets wird auf niedriger als oder gleich 100 °C, bevorzugt niedriger als oder gleich 50 °C, stärker bevorzugt auf etwa Raumtemperatur (typischerweise 25 °C) eingestellt. In einer Sputtereinrichtung für ein großes Substrat wird oftmals ein großes Target verwendet. Es ist jedoch schwierig, ein Target für ein großes Substrat ohne Verbindungsstelle zu bilden. Obwohl zum Erhalt einer großen Form eine Vielzahl von Targets derart angeordnet wird, dass so wenig Raum wie möglich dazwischen vorhanden ist, ist es in der Praxis jedoch unvermeidlich, dass ein kleiner Raum entsteht. Wenn die Oberflächentemperatur des Targets erhöht wird, verflüchtigt sich in einigen Fällen Zink oder dergleichen aus einem derartigen kleinen Raum, und der Raum könnte allmählich größer werden bzw. expandieren. Wenn der Raum expandiert, könnte ein Metall einer Grundplatte (backing plate) oder ein Metall, das zur Adhäsion verwendet wird, gesputtert werden und eine Erhöhung der Verunreinigungskonzentration bewirken. Daher ist es vorzuziehen, dass das Target ausreichend abgekühlt wird.
Insbesondere wird für die Grundplatte ein Metall verwendet, das eine hohe Leitfähigkeit und eine hohe Wärmeableitungseigenschaft aufweist (insbesondere Kupfer). Das Target kann effizient abgekühlt werden, indem eine ausreichende Menge von Kühlwasser durch einen Wasserkanal fließt, der in der Grundplatte ausgebildet ist.
Es sei angemerkt, dass in dem Fall, in dem das Target Zink enthält, ein Plasmaschaden durch die Abscheidung in einer Sauerstoffgasatmosphäre abgemildert wird. Dies bedeutet, dass ein Oxidhalbleiter erhalten werden kann, bei dem es unwahrscheinlich ist, dass sich Zink verflüchtigt.
Mit der vorstehenden Abscheidungseinrichtung kann der Eintritt von Verunreinigungen in den auszubildenden Film unterdrückt werden.
(Ausführungsform 10)
<Herstellungseinrichtung>
Eine Herstellungseinrichtung einer Ausführungsform der vorliegenden Erfindung, die eine Behandlung mit hochdichtem Plasma durchführt, wird nachfolgend beschrieben.
Als Erstes wird eine Struktur einer Herstellungseinrichtung, die beim Herstellen einer Halbleitervorrichtung oder dergleichen kaum den Eintritt von Verunreinigungen erlaubt, anhand von 25, 26 und 27 beschrieben.
25 ist eine Draufsicht, die schematisch eine Ein-Wafer-Mehrkammer-Herstellungseinrichtung 2700 darstellt. Die Herstellungseinrichtung 2700 beinhaltet eine atmosphärenseitige Substratzufuhrkammer 2701, die einen Kassettenport 2761 zum Halten eines Substrats und einen Ausrichtungsport 2762 zum Durchführen der Ausrichtung eines Substrats umfasst, eine atmosphärenseitige Substrattransferkammer 2702, über die ein Substrat von der atmosphärenseitigen Substratzufuhrkammer 2701 transportiert wird, eine Load-Lock-Kammer 2703a, in der ein Substrat geleitet wird und der Druck in der Kammer vom Atmosphärendruck auf verringerten Druck oder von verringertem Druck auf Atmosphärendruck umgeschaltet wird, eine Unload-Lock-Kammer 2703b, in der ein Substrat abgeleitet wird und der Druck in der Kammer von verringertem Druck auf Atmosphärendruck oder vom Atmosphärendruck auf verringerten Druck umgeschaltet wird, eine Transferkammer 2704, über die ein Substrat im Vakuum transportiert wird, und Kammern 2706a, 2706b, 2706c und 2706d.
Die atmosphärenseitige Substrattransferkammer 2702 ist mit der Load-Lock-Kammer 2703a und der Unload-Lock-Kammer 2703b verbunden, die Load-Lock-Kammer 2703a und die Unload-Lock-Kammer 2703b sind mit der Transferkammer 2704 verbunden, und die Transferkammer 2704 ist mit den Kammern 2706a, 2706b, 2706c und 2706d verbunden.
Es sei angemerkt, dass Gate-Ventile GV für Verbindungsabschnitte zwischen den Kammern derart bereitgestellt sind, dass jede Kammer außer der atmosphärenseitigen Substratzufuhrkammer 2701 und der atmosphärenseitigen Substrattransferkammer 2702 unabhängig in einem Vakuumzustand gehalten werden kann. Außerdem wird die atmosphärenseitige Substrattransferkammer 2702 mit einer Transferroboter 2763a bereitgestellt, und die Transferkammer 2704 wird mit einem Transferroboter 2763b bereitgestellt. Mit dem Transferroboter 2763a und dem Transferroboter 2763b kann ein Substrat innerhalb der Herstellungseinrichtung 2700 transferiert werden.
In der Transferkammer 2704 und in jeder der Kammern 2706a bis 2706d ist der Rückdruck (Totaldruck) beispielsweise niedriger als oder gleich 1 × 10^-4 Pa, bevorzugt niedriger als oder gleich 3 × 10^-5 Pa, stärker bevorzugt niedriger als oder gleich 1 × 10^-5 Pa. In der Transferkammer 2704 und in jeder der Kammern 2706a bis 2706d ist der Partialdruck eines Gasmoleküls (Atoms) mit einem Masse-Ladungs-Verhältnis (m/z) von 18 beispielsweise niedriger als oder gleich 3 × 10^-5 Pa, bevorzugt niedriger als oder gleich 1 × 10^-5 Pa, stärker bevorzugt niedriger als oder gleich 3 × 10^-6 Pa. In der Transferkammer 2704 und in jeder der Kammern 2706a bis 2706d ist ferner der Partialdruck eines Gasmoleküls (Atoms) mit einem Masse-Ladungs-Verhältnis (m/z) von 28 beispielsweise niedriger als oder gleich 3 × 10^-5 Pa, bevorzugt niedriger als oder gleich 1 × 10^-5 Pa, stärker bevorzugt niedriger als oder gleich 3 × 10^-6 Pa. In der Transferkammer 2704 und in jeder der Kammern 2706a bis 2706d ist ferner der Partialdruck eines Gasmoleküls (Atoms) mit einem Masse-Ladungs-Verhältnis (m/z) von 44 beispielsweise niedriger als oder gleich 3 × 10^-5 Pa, bevorzugt niedriger als oder gleich 1 × 10^-5 Pa, stärker bevorzugt niedriger als oder gleich 3 × 10^-6 Pa.
Es sei angemerkt, dass der Totaldruck und der Partialdruck in der Transferkammer 2704 und in jeder der Kammern 2706a bis 2706d unter Verwendung eines Massenanalysators gemessen werden können. Es kann beispielsweise der Qulee CGM-051, ein Quadrupolmassenanalysator (der auch als Q-mass bezeichnet wird) verwendet werden, der von ULVAC, Inc. hergestellt wird.
Darüber hinaus weisen die Transferkammer 2704 und jede der Kammern 2706a bis 2706d vorzugsweise eine kleine Menge der externen Leckage oder internen Leckage auf. Beispielsweise ist in der Transferkammer 2704 und jeder der Kammern 2706a bis 2706d die Leckrate niedriger als oder gleich 3 × 10^-6 Pa·m³/s, bevorzugt niedriger als oder gleich 1 × 10^-6 Pa·m³/s. Die Leckrate eines Gasmoleküls (Atoms) mit einem Masse-Ladungs-Verhältnis (m/z) von 18 ist beispielsweise niedriger als oder gleich 1 × 10^-7 Pa·m³/s, bevorzugt niedriger als oder gleich 3 × 10^-8 Pa·m³/s. Die Leckrate eines Gasmoleküls (Atoms) mit einem Masse-Ladungs-Verhältnis (m/z) von 28 ist beispielsweise niedriger als oder gleich 1 × 10^-5 P·am³/s, bevorzugt niedriger als oder gleich 1 × 10^-6 Pa·m³/s. Die Leckrate eines Gasmoleküls (Atoms) mit einem Masse-Ladungs-Verhältnis (m/z) von 44 ist beispielsweise niedriger als oder gleich 3 × 10^-6 P·am³/s, bevorzugt niedriger als oder gleich 1 × 10^-6 Pa·m³/s.
Es sei angemerkt, dass eine Leckrate von dem Totaldruck und dem Partialdruck, die unter Verwendung des Massenanalysators gemessen werden, hergeleitet werden kann. Die Leckrate hängt von einer externen Leckage und einer internen Leckage ab. Die externe Leckage betrifft das Einströmen von Gas von außerhalb eines Vakuumsystems durch ein winziges Loch, einen Dichtungsdefekt oder dergleichen. Die interne Leckage rührt von einer Leckage durch eine Unterteilung, wie z. B. ein Ventil, in einem Vakuumsystem oder von einem Gas her, das von einem internen Bauelement freigesetzt wird. Es müssen Maßnahmen sowohl hinsichtlich der externen Leckage als auch der internen Leckage getroffen werden, damit die Leckrate auf niedriger als oder gleich dem vorbeschriebenen Wert eingestellt werden kann.
Es können beispielsweise Öffnungs-/Schließ-Abschnitte der Transferkammer 2704 und der Kammern 2706a bis 2706d mit einer Metalldichtung abgedichtet werden. Für die Metalldichtung wird vorzugsweise ein Metall, das mit Eisenfluorid, Aluminiumoxid oder Chromoxid bedeckt ist, verwendet. Die Metalldichtung ermöglicht eine größere Adhäsion als ein O-Ring, was zu einer Verringerung der externen Leckage führen kann. Des Weiteren wird unter Verwendung des Metalls, das mit Eisenfluorid, Aluminiumoxid, Chromoxid oder dergleichen bedeckt ist, das im Passivzustand ist, das Freisetzen von Gas, das Verunreinigungen enthält, die von der Metalldichtung freigesetzt werden, unterdrückt, so dass die interne Leckage verringert werden kann.
Für ein Bauelement der Herstellungseinrichtung 2700 wird Aluminium, Chrom, Titan, Zirconium, Nickel oder Vanadium, das eine kleine Menge von Gas, das Verunreinigungen enthält, freisetzt, verwendet. Alternativ kann eine Legierung verwendet werden, die Eisen, Chrom, Nickel oder dergleichen enthält und mit dem vorstehenden Material bedeckt ist. Die Legierung, die Eisen, Chrom, Nickel oder dergleichen enthält, ist fest, wärmebeständig und zur Verarbeitung geeignet. Hierbei kann dann, wenn eine Oberflächenunebenheit des Bauelementes durch Polieren oder dergleichen verringert wird, um die Flächenausdehnung zu verringern, das Freisetzen von Gas verringert werden.
Alternativ kann das vorstehende Bauelement der Herstellungseinrichtung 2700 mit Eisenfluorid, Aluminiumoxid, Chromoxid oder dergleichen bedeckt sein.
Das Bauelement der Herstellungseinrichtung 2700 wird vorzugsweise soweit wie möglich nur aus Metall ausgebildet. In dem Fall, in dem beispielsweise ein Sichtfenster, das unter Verwendung von Quarz oder dergleichen ausgebildet wird, bereitgestellt ist, ist die Oberfläche des Sichtfensters vorzugsweise dünn mit Eisenfluorid, Aluminiumoxid, Chromoxid oder dergleichen bedeckt, um das Freisetzen von Gas zu unterdrücken.
Wenn ein Adsorbat in der Transferkammer 2704 und in jeder der Kammern 2706a bis 2706d vorhanden ist, hat das Adsorbat keine Auswirkungen auf den Druck in der Transferkammer 2704 und in jeder der Kammern 2706a bis 2706d, da es an einer Innenwand oder dergleichen adsorbiert wird. Das Adsorbat bewirkt jedoch, dass Gas freigesetzt wird, wenn das Innere der Transferkammer 2704 und jeder der Kammern 2706a bis 2706d evakuiert wird. Somit ist es, obwohl die Leckrate und die Evakuierungsrate keine Korrelation zueinander haben, wichtig, dass das in der Transferkammer 2704 und in jeder der Kammern 2706a bis 2706d vorhandene Adsorbat so weit wie möglich desorbiert wird und die Evakuierung im Voraus unter Verwendung einer Pumpe mit hoher Evakuierungsfähigkeit durchgeführt wird. Es sei angemerkt, dass die Transferkammer 2704 und jede der Kammern 2706a bis 2706d einem Backen unterzogen werden können, um eine Desorption des Adsorbats zu fördern. Durch das Backen kann die Desorptionsrate des Adsorbats ungefähr um das 10-Fache erhöht werden. Das Backen kann bei einer Temperatur von höher als oder gleich 100 °C und niedriger als oder gleich 450 °C durchgeführt werden. Dabei kann dann, wenn das Adsorbat entfernt wird, während ein Inertgas in die Transferkammer 2704 und jede der Kammern 2706a bis 2706d eingeführt wird, die Desorptionsrate von Wasser oder dergleichen, das lediglich durch Evakuierung nur schwer zu desorbieren ist, weiter erhöht werden. Es sei angemerkt, dass dann, wenn das Inertgas, das eingeführt wird, im Wesentlichen auf dieselbe Temperatur wie die Backtemperatur erwärmt wird, die Desorptionsrate des Adsorbats weiter erhöht werden kann. Hierbei wird vorzugsweise ein Edelgas als Inertgas verwendet.
Alternativ wird eine Behandlung zum Evakuieren des Inneren der Transferkammer 2704 und jeder der Kammern 2706a bis 2706d vorzugsweise für eine bestimmte Zeitspanne durchgeführt, nachdem erwärmter Sauerstoff, ein erwärmtes Inertgas, wie z. B. ein erwärmtes Edelgas, oder dergleichen eingeführt worden ist, um den Druck in der Transferkammer 2704 und in jeder der Kammern 2706a bis 2706d zu erhöhen. Die Einführung des erwärmten Gases kann das Adsorbat in der Transferkammer 2704 und in jeder der Kammern 2706a bis 2706d desorbieren, und es können die in der Transferkammer 2704 und in jeder der Kammern 2706a bis 2706d vorhandenen Verunreinigungen verringert werden. Es sei angemerkt, dass ein vorteilhafter Effekt erreicht werden kann, wenn diese Behandlung mehr als oder gleich 2-Mal und weniger als oder gleich 30-Mal, bevorzugt mehr als oder gleich 5-Mal und weniger als oder gleich 15-Mal wiederholt wird. Insbesondere wird ein Inertgas, Sauerstoff oder dergleichen bei einer Temperatur von höher als oder gleich 40 °C und niedriger als oder gleich 400 °C, bevorzugt höher als oder gleich 50 °C und niedriger als oder gleich 200 °C in die Transferkammer 2704 und in jede der Kammern 2706a bis 2706d eingeführt, so dass der Druck in diesen bei höher als oder gleich 0,1 Pa und niedriger als oder gleich 10 kPa, bevorzugt höher als oder gleich 1 Pa und niedriger als oder gleich 1 kPa, stärker bevorzugt höher als oder gleich 5 Pa und niedriger als oder gleich 100 Pa für 1 Minute bis 300 Minuten, bevorzugt 5 Minuten bis 120 Minuten gehalten werden kann. Anschließend wird das Innere der Transferkammer 2704 und jeder der Kammern 2706a bis 2706d für 5 Minuten bis 300 Minuten, bevorzugt 10 Minuten bis 120 Minuten, evakuiert.
Als Nächstes werden die Kammern 2706b und 2706c anhand einer schematischen Querschnittsansicht von 26 beschrieben.
Die Kammern 2706b und 2706c sind beispielsweise Kammern, die in der Lage sind, eine Behandlung mit hochdichtem Plasma an einem Gegenstand durchzuführen. Da die Kammern 2706b und 2706c eine gemeinsame Struktur aufweisen, mit Ausnahme der Atmosphäre, die bei der Behandlung mit hochdichtem Plasma verwendet wird, werden sie im Folgenden gemeinsam beschrieben.
Die Kammern 2706b und 2706c umfassen jeweils eine Schlitzantennen-Platte 2808, eine dielektrische Platte 2809, einen Substrattisch 2812 und eine Absaugöffnung 2819. Eine Gaszufuhrquelle 2801, ein Ventil 2802, ein Hochfrequenz-Generator 2803, einen Wellenleiter 2804, ein Modus-Wandler 2805, ein Gasrohr 2806, ein Wellenleiter 2807, ein Anpassungskasten 2815, eine Hochfrequenz-Stromquelle 2816, eine Vakuumpumpe 2817 und ein Ventil 2818 werden außerhalb der Kammern 2706b und 2706c bereitgestellt.
Der Hochfrequenz-Generator 2803 ist mit dem Modus-Wandler 2805 über den Wellenleiter 2804 verbunden. Der Modus-Wandler 2805 ist mit der Schlitzantennen-Platte 2808 über den Wellenleiter 2807 verbunden. Die Schlitzantennen-Platte 2808 wird in Kontakt mit der dielektrischen Platte 2809 positioniert. Die Gaszufuhrquelle 2801 ist ferner mit dem Modus-Wandler 2805 über das Ventil 2802 verbunden. Gas wird über das Gasrohr 2806, das durch den Modus-Wandler 2805, den Wellenleiter 2807 und die dielektrische Platte 2809 führt, zu den Kammern 2706b und 2706c transferiert. Die Vakuumpumpe 2817 weist eine Funktion auf, Gas oder dergleichen aus den Kammern 2706b und 2706c über das Ventil 2818 und die Absaugöffnung 2819 auszustoßen. Die Hochfrequenz-Stromquelle 2816 ist mit dem Substrattisch 2812 über den Anpassungskasten 2815 verbunden.
Der Substrattisch 2812 weist eine Funktion zum Halten eines Substrats 2811 auf. Beispielsweise weist der Substrattisch 2812 eine Funktion zum Halten des Substrats 2811 durch statische Elektrizität oder mechanische Festigkeit auf. Außerdem weist der Substrattisch 2812 eine Funktion einer Elektrode auf, die mit elektrischer Energie von der Hochfrequenz-Stromquelle 2816 versorgt wird. Der Substrattisch 2812 umfasst einen Erwärmungsmechanismus 2813, wodurch er eine Funktion zum Erwärmen des Substrats 2811 aufweist.
Als Vakuumpumpe 2817 können beispielsweise eine Trockenpumpe, eine mechanische Boosterpumpe, eine lonenpumpe, eine Titansublimationspumpe, eine Kryopumpe, eine Turbo-Molekularpumpe oder dergleichen verwendet werden. Zusätzlich zu der Vakuumpumpe 2817 kann auch eine Kryofalle verwendet werden. Die Verwendung von Kryopumpe und Kryofalle in Kombination ermöglicht, dass Wasser auf effiziente Weise ausgestoßen wird, und ist besonders zu bevorzugen.
Als Erwärmungsmechanismus 2813 kann beispielsweise ein Erwärmungsmechanismus verwendet werden, der eine Widerstandsheizung oder dergleichen zum Erwärmen verwendet. Alternativ kann ein Erwärmungsmechanismus verwendet werden, der eine Wärmeleitung oder Wärmestrahlung aus einem Medium, wie z. B. einem erwärmten Gas, zum Erwärmen verwendet. Beispielsweise kann RTA, wie z. B. GRTA oder LRTA, verwendet werden. Bei der GRTA wird eine Wärmebehandlung unter Verwendung eines Hochtemperaturgases durchgeführt. Ein Inertgas wird als Gas verwendet.
Die Gaszufuhrquelle 2801 kann über einen Massenstromregler mit einem Reinigungsapparat verbunden sein. Als Gas wird vorzugsweise ein Gas verwendet, dessen Taupunkt bei -80 °C oder niedriger, bevorzugt bei -100 °C oder niedriger liegt. Beispielsweise kann ein Sauerstoffgas, ein Stickstoffgas oder ein Edelgas (z. B. ein Argongas) verwendet werden.
Als dielektrische Platte 2809 können beispielsweise Siliziumoxid (Quarz), Aluminiumoxid (Tonerde), Yttriumoxid (Yttria) oder dergleichen verwendet werden. Eine Schutzschicht kann ferner auf einer Oberfläche der dielektrischen Platte 2809 ausgebildet werden. Als Schutzschicht können Magnesiumoxid, Titanoxid, Chromoxid, Zirkonoxid, Hafniumoxid, Tantaloxid, Siliziumoxid, Aluminiumoxid, Yttriumoxid oder dergleichen verwendet werden. Die dielektrische Platte 2809 wird einem Bereich mit besonders hoher Dichte des hochdichten Plasmas 2910 ausgesetzt, das zu einem späteren Zeitpunkt beschrieben wird. Demzufolge kann die Schutzschicht Schäden verringern und folglich einen einen Anstieg von Teilchen oder dergleichen während der Behandlung verhindern.
Der Hochfrequenz-Generator 2803 weist eine Funktion zum Erzeugen einer Mikrowelle mit einer Frequenz von beispielsweise mehr als oder gleich 0,3 GHz und weniger als oder gleich 3,0 GHz, mehr als oder gleich 0,7 GHz und weniger als oder gleich 1,1 GHz oder mehr als oder gleich 2,2 GHz und weniger als oder gleich 2,8 GHz auf. Die Mikrowelle, die durch den Hochfrequenz-Generator 2803 erzeugt wird, wird über den Wellenleiter 2804 zu dem Modus-Wandler 2805 übertragen. Der Modus-Wandler 2805 wandelt die übertragene Mikrowelle in dem TE-Modus in eine Mikrowelle in dem TEM-Modus um. Anschließend wird die Mikrowelle über den Wellenleiter 2807 zu der Schlitzantennen-Platte 2808 übertragen. Die Schlitzantennen-Platte 2808 ist mit einer Vielzahl von schlitzartigen Löchern bereitgestellt, und die Mikrowelle verbreitet sich über die schlitzartigen Löcher und die dielektrische Platte 2809. Anschließend wird ein elektrisches Feld unter der dielektrischen Platte 2809 erzeugt, und das hochdichte Plasma 2810 kann erzeugt werden. Das hochdichte Plasma 2810 umfasst je nach Gasspezies, die von der Gaszufuhrquelle 2801 zugeführt wird, Ionen und Radikale. Beispielsweise sind Sauerstoffradikale, Stickstoff radikale oder dergleichen enthalten.
Zu diesem Zeitpunkt kann die Qualität eines Films oder dergleichen über dem Substrat 2811 durch die Ionen und Radikale, die in dem hochdichten Plasma 2810 erzeugt werden, modifiziert werden. Es sei angemerkt, dass es in einigen Fällen vorzuziehen ist, dass eine Vorspannung an das Substrat 2811 unter Verwendung der Hochfrequenz-Stromquelle 2816 angelegt wird. Als Hochfrequenz-Stromquelle 2816 kann beispielsweise eine Hochfrequenz- (HF-) Stromquelle mit einer Frequenz von 13,56 MHz, 27,12 MHz oder dergleichen verwendet werden. Das Anlegen einer Vorspannung an das Substrat ermöglicht, dass Ionen in dem hochdichten Plasma 2810 in effizienter Weise einen tiefliegenden Abschnitt einer Öffnung des Films oder dergleichen über dem Substrat 2811 erreichen.
Beispielsweise kann in der Kammer 2706b eine Sauerstoffradikal-Behandlung unter Verwendung des hochdichten Plasmas 2810 durchgeführt werden, indem Sauerstoff von der Gaszufuhrquelle 2801 eingeleitet wird. In der Kammer 2706c kann eine Stickstoffradikal-Behandlung unter Verwendung des hochdichten Plasmas 2810 durchgeführt werden, indem Stickstoff von der Gaszufuhrquelle 2801 eingeleitet wird.
Als Nächstes werden die Kammern 2706a und 2706d anhand einer schematischen Querschnittsansicht von 27 beschrieben.
Die Kammern 2706a und 2706d sind beispielsweise Kammern, die in der Lage sind, einen Gegenstand mit einer elektromagnetischen Welle zu bestrahlen. Da die Kammern 2706a und 2706d eine gemeinsame Struktur aufweisen, mit Ausnahme der Art der elektromagnetischen Welle, werden sie im Folgenden gemeinsam beschrieben.
Die Kammern 2706a und 2706d umfassen jeweils eine oder mehrere Lampe/n 2820, einen Substrattisch 2825, eine Gaseinlassöffnung 2823 und eine Absaugöffnung 2830. Eine Gaszufuhrquelle 2821, ein Ventil 2822, eine Vakuumpumpe 2828 und ein Ventil 2829 sind außerhalb der Kammern 2706a und 2706d bereitgestellt.
Die Gaszufuhrquelle 2821 ist mit der Gaseinlassöffnung 2823 über das Ventil 2822 verbunden. Die Vakuumpumpe 2828 ist mit der Absaugöffnung 2830 über das Ventil 2829 verbunden. Die Lampe 2820 ist derart bereitgestellt, das sie dem Substrattisch 2825 zugewandt ist. Der Substrattisch 2825 weist eine Funktion zum Halten eines Substrats 2824 auf. Der Substrattisch 2825 umfasst einen Erwärmungsmechanismus 2826 und weist somit eine Funktion zum Erwärmen des Substrats 2824 auf.
Als Lampe 2820 kann beispielsweise eine Lichtquelle mit einer Funktion zum Emittieren einer elektromagnetischen Welle, wie z. B. sichtbaren Lichts oder UV-Lichts, verwendet werden. Beispielsweise kann eine Lichtquelle mit einer Funktion zum Emittieren einer elektromagnetischen Welle verwendet werden, die einen Peak in einem Wellenlängenbereich von länger als oder gleich 10 nm und kürzer als oder gleich 2500 nm, länger als oder gleich 500 nm und kürzer als oder gleich 2000 nm, oder länger als oder gleich 40 nm und kürzer als oder gleich 340 nm aufweist.
Als Lampe 2820 kann beispielsweise eine Lichtquelle, wie z. B. eine Halogenlampe, eine Metallhalogenlampe, eine Xenon-Bogenlampe, eine Kohlenstoff-Bogenlampe, eine Hochdruck-Natriumlampe oder eine Hochdruck-Quecksilberlampe, verwendet werden.
Beispielsweise wird ein Teil der elektromagnetischen Welle oder die gesamte elektromagnetische Welle, die von der Lampe 2820 emittiert wird, von dem Substrat 2824 absorbiert, so dass die Qualität eines Films oder dergleichen über dem Substrat 2824 modifiziert werden kann. Beispielsweise können Defekte erzeugt oder verringert werden, oder es können Verunreinigungen entfernt werden. Wenn die Lampe 2820 die elektromagnetische Welle abstrahlt, während das Substrat 2824 erwärmt wird, können die Erzeugung oder Verringerung von Defekten, oder kann das Entfernen von Verunreinigungen in effizienter Weise durchgeführt werden.
Alternativ kann beispielsweise die elektromagnetische Welle, die von der Lampe 2820 emittiert wird, in dem Substrattisch 2825 Wärme entstehen lassen, durch die das Substrat 2824 erwärmt werden kann. In diesem Fall kann der Erwärmungsmechanismus 2826 in dem Substrattisch 2825 weggelassen werden.
Bezüglich der Vakuumpumpe 2828 wird auf die Beschreibung der Vakuumpumpe 2817 verwiesen. Bezüglich des Erwärmungsmechanismus 2826 wird auf die Beschreibung des Erwärmungsmechanismus 2813 verwiesen. Bezüglich der Gaszufuhrquelle 2821 wird auf die Beschreibung der Gaszufuhrquelle 2801 verwiesen.
Mit der vorstehend beschriebenen Herstellungseinrichtung kann die Qualität eines Films modifiziert werden, während der Eintritt von Verunreinigungen in einen Gegenstand unterdrückt werden kann.
Die Struktur und das Verfahren, die bei dieser Ausführungsform beschrieben worden sind, können in einer geeigneten Kombination mit einer beliebigen der bei den anderen Ausführungsformen beschriebenen anderen Strukturen und Verfahren implementiert werden.
(Ausführungsform 11)
<Struktur eines Oxidhalbleiters>
Eine Struktur eines Oxidhalbleiters wird nachstehend beschrieben.
Ein Oxidhalbleiter wird in einen einkristallinen Oxidhalbleiter und in einen nicht-einkristallinen Oxidhalbleiter eingeteilt. Beispiele für einen nicht-einkristallinen Oxidhalbleiter umfassen einen kristallinen Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline oxide semiconductor, CAAC-OS), einen polykristallinen Oxidhalbleiter, einen nanokristallinen Oxidhalbleiter (nc-OS), einen amorphähnlichen Oxidhalbleiter (a-like OS), und einen amorphen Oxidhalbleiter.
Von einer anderen Perspektive aus gesehen, wird ein Oxidhalbleiter in einen amorphen Oxidhalbleiter und in einen kristallinen Oxidhalbleiter eingeteilt. Beispiele für einen kristallinen Oxidhalbleiter umfassen einen einkristallinen Oxidhalbleiter, einen CAAC-OS, einen polykristallinen Oxidhalbleiter und einen nc-OS.
Es ist bekannt, dass eine amorphe Struktur im Allgemeinen wie folgt definiert ist: Sie ist metastabil und nicht fixiert, isotrop und weist keine ungleichmäßige Struktur auf. Mit anderen Worten: Eine amorphe Struktur weist einen flexiblen Bindungswinkel und eine Nahordnung jedoch keine Fernordnung auf.
Das heißt, dass man einen formstabilen Oxidhalbleiter nicht als vollständig amorphen Oxidhalbleiter ansehen kann. Außerdem kann man einen Oxidhalbleiter, der nicht isotrop ist (z. B. einen Oxidhalbleiterfilm, der in einem mikroskopischen Bereich eine regelmäßige Struktur aufweist) nicht als vollständig amorphen Oxidhalbleiter ansehen. Es sei angemerkt, dass ein a-ähnlicher OS, obwohl er eine regelmäßige Struktur in einem mikroskopischen Bereich aufweist, gleichzeitig einen Hohlraum (void) enthält und eine instabile Struktur aufweist. Aus diesem Grund weist ein a-ähnlicher OS physikalische Eigenschaften auf, die denjenigen eines amorphen Oxidhalbleiters ähnlich sind.
<CAAC-OS>
Als Erstes wird ein CAAC-OS beschrieben.
Ein CAAC-OS ist einer der Oxidhalbleiter, die eine Vielzahl von Kristallteilen mit Ausrichtung bezüglich der c-Achse aufweisen (auch als Pellets bezeichnet).
In einem kombinierten Analysebild (auch als hochauflösendes TEM-Bild bezeichnet) aus einem Hellfeldbild und einem Beugungsbild eines CAAC-OS, das mit einem Transmissionselektronenmikroskop (TEM) aufgenommen wird, kann eine Vielzahl von Pellets beobachtet werden. Im hochauflösenden TEM-Bild wird jedoch eine Grenze zwischen Pellets, das heißt eine Korngrenze, nicht eindeutig beobachtet. Folglich ist es weniger wahrscheinlich, dass in dem CAAC-OS eine Verringerung der Elektronenbeweglichkeit auf Grund der Korngrenze auftritt.
Der CAAC-OS, der mit einem TEM beobachtet wird, wird nachstehend beschrieben. 28A zeigt ein hochauflösendes TEM-Bild eines Querschnitts des CAAC-OS, der in einer Richtung betrachtet wird, die im Wesentlichen parallel zur Probenoberfläche ist. Das hochauflösende TEM-Bild wird mittels einer Funktion zur Korrektur der sphärischen Aberration erhalten. Das hochauflösende TEM-Bild, das mittels einer Korrekturfunktion der sphärischen Aberration erhalten wird, wird insbesondere als Cs-korrigiertes hochauflösendes TEM-Bild bezeichnet. Das Cs-korrigierte hochauflösende TEM-Bild kann beispielsweise mit einem analytischen Elektronenmikroskop mit atomarer Auflösung (atomic resolution analytical electron microscope) JEM-ARM200F, hergestellt von JEOL Ltd., aufgenommen werden.
28B ist ein vergrößertes Cs-korrigiertes hochauflösendes TEM-Bild eines Bereichs (1) in 28A. 28B zeigt, dass Metallatome in einem Pellet in geschichteter Weise angeordnet sind. Jede Metallatomlage weist eine Konfiguration auf, die eine Unebenheit einer Oberfläche, über der der CAAC-OS ausgebildet ist (die Oberfläche wird nachstehend als Ausbildungsoberfläche bezeichnet), oder der Oberseite des CAAC-OS widerspiegelt, und jede Metallatomlage ist parallel zu der Ausbildungsoberfläche oder der Oberseite des CAAC-OS angeordnet.
Der CAAC-OS weist, wie in 28B gezeigt, eine charakteristische Atomanordnung auf. Die charakteristische Atomanordnung wird durch eine Hilfslinie in 28C dargestellt. 28B und 28C belegen, dass die Größe eines Pellets größer als oder gleich 1 nm oder größer als oder gleich 3 nm ist und dass die Größe eines Raums, der durch die sich neigenden Pellets erzeugt wird, ungefähr 0,8 nm beträgt. Deshalb kann das Pellet auch als Nanokristall (nanocrystal, nc) bezeichnet werden. Des Weiteren kann der CAAC-OS auch als Oxidhalbleiter, der Nanokristalle mit Ausrichtung bezüglich der c-Achse (c-axis aligned nanocrystal, CANC) enthält, bezeichnet werden.
Den Cs-korrigierten hochauflösenden TEM-Bildern zufolge wird hier die schematische Anordnung von Pellets 5100 eines CAAC-OS über einem Substrat 5120 als solche Struktur dargestellt, bei der Ziegel oder Blöcke übereinander angeordnet sind (siehe 28D). Der Teil, in dem sich, wie in 28C beobachtet, die Pellets neigen, entspricht einem Bereich 5161, der in 28D gezeigt wird.
29A zeigt ein Cs-korrigiertes hochauflösendes TEM-Bild einer Ebene des CAAC-OS, der in einer Richtung betrachtet wird, die im Wesentlichen senkrecht zur Probenoberfläche ist. 29B, 29C und 29D sind vergrößerte Cs-korrigierte hochauflösende TEM-Bilder der jeweiligen Bereiche (1), (2) und (3) in 29A. 29B, 29C und 29D deuten darauf hin, dass Metallatome in einer dreieckigen, viereckigen oder sechseckigen Konfiguration in einem Pellet angeordnet sind. Zwischen verschiedenen Pellets gibt es jedoch keine Regelmäßigkeit der Anordnung der Metallatome.
Als Nächstes wird ein CAAC-OS beschrieben, der durch Röntgenbeugung (X-ray diffraction, XRD) analysiert wird. Wenn beispielsweise die Struktur eines CAAC-OS, der einen InGaZnO₄-Kristall enthält, durch ein Out-of-Plane-Verfahren bzw. Außer-der-Ebene-Verfahren (out-of-plane method) analysiert wird, erscheint ein Peak bei einem Beugungswinkel (2θ) von ungefähr 31°, wie in 30A gezeigt. Dieser Peak stammt aus der (009)-Ebene des InGaZnO₄-Kristalls, was darauf hindeutet, dass Kristalle in dem CAAC-OS eine Ausrichtung bezüglich der c-Achse aufweisen und dass die c-Achsen in einer Richtung, die im Wesentlichen senkrecht zu der Ausbildungsoberfläche oder der Oberseite des CAAC-OS ist, ausgerichtet sind.
Es sei angemerkt, dass bei der Strukturanalyse des CAAC-OS durch ein Out-of-Plane-Verfahren, neben dem Peak bei 2θ von ungefähr 31° ein weiterer Peak erscheinen kann, wenn 2θ bei ungefähr 36° liegt. Der Peak bei 2θ von ungefähr 36° deutet darauf hin, dass ein Kristall ohne Ausrichtung bezüglich der c-Achse in einem Teil des CAAC-OS enthalten ist. Es wird bevorzugt, dass in dem durch ein Out-of-Plane-Verfahren analysierten CAAC-OS ein Peak erscheint, wenn 2θ bei ungefähr 31° liegt, jedoch kein Peak erscheint, wenn 2θ bei ungefähr 36° liegt.
Andererseits erscheint bei einer Strukturanalyse des CAAC-OS durch ein In-Plane-Verfahren bzw. In-der-Ebene-Verfahren (in-plane method), bei dem ein Röntgenstrahl auf eine Probe in einer Richtung einfällt, die im Wesentlichen senkrecht zur c-Achse ist, ein Peak, wenn 2θ bei ungefähr 56° liegt. Dieser Peak stammt aus der (110)-Ebene des InGaZnO₄-Kristalls. Im Falle des CAAC-OS wird, wie in 30B gezeigt, kein eindeutiger Peak beobachtet, wenn eine Analyse (ϕ-Scan) durchgeführt wird, wobei 2θ auf ungefähr 56° festgelegt wird und die Probe um einen Normalenvektor der Probenoberfläche als Achse (ϕ-Achse) gedreht wird. Im Gegensatz dazu werden im Falle eines einkristallinen lnGaZnO₄-Oxidhalbleiters, wie in 30C gezeigt, sechs Peaks, die aus den der (110)-Ebene entsprechenden Kristallebenen stammen, beobachtet, wenn ein ϕ-Scan durchgeführt wird, wobei 2θ auf ungefähr 56° festgelegt wird. Dementsprechend zeigt die Strukturanalyse mit XRD, dass die Richtungen der a-Achsen und b-Achsen in dem CAAC-OS unregelmäßig ausgerichtet sind.
Als Nächstes wird ein CAAC-OS beschrieben, der durch Elektronenbeugung analysiert wird. Wenn beispielsweise ein Elektronenstrahl mit einem Probendurchmesser von 300 nm in einer Richtung, die parallel zur Probenoberfläche ist, auf einen CAAC-OS mit einem InGaZnO₄-Kristall einfällt, kann ein in 31A gezeigtes Beugungsbild (auch als Feinbereichs-(selected-area) Transmissionselektronenbeugungsbild bezeichnet) erhalten werden. Dieses Beugungsbild weist Punkte auf, die aus der (009)-Ebene eines InGaZnO₄-Kristalls stammen. Daher deutet die Elektronenbeugung auch darauf hin, dass Pellets, die in dem CAAC-OS enthalten sind, eine Ausrichtung bezüglich der c-Achse aufweisen und dass die c-Achsen in einer Richtung ausgerichtet sind, die im Wesentlichen senkrecht zu der Ausbildungsoberfläche oder der Oberseite des CAAC-OS ist. Derweil zeigt 31B ein Beugungsbild, das erhalten wird, indem ein Elektronenstrahl mit einem Probendurchmesser von 300 nm in einer Richtung, die senkrecht zur Probenoberfläche ist, auf dieselbe Probe einfällt. Wie in 31B gezeigt, wird ein ringförmiges Beugungsbild beobachtet. Daher deutet die Elektronenbeugung auch darauf hin, dass die a-Achsen und b-Achsen der Pellets, die in dem CAAC-OS enthalten sind, keine regelmäßige Ausrichtung aufweisen. Es wird davon ausgegangen, dass der erste Ring in 31B aus der (010)-Ebene, der (100)-Ebene und dergleichen des InGaZnO₄-Kristalls stammt. Es wird ferner davon ausgegangen, dass der zweite Ring in 31B aus der (110)-Ebene und dergleichen stammt.
Wie vorstehend beschrieben, handelt es sich bei dem CAAC-OS um einen Oxidhalbleiter mit hoher Kristallinität. Der Eintritt von Verunreinigungen, die Bildung von Defekten oder dergleichen könnte die Kristallinität eines Oxidhalbleiters verringern. Dies bedeutet, dass der CAAC-OS nur eine geringe Anzahl an Verunreinigungen und Defekten (z. B. Sauerstofffehlstellen) aufweist.
Es sei angemerkt, dass die Verunreinigung ein Element bezeichnet, das sich von den Hauptbestandteilen des Oxidhalbleiters unterscheidet, wie z. B. Wasserstoff, Kohlenstoff, Silizium oder ein Übergangsmetallelement. Beispielsweise extrahiert ein Element (insbesondere Silizium oder dergleichen), das eine höhere Bindungsstärke an Sauerstoff aufweist als ein in einem Oxidhalbleiter enthaltenes Metallelement, Sauerstoff aus dem Oxidhalbleiter, was eine Unordnung der Atomanordnung und eine verringerte Kristallinität des Oxidhalbleiters zur Folge hat. Ein Schwermetall, wie z. B. Eisen oder Nickel, Argon, Kohlenstoffdioxid oder dergleichen, weist einen großen Atomradius (oder molekularen Radius) auf und stört daher die Atomanordnung des Oxidhalbleiters und verringert die Kristallinität.
Die Eigenschaften eines Oxidhalbleiters, der Verunreinigungen oder Defekte aufweist, könnten durch Licht, Hitze oder dergleichen verändert werden. Verunreinigungen, die in dem Oxidhalbleiter enthalten sind, könnten beispielsweise als Einfangstellen für Ladungsträger oder als Ladungsträgererzeugungsquellen dienen. Darüber hinaus dienen Sauerstofffehlstellen in dem Oxidhalbleiter als Einfangstellen für Ladungsträger oder als Ladungsträgererzeugungsquellen, wenn Wasserstoff darin eingefangen wird.
Es handelt sich bei dem CAAC-OS, der nur eine kleine Menge an Verunreinigungen und Sauerstofffehlstellen aufweist, um einen Oxidhalbleiterfilm mit niedriger Ladungsträgerdichte (insbesondere niedriger als 8 × 10¹¹/cm³, bevorzugt niedriger als 1 × 10¹¹/cm³, noch bevorzugter niedriger als 1 × 10¹⁰/cm³, und höher als oder gleich 1 × 10^-9/cm³). Ein derartiger Oxidhalbleiter wird als hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Oxidhalbleiter bezeichnet. Ein CAAC-OS weist eine niedrige Verunreinigungskonzentration und eine niedrige Dichte der Defektzustände auf. Deshalb kann der CAAC-OS als Oxidhalbleiter mit stabilen Eigenschaften bezeichnet werden.
<nc-OS>
Als Nächstes wird ein nc-OS beschrieben.
In einem hochauflösenden TEM-Bild weist ein nc-OS einen Bereich, in dem ein Kristallteil beobachtet wird, und einen Bereich auf, in dem ein Kristallteil nicht eindeutig beobachtet wird. In den meisten Fällen ist die Größe eines Kristallteils, der in dem nc-OS enthalten ist, größer als oder gleich 1 nm und kleiner als oder gleich 10 nm, oder größer als oder gleich 1 nm und kleiner als oder gleich 3 nm. Es sei angemerkt, dass ein Oxidhalbleiter mit einem Kristallteil, dessen Größe größer als 10 nm und kleiner als oder gleich 100 nm ist, mitunter als mikrokristalliner Oxidhalbleiter bezeichnet wird. In einem hochauflösenden TEM-Bild des nc-OS wird beispielsweise in einigen Fällen eine Korngrenze nicht eindeutig beobachtet. Es sei angemerkt, dass die Möglichkeit besteht, dass der Ursprung des Nanokristalls demjenigen eines Pellets in einem CAAC-OS gleicht. Ein Kristallteil des nc-OS kann deshalb in der nachfolgenden Beschreibung als Pellet bezeichnet werden.
In dem nc-OS weist ein mikroskopischer Bereich (zum Beispiel ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 10 nm, im Besonderen ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 3 nm) eine regelmäßige Atomanordnung auf. Es gibt keine Regelmäßigkeit der Kristallausrichtung zwischen verschiedenen Pellets in dem nc-OS. Demzufolge wird die Ausrichtung des gesamten Films nicht beobachtet. Deshalb kann man den nc-OS in Abhängigkeit von einem Analyseverfahren nicht von einem a-ähnlichen OS oder einem amorphen Oxidhalbleiter unterscheiden. Wenn beispielsweise der nc-OS durch ein Out-of-Plane-Verfahren unter Verwendung eines Röntgenstrahls mit einem Durchmesser analysiert wird, der größer ist als die Größe eines Pellets, erscheint kein Peak, der eine Kristallebene zeigt. Außerdem wird ein einem Halo-Muster (halo pattern) ähnliches Beugungsbild beobachtet, wenn der nc-OS einer Elektronenbeugung mittels eines Elektronenstrahls mit einem Probendurchmesser (z. B. 50 nm oder größer), der größer ist als die Größe eines Pellets, unterzogen wird. Derweil erscheinen Punkte in einem Nanostrahl-Elektronenbeugungsbild (nanobeam electron diffraction pattern) des nc-OS, wenn ein Elektronenstrahl mit einem Probendurchmesser, der nahe der oder kleiner als die Größe eines Pellets ist, zur Anwendung kommt. Außerdem werden in einem Nanostrahl-Elektronenbeugungsbild des nc-OS in einigen Fällen Bereiche mit hoher Leuchtdichte in Kreisform (Ringform) gezeigt. In einem Nanostrahl-Elektronenbeugungsbild des nc-OS wird in einigen Fällen auch eine Vielzahl von Punkten in einem ringförmigen Bereich gezeigt.
Da es, wie zuvor beschrieben, keine Regelmäßigkeit der Kristallausrichtung zwischen den Pellets (Nanokristallen) gibt, kann der nc-OS auch als Oxidhalbleiter, der zufällig ausgerichtete Nanokristalle (random aligned nanocrystals, RANC) enthält, oder als Oxidhalbleiter, der nicht ausgerichtete Nanokristalle (non-aligned nanocrystals, NANC) enthält, bezeichnet werden.
Der nc-OS ist ein Oxidhalbleiter, der im Vergleich zu einem amorphen Oxidhalbleiter eine hohe Regelmäßigkeit aufweist. Deshalb ist es wahrscheinlich, dass der nc-OS eine niedrigere Dichte der Defektzustände aufweist als ein a-ähnlicher OS und ein amorpher Oxidhalbleiter. Es sei angemerkt, dass es keine Regelmäßigkeit der Kristallausrichtung zwischen verschiedenen Pellets in dem nc-OS gibt. Daher weist der nc-OS eine höhere Dichte der Defektzustände auf als der CAAC-OS.
<a-ähnlicher OS>
Ein a-ähnlicher OS weist eine Struktur auf, die zwischen derjenigen des nc-OS und derjenigen des amorphen Oxidhalbleiters liegt.
In einem hochauflösenden TEM-Bild des a-ähnlichen OS kann ein Hohlraum beobachtet werden. Darüber hinaus gibt es in dem hochauflösenden TEM-Bild einen Bereich, in dem ein Kristallteil eindeutig beobachtet wird, und einen Bereich, in dem kein Kristallteil beobachtet wird.
Der a-ähnliche OS weist eine instabile Struktur auf, da er einen Hohlraum umfasst. Um nachzuweisen, dass ein a-ähnlicher OS im Vergleich zu einem CAAC-OS und einem nc-OS eine instabile Struktur aufweist, wird nachstehend eine durch Elektronenbestrahlung verursachte Strukturveränderung beschrieben.
Ein a-ähnlicher OS (als Probe A bezeichnet), ein nc-OS (als Probe B bezeichnet) und ein CAAC-OS (als Probe C bezeichnet) werden als Proben vorbereitet, die einer Elektronenbestrahlung unterzogen werden. Jede der Proben ist ein In-Ga-Zn-Oxid.
Als Erstes wird ein hochauflösendes Querschnitts-TEM-Bild jeder Probe erhalten. Die hochauflösenden Querschnitts-TEM-Bilder zeigen, dass alle Proben Kristallteile aufweisen.
Es sei angemerkt, dass auf die folgende Weise bestimmt wird, welcher Teil als Kristallteil angesehen wird. Es ist bekannt, dass eine Einheitszelle eines InGaZnO₄-Kristalls eine Struktur aufweist, bei der neun Schichten, d. h. drei In-O-Schichten und sechs Ga-Zn-O-Schichten, in der c-Achsenrichtung übereinander angeordnet sind. Der Abstand zwischen den benachbarten Schichten ist gleich dem Gitterabstand (auch als d-Wert (d value) bezeichnet) auf der (009)-Ebene. Der Wert berechnet sich aus einer Kristallstrukturanalyse zu 0,29 nm. Daher wird ein Abschnitt, in dem der Gitterabstand zwischen Gitter-Randzonen (lattice fringes) größer als oder gleich 0,28 nm und kleiner als oder gleich 0,30 nm ist, als Kristallteil des InGaZnO₄ angesehen. Jede Gitter-Randzone entspricht der a-b-Ebene des InGaZnO₄-Kristalls.
32 zeigt die Veränderung der durchschnittlichen Größe von Kristallteilen (an 22 Punkten bis 45 Punkten) in jeder Probe. Es sei angemerkt, dass die Größe eines Kristallteils der Länge einer Gitter-Randzone entspricht. 32 deutet darauf hin, dass die Größe eines Kristallteils in dem a-ähnlichen OS mit der Zunahme der kumulativen Elektronendosis zunimmt. Insbesondere wächst, wie bei (1) in 32 gezeigt, ein Kristallteil, der am Anfang der TEM-Beobachtung ungefähr 1,2 nm misst (der Kristallteil wird auch als ursprünglicher Kern (initial nucleus) bezeichnet), bis auf eine Größe von ungefähr 2,6 nm bei einer kumulativen Elektronendosis von 4,2 × 10⁸ e^-/nm². Im Gegensatz dazu verändert sich die Größe eines Kristallteils in dem nc-OS und dem CAAC-OS nur in geringem Maße vom Beginn der Elektronenbestrahlung bis zu einer kumulativen Elektronendosis von 4,2 × 10⁸ e^-/nm². Insbesondere betragen, wie bei (2) und (3) in 32 gezeigt, die durchschnittlichen Kristallgrößen in einem nc-OS und einem CAAC-OS ungefähr 1,4 nm bzw. ungefähr 2,1 nm, unabhängig von der kumulativen Elektronendosis.
Auf diese Weise wird das Wachstum des Kristallteils in dem a-ähnlichen OS durch Elektronenbestrahlung angeregt. In dem nc-OS und dem CAAC-OS wird im Gegensatz dazu das Wachstum des Kristallteils durch Elektronenbestrahlung kaum angeregt. Deshalb weist der a-ähnliche OS im Vergleich zu dem nc-OS und dem CAAC-OS eine instabile Struktur auf.
Der a-ähnliche OS weist eine niedrigere Dichte auf als der nc-OS und der CAAC-OS, da er einen Hohlraum umfasst. Die Dichte des a-ähnlichen OS ist insbesondere höher als oder gleich 78,6 % und niedriger als 92,3 % der Dichte des einkristallinen Oxidhalbleiters mit der gleichen Zusammensetzung. Die Dichte des nc-OS und diejenige des CAAC-OS sind jeweils höher als oder gleich 92,3 % und niedriger als 100 % der Dichte des einkristallinen Oxidhalbleiters mit der gleichen Zusammensetzung. Es sei angemerkt, dass es schwierig ist, einen Oxidhalbleiter mit einer Dichte, die niedriger als 78 % der Dichte des einkristallinen Oxidhalbleiters ist, abzuscheiden.
Im Falle eines Oxidhalbleiters mit einem Atomverhältnis von In:Ga:Zn = 1:1:1 beträgt beispielsweise die Dichte von einkristallinem InGaZnO₄ mit einer rhomboedrischen Kristallstruktur 6,357 g/cm³. Dementsprechend ist im Falle des Oxidhalbleiters mit einem Atomverhältnis von In:Ga:Zn = 1:1:1 die Dichte des a-ähnlichen OS höher als oder gleich 5,0 g/cm³ und niedriger als 5,9 g/cm³. Im Falle des Oxidhalbleiters mit einem Atomverhältnis von In:Ga:Zn = 1:1:1 sind beispielsweise die Dichte des nc-OS und diejenige des CAAC-OS jeweils höher als oder gleich 5,9 g/cm³ und niedriger als 6,3 g/cm³.
Es sei angemerkt, dass die Möglichkeit besteht, dass ein Oxidhalbleiter mit einer gewissen Zusammensetzung nicht in einer einkristallinen Struktur existieren kann. In diesem Fall werden einkristalline Oxidhalbleiter mit unterschiedlichen Zusammensetzungen in einem angemessenen Verhältnis kombiniert, was es ermöglicht, die Dichte, die derjenigen eines einkristallinen Oxidhalbleiters mit der gewünschten Zusammensetzung entspricht, zu berechnen. Die Dichte eines einkristallinen Oxidhalbleiters mit der gewünschten Zusammensetzung kann aus einem gewichteten Durchschnitt entsprechend dem Kombinationsverhältnis der einkristallinen Oxidhalbleiter mit unterschiedlichen Zusammensetzungen berechnet werden. Es sei angemerkt, dass vorzugsweise so wenig Arten von einkristallinen Oxidhalbleitern wie möglich für die Berechnung der Dichte verwendet werden.
Oxidhalbleiter weisen, wie vorstehend beschrieben, verschiedene Strukturen und verschiedene Eigenschaften auf. Es sei angemerkt, dass es sich bei einem Oxidhalbleiter um eine Schichtanordnung handeln kann, die beispielsweise zwei oder mehr der folgenden Oxidhalbleiter umfasst: einen amorphen Oxidhalbleiter, einen a-ähnlichen OS, einen nc-OS und einen CAAC-OS.
(Ausführungsform 12)
Bei dieser Ausführungsform wird ein Beispiel für eine Schaltung einer Halbleitervorrichtung beschrieben, die einen Transistor oder dergleichen einer Ausführungsform der vorliegenden Erfindung beinhaltet.
<CMOS-Inverter>
Ein Schaltplan in 33A zeigt eine Konfiguration eines sogenannten CMOS-Inverters, bei dem ein p-Kanal-Transistor 2200 und ein n-Kanal-Transistor 2100 in Reihe miteinander geschaltet sind und ihre Gates miteinander verbunden sind.
<Struktur 1 der Halbleitervorrichtung>
34 ist eine Querschnittsansicht der Halbleitervorrichtung in 33A. Die in 34 gezeigte Halbleitervorrichtung beinhaltet den Transistor 2200 und den Transistor 2100. Der Transistor 2100 ist oberhalb des Transistors 2200 angeordnet. Für den Transistor 2100 kann ein beliebiger der bei den vorstehenden Ausführungsformen beschriebenen Transistoren verwendet werden. Deshalb kann bezüglich des Transistors 2100 nach Bedarf auf die Beschreibung der vorstehend erwähnten Transistoren verwiesen werden.
Es handelt sich bei dem in 34 gezeigten Transistor 2200 um einen Transistor, bei dem ein Halbleitersubstrat 450 verwendet wird. Der Transistor 2200 beinhaltet einen Bereich 472a in dem Halbleitersubstrat 450, einen Bereich 472b in dem Halbleitersubstrat 450, einen Isolator 462 und einen Leiter 454.
Bei dem Transistor 2200 weisen die Bereiche 472a und 472b Funktionen eines Source-Bereichs und eines Drain-Bereichs auf. Der Isolator 462 dient als Gate-Isolator. Der Leiter 454 dient als Gate-Elektrode. Deshalb kann der Widerstand eines Kanalbildungsbereichs durch ein Potential gesteuert werden, das an den Leiter 454 angelegt wird. Mit anderen Worten: Das Leiten oder Nichtleiten zwischen dem Bereich 472a und dem Bereich 472b kann durch das Potential gesteuert werden, das an den Leiter 454 angelegt wird.
Für das Halbleitersubstrat 450 kann beispielsweise ein Halbleitersubstrat aus einem einzigen Material, z. B. Silizium, Germanium oder dergleichen, oder ein Halbleitersubstrat aus Siliziumkarbid, Siliziumgermanium, Galliumarsenid, Indiumphosphid, Zinkoxid, Galliumoxid oder dergleichen verwendet werden. Ein einkristallines Siliziumsubstrat wird vorzugsweise als Halbleitersubstrat 450 verwendet.
Als Halbleitersubstrat 450 wird ein Halbleitersubstrat verwendet, das n-Typ-Leitfähigkeit verleihende Verunreinigungen enthält. Als Halbleitersubstrat 450 kann jedoch auch ein Halbleitersubstrat verwendet werden, das p-Typ-Leitfähigkeit verleihende Verunreinigungen enthält. In diesem Fall kann eine Wanne, die die n-Typ-Leitfähigkeit verleihenden Verunreinigungen enthält, in einem Bereich bereitgestellt sein, in dem der Transistor 2200 ausgebildet ist. Alternativ kann es sich bei dem Halbleitersubstrat 450 um ein i-Typ-Halbleitersubstrat handeln.
Die Oberseite des Halbleitersubstrats 450 weist vorzugsweise eine (110)-Ebene auf. Somit können die Durchlasseigenschaften (on-state characteristics) des Transistors 2200 verbessert werden.
Es handelt sich bei dem Bereich 472a und dem Bereich 472b um Bereiche, die p-Typ-Leitfähigkeit verleihende Verunreinigungen enthalten. Dementsprechend weist der Transistor 2200 eine Struktur eines p-Kanal-Transistors auf.
Es sei angemerkt, dass der Transistor 2200 durch einen Bereich 460 und dergleichen von einem benachbarten Transistor entfernt ist. Es handelt sich bei dem Bereich 460 um einen isolierenden Bereich.
Die in 34 dargestellte Halbleitervorrichtung beinhaltet einen Isolator 464, einen Isolator 466, einen Isolator 468, einen Leiter 480a, einen Leiter 480b, einen Leiter 480c, einen Leiter 478a, einen Leiter 478b, einen Leiter 478c, einen Leiter 476a, einen Leiter 476b, einen Leiter 474a, einen Leiter 474b, einen Leiter 474c, einen Leiter 496a, einen Leiter 496b, einen Leiter 496c, einen Leiter 496d, einen Leiter 498a, einen Leiter 498b, einen Leiter 498c, einen Isolator 489, einen Isolator 490, einen Isolator 492, einen Isolator 493, einen Isolator 494 und einen Isolator 495.
Der Isolator 464 ist über dem Transistor 2200 angeordnet. Der Isolator 466 ist über dem Isolator 464 angeordnet. Der Isolator 468 ist über dem Isolator 466 angeordnet. Der Isolator 489 ist über dem Isolator 468 angeordnet. Der Transistor 2100 ist über dem Isolator 489 angeordnet. Der Isolator 493 ist über dem Transistor 2100 angeordnet. Der Isolator 494 ist über dem Isolator 493 angeordnet.
Der Isolator 464 weist eine Öffnung, die bis zu dem Bereich 472a reicht, eine Öffnung, die bis zu dem Bereich 472b reicht, und eine Öffnung auf, die bis zu dem Leiter 454 reicht. In den Öffnungen sind der Leiter 480a, der Leiter 480b und der Leiter 480c eingebettet.
Der Isolator 466 weist eine Öffnung, die bis zu dem Leiter 480a reicht, eine Öffnung, die bis zu dem Leiter 480b reicht, und eine Öffnung auf, die bis zu dem Leiter 480c reicht. In den Öffnungen sind der Leiter 478a, der Leiter 478b und der Leiter 478c eingebettet.
Der Isolator 468 weist eine Öffnung, die bis zu dem Leiter 478b reicht, und eine Öffnung auf, die bis zu dem Leiter 478c reicht. In den Öffnungen sind der Leiter 476a und der Leiter 476b eingebettet.
Der Isolator 489 weist eine Öffnung, die einen Kanalbildungsbereich des Transistors 2100 überlappt, eine Öffnung, die bis zu dem Leiter 476a reicht, und eine Öffnung auf, die bis zu dem Leiter 476b reicht. In den Öffnungen sind der Leiter 474a, der Leiter 474b und der Leiter 474c eingebettet.
Der Leiter 474a kann als Gate-Elektrode des Transistors 2100 dienen. Beispielsweise können die elektrischen Eigenschaften des Transistors 2100, wie z. B. die Schwellenspannung, gesteuert werden, indem ein vorbestimmtes Potential an den Leiter 474a angelegt wird. Beispielsweise kann der Leiter 474a mit dem Leiter 504, der eine Funktion als Gate-Elektrode des Transistors 2100 aufweist, elektrisch verbunden sein. In diesem Fall kann der Durchlassstrom des Transistors 2100 erhöht werden. Ferner kann ein Punch-Through-Phänomen unterdrückt werden; daher können die elektrischen Eigenschaften des Transistors 2100 in einem Sättigungsbereich stabil sein. Es sei angemerkt, dass der Leiter 474a dem Leiter 413 in der vorstehenden Ausführungsform entspricht, und somit kann für Details über den Leiter 474a auf die Beschreibung des Leiters 413 verwiesen werden.
Der Isolator 490 weist eine Öffnung auf, die bis zu dem Leiter 474b reicht. Es sei angemerkt, dass der Isolator 490 dem Isolator 402 in der vorstehenden Ausführungsform entspricht, und somit kann für Details über den Isolator 490 auf die Beschreibung des Isolators 402 verwiesen werden.
Der Isolator 495 weist die Öffnung, die durch einen Leiter 507b, bei dem es sich um eine Source oder einen Drain des Transistors 2100 handelt, bis zu dem Leiter 474b reicht, eine Öffnung, die bis zu einem Leiter 507a reicht, bei dem es sich um die andere von Source und Drain des Transistors 2100 handelt, eine Öffnung, die bis zu dem Leiter 504 reicht, bei dem es sich um die Gate-Elektrode des Transistors 2100 handelt, und die Öffnung auf, die bis zu dem Leiter 474c reicht. Es sei angemerkt, dass der Isolator 495 dem Isolator 410 in der vorstehenden Ausführungsform entspricht, und somit kann für Details über den Isolator 495 auf die Beschreibung des Isolators 410 verwiesen werden.
Der Isolator 493 weist die Öffnung, die durch den Leiter 507b, bei dem es sich um eine Source-Elektrode oder eine Drain-Elektrode des Transistors 2100 handelt, bis zu dem Leiter 474b reicht, die Öffnung, die bis zu dem Leiter 507a reicht, bei dem es sich um die andere von Source-Elektrode und Drain-Elektrode des Transistors 2100 handelt, die Öffnung, die bis zu dem Leiter 504 reicht, bei dem es sich um die Gate-Elektrode des Transistors 2100 handelt, und die Öffnung auf, die bis zu dem Leiter 474c reicht. In den Öffnungen sind der Leiter 496a, der Leiter 496b, der Leiter 496c und der Leiter 496d eingebettet. Es sei angemerkt, dass in einigen Fällen eine Öffnung, die in einem Bestandteil des Transistors 2100 oder dergleichen bereitgestellt ist, zwischen Öffnungen positioniert sein kann, die in anderen Komponenten bereitgestellt sind.
Der Isolator 494 weist eine Öffnung, die bis zu dem Leiter 496a reicht, eine Öffnung, die bis zu dem Leiter 496b und dem Leiter 496d reicht, und eine Öffnung auf, die bis zu dem Leiter 496c reicht. In den Öffnungen sind der Leiter 498a, der Leiter 498b und der Leiter 498c eingebettet.
Die Isolatoren 464, 466, 468, 489, 493 und 494 können jeweils beispielsweise in einer einschichtigen Struktur oder einer mehrschichtigen Struktur aus einem Isolator ausgebildet werden, der Bor, Kohlenstoff, Stickstoff, Sauerstoff, Fluor, Magnesium, Aluminium, Silizium, Phosphor, Chlor, Argon, Gallium, Germanium, Yttrium, Zirkonium, Lanthan, Neodym, Hafnium oder Tantal enthält.
Der Isolator, der eine Funktion zum Blockieren von Sauerstoff und Verunreinigungen, wie z. B. Wasserstoff, aufweist, ist vorzugsweise in mindestens einem der Isolatoren 464, 466, 468, 489, 493 und 494 enthalten. Wenn ein Isolator, der eine Funktion zum Blockieren von Sauerstoff und Verunreinigungen, wie z. B. Wasserstoff, aufweist, nahe an dem Transistor 2100 angeordnet ist, können die elektrischen Eigenschaften des Transistors 2100 stabil sein.
Ein Isolator mit einer Funktion zum Blockieren von Sauerstoff und Verunreinigungen, wie z. B. Wasserstoff, kann beispielsweise eine einschichtige Struktur oder eine mehrschichtige Struktur aus einem Isolator aufweisen, der Bor, Kohlenstoff, Stickstoff, Sauerstoff, Fluor, Magnesium, Aluminium, Silizium, Phosphor, Chlor, Argon, Gallium, Germanium, Yttrium, Zirkonium, Lanthan, Neodym, Hafnium oder Tantal enthält.
Der Leiter 480a, der Leiter 480b, der Leiter 480c, der Leiter 478a, der Leiter 478b, der Leiter 478c, der Leiter 476a, der Leiter 476b, der Leiter 474a, der Leiter 474b, der Leiter 474c, der Leiter 496a, der Leiter 496b, der Leiter 496c, der Leiter 496d, der Leiter 498a, der Leiter 498b und der Leiter 498c können jeweils beispielsweise in einer einschichtigen Struktur oder einer mehrschichtigen Struktur aus einem Leiter ausgebildet werden, der eine oder mehrere Art/en von Bor, Stickstoff, Sauerstoff, Fluor, Silizium, Phosphor, Aluminium, Titan, Chrom, Mangan, Kobalt, Nickel, Kupfer, Zink, Gallium, Yttrium, Zirkonium, Molybdän, Ruthenium, Silber, Indium, Zinn, Tantal und Wolfram enthält. Beispielsweise kann eine Legierung oder eine Verbindung des vorstehenden Elements verwendet werden, und es kann ein Leiter, der Aluminium enthält, ein Leiter, der Kupfer und Titan enthält, ein Leiter, der Kupfer und Mangan enthält, ein Leiter, der Indium, Zinn und Sauerstoff enthält, ein Leiter, der Titan und Stickstoff enthält, oder dergleichen verwendet werden.
Es sei angemerkt, dass eine Halbleitervorrichtung in 35 der Halbleitervorrichtung in 34 gleicht, mit Ausnahme der Struktur des Transistors 2200. Deshalb wird bezüglich der Halbleitervorrichtung in 35 auf die Beschreibung der Halbleitervorrichtung in 34 verwiesen. Bei dem Transistor 2200 der Halbleitervorrichtung in 35 handelt es sich um einen FIN-Transistor. Bei dem FIN-Transistor 2200 ist die effektive Kanalbreite erhöht; somit können die Durchlasseigenschaften des Transistors 2200 verbessert werden. Außerdem können, da der Beitrag des elektrischen Feldes der Gate-Elektrode erhöht werden kann, die Sperrzustandseigenschaften des Transistors 2200 verbessert werden.
Es sei angemerkt, dass eine Halbleitervorrichtung in 36 der Halbleitervorrichtung in 34 gleicht, mit Ausnahme der Struktur des Transistors 2200. Deshalb wird bezüglich der Halbleitervorrichtung in 36 auf die Beschreibung der Halbleitervorrichtung in 34 verwiesen. Bei der Halbleitervorrichtung in 36 ist insbesondere der Transistor 2200 in dem Halbleitersubstrat 450 bereitgestellt, das ein SOI-Substrat ist. Bei der Struktur in 36 ist ein Bereich 456 von dem Halbleitersubstrat 450 getrennt, wobei ein Isolator 452 dazwischen bereitgestellt ist. Da das SOI-Substrat als Halbleitersubstrat 450 verwendet wird, kann ein Punch-Through-Phänomen und dergleichen unterdrückt werden; daher können die Sperrzustandseigenschaften des Transistors 2200 verbessert werden. Es sei angemerkt, dass der Isolator 452 ausgebildet werden kann, indem das Halbleitersubstrat 450 in einen Isolator umgewandelt wird. Beispielsweise kann Siliziumoxid als Isolator 452 verwendet werden.
Bei jeder der in 34, 35 und 36 gezeigten Halbleitervorrichtungen wird ein p-Kanal-Transistor unter Verwendung eines Halbleitersubstrats ausgebildet, und ein n-Kanal-Transistor wird oberhalb davon ausgebildet; somit kann eine von dem Element eingenommene Fläche verringert werden. Das heißt, dass der Integrationsgrad der Halbleitervorrichtung verbessert werden kann. Außerdem kann der Herstellungsprozess im Vergleich zu dem Fall vereinfacht werden, in dem ein n-Kanal-Transistor und ein p-Kanal-Transistor unter Verwendung desselben Halbleitersubstrats ausgebildet werden; somit kann die Produktivität für die Halbleitervorrichtung erhöht werden. Überdies kann die Ausbeute der Halbleitervorrichtung verbessert werden. Bei dem p-Kanal-Transistor können unter Umständen einige komplizierte Schritte weggelassen werden, wie beispielsweise ein Ausbilden von leicht dotierten Drain- (LDD-) Bereichen, ein Ausbilden einer flachen Grabenstruktur (shallow trench structure) oder eine Verformungsgestaltung. Somit können die Produktivität für die und Ausbeute der Halbleitervorrichtung in einigen Fällen im Vergleich zu einer Halbleitervorrichtung erhöht werden, bei der ein n-Kanal-Transistor unter Verwendung des Halbleitersubstrats ausgebildet wird.
<CMOS-Analogschalter>
Ein Schaltplan in 33B zeigt eine Konfiguration, bei der Sources der Transistoren 2100 und 2200 miteinander verbunden sind und Drains der Transistoren 2100 und 2200 miteinander verbunden sind. Bei einer derartigen Konfiguration können die Transistoren als sogenannter CMOS-Analogschalter dienen.
<Speichervorrichtung 1>
Ein Beispiel für eine Halbleitervorrichtung (Speichervorrichtung), die den Transistor einer Ausführungsform der vorliegenden Erfindung beinhaltet, gespeicherte Daten auch ohne Stromversorgung halten kann und keine Beschränkung hinsichtlich der Anzahl der Schreibvorgänge aufweist, wird in 37A und 37B gezeigt.
Die in 37A dargestellte Halbleitervorrichtung beinhaltet einen Transistor 3200, bei dem ein erster Halbleiter verwendet wird, einen Transistor 3300, bei dem ein zweiter Halbleiter verwendet wird, und einen Kondensator 3400. Es sei angemerkt, dass ein Transistor, der dem Transistor 2100 ähnlich ist, als Transistor 3300 verwendet werden kann.
Es sei angemerkt, dass es sich bei dem Transistor 3300 vorzugsweise um einen Transistor mit niedrigen Sperrstrom handelt. Beispielsweise kann ein Transistor, bei dem ein Oxidhalbleiter verwendet wird, als Transistor 3300 verwendet werden. Da der Sperrstrom des Transistors 3300 niedrig ist, können gespeicherte Daten über einen langen Zeitraum an einem vorbestimmten Knoten der Halbleitervorrichtung gehalten werden. Mit anderen Worten: Der Stromverbrauch der Halbleitervorrichtung kann verringert werden, da ein Auffrischungsvorgang unnötig wird oder die Häufigkeit der Auffrischungsvorgänge sehr niedrig sein kann.
In 37A ist eine erste Leitung 3001 elektrisch mit einer Source des Transistors 3200 verbunden. Eine zweite Leitung 3002 ist elektrisch mit einem Drain des Transistors 3200 verbunden. Eine dritte Leitung 3003 ist elektrisch mit einem Anschluss von Source und Drain des Transistors 3300 verbunden. Eine vierte Leitung 3004 ist elektrisch mit einem Gate des Transistors 3300 verbunden. Ein Gate des Transistors 3200 und der andere Anschluss von Source und Drain des Transistors 3300 sind elektrisch mit einer Elektrode des Kondensators 3400 verbunden. Eine fünfte Leitung 3005 ist elektrisch mit der anderen Elektrode des Kondensators 3400 verbunden.
Die Halbleitervorrichtung in 37A weist ein Merkmal auf, dass das Potential des Gates des Transistors 3200 gehalten werden kann, und kann somit wie folgt Daten schreiben, halten und lesen.
Das Schreiben und das Halten von Daten werden beschrieben. Zuerst wird das Potential der vierten Leitung 3004 auf ein Potential, auf dem der Transistor 3300 eingeschaltet wird, eingestellt, so dass der Transistor 3300 eingeschaltet wird. Dementsprechend wird das Potential der dritten Leitung 3003 einem Knoten FG zugeführt, an dem das Gate des Transistors 3200 und die eine Elektrode des Kondensators 3400 elektrisch miteinander verbunden sind. Das heißt, dass dem Gate des Transistors 3200 eine vorbestimmte elektrische Ladung zugeführt wird (Schreiben). Hier wird eine der zwei Arten von elektrischen Ladungen zugeführt, die verschiedene Potentialpegel bereitstellen (nachstehend als niedriger elektrischer Ladungspegel und hoher elektrischer Ladungspegel bezeichnet). Danach wird das Potential der vierten Leitung 3004 auf ein Potential, auf dem der Transistor 3300 ausgeschaltet wird, eingestellt, so dass der Transistor 3300 ausgeschaltet wird. Auf diese Weise wird die elektrische Ladung an dem Knoten FG gehalten (Halten).
Da der Sperrstrom des Transistors 3300 niedrig ist, wird die elektrische Ladung des Knotens FG für eine lange Zeit gehalten.
Nachfolgend wird das Lesen von Daten beschrieben. Ein geeignetes Potential (ein Lesepotential) wird der fünften Leitung 3005 zugeführt, während der ersten Leitung 3001 ein vorbestimmtes Potential (ein konstantes Potential) zugeführt wird, wodurch das Potential der zweiten Leitung 3002 je nach der Menge der an dem Knoten FG gehaltenen elektrischen Ladung variiert. Das liegt daran, dass im Falle der Verwendung eines n-Kanal-Transistors als Transistor 3200 eine scheinbare Schwellenspannung V_{th_H} zu dem Zeitpunkt, zu dem der hohe elektrische Ladungspegel dem Gate des Transistors 3200 zugeführt wird, niedriger ist als eine scheinbare Schwellenspannung V_{th_L} zu dem Zeitpunkt, zu dem der niedrige elektrische Ladungspegel dem Gate des Transistors 3200 zugeführt wird. Eine scheinbare Schwellenspannung bezieht sich hier auf das Potential der fünften Leitung 3005, das nötig ist, um den Transistor 3200 in „einen Durchlasszustand“ zu versetzen. Daher wird das Potential der fünften Leitung 3005 auf ein Potential V₀ zwischen V_{th_H} und V_{th_L} eingestellt, wodurch die dem Knoten FG zugeführte elektrische Ladung bestimmt werden kann. Beispielsweise wird in dem Fall, in dem beim Schreiben der hohe elektrische Ladungspegel dem Knoten FG zugeführt wird und das Potential der fünften Leitung 3005 auf V₀ (> V_{th_H}) liegt, der Transistor 3200 in „den Durchlasszustand“ versetzt. In dem Fall, in dem beim Schreiben der niedrige elektrische Ladungspegel dem Knoten FG zugeführt wird, bleibt der Transistor 3200 weiterhin in „einem Sperrzustand“, auch wenn das Potential der fünften Leitung 3005 auf V₀ (< V_{th_L}) liegt. Daher können die Daten, die an dem Knoten FG gehalten werden, gelesen werden, indem das Potential der zweiten Leitung 3002 bestimmt wird.
Es sei angemerkt, dass es in dem Fall, in dem Speicherzellen als Array angeordnet sind, notwendig ist, dass beim Lesevorgang Daten einer gewünschten Speicherzelle gelesen werden. So kann beispielsweise eine Konfiguration zum Einsatz kommen, bei der nur Daten einer gewünschten Speicherzelle gelesen werden können, indem die fünfte Leitung 3005 von Speicherzellen, aus denen keine Daten gelesen werden, mit einem Potential versorgt wird, auf dem der Transistor 3200 in den Sperrzustand versetzt wird, unabhängig von der Ladung, die dem Knoten FG zugeführt wird, d. h einem Potential von weniger als V_{th_H}. Alternativ kann eine Konfiguration zum Einsatz kommen, bei der nur Daten einer gewünschten Speicherzelle gelesen werden können, indem die fünfte Leitung 3005 von Speicherzellen, aus denen keine Daten gelesen werden, mit einem Potential versorgt wird, auf dem der Transistor 3200 in den Durchlasszustand versetzt wird, unabhängig von der Ladung, die dem Knoten FG zugeführt wird, d. h. einem Potential von höher als V_{th_L}.
Obwohl ein Beispiel beschrieben wird, in dem zwei Arten von elektrischen Ladungen in dem Knoten FG gehalten werden, ist die Halbleitervorrichtung der vorliegenden Erfindung nicht auf dieses Beispiel beschränkt. Beispielsweise kann eine Struktur zum Einsatz kommen, bei der drei oder mehr Arten von elektrischen Ladungen in dem Knoten FG der Halbleitervorrichtung gehalten werden können. Mit einer derartigen Struktur kann die Halbleitervorrichtung mehrwertig sein und kann die Speicherkapazität erhöht werden.
<Struktur der Speichervorrichtung 1>
38 ist eine Querschnittsansicht der Halbleitervorrichtung in 37A. Die in 38 gezeigte Halbleitervorrichtung beinhaltet den Transistor 3200, den Transistor 3300 und den Kondensator 3400. Der Transistor 3300 und der Kondensator 3400 sind oberhalb des Transistors 3200 angeordnet. Es sei angemerkt, dass bezüglich des Transistors 3300 auf die Beschreibung des vorstehenden Transistors 2100 verwiesen wird. Des Weiteren wird bezüglich des Transistors 3200 auf die Beschreibung des Transistors 2200 in 34 verwiesen. Es sei angemerkt, dass in 34 der Transistor 2200 als p-Kanal-Transistor darstellt wird; jedoch kann es sich bei dem Transistor 3200 um einen n-Kanal-Transistor handeln.
Es handelt sich bei dem in 38 dargestellten Transistor 2200 um einen Transistor, bei dem das Halbleitersubstrat 450 verwendet wird. Der Transistor 2200 beinhaltet den Bereich 472a in dem Halbleitersubstrat 450, den Bereich 472b in dem Halbleitersubstrat 450, den Isolator 462 und den Leiter 454.
Die in 38 dargestellte Halbleitervorrichtung beinhaltet den Isolator 464, den Isolator 466, den Isolator 468, den Leiter 480a, den Leiter 480b, den Leiter 480c, den Leiter 478a, den Leiter 478b, den Leiter 478c, den Leiter 476a, den Leiter 476b, den Leiter 474a, den Leiter 474b, den Leiter 474c, den Leiter 496a, den Leiter 496b, den Leiter 496c, den Leiter 496d, den Leiter 498a, den Leiter 498b, den Leiter 498c, den Isolator 489, den Isolator 490, den Isolator 492, den Isolator 493, den Isolator 494 und den Isolator 495.
Der Isolator 464 ist über dem Transistor 3200 angeordnet. Der Isolator 466 ist über dem Isolator 464 angeordnet. Der Isolator 468 ist über dem Isolator 466 angeordnet. Der Isolator 489 ist über dem Isolator 468 angeordnet. Der Transistor 2100 ist über dem Isolator 489 angeordnet. Der Isolator 493 ist über dem Transistor 2100 angeordnet. Der Isolator 494 ist über dem Isolator 493 angeordnet.
Der Isolator 464 weist eine Öffnung, die bis zu dem Bereich 472a reicht, eine Öffnung, die bis zu dem Bereich 472b reicht, und eine Öffnung auf, die bis zu dem Leiter 454 reicht. In den Öffnungen sind der Leiter 480a, der Leiter 480b und der Leiter 480c eingebettet.
Der Isolator 466 weist eine Öffnung, die bis zu dem Leiter 480a reicht, eine Öffnung, die bis zu dem Leiter 480b reicht, und eine Öffnung auf, die bis zu dem Leiter 480c reicht. In den Öffnungen sind der Leiter 478a, der Leiter 478b und der Leiter 478c eingebettet.
Der Isolator 468 weist eine Öffnung, die bis zu dem Leiter 478b reicht, und eine Öffnung auf, die bis zu dem Leiter 478c reicht. In den Öffnungen sind der Leiter 476a und der Leiter 476b eingebettet.
Der Isolator 489 weist eine Öffnung, die einen Kanalbildungsbereich des Transistors 3300 überlappt, eine Öffnung, die bis zu dem Leiter 476a reicht, und eine Öffnung auf, die bis zu dem Leiter 476b reicht. In den Öffnungen sind der Leiter 474a, der Leiter 474b und der Leiter 474c eingebettet.
Der Leiter 474a kann als Bottom-Gate-Elektrode des Transistors 3300 dienen. Beispielsweise können als Alternative die elektrischen Eigenschaften des Transistors 3300, wie z. B. die Schwellenspannung, gesteuert werden, indem ein konstantes Potential an den Leiter 474a angelegt wird. Beispielsweise kann der Leiter 474a mit dem Leiter 504, der eine Funktion als Gate-Elektrode des Transistors 3300 aufweist, elektrisch verbunden sein. Als weitere Alternative können beispielsweise der Leiter 474a und der Leiter 504, bei dem es sich um eine Top-Gate-Elektrode des Transistors 3300 handelt, elektrisch miteinander verbunden sein. Ein Punch-Through-Phänomen kann unterdrückt werden; daher können die elektrischen Eigenschaften des Transistors 3300 in einem Sättigungsbereich stabil sein.
Der Isolator 490 weist eine Öffnung, die bis zu dem Leiter 474b reicht, und eine Öffnung auf, die bis zu dem Leiter 474c reicht. Es sei angemerkt, dass der Isolator 490 dem Isolator 402 in der vorstehenden Ausführungsform entspricht, und somit kann für Details über den Isolator 490 auf die Beschreibung des Isolators 402 verwiesen werden
Der Isolator 495 weist eine Öffnung, die durch den Leiter 507b, bei dem es sich um einen Anschluss von Source oder Drain des Transistors 3300 handelt, bis zu dem Leiter 474b reicht, eine Öffnung, die durch den Leiter 507a, bei dem es sich um den anderen Anschluss von Source oder Drain des Transistors 3300 handelt, bis zu dem Leiter 515 reicht, und eine Öffnung auf, die durch den Leiter 507a, bei dem es sich um den anderen Anschluss von Source oder Drain des Transistors 3300 handelt, bis zu dem Leiter 474c reicht. Es sei angemerkt, dass der Isolator 495 dem Isolator 410 in der vorstehenden Ausführungsform entspricht, und somit kann für Details über den Isolator 495 auf die Beschreibung des Isolators 410 verwiesen werden.
Der Isolator 493 weist eine Öffnung, die bis zu dem Leiter 514, der mit dem Leiter 515 überlappt, wobei der Isolator 511 dazwischen positioniert ist, reicht, eine Öffnung, die bis zu dem Leiter reicht, bei dem es sich um die Gate-Elektrode des Transistors 3300 handelt, und die Öffnung auf, die bis zu dem Leiter 516 reicht, der mit dem Leiter 507b elektrisch verbunden ist, bei dem es sich um den einen Anschluss von Source oder Drain des Transistors 3300 handelt. In den Öffnungen sind ein Leiter 496e, ein Leiter 496b und ein Leiter 496f eingebettet. Es sei angemerkt, dass in einigen Fällen eine Öffnung, die in einem Bestandteil des Transistors 3300 oder dergleichen bereitgestellt ist, durch anderen Komponenten hindurch geht.
Der Isolator 494 weist eine Öffnung, die bis zu dem Leiter 496e reicht, eine Öffnung, die bis zu dem Leiter 496b reicht, und eine Öffnung auf, die bis zu dem Leiter 496f reicht. In den Öffnungen sind der Leiter 498a, der Leiter 498b und der Leiter 498c eingebettet.
Mindestens einer der Isolatoren 464, 466, 468, 489, 493 und 494 weist vorzugsweise eine Funktion zum Blockieren von Sauerstoff und Verunreinigungen, wie z. B. Wasserstoff, auf. Wenn ein Isolator, der eine Funktion zum Blockieren von Sauerstoff und Verunreinigungen, wie z. B. Wasserstoff, aufweist, nahe an dem Transistor 3300 angeordnet ist, können die elektrischen Eigenschaften des Transistors 3300 stabil sein.
Die Source oder der Drain des Transistors 3200 ist über den Leiter 480b, den Leiter 478b, den Leiter 476a, den Leiter 474b und den Leiter 496c elektrisch mit dem Leiter 507b verbunden, bei dem es sich um die Source oder den Drain des Transistors 3300 handelt. Der Leiter 454, bei dem es sich um die Gate-Elektrode des Transistors 3200 handelt, ist über den Leiter 480c, den Leiter 478c, den Leiter 476b, den Leiter 474c und den Leiter 496d elektrisch mit dem Leiter 507a verbunden, bei dem es sich um den anderen Anschluss von Source und Drain des Transistors 3300 handelt.
Der Kondensator 3400 umfasst einen Leiter 515, den Leiter 514 und den Isolator 511.
Für die Strukturen weiterer Bestandteile kann nach Bedarf auf die Beschreibung von 34 und dergleichen Bezug genommen werden.
Eine Halbleitervorrichtung in 39 gleicht der Halbleitervorrichtung in 38, mit Ausnahme der Struktur des Transistors 3200. Deshalb wird bezüglich der Halbleitervorrichtung in 39 auf die Beschreibung der Halbleitervorrichtung in 38 verwiesen. Bei dem Transistor 3200 der Halbleitervorrichtung in 39 handelt es sich um einen FIN-Transistor. Für den FIN-Transistor 3200 wird auf die Beschreibung des Transistors 2200 in 35 verwiesen. Es sei angemerkt, dass, obwohl der Transistor 2200 als p-Kanal-Transistor in 35 dargestellt wird, der Transistor 3200 ein n-Kanal-Transistor sein kann.
Eine Halbleitervorrichtung in 40 gleicht der Halbleitervorrichtung in 38, mit Ausnahme der Struktur des Transistors 3200. Deshalb wird bezüglich der Halbleitervorrichtung in 40 auf die Beschreibung der Halbleitervorrichtung in 38 verwiesen. Bei der Halbleitervorrichtung in 40 ist insbesondere der Transistor 3200 in dem Halbleitersubstrat 450 bereitgestellt, das ein SOI-Substrat ist. Bezüglich des Transistors 3200, der in dem Halbleitersubstrat 450 (SOI-Substrat) bereitgestellt ist, wird auf die Beschreibung des Transistors 2200 in 36 verwiesen. Es sei angemerkt, dass, obwohl der Transistor 2200 als p-Kanal-Transistor in 36 dargestellt wird, der Transistor 3200 ein n-Kanal-Transistor sein kann.
<Speichervorrichtung 2>
Die Halbleitervorrichtung in 37B unterscheidet sich von der Halbleitervorrichtung in 37A darin, dass der Transistor 3200 nicht bereitgestellt ist. In diesem Fall können ebenfalls Daten auf eine ähnliche Weise wie bei der Halbleitervorrichtung in 37A geschrieben und gehalten werden.
Es wird das Lesen von Daten aus der Halbleitervorrichtung in 37B beschrieben. Wenn der Transistor 3300 in einen Durchlasszustand versetzt wird, werden die dritte Leitung 3003, die sich in einem potentialfreien Zustand (Floating-Zustand) befindet, und der Kondensator 3400 miteinander leitend verbunden, und die elektrische Ladung wird zwischen der dritten Leitung 3003 und dem Kondensator 3400 neu verteilt. Folglich wird das Potential der dritten Leitung 3003 verändert. Der Betrag der Veränderung des Potentials der dritten Leitung 3003 variiert je nach dem Potential der einen Elektrode des Kondensators 3400 (oder je nach der elektrischen Ladung, die in dem Kondensator 3400 akkumuliert ist).
Das Potential der dritten Leitung 3003 nach der Neuverteilung der Ladung ist beispielsweise (C_B × V_B0 + C × V) / (C_B + C), wobei V das Potential der einen Elektrode des Kondensators 3400 darstellt, C die Kapazität des Kondensators 3400 darstellt, C_B die Kapazitätskomponente der dritten Leitung 3003 darstellt und V_B0 das Potential der dritten Leitung 3003 vor der Neuverteilung der Ladung darstellt. Somit kann festgehalten werden, dass unter der Annahme, dass sich die Speicherzelle in einem der zwei Zustände befindet, in denen das Potential der einen Elektrode des Kondensators 3400 bei V₁ und V₀ (V₁ > V₀) liegt, das Potential der dritten Leitung 3003 in dem Fall, in dem das Potential V₁ (= (C_B × V_B0 + C × V₁) / (C_B + C)) gehalten wird, höher ist als das Potential der dritten Leitung 3003 in dem Fall, in dem das Potential V₀ (= (C_B × V_B0 + C × V₀₎ / (C_B + C)) gehalten wird.
Dann können, indem das Potential der dritten Leitung 3003 mit einem vorbestimmten Potential verglichen wird, Daten gelesen werden.
In diesem Fall kann ein Transistor, der den ersten Halbleiter enthält, für eine Treiberschaltung zum Ansteuern einer Speicherzelle verwendet werden, und ein Transistor, der den zweiten Halbleiter enthält, kann als Transistor 3300 über der Treiberschaltung angeordnet sein.
Mit einem Transistor, bei dem ein Oxidhalbleiter verwendet wird und der einen niedrigen Sperrstrom aufweist, kann die oben beschriebene Halbleitervorrichtung gespeicherte Daten für eine lange Zeit halten. Mit anderen Worten: Der Stromverbrauch der Halbleitervorrichtung kann verringert werden, da ein Auffrischungsvorgang unnötig wird oder die Häufigkeit der Auffrischungsvorgänge sehr niedrig sein kann. Ferner können gespeicherte Daten für eine lange Zeit gehalten werden, auch wenn kein Strom zugeführt wird (es sei angemerkt, dass ein Potential vorzugsweise fest ist).
Bei der Halbleitervorrichtung wird keine hohe Spannung zum Schreiben von Daten benötigt, und eine Verschlechterung von Elementen tritt mit geringerer Wahrscheinlichkeit auf. Im Unterschied zu einem herkömmlichen nichtflüchtigen Speicher ist es beispielsweise nicht notwendig, Elektronen in ein potentialfreies Gate (Floating-Gate) zu injizieren und aus ihm zu extrahieren. Daher tritt ein Problem, wie z. B. eine Verschlechterung eines Isolators, nicht auf. Das heißt: Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung hat keine Beschränkung dafür, wie viel Mal Daten überschrieben werden können, welche bei einem herkömmlichen nichtflüchtigen Speicher ein Problem darstellt, und ihre Zuverlässigkeit wird erheblich verbessert. Des Weiteren werden Daten je nach dem Durchlass-/Sperrzustand des Transistors geschrieben, wodurch ein Hochgeschwindigkeitsbetrieb erzielt werden kann.
<Speichervorrichtung 3>
Ein Modifikationsbeispiel der Halbleitervorrichtung (Speichervorrichtung), die in 37A dargestellt wird, wird anhand eines Schaltplans in 41 beschrieben.
Die Halbleitervorrichtung, die in 41 dargestellt wird, beinhaltet einen Transistor 4100, einen Transistor 4200, einen Transistor 4300, einen Transistor 4400, einen Kondensator 4500 und einen Kondensator 4600. Hier kann ein Transistor, der dem Transistor 3200 ähnlich ist, für den Transistor 4100 verwendet werden, und Transistoren, die dem Transistor 3300 ähnlich sind, können für die Transistoren 4200, 4300 und 4400 verwendet werden. Obwohl in 41 nicht dargestellt, sind eine Vielzahl von Halbleitervorrichtungen in 41 in einer Matrix bereitgestellt. Die Halbleitervorrichtungen in 41 können das Schreiben und Lesen einer Datenspannung entsprechend einem Signal oder einem Potential, das einer Leitung 4001, einer Leitung 4003, einer Leitung 4005, einer Leitung 4006, einer Leitung 4007, einer Leitung 4008 und einer Leitung 4009 zugeführt wird, steuern.
Ein Anschluss von Source und Drain des Transistors 4100 ist mit der Leitung 4003 verbunden. Der andere Anschluss von Source und Drain des Transistors 4100 ist mit der Leitung 4001 verbunden. Obwohl der Transistor 4100 in 41 ein p-Kanal-Transistor ist, kann der Transistor 4100 ein n-Kanal-Transistor sein.
Die Halbleitervorrichtung in 41 umfasst zwei Datenhalteabschnitte. Beispielsweise hält ein erster Datenhalteabschnitt eine elektrische Ladung zwischen einer Source oder einem Drain des Transistors 4400, einer Elektrode des Kondensators 4600 und einer Source oder einem Drain des Transistors 4200, die mit einem Knoten FG1 verbunden sind. Ein zweiter Datenhalteabschnitt hält eine elektrische Ladung zwischen einem Gate des Transistors 4100, dem anderen Anschluss von Source und Drain des Transistors 4200, einer Source oder einem Drain des Transistors 4300 und einer Elektrode des Kondensators 4500, die mit einem Knoten FG2 verbunden sind.
Der andere Anschluss von Source und Drain des Transistors 4300 ist mit der Leitung 4003 verbunden. Der andere Anschluss von Source und Drain des Transistors 4400 ist mit der Leitung 4001 verbunden. Ein Gate des Transistors 4400 ist mit der Leitung 4005 verbunden. Ein Gate des Transistors 4200 ist mit der Leitung 4006 verbunden. Ein Gate des Transistors 4300 ist mit der Leitung 4007 verbunden. Die andere Elektrode des Kondensators 4600 ist mit der Leitung 4008 verbunden. Die andere Elektrode des Kondensators 4500 ist mit der Leitung 4009 verbunden.
Die Transistoren 4200, 4300 und 4400 dienen jeweils als Schalter zum Steuern des Schreibens einer Datenspannung und Halten einer elektrischen Ladung. Es sei angemerkt, dass für jeden der Transistoren 4200, 4300 und 4400 vorzugsweise ein Transistor mit niedrigem Strom, der zwischen einer Source und einem Drain in einem Sperrzustand fließt (niedrigem Sperrstrom), verwendet wird. Als Beispiel für den Transistor mit einem niedrigen Sperrstrom wird vorzugsweise ein Transistor verwendet, der einen Oxidhalbleiter in seinem Kanalbildungsbereich (ein OS-Transistor) aufweist. Ein OS-Transistor weist einen niedrigen Sperrstrom auf und kann beispielsweise derart hergestellt werden, dass er mit einem Transistor, der Silizium enthält, überlappt. Obwohl es sich bei den Transistoren 4200, 4300 und 4400 in 41 um n-Kanal-Transistoren handelt, können die Transistoren 4200, 4300 und 4400 p-Kanal-Transistoren sein.
Die Transistoren 4200 und 4300 und der Transistor 4400 sind vorzugsweise in unterschiedlichen Schichten bereitgestellt, selbst wenn die Transistoren 4200, 4300 und 4400 Transistoren sind, die Oxidhalbleiter enthalten. Mit anderen Worten: Die Halbleitervorrichtung in 41 umfasst vorzugsweise, wie in 41 dargestellt, eine erste Schicht 4021, in der der Transistor 4100 bereitgestellt ist, eine zweite Schicht 4022, in der die Transistoren 4200 und 4300 bereitgestellt sind, und eine dritte Schicht 4023, in der der Transistor 4400 bereitgestellt ist. Indem Schichten übereinander angeordnet werden, in denen Transistoren bereitgestellt sind, kann eine Schaltungsfläche verringert werden, so dass die Größe der Halbleitervorrichtung verringert werden kann.
Als Nächstes wird der Vorgang zum Schreiben von Daten in die Halbleitervorrichtung, die in 41 dargestellt wird, beschrieben.
Als Erstes wird der Vorgang zum Schreiben einer Datenspannung in den Datenhalteabschnitt beschrieben, der mit dem Knoten FG1 verbunden ist (im Folgenden als Schreibvorgang 1 bezeichnet). In der folgenden Beschreibung handelt es sich bei der Datenspannung, die in den Datenhalteabschnitt geschrieben wird, der mit dem Knoten FG1 verbunden ist, um V_D1, und die Schwellenspannung des Transistors 4100 ist V_th.
In dem Schreibvorgang 1 wird das Potential der Leitung 4003 auf V_D1 eingestellt, und nachdem das Potential der Leitung 4001 auf ein Erdpotential eingestellt worden ist, wird die Leitung 4001 in einen elektrisch potentialfreien Zustand versetzt. Die Leitungen 4005 und 4006 werden auf einen hohen Pegel eingestellt. Die Leitungen 4007 bis 4009 werden auf einen niedrigen Pegel eingestellt. Anschließend wird das Potential des Knotens FG2 in dem elektrisch potentialfreien Zustand erhöht, so dass ein Strom durch den Transistor 4100 fließt. Der Strom fließt durch den Transistor 4100, so dass das Potential der Leitung 4001 erhöht wird. Die Transistoren 4400 und 4200 werden eingeschaltet. Somit erhöhen sich die Potentiale der Knoten FG1 und FG2, wenn das Potential der Leitung 4001 erhöht wird. Wenn das Potential des Knotens FG2 erhöht wird und eine Spannung (V_gs) zwischen dem Gate und der Source des Transistors 4100 zur Schwellenspannung V_th des Transistors 4100 wird, verringert sich der Strom, der durch den Transistor 4100 fließt. Folglich hören die Potentiale der Leitung 4001 und der Knoten FG1 und FG2 auf, sich zu erhöhen, so dass die Potentiale der Knoten FG1 und FG2 auf „V_D1 - V_th“ fixiert werden, wobei V_D1 um V_th verringert wird.
Wenn ein Strom durch den Transistor 4100 fließt, wird der Leitung 4001 V_D1, das der Leitung 4003 zugeführt wird, zugeführt, so dass die Potentiale der Knoten FG1 und FG2 erhöht werden. Wenn das Potential des Knotens FG2 durch Erhöhung der Potentiale zu „V₀₁ - V_th“ wird, wird V_gs des Transistors 4100 zu V_th, so dass der Stromfluss unterbrochen wird.
Als Nächstes wird der Vorgang zum Schreiben einer Datenspannung in den Datenhalteabschnitt beschrieben, der mit dem Knoten FG2 verbunden ist (im Folgenden als Schreibvorgang 2 bezeichnet). In der folgenden Beschreibung handelt es sich bei der Datenspannung, die in den Datenhalteabschnitt geschrieben wird, der mit dem Knoten FG2 verbunden ist, um V_D2.
In dem Schreibvorgang 2 wird das Potential der Leitung 4001 auf V_D2 eingestellt, und nachdem das Potential der Leitung 4003 auf ein Erdpotential eingestellt worden ist, wird die Leitung 4003 in einen elektrisch potentialfreien Zustand versetzt. Die Leitung 4007 wird auf den hohen Pegel eingestellt. Die Leitungen 4005, 4006, 4008 und 4009 werden auf den niedrigen Pegel eingestellt. Der Transistor 4300 wird eingeschaltet, so dass die Leitung 4003 auf den niedrigen Pegel eingestellt wird. Somit verringert sich das Potential des Knotens FG2 auf den niedrigen Pegel, so dass Strom durch die Leitung 4001 fließt. Durch den Stromfluss wird das Potential der Leitung 4003 erhöht. Der Transistor 4300 wird eingeschaltet Somit erhöht sich das Potential des Knotens FG2, wenn das Potential der Leitung 4003 erhöht wird. Wenn das Potential des Knotens FG2 erhöht wird und V_gs des Transistors 4100 zu V_th des Transistors 4100 wird, verringert sich der Strom, der durch den Transistor 4100 fließt. Folglich hören die Potentiale der Leitung 4003 und des Knotens FG2 auf, sich zu erhöhen, so dass das Potential des Knotens FG2 auf „V_D2 - V_th“ fixiert werden, wobei V_D2 um V_th verringert wird.
Mit anderen Worten: Wenn ein Strom durch den Transistor 4100 fließt, wird der Leitung 4003 V_D2, das der Leitung 4001 zugeführt wird, zugeführt, so dass das Potential des Knotens FG2 erhöht wird. Wenn das Potential des Knotens FG2 durch Erhöhung des Potentials zu „V_D2 - V_th“ wird, wird V_gs des Transistors 4100 zu V_th, so dass der Stromfluss unterbrochen wird. Zu diesem Zeitpunkt sind die Transistoren 4200 und 4400 ausgeschaltet und das Potential des Knotens FG1 verbleibt bei „V_D1 - V_th“, das bei dem Schreibvorgang geschrieben worden ist.
In der Halbleitervorrichtung in 41 wird, nachdem Datenspannungen in die Vielzahl von Datenhalteabschnitte geschrieben worden sind, die Leitung 4009 auf den hohen Pegel eingestellt, so dass die Potentiale der Knoten FG1 und FG2 erhöht werden. Anschließend werden die Transistoren ausgeschaltet, um die Bewegung elektrischer Ladungen zu stoppen; auf derartige Weise werden die geschriebenen Datenspannungen gehalten.
Durch den vorstehend beschriebenen Schreibvorgag der Datenspannung in die Knoten FG1 und FG2 können die Datenspannungen in der Vielzahl von Datenhalteanschnitten gehalten werden. Obwohl Beispiele, in denen als geschriebene Potentiale „V_D1 - V_th“ und „V_D2 - V_th“ verwendet werden, beschrieben worden sind, handelt es sich bei ihnen um Datenspannungen, die mehrstufigen Daten entsprechen. Somit können in dem Fall, in dem die Datenhalteabschnitte jeweils 4-Bit-Daten halten, ein 16-wertiges Potential „V_D1 - V_th“ und ein 16-wertiges Potential „V_D2 - V_th“ erhalten werden.
Als Nächstes wird der Vorgang zum Lesen von Daten aus der Halbleitervorrichtung beschrieben, die in 41 dargestellt wird.
Als Erstes wird der Vorgang zum Lesen einer Datenspannung aus dem Datenhalteabschnitt beschrieben, der mit dem Knoten FG2 (im Folgenden als Lesevorgang 1 bezeichnet) verbunden ist.
Bei dem Lesevorgang 1 entlädt sich, nachdem ein Vorladen durchgeführt worden ist, die Leitung 4003 in einem elektrisch potentialfreien Zustand. Die Leitungen 4005 bis 4008 werden auf einen niedrigen Pegel eingestellt. Wenn die Leitung 4009 auf einen niedrigen Pegel eingestellt wird, wird das Potential des Knotens FG2, der elektrisch potentialfrei ist, auf „V_D2 - V_th“ eingestellt. Das Potential des Knotens FG2 wird verringert, so dass ein Strom durch den Transistor 4100 fließt. Durch den Stromfluss wird das Potential der Leitung 4003, die elektrisch potentialfrei ist, verringert. Wenn das Potential der Leitung 4003 verringert wird, verringert sich V_gs des Transistors 4100. Wenn V_gs des Transistors 4100 zu V_th des Transistors 4100 wird, verringert sich der Strom, der durch den Transistor 4100 fließt. Mit anderen Worten: Das Potential der Leitung 4003 wird zu „V_D2“, das um V_th größer ist als das Potential des Knotens FG2 „V_D2 - V_th“. Das Potential der Leitung 4003 entspricht der Datenspannung des Datenhalteabschnitts, der mit dem Knoten FG2 verbunden ist. Die Datenspannung des analogen Lesewerts wird einer A/D-Wandlung unterzogen, so dass Daten des Datenhalteabschnitts, der mit dem Knoten FG2 verbunden ist, erhalten werden.
Mit anderen Worten: Die Leitung 4003 nach dem Vorladen wird in einen potentialfreien Zustand versetzt und das Potential der Leitung 4009 von einem hohen Pegel zu einem niedrigen Pegel geändert, wodurch ein Strom durch den Transistor 4100 fließt. Wenn der Strom fließt, verringert sich das Potential der Leitung 4003, die sich in einem potentialfreien Zustand befindet, auf „V_D2“. In dem Transistor 4100 wird V_gs zwischen „V_D2 - V_th“ des Knotens FG2 und „V_D2“ der Leitung 4003 zu V_th, so dass der Stromfluss unterbrochen wird. Anschließend wird „V_D2“, das im Schreibvorgang 2 geschrieben worden ist, aus der Leitung 4003 gelesen.
Nachdem Daten des Datenhalteabschnitts, der mit dem Knoten FG2 verbunden ist, erhalten worden sind, wird der Transistor 4300 eingeschaltet, um „V_D2 - V_th“ des Knotens FG2 zu entladen.
Anschließend werden die elektrischen Ladungen, die in dem Knoten FG1 gehalten werden, zwischen dem Knoten FG1 und dem Knoten FG2 verteilt, und die Datenspannung des Datenhalteabschnitts, der mit dem Knoten FG1 verbunden ist, wird zu dem Datenhalteabschnitt übertragen, der mit dem Knoten FG2 verbunden ist. Die Leitungen 4001 und 4003 werden auf einen niedrigen Pegel eingestellt. Die Leitung 4006 wird auf einen hohen Pegel eingestellt. Die Leitung 4005 und die Leitungen 4007 bis 4009 werden auf einen niedrigen Pegel eingestellt. Wenn der Transistor 4200 eingeschaltet wird, werden die elektrischen Ladungen des Knotens FG1 zwischen dem Knoten FG1 und dem Knoten FG2 verteilt.
Dabei wird das Potential nach der Verteilung der elektrischen Ladung von dem geschriebenen Potential „V_D1 - V_th“ verringert. Folglich ist die Kapazität des Kondensators 4600 vorzugsweise größer als die Kapazität des Kondensators 4500. Alternativ ist das Potential „V_D, - V_th“, das in den Knoten FG1 geschrieben wird, vorzugsweise größer als das Potential „V_D2 - V_th“, das den gleichen Daten entspricht. Indem das Verhältnis der Kapazitäten verändert wird und das geschriebene Potential im Voraus auf einen großen Pegel eingestellt wird, kann, wie vorstehend beschrieben, eine Verringerung des Potentials nach der Verteilung der elektrischen Ladung unterdrückt werden. Die Veränderung des Potentials infolge der Verteilung der elektrischen Ladung wird später beschrieben.
Als Nächstes wird der Vorgang zum Lesen einer Datenspannung aus dem Datenhalteabschnitt beschrieben, der mit dem Knoten FG1 (im Folgenden als Lesevorgang 2 bezeichnet) verbunden ist.
Bei dem Lesevorgang 2 entlädt sich, nachdem ein Vorladen durchgeführt worden ist, die Leitung 4003 in einem elektrisch potentialfreien Zustand. Die Leitungen 4005 bis 4008 werden auf ein niedrigen Pegel eingestellt. Die Leitung 4009 wird auf einen hohen Pegel beim Vorladen eingestellt und dann auf einen niedrigen Pegel eingestellt. Wenn die Leitung 4009 auf einen niedrigen Pegel eingestellt wird, wird das Potential des Knotens FG2, der elektrisch potentialfrei ist, auf „V_D1 - V_th“ eingestellt. Das Potential des Knotens FG2 wird verringert, so dass ein Strom durch den Transistor 4100 fließt. Durch den Stromfluss wird das Potential der Leitung 4003, die elektrisch potentialfrei ist, verringert. Wenn das Potential der Leitung 4003 verringert wird, verringert sich V_gs des Transistors 4100. Wenn V_gs des Transistors 4100 zu V_th des Transistors 4100 wird, verringert sich der Strom, der durch den Transistor 4100 fließt. Mit anderen Worten: Das Potential der Leitung 4003 wird zu „V_D1“, das um V_th größer ist als das Potential des Knotens FG2 „V₀₁ - V_th“. Das Potential der Leitung 4003 entspricht der Datenspannung des Datenhalteabschnitts, der mit dem Knoten FG1 verbunden ist. Die Datenspannung des analogen Lesewerts wird einer A/D-Wandlung unterzogen, so dass Daten des Datenhalteabschnitts, der mit dem Knoten FG1 verbunden ist, erhalten werden. Bei dem Vorstehenden handelt es sich um den Lesevorgang der Datenspannung des Datenhalteabschnitts, der mit dem Knoten FG1 verbunden ist.
Mit anderen Worten: Die Leitung 4003 nach dem Vorladen wird in einen potentialfreien Zustand versetzt und das Potential der Leitung 4009 von einem hohen Pegel zu einem niedrigen Pegel geändert, wodurch ein Strom durch den Transistor 4100 fließt. Wenn der Strom fließt, verringert sich das Potential der Leitung 4003, die sich in einem potentialfreien Zustand befindet, auf „V_D1“. In dem Transistor 4100 wird V_gs zwischen „V_D1 - V_th“ des Knotens FG2 und „V_D1“ der Leitung 4003 zu V_th, so dass der Stromfluss unterbrochen wird. Anschließend wird „V_D1“, das im Schreibvorgang 1 geschrieben worden ist, aus der Leitung 4003 gelesen.
In dem vorstehend beschriebenen Lesevorgang der Datenspannungen aus den Knoten FG1 und FG2 können die Datenspannungen aus der Vielzahl von Datenhaltebereichen gelesen werden. Beispielsweise werden 4-Bit-(16-wertige-) Daten jeweils in dem Knoten FG1 und dem Knoten FG2 gehalten, wodurch insgesamt 8-Bit- (256-wertige-) Daten gehalten werden können. Obwohl die erste Schicht 4021 bis dritte Schicht 4023 in der Struktur bereitgestellt werden, die in 41 dargestellt wird, kann die Speicherkapazität erhöht werden, indem Schichten hinzugefügt werden, ohne dabei die Fläche der Halbleitervorrichtung zu erhöhen.
Das Lesepotential kann als Spannung, die um V_th größer ist als die geschriebene Datenspannung, gelesen werden. Somit können V_th von „V_D1 - V_th“ und V_th von „V_D2 - V_th“, die bei dem Schreibvorgang geschrieben werden, annulliert werden, um gelesen zu werden. Folglich kann die Speicherkapazität pro Speicherzelle verbessert werden und können gelesene Daten nahe an den akkuraten Daten sein; somit wird die Datenzuverlässigkeit exzellent.
42 ist eine Querschnittsansicht einer Halbleitervorrichtung, die 41 entspricht. Die Halbleitervorrichtung, die in 42 dargestellt wird, beinhaltet die Transistoren 4100, 4200, 4300 und 4400 sowie die Kondensatoren 4500 und 4600. Hier wird der Transistor 4100 in der ersten Schicht 4021 ausgebildet, die Transistoren 4200 und 4300 und der Kondensator 4500 werden in der zweiten Schicht 4022 ausgebildet und der Transistor 4400 und der Kondensator 4600 werden in der dritten Schicht 4023 ausgebildet.
Dabei kann bezüglich der Transistoren 4200, 4300 und 4400 auf die Beschreibung des Transistors 3300 verwiesen werden, und bezüglich des Transistors 4100 kann auf die Beschreibung des Transistors 3200 verwiesen werden. Es kann bezüglich weiterer Leitungen, weiterer Isolatoren und dergleichen auf die Beschreibung verwiesen werden, die anhand von 38 vorgenommen wird.
Es sei angemerkt, dass die Kondensatoren 4500 und 4600 ausgebildet werden, indem die leitenden Schichten verwendet werden, die jeweils eine Graben ähnliche Form aufweisen, während die leitende Schicht des Kondensators 3400 der Halbleitervorrichtung in 38 parallel zu dem Substrat ist. Mit dieser Struktur kann eine größere Kapazität erhalten werden, ohne dabei die eingenommene Fläche zu erhöhen.
<FPGA>
Eine Ausführungsform der vorliegenden Erfindung kann auch auf eine LSI, wie z. B. eine feldprogrammierbare Gateanordnung (field programmable gate array (FPGA)), angewandt werden.
43A stellt ein Beispiel für ein Blockdiagramm eines FPGA dar. Das FPGA umfasst ein Routing-Schaltelement 521 und ein logisches Element 522. Das logische Element 522 kann entsprechend Konfigurationsdaten, die in einem Konfigurationsspeicher gespeichert sind, Funktionen einer logischen Schaltung umschalten, wie z. B. einer Kombinationsschaltung oder einer Sequenzschaltung.
43B ist eine schematische Ansicht, die eine Funktion des Routing-Schaltelements 521 darstellt. Das Routing-Schaltelement 521 kann entsprechend den Konfigurationsdaten, die in einem Konfigurationsspeicher 523 gespeichert sind, eine Verbindung zwischen den logischen Elementen 522 umschalten. Es sei angemerkt, dass, obwohl 43B einen Schalter darstellt, der eine Verbindung zwischen einem Anschluss IN und einem Anschluss OUT umschaltet, bei einem tatsächlichen FPGA, eine Vielzahl von Schaltern zwischen einer Vielzahl von logischen Elementen 522 bereitgestellt ist.
43C stellt ein Konfigurationsbeispiel einer Schaltung dar, die als Konfigurationsspeicher 523 dient. Der Konfigurationsspeicher 523 umfasst einen Transistor M11, bei dem es sich um einen OS-Transistor handelt, und einen Transistor M12, bei dem es sich um einen Silizium- (Si-) Transistor handelt. Konfigurationsdaten D_SW werden einem Knoten FN_SW über den Transistor M11 zugeführt. Ein Potential der Konfigurationsdaten D_SW kann gehalten werden, indem der Transistor M11 ausgeschaltet wird. Die Durchlass- und Sperrzustände des Transistors M12 können je nach dem Potential der gehaltenen Konfigurationsdaten D_SW umgeschaltet werden, so dass die Verbindung zwischen dem Anschluss IN und dem Anschluss OUT umgeschaltet werden kann.
43D ist eine schematische Ansicht, die eine Funktion des logischen Elements 522 darstellt. Das logische Element 522 kann entsprechend den Konfigurationsdaten, die in einem Konfigurationsspeicher 527 gespeichert sind, ein Potential eines Anschlusses OUT_mem umschalten. Eine Lookup-Tabelle 524 kann Funktionen einer Kombinationsschaltung umschalten, die ein Signal des Anschlusses IN entsprechend dem Potential des Anschlusses OUT_mem verarbeitet. Das logische Element 522 umfasst ein Register 525, bei dem es sich um eine Sequenzschaltung handelt, und einen Auswahlschalter 526, der Signale des Anschlusses OUT umschaltet. Der Auswahlschalter 526 kann entsprechend dem Potential des Anschlusses OUT_mem, das von dem Konfigurationsspeicher 527 ausgegeben wird, auswählen, ob ein Signal der Lookup-Tabelle 524 ausgegeben wird, oder ob ein Signal des Registers 525 ausgegeben wird.
43E stellt ein Konfigurationsbeispiel einer Schaltung dar, die als Konfigurationsspeicher 527 dient. Der Konfigurationsspeicher 527 umfasst einen Transistor M13 und einen Transistor M14, bei denen es sich um OS-Transistoren handelt, und einen Transistor M15 und einen Transistor M16, bei denen es sich um Silizium- (Si-) Transistoren handelt. Konfigurationsdaten D_LE werden einem Knoten FN_LE über den Transistor M13 zugeführt. Konfigurationsdaten DB_LE werden einem Knoten FNB_LE über den Transistor M14 zugeführt. Die Konfigurationsdaten DB_LE entsprechen einem Potential der Konfigurationsdaten D_LE, deren Logik invertiert ist. Das Potential der Konfigurationsdaten D_LE und das Potential der Konfigurationsdaten DB_LE können gehalten werden, indem der Transistor M13 bzw. der Transistor M14 ausgeschaltet werden. Die Durchlass- und Sperrzustände des Transistors M15 oder des Transistors M16 werden je nach den gehaltenen Potentialen der Konfigurationsdaten D_LE und der Konfigurationsdaten DB_LE umgeschaltet, so dass ein Potential VDD oder ein Potential VSS dem Anschluss OUT_mem zugeführt werden kann.
Für die Konfiguration, die in 43A bis 43E dargestellt wird, können beliebige der Strukturen verwendet werden, die bei der vorstehenden Ausführungsform beschrieben worden sind. Beispielsweise werden Si-Transistoren für die Transistoren M12, M15 und M16 verwendet, und OS-Transistoren werden für die Transistoren M11, M13 und M14 verwendet. In diesem Fall kann eine Leitung zum Verbinden der Si-Transistoren, die in einer unteren Schicht bereitgestellt werden, mit einem niederohmigen leitenden Material ausgebildet werden. Somit kann eine Schaltung mit hoher Zugriffgeschwindigkeit und niedrigem Stromverbrauch erhalten werden.
Die Strukturen, die bei dieser Ausführungsform beschrieben werden, können in angemessener Kombination mit einer beliebigen der Strukturen verwendet werden, die bei den anderen Ausführungsformen beschrieben werden.
(Ausführungsform 13)
Bei dieser Ausführungsform wird ein Beispiel für eine Abbildungsvorrichtung beschrieben, die den Transistor oder dergleichen einer Ausführungsform der vorliegenden Erfindung beinhaltet.
<Konfiguration der Abbildungsvorrichtung>
44A ist eine Draufsicht, die ein Beispiel für eine Abbildungsvorrichtung 200 einer Ausführungsform der vorliegenden Erfindung darstellt. Die Abbildungsvorrichtung 200 beinhaltet einen Pixelabschnitt 210 und Peripherieschaltungen zum Ansteuern des Pixelabschnitts 210 (eine Peripherieschaltung 260, eine Peripherieschaltung 270, eine Peripherieschaltung 280 und eine Peripherieschaltung 290). Der Pixelabschnitt 210 beinhaltet eine Vielzahl von Pixeln 211, die in einer Matrix mit p Zeilen und q Spalten (p und q sind jeweils eine natürliche Zahl von 2 oder mehr) angeordnet sind. Die Peripherieschaltung 260, die Peripherieschaltung 270, die Peripherieschaltung 280 und die Peripherieschaltung 290 sind jeweils mit der Vielzahl von Pixeln 211 verbunden, und ein Signal zum Ansteuern der Vielzahl von Pixeln 211 wird zugeführt. In dieser Beschreibung und dergleichen bezeichnet „eine Peripherieschaltung“ oder „eine Treiberschaltung“ in einigen Fällen sämtliche der Peripherieschaltungen 260, 270, 280 und 290. Beispielsweise kann die Peripherieschaltung 260 als Teil der Peripherieschaltung betrachtet werden.
Die Abbildungsvorrichtung 200 beinhaltet vorzugsweise eine Lichtquelle 291. Die Lichtquelle 291 kann Erfassungslicht P1 emittieren.
Die Peripherieschaltung umfasst mindestens eine Logikschaltung, einen Schalter, einen Puffer, eine Verstärkerschaltung und/oder eine Umwandlungsschaltung. Die Peripherieschaltung kann über einem Substrat bereitgestellt werden, über dem der Pixelabschnitt 210 ausgebildet wird. Für einen Teil der oder die gesamte Peripherieschaltung kann als Alternative eine Halbleitervorrichtung, wie z. B. ein IC-Chip, verwendet werden. Es sei angemerkt, dass als Peripherieschaltung eine oder mehrere der Peripherieschaltungen 260, 270, 280 und 290 weggelassen werden kann.
Wie in 44B dargestellt, können die Pixel 211 derart bereitgestellt werden, dass sie in dem in der Abbildungsvorrichtung 200 enthaltenen Pixelabschnitt 210 geneigt sind. Wenn die Pixel 211 schief angeordnet sind, kann der Abstand zwischen Pixeln (Pitch) in der Zeilenrichtung und der Spaltenrichtung verkürzt werden. Demzufolge kann die Qualität eines Bildes, das mit der Abbildungsvorrichtung 200 aufgenommen wird, verbessert werden.
<Konfigurationsbeispiel 1 des Pixels>
Das in der Abbildungsvorrichtung 200 enthaltene Pixel 211 wird mit einer Vielzahl von Subpixeln 212 ausgebildet, und jedes Subpixel 212 wird mit einem Filter kombiniert, der Licht in einem bestimmten Wellenlängenbereich durchlässt (Farbfilter), wodurch Daten erhalten werden können, um eine Farbbildanzeige zu erhalten.
45A ist eine Draufsicht, die ein Beispiel für das Pixel 211 zeigt, mit dem ein Farbbild erhalten wird. Das Pixel 211, das in 45A dargestellt ist, umfasst ein Subpixel 212, das mit einem Farbfilter bereitgestellt ist, der Licht in einem roten (R) Wellenlängenbereich durchlässt (auch als ein Subpixel 212R bezeichnet), ein Subpixel 212, das mit einem Farbfilter bereitgestellt ist, der Licht in einem grünen (G) Wellenlängenbereich durchlässt (auch als ein Subpixel 212G bezeichnet), und ein Subpixel 212, das mit einem Farbfilter bereitgestellt ist, der Licht in einem blauen (B) Wellenlängenbereich durchlässt (auch als ein Subpixel 212B bezeichnet). Das Subpixel 212 kann als Photosensor dienen.
Das Subpixel 212 (das Subpixel 212R, das Subpixel 212G und das Subpixel 212B) ist elektrisch mit einer Leitung 231, einer Leitung 247, einer Leitung 248, einer Leitung 249 und einer Leitung 250 verbunden. Außerdem sind das Subpixel 212R, das Subpixel 212G und das Subpixel 212B mit entsprechenden Leitungen 253 verbunden, die voneinander unabhängig bereitgestellt werden. In dieser Beschreibung und dergleichen werden beispielsweise die Leitung 248 und die Leitung 249, die mit dem Pixel 211 in der n-ten Zeile verbunden sind, als Leitung 248[n] und als Leitung 249[n] bezeichnet. Die Leitung 253, die mit dem Pixel 211 in der m-ten Spalte verbunden ist, wird beispielsweise als Leitung 253[m] bezeichnet. Es sei angemerkt, dass in 45A die Leitungen 253, die mit dem Subpixel 212R, dem Subpixel 212G und dem Subpixel 212B in dem Pixel 211 in der m-ten Spalte verbunden sind, als eine Leitung 253[m]R, eine Leitung 253[m]G und eine Leitung 253[m]B bezeichnet werden. Die Subpixel 212 sind über die vorstehenden Leitungen elektrisch mit der Peripherieschaltung verbunden.
Die Abbildungsvorrichtung 200 weist eine Struktur auf, bei der das Subpixel 212 über einen Schalter elektrisch mit dem Subpixel 212 in einem benachbarten Pixel 211, das mit einem Farbfilter versehen ist, der Licht in dem gleichen Wellenlängenbereich wie das Subpixel 212 durchlässt, verbunden ist. 45B zeigt ein Verbindungbeispiel der Subpixel 212: das Subpixel 212 in dem Pixel 211, das in der n-ten Zeile (n ist eine ganze Zahl größer als oder gleich 1 und kleiner als oder gleich p) und der m-ten Spalte (m ist eine ganze Zahl größer als oder gleich 1 und kleiner als oder gleich q) angeordnet ist, und das Subpixel 212 in dem benachbarten Pixel 211, das in einer (n+1)-ten Zeile und der m-ten Spalte angeordnet ist. In 45B sind das Subpixel 212R, das in der n-ten Zeile und der m-ten Spalte angeordnet ist, und das Subpixel 212R, das in der (n+1)-ten Zeile und der m-ten Spalte angeordnet ist, über einen Schalter 201 miteinander verbunden. Das Subpixel 212G, das in der n-ten Zeile und der m-ten Spalte angeordnet ist, und das Subpixel 212G, das in der (n+1)-ten Zeile und der m-ten Spalte angeordnet ist, sind über einen Schalter 202 miteinander verbunden. Das Subpixel 212B, das in der n-ten Zeile und der m-ten Spalte angeordnet ist, und das Subpixel 212B, das in der (n+1)-ten Zeile und der m-ten Spalte angeordnet ist, sind über einen Schalter 203 miteinander verbunden.
Der Farbfilter, der in dem Subpixel 212 verwendet wird, ist nicht auf rote (R), grüne (G) und blaue (B) Farbfilter beschränkt, und es können Farbfilter verwendet werden, die Licht von Zyan (C), Gelb (Y) und Magenta (M) durchlassen. Indem die Subpixel 212, die Licht in drei unterschiedlichen Wellenlängenbereichen erfassen, in einem einzelnen Pixel 211 bereitgestellt sind, kann ein Vollfarbbild erhalten werden.
Das Pixel 211, das das Subpixel 212 umfasst, das mit einem Farbfilter versehen ist, der gelbes (Y) Licht durchlässt, kann zusätzlich zu den Subpixeln 212 bereitgestellt werden, die mit den Farbfiltern versehen sind, die rotes (R), grünes (G) und blaues (B) Licht durchlassen. Das Pixel 211, das das Subpixel 212 umfasst, das mit einem Farbfilter versehen ist, der blaues (B) Licht durchlässt, kann zusätzlich zu den Subpixeln 212 bereitgestellt werden, die mit den Farbfiltern versehen sind, die zyanfarbenes (C), gelbes (Y) und magentafarbenes (M) Licht durchlassen. Wenn die Subpixel 212, die Licht in vier unterschiedlichen Wellenlängenbereichen erfassen, in einem einzelnen Pixel 211 bereitgestellt sind, kann die Reproduzierbarkeit von Farben eines erhaltenen Bildes erhöht werden.
Beispielsweise ist in 45A in Bezug auf das Subpixel 212, das Licht in einem roten Wellenlängenbereich erfasst, das Subpixel 212, das Licht in einem grünen Wellenlängenbereich erfasst, und das Subpixel 212, das Licht in einem blauen Wellenlängenbereich erfasst, das Zahlenverhältnis dieser Pixel (oder das Verhältnis des Licht empfangenden Bereichs) nicht notwendigerweise 1:1:1. Beispielsweise kann die Bayer-Anordnung zum Einsatz kommen, bei der das Zahlenverhältnis der Pixel (das Verhältnis des Licht empfangenden Bereichs) auf Rot: Grün: Blau = 1:2:1 eingestellt wird. Alternativ kann das Zahlenverhältnis der Pixel (das Verhältnis des Licht empfangenden Bereichs) von Rot und Grün zu Blau 1:6:1 sein.
Obwohl die Anzahl der Subpixel 212, die in dem Pixel 211 bereitgestellt sind, eins sein kann, sind vorzugsweise zwei oder mehr Subpixel bereitgestellt. Wenn beispielsweise zwei oder mehr Subpixel 212, die Licht in dem gleichen Wellenlängenbereich erfassen, bereitgestellt sind, erhöht sich die Redundanz, und die Zuverlässigkeit der Abbildungsvorrichtung 200 kann erhöht werden.
Wenn ein Infrarot- (IR-) Filter, der infrarotes Licht durchlässt und sichtbares Licht absorbiert oder reflektiert, als Filter verwendet wird, kann die Abbildungsvorrichtung 200 erhalten werden, die infrarotes Licht erfasst.
Wenn ein Neutraldichte- (ND-) Filter (dunkler Filter) verwendet wird, kann ferner die Ausgangssättigung verhindert werden, die auftritt, wenn eine große Lichtmenge in ein photoelektrisches Umwandlungselement (Licht empfangendes Element) eintritt. Durch Kombination von ND-Filtern mit unterschiedlichen Dimmungsvermögen kann der Dynamikbereich der Abbildungsvorrichtung vergrößert werden.
Neben dem vorstehend beschriebenen Filter kann das Pixel 211 mit einer Linse bereitgestellt werden. Ein Anordnungsbeispiel des Pixels 211, eines Filters 254 und einer Linse 255 wird anhand der Querschnittsansichten in 46A und 46B beschrieben. Mit der Linse 255 kann das photoelektrische Umwandlungselement einfallendes Licht in effizienter Weise empfangen. Insbesondere tritt Licht 256, wie in 46A dargestellt, in ein photoelektrisches Umwandlungselement 220 über die Linse 255, den Filter 254 (einen Filter 254R, einen Filter 254G und einen Filter 254B), eine Pixelschaltung 230 und dergleichen ein, die in dem Pixel 211 bereitgestellt sind.
Wie von einem Bereich dargestellt, der von Strichpunktlinien umschlossen ist, könnte jedoch ein Teil des Lichts 256, der durch Pfeile gekennzeichnet ist, durch einige Leitungen 257 blockiert werden. Eine vorzuziehende Struktur ist demzufolge wie folgt: Die Linse 255 und der Filter 254 sind auf der Seite des photoelektrischen Umwandlungselements 220 bereitgestellt, so dass das photoelektrische Umwandlungselement 220 das Licht 256 in effizienter Weise empfangen kann, wie in 46B dargestellt. Wenn das Licht 256 von der Seite des photoelektrischen Umwandlungselements 220 in das photoelektrische Umwandlungselement 220 einfällt, kann die Abbildungsvorrichtung 200 mit hoher Empfindlichkeit bereitgestellt werden.
Als photoelektrisches Umwandlungselement 220 in 46A und 46B kann ein photoelektrisches Umwandlungselement verwendet werden, bei dem ein p-n-Übergang oder ein p-i-n-Übergang gebildet wird.
Das photoelektrische Umwandlungselement 220 kann unter Verwendung einer Substanz ausgebildet sein, die eine Funktion zum Absorbieren einer Strahlung und zum Erzeugen der elektrischen Ladungen aufweist. Beispiele für die Substanz, die eine Funktion zum Absorbieren einer Strahlung und zum Erzeugen der elektrischen Ladungen aufweist, umfassen Selen, Bleiiodid, Quecksilberiodid, Galliumarsenid, Cadmiumtellurid und eine Cadmium-Zink-Legierung.
Wenn beispielsweise Selen für das photoelektrische Umwandlungselement 220 verwendet wird, kann das photoelektrische Umwandlungselement 220 einen Lichtabsorptionskoeffizienten in einem breiten Wellenlängenbereich, wie z. B. von sichtbarem Licht, UV-Licht, infrarotem Licht, Röntgenstrahlen und Gammastrahlen, aufweisen.
Ein Pixel 211 in der Abbildungsvorrichtung 200 kann zusätzlich zu dem Subpixel 212 in 45A und 45B das Subpixel 212 mit einem ersten Filter beinhalten.
<Konfigurationsbeispiel 2 des Pixels>
Nachstehend wird ein Beispiel für ein Pixel beschrieben, das einen Transistor, bei dem Silizium verwendet wird, und einen Transistor umfasst, bei dem ein Oxidhalbleiter verwendet wird.
47A und 47B sind jeweils eine Querschnittsansicht eines Elements in einer Abbildungsvorrichtung. Die Abbildungsvorrichtung in 47A beinhaltet einen Transistor 351, der Silizium enthält, über einem Siliziumsubstrat 300, Transistoren 352 und 353, die einen Oxidhalbleiter enthalten und über dem Transistor 351 angeordnet sind, und eine Photodiode 360 in einem Siliziumsubstrat 300. Die Transistoren und die Photodiode 360 sind elektrisch mit verschiedenen Steckern 370 und Leitungen 371 verbunden. Eine Anode 361 der Photodiode 360 ist ferner elektrisch mit dem Stecker 370 über einen niederohmigen Bereich 363 verbunden.
Die Abbildungsvorrichtung beinhaltet eine Schicht 310, die den Transistor 351 umfasst, der auf dem Siliziumsubstrat 300 bereitgestellt ist, und die Photodiode 360, die in dem Siliziumsubstrat 300 bereitgestellt ist, eine Schicht 320, die in Kontakt mit der Schicht 310 ist und die Leitungen 371 umfasst, eine Schicht 330, die in Kontakt mit der Schicht 320 ist und die Transistoren 352 und 353 umfasst, und eine Schicht 340, die in Kontakt mit der Schicht 330 ist und eine Leitung 372 sowie eine Leitung 373 umfasst.
In dem Beispiel der Querschnittsansicht in 47A ist eine lichtempfangende Oberfläche der Photodiode 360 auf der Seite bereitgestellt, die einer Oberfläche des Siliziumsubstrats 300 zugewandt ist, an dem der Transistor 351 ausgebildet ist. Bei dieser Struktur kann ein Lichtweg ohne Beeinflussung der Transistoren und der Leitungen sichergestellt werden. Daher kann ein Pixel mit hohem Öffnungsverhältnis ausgebildet werden. Es sei angemerkt, dass die lichtempfangende Oberfläche der Photodiode 360 dieselbe sein kann wie die Oberfläche, an der der Transistor 351 ausgebildet ist.
In dem Fall, in dem ein Pixel lediglich unter Verwendung von Transistoren, bei denen ein Oxidhalbleiter verwendet wird, ausgebildet wird, kann die Schicht 310 den Transistor, bei dem ein Oxidhalbleiter verwendet wird, umfassen. Alternativ kann die Schicht 310 weggelassen werden, und das Pixel kann lediglich Transistoren, bei denen ein Oxidhalbleiter verwendet wird, beinhalten.
In dem Fall, in dem ein Pixel lediglich unter Verwendung von Transistoren, bei denen Silizium verwendet wird, ausgebildet wird, kann die Schicht 330 weggelassen sein. Ein Beispiel für eine Querschnittsansicht, in der die Schicht 330 nicht bereitgestellt ist, ist in 47B gezeigt.
Es sei angemerkt, dass es sich bei dem Siliziumsubstrat 300 um ein SOI-Substrat handeln kann. Des Weiteren kann das Siliziumsubstrat 300 durch ein Substrat ersetzt werden, das aus Germanium, Siliziumgermanium, Siliziumkarbid, Galliumarsenid, Aluminiumgalliumarsenid, Indiumphosphid, Galliumnitrid oder einem organischen Halbleiter gebildet wird.
Hierbei wird ein Isolator 380 zwischen der Schicht 310, die den Transistor 351 und die Photodiode 360 umfasst, und der Schicht 330, die die Transistoren 352 und 353 umfasst, bereitgestellt. Jedoch gibt es keine Beschränkung bezüglich der Position des Isolators 380.
Wasserstoff in einem Isolator, der in der Umgebung eines Kanalbildungsbereichs des Transistors 351 bereitgestellt ist, schließt freie Bindungen von Silizium ab; dementsprechend kann die Zuverlässigkeit des Transistors 351 verbessert werden. Im Gegensatz dazu ist Wasserstoff in dem Isolator, der in der Umgebung des Transistors 352, des Transistors 353 und dergleichen bereitgestellt ist, eine der Ursachen des Bildens eines Ladungsträgers in dem Oxidhalbleiter. Daher kann der Wasserstoff eine Verringerung der Zuverlässigkeit des Transistors 352, des Transistors 353 und dergleichen verursachen. Deshalb wird in dem Fall, in dem der Transistor, bei dem ein Oxidhalbleiter verwendet wird, über dem Transistor, bei dem Silizium verwendet wird, bereitgestellt wird, vorzugsweise zwischen den Transistoren der Isolator 380 mit einer Funktion zum Blockieren von Wasserstoff bereitgestellt. Wenn der Wasserstoff unterhalb des Isolators 380 eingeschlossen wird, kann die Zuverlässigkeit des Transistors 351 verbessert werden. Außerdem kann verhindert werden, dass der Wasserstoff von einem Teil unterhalb des Isolators 380 in einen Teil oberhalb des Isolators 380 diffundiert; daher kann die Zuverlässigkeit des Transistors 352, des Transistors 353 und dergleichen erhöht werden.
Als Isolator 380 wird beispielsweise ein Isolator mit einer Funktion zum Blockieren von Sauerstoff oder Wasserstoff verwendet.
In der Querschnittsansicht in 47A können die Photodiode 360 in der Schicht 310 und der Transistor in der Schicht 330 derart ausgebildet sein, dass sie einander überlappen. Somit kann den Integrationsgrad von Pixeln erhöht werden. Mit anderen Worten: Die Auflösung der Abbildungsvorrichtung kann erhöht werden.
Wie in 48A1 und 48B1 dargestellt, kann ein Teil der oder die gesamte Abbildungsvorrichtung gekrümmt werden. 48A1 stellt einen Zustand dar, in dem die Abbildungsvorrichtung in der Richtung der Strichpunktlinie X1-X2 gekrümmt ist. 48A2 ist eine Querschnittsansicht, die einen Abschnitt entlang der Strichpunktlinie X1-X2 in 48A1 darstellt. 48A3 ist eine Querschnittsansicht, die einen Abschnitt entlang der Strichpunktlinie Y1-Y2 in 48A1 darstellt.
48B1 stellt einen Zustand dar, in dem die Abbildungsvorrichtung in der Richtung der Strichpunktlinie X3-X4 und in der Richtung der Strichpunktlinie Y3-Y4 gekrümmt ist. 48B2 ist eine Querschnittsansicht, die einen Abschnitt entlang der Strichpunktlinie X3-X4 in 48B1 darstellt. 48B3 ist eine Querschnittsansicht, die einen Abschnitt entlang der Strichpunktlinie Y3-Y4 in 48B1 darstellt.
Die gekrümmte Abbildungsvorrichtung ermöglicht, die Bildfeldwölbung und den Astigmatismus zu verringern. Daher kann das optische Design einer Linse und dergleichen gefördert werden, die in Kombination mit der Abbildungsvorrichtung verwendet wird. Beispielsweise kann die Anzahl von Linsen, die zur Korrektur einer Aberration verwendet wird, verringert werden; dementsprechend kann eine Verringerung der Größe oder des Gewichts von elektronischen Geräten und dergleichen, bei denen die Abbildungsvorrichtung verwendet wird, erzielt werden. Außerdem kann die Qualität eines aufgenommenen Bildes verbessert werden.
Die Strukturen, die bei dieser Ausführungsform beschrieben werden, können in angemessener Kombination mit einer beliebigen der Strukturen verwendet werden, die bei den anderen Ausführungsformen beschrieben werden.
(Ausführungsform 14)
In dieser Ausführungsform werden Beispiele für CPUs beschrieben, die Halbleitervorrichtungen, wie z. B. den Transistor einer Ausführungsform der vorliegenden Erfindung und die vorstehend beschriebene Speichervorrichtung, enthalten.
<Konfiguration der CPU>
49 ist ein Blockschema, das ein Konfigurationsbeispiel einer CPU darstellt, die einen beliebigen der vorstehend beschriebenen Transistoren als Bestandteil beinhaltet.
Die in 49 dargestellte CPU beinhaltet über einem Substrat 1190 eine arithmetische logische Einheit (arithmetic logic unit, ALU) 1191, eine ALU-Steuerung 1192, einen Befehlsdecoder 1193, eine Interrupt-Steuerung 1194, eine Zeitsteuerung 1195, ein Register 1196, eine Registersteuerung 1197, eine Busschnittstelle 1198, ein wiederbeschreibbares ROM 1199 und eine ROM-Schnittstelle 1189. Ein Halbleitersubstrat, ein SOI-Substrat, ein Glassubstrat oder dergleichen wird als Substrat 1190 verwendet. Das ROM 1199 und die ROM-Schnittstelle 1189 können über einem separaten Chip bereitgestellt sein. Es ist unnötig zu erwähnen, dass die CPU in 49 nur ein Beispiel ist, in dem die Konfiguration vereinfacht worden ist, und dass eine reale CPU je nach der Anwendung verschiedene Konfigurationen aufweisen kann. Beispielsweise kann die CPU die folgende Konfiguration aufweisen: Eine Struktur, die die in 49 dargestellte CPU oder eine arithmetische Schaltung aufweist, wird als einzelner Kern betrachtet; eine Vielzahl von solchen Kernen ist enthalten; und die Kerne arbeiten parallel zueinander. Die Anzahl der Bits, die die CPU in einer internen arithmetischen Schaltung oder in einem Datenbus verarbeiten kann, kann beispielsweise 8, 16, 32 oder 64 sein.
Ein Befehl, der über die Busschnittstelle 1198 in die CPU eingegeben wird, wird in den Befehlsdecoder 1193 eingegeben, darin decodiert und dann in die ALU-Steuerung 1192, die Interrupt-Steuerung 1194, die Registersteuerung 1197 und die Zeitsteuerung 1195 eingegeben.
Die ALU-Steuerung 1192, die Interrupt-Steuerung 1194, die Registersteuerung 1197 und die Zeitsteuerung 1195 führen verschiedene Steuerungen entsprechend dem decodierten Befehl aus. Insbesondere erzeugt die ALU-Steuerung 1192 Signale zum Steuern des Betriebs der ALU 1191. Während die CPU ein Programm ausführt, beurteilt die Interrupt-Steuerung 1194 eine Interrupt-Anforderung aus einer externen Eingabe-/Ausgabevorrichtung oder einer Peripherieschaltung auf Grundlage der Priorität oder eines Maskenzustandes und verarbeitet die Anforderung. Die Registersteuerung 1197 erzeugt eine Adresse des Registers 1196, und entsprechend dem Zustand der CPU liest/schreibt sie Daten aus dem/in das Register 1196.
Die Zeitsteuerung 1195 erzeugt Signale zum Steuern der Betriebszeiten der ALU 1191, der ALU-Steuerung 1192, des Befehlsdecoders 1193, der Interrupt-Steuerung 1194 und der Registersteuerung 1197. Die Zeitsteuerung 1195 beinhaltet beispielsweise einen internen Taktgenerator zum Erzeugen eines internen Taktsignals, das auf einem Referenztaktsignal basiert, und führt das interne Taktsignal den vorstehenden Schaltungen zu.
Bei der in 49 dargestellten CPU ist eine Speicherzelle in dem Register 1196 bereitgestellt. Für die Speicherzelle des Registers 1196 kann ein beliebiger der vorstehend beschriebenen Transistoren, die vorstehend beschriebene Speichervorrichtung oder dergleichen verwendet werden.
Bei der in 49 dargestellten CPU wählt die Registersteuerung 1197 einen Vorgang aus, bei dem Daten entsprechend einem Befehl der ALU 1191 in dem Register 1196 gehalten werden. Das heißt, dass die Registersteuerung 1197 auswählt, ob Daten von einem Flip-Flop oder einem Kondensator in der Speicherzelle gehalten werden, die in dem Register 1196 enthalten ist. Wenn die Datenhaltung durch das Flip-Flop ausgewählt wird, wird der Speicherzelle des Registers 1196 eine Stromversorgungsspannung zugeführt. Wenn die Datenhaltung durch den Kondensator ausgewählt wird, werden die Daten in dem Kondensator überschrieben, und es kann die Zuführung einer Stromversorgungsspannung zu der Speicherzelle in dem Register 1196 unterbrochen werden.
50 ist ein Beispiel für einen Schaltplan eines Speicherelements 1200, das als Register 1196 verwendet werden kann. Das Speicherelement 1200 beinhaltet eine Schaltung 1201, in der gespeicherte Daten flüchtig sind, wenn die Stromversorgung unterbrochen wird, eine Schaltung 1202, in der gespeicherte Daten nichtflüchtig sind, auch wenn die Stromversorgung unterbrochen wird, einen Schalter 1203, einen Schalter 1204, ein logisches Element 1206, einen Kondensator 1207 und eine Schaltung 1220, die eine Auswahlfunktion aufweist. Die Schaltung 1202 beinhaltet einen Kondensator 1208, einen Transistor 1209 und einen Transistor 1210. Es sei angemerkt, dass das Speicherelement 1200 nach Bedarf ferner ein weiteres Element, wie z. B. eine Diode, einen Widerstand oder einen Induktor, beinhalten kann.
Hier kann die vorstehend beschriebene Speichervorrichtung als Schaltung 1202 verwendet werden. Wenn die Zuführung einer Stromversorgungsspannung zu dem Speicherelement 1200 unterbrochen wird, wird GND (0 V) oder ein Potential, bei dem der Transistor 1209 in der Schaltung 1202 ausgeschaltet wird, weiterhin in ein Gate des Transistors 1209 eingegeben. Beispielsweise ist das Gate des Transistors 1209 über eine Last, wie z. B. einen Widerstand, geerdet.
Hier wird ein Beispiel gezeigt, in dem es sich bei dem Schalter 1203 um einen Transistor 1213 mit einem Leitungstyp (z. B. einen n-Kanal-Transistor) und bei dem Schalter 1204 um einen Transistor 1214 mit einem Leitungstyp, der dem einen Leitungstyp entgegengesetzt ist (z. B. einen p-Kanal-Transistor), handelt. Ein erster Anschluss des Schalters 1203 entspricht einem Anschluss von Source und Drain des Transistors 1213, ein zweiter Anschluss des Schalters 1203 entspricht dem anderen Anschluss von Source und Drain des Transistors 1213, und das Leiten oder Nichtleiten zwischen dem ersten Anschluss und dem zweiten Anschluss des Schalters 1203 (d. h. der Durchlass-/Sperrzustand des Transistors 1213) wird durch ein Steuersignal RD ausgewählt, das in ein Gate des Transistors 1213 eingegeben wird. Ein erster Anschluss des Schalters 1204 entspricht einem Anschluss von Source und Drain des Transistors 1214, ein zweiter Anschluss des Schalters 1204 entspricht dem anderen Anschluss von Source und Drain des Transistors 1214, und das Leiten oder Nichtleiten zwischen dem ersten Anschluss und dem zweiten Anschluss des Schalters 1204 (d. h. der Durchlass-/Sperrzustand des Transistors 1214) wird durch das Steuersignal RD ausgewählt, das in ein Gate des Transistors 1214 eingegeben wird.
Ein Anschluss von Source und Drain des Transistors 1209 ist elektrisch mit einer Elektrode eines Paars von Elektroden des Kondensators 1208 und einem Gate des Transistors 1210 verbunden. Der Verbindungsabschnitt wird hier als Knoten M2 bezeichnet. Ein Anschluss von Source und Drain des Transistors 1210 ist elektrisch mit einer Leitung, die ein niedriges Stromversorgungspotential zuführen kann (z. B. einer GND-Leitung), verbunden, und der andere Anschluss ist elektrisch mit dem ersten Anschluss des Schalters 1203 (dem einen Anschluss von Source und Drain des Transistors 1213) verbunden. Der zweite Anschluss des Schalters 1203 (der andere Anschluss von Source und Drain des Transistors 1213) ist elektrisch mit dem ersten Anschluss des Schalters 1204 (dem einen Anschluss von Source und Drain des Transistors 1214) verbunden. Der zweite Anschluss des Schalters 1204 (der andere Anschluss von Source und Drain des Transistors 1214) ist elektrisch mit einer Leitung verbunden, die ein Stromversorgungspotential VDD zuführen kann. Der zweite Anschluss des Schalters 1203 (der andere Anschluss von Source und Drain des Transistors 1213), der erste Anschluss des Schalters 1204 (der eine Anschluss von Source und Drain des Transistors 1214), ein Eingangsanschluss des logischen Elements 1206 und eine Elektrode eines Paars von Elektroden des Kondensators 1207 sind elektrisch miteinander verbunden. Der Verbindungsabschnitt wird hier als Knoten M1 bezeichnet. Die andere Elektrode des Paars von Elektroden des Kondensators 1207 kann mit einem konstanten Potential versorgt werden. Beispielsweise kann die andere Elektrode des Paars von Elektroden des Kondensators 1207 mit einem niedrigen Stromversorgungspotential (z. B. GND) oder einem hohen Stromversorgungspotential (z. B. VDD) versorgt werden. Die andere Elektrode des Paars von Elektroden des Kondensators 1207 ist elektrisch mit der Leitung, die ein niedriges Stromversorgungspotential zuführen kann (z. B. einer GND-Leitung), verbunden. Die andere Elektrode des Paars von Elektroden des Kondensators 1208 kann mit einem konstanten Potential versorgt werden. Beispielsweise kann die andere Elektrode des Paars von Elektroden des Kondensators 1208 mit dem niedrigen Stromversorgungspotential (z. B. GND) oder dem hohen Stromversorgungspotential (z. B. VDD) versorgt werden. Die andere Elektrode des Paars von Elektroden des Kondensators 1208 ist elektrisch mit der Leitung, die ein niedriges Stromversorgungspotential zuführen kann (z. B. einer GND-Leitung), verbunden.
Der Kondensator 1207 und der Kondensator 1208 müssen nicht notwendigerweise bereitgestellt sein, solange die parasitäre Kapazität des Transistors, der Leitung oder dergleichen aktiv genutzt wird.
Ein Steuersignal WE wird in das Gate des Transistors 1209 eingegeben. Hinsichtlich jedes der Schalter 1203 und 1204 wird ein leitender Zustand oder ein nichtleitender Zustand zwischen dem ersten Anschluss und dem zweiten Anschluss durch das Steuersignal RD ausgewählt, das sich von dem Steuersignal WE unterscheidet. Wenn sich der erste Anschluss und der zweite Anschluss eines der Schalter im leitenden Zustand befinden, befinden sich der erste Anschluss und der zweite Anschluss des anderen Schalters im nichtleitenden Zustand.
Ein Signal, das den in der Schaltung 1201 gehaltenen Daten entspricht, wird in den anderen Anschluss von Source und Drains des Transistors 1209 eingegeben. 50 stellt ein Beispiel dar, in dem ein Signal, das aus der Schaltung 1201 ausgegeben wird, in den anderen Anschluss von Source und Drain des Transistors 1209 eingegeben wird. Der logische Wert eines Signals, das aus dem zweiten Anschluss des Schalters 1203 (dem anderen Anschluss von Source und Drains des Transistors 1213) ausgegeben wird, wird durch das logische Element 1206 invertiert, und das invertierte Signal wird über die Schaltung 1220 in die Schaltung 1201 eingegeben.
In dem Beispiel in 50 wird ein Signal, das aus dem zweiten Anschluss des Schalters 1203 (dem anderen Anschluss von Source und Drain des Transistors 1213) ausgegeben wird, über das logische Element 1206 und die Schaltung 1220 in die Schaltung 1201 eingegeben; jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Das Signal, das aus dem zweiten Anschluss des Schalters 1203 (dem anderen Anschluss von Source und Drain des Transistors 1213) ausgegeben wird, kann in die Schaltung 1201 eingegeben werden, ohne dass sein logischer Wert invertiert wird. Beispielsweise kann in dem Fall, in dem die Schaltung 1201 einen Knoten beinhaltet, an dem ein Signal gehalten wird, das durch Inversion des logischen Wertes eines aus dem Eingangsanschluss eingegebenen Signals erhalten wird, das Signal, das aus dem zweiten Anschluss des Schalters 1203 (dem anderen Anschluss von Source und Drain des Transistors 1213) ausgegeben wird, in den Knoten eingegeben werden.
In 50 kann es sich bei den Transistoren, die in dem Speicherelement 1200 enthalten sind, mit Ausnahme des Transistors 1209, jeweils um einen Transistor handeln, bei dem ein Kanal in einem Film, der unter Verwendung eines anderen Halbleiters als eines Oxidhalbleiters ausgebildet wird, oder in dem Substrat 1190 gebildet wird. Es kann sich bei dem Transistor beispielsweise um einen Transistor handeln, dessen Kanal in einem Siliziumfilm oder einem Siliziumsubstrat gebildet wird. Als Alternative kann es sich bei allen Transistoren in dem Speicherelement 1200 um einen Transistor handeln, bei dem ein Kanal in einem Oxidhalbleiter gebildet wird. Als weitere Alternative kann das Speicherelement 1200, neben dem Transistor 1209, einen Transistor beinhalten, bei dem ein Kanal in einem Oxidhalbleiter gebildet wird, und es kann ein Transistor, bei dem ein Kanal in einer Schicht, die unter Verwendung eines anderen Halbleiters als eines Oxidhalbleiters ausgebildet wird, oder in dem Substrat 1190 gebildet wird, für die restlichen Transistoren verwendet werden.
Als Schaltung 1201 in 50 kann beispielsweise eine Flip-Flop-Schaltung verwendet werden. Als logisches Element 1206 kann beispielsweise ein Inverter oder ein getakteter Inverter verwendet werden.
In einem Zeitraum, während dessen das Speicherelement 1200 nicht mit der Stromversorgungsspannung versorgt wird, kann die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung die in der Schaltung 1201 gespeicherten Daten mit dem Kondensator 1208 halten, der in der Schaltung 1202 bereitgestellt ist.
Der Sperrstrom eines Transistors, bei dem ein Kanal in einem Oxidhalbleiter gebildet wird, ist sehr gering. Zum Beispiel ist der Sperrstrom eines Transistors, bei dem ein Kanal in einem Oxidhalbleiter gebildet wird, wesentlich niedriger als derjenige eines Transistors, bei dem ein Kanal in Silizium mit Kristallinität gebildet wird. Daher wird dann, wenn der Transistor als Transistor 1209 verwendet wird, ein in dem Kondensator 1208 gehaltenes Signal auch in einem Zeitraum, während dessen die Stromversorgungsspannung nicht dem Speicherelement 1200 zugeführt wird, lange Zeit gehalten. Das Speicherelement 1200 kann demzufolge den gespeicherten Inhalt (Daten) auch in einem Zeitraum halten, während dessen die Zuführung der Stromversorgungsspannung unterbrochen ist.
Da das vorstehend beschriebene Speicherelement einen Vorladevorgang mit dem Schalter 1203 und dem Schalter 1204 ausführt, kann die Zeit verkürzt werden, die für die Schaltung 1201 erforderlich ist, um ursprüngliche Daten erneut zu halten, nachdem die Zuführung der Stromversorgungsspannung wieder aufgenommen worden ist.
Bei der Schaltung 1202 wird ein Signal, das von dem Kondensator 1208 gehalten wird, in das Gate des Transistors 1210 eingegeben. Deshalb kann, nachdem die Zuführung der Stromversorgungsspannung zu dem Speicherelement 1200 wieder aufgenommen worden ist, das von dem Kondensator 1208 gehaltene Signal in ein dem Zustand (dem Durchlasszustand oder dem Sperrzustand) des Transistors 1210 entsprechendes Signal umgewandelt werden, um aus der Schaltung 1202 gelesen zu werden. Ein ursprüngliches Signal kann folglich selbst dann genau gelesen werden, wenn ein Potential, das dem von dem Kondensator 1208 gehaltenen Signal entspricht, in einem gewissen Maße variiert.
Indem das vorstehend beschriebene Speicherelement 1200 bei einer Speichervorrichtung, wie z. B. einem Register oder einem Cache-Speicher, das/der in einem Prozessor enthalten ist, eingesetzt wird, kann verhindert werden, dass Daten der Speichervorrichtung infolge der Unterbrechung der Zuführung der Stromversorgungsspannung verloren gehen. Überdies kann, gleich nachdem die Zuführung der Stromversorgungsspannung wieder aufgenommen worden ist, die Speichervorrichtung in den Zustand zurückkehren, der gleich demjenigen vor der Unterbrechung der Stromversorgung ist. Deshalb kann die Stromversorgung auch für eine kurze Zeit in dem Prozessor oder einer oder mehreren Logikschaltung/en, die in dem Prozessor enthalten ist/sind, unterbrochen werden, was einen geringeren Stromverbrauch zur Folge hat.
Obwohl das Speicherelement 1200 bei einer CPU verwendet wird, kann das Speicherelement 1200 auch bei einer LSI, wie z. B. einem Digitalsignalprozessor (DSP) oder einer benutzerdefinierten LSI (Custom-LSI) und einer Hochfrequenz- (HF-) Vorrichtung verwendet werden. Das Speicherelement 1200 kann auch bei einer LSI, wie z. B. einer programmierbaren logischen Schaltung, die eine feldprogrammierbare Gateanordnung (field programmable gate array (FPGA)) oder eine komplexe programmierbare logische Vorrichtung (complex PLD (CPLD)) umfasst, verwendet werden.
Die Strukturen, die bei dieser Ausführungsform beschrieben werden, können in angemessener Kombination mit einer beliebigen der Strukturen verwendet werden, die bei den anderen Ausführungsformen beschrieben werden.
(Ausführungsform 15)
In dieser Ausführungsform werden Anzeigevorrichtungen, die jeweils den Transistor oder dergleichen einer Ausführungsform der vorliegenden Erfindung umfassen, anhand von 51A bis 51C und 52A und 52B beschrieben.
<Konfiguration der Anzeigevorrichtung>
Beispiele für ein Anzeigeelement, das in der Anzeigevorrichtung bereitgestellt ist, umfassen ein Flüssigkristallelement (auch als Flüssigkristallanzeigeelement bezeichnet) und ein Licht emittierendes Element (auch als Licht emittierendes Anzeigeelement bezeichnet). Das Licht emittierende Element umfasst in seiner Kategorie ein Element, dessen Leuchtdichte von einem Strom oder einer Spannung gesteuert wird, und umfasst in seiner Kategorie insbesondere ein anorganisches Elektrolumineszenz- (EL-) Element, ein organisches EL-Element und dergleichen. Eine Anzeigevorrichtung, die ein EL-Element beinhaltet (EL-Anzeigevorrichtung), und eine Anzeigevorrichtung, die ein Flüssigkristallelement beinhaltet (Flüssigkristallanzeigevorrichtung), werden nachstehend als Beispiele für die Anzeigevorrichtung beschrieben.
Es sei angemerkt, dass die nachstehend beschriebene Anzeigevorrichtung in ihrer Kategorie einen Bildschirm, in dem ein Anzeigeelement eingeschlossen ist, und ein Modul umfasst, in dem ein IC, wie z. B. ein Regler, an dem Bildschirm montiert ist.
Die nachstehend beschriebene Anzeigevorrichtung bezeichnet eine Bildanzeigevorrichtung oder eine Lichtquelle (einschließlich einer Beleuchtungsvorrichtung). Die Anzeigevorrichtung umfasst ein beliebiges der nachfolgenden Module: ein Modul, das mit einem Verbinder versehen ist, wie z. B. einem FPC oder einem TCP; ein Modul, bei dem eine gedruckte Leiterplatte am Ende eines TCP vorgesehen ist; und ein Modul, bei dem ein integrierter Schaltkreis (integrated circuit, IC) direkt an einem Anzeigeelement durch ein COG-Verfahren montiert ist.
51A bis 51C stellen ein Beispiel für eine EL-Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung dar. 51A ist ein Schaltplan eines Pixels einer EL-Anzeigevorrichtung. 51B ist eine Draufsicht, die die ganze EL-Anzeigevorrichtung zeigt. 51C ist eine Querschnittsansicht entlang der Strichpunktlinie M-N in 51B.
51A stellt ein Beispiel für einen Schaltplan eines Pixels dar, das bei einer EL-Anzeigevorrichtung verwendet wird.
Es sei angemerkt, dass in dieser Beschreibung und dergleichen ein Fachmann eine Ausführungsform der Erfindung schaffen könnte, selbst wenn Abschnitte, mit denen sämtliche Anschlüsse eines aktiven Elements (z. B. eines Transistors oder einer Diode), eines passiven Elements (z. B. eines Kondensators oder eines Widerstandes) oder dergleichen verbunden sind, nicht spezifiziert sind. Mit anderen Worten kann eine Ausführungsform der Erfindung ersichtlich sein, auch wenn Verbindungsabschnitte nicht spezifiziert sind. Ferner kann es manchmal in dem Fall, in dem ein Verbindungsabschnitt in dieser Beschreibung und dergleichen offenbart ist, bestimmt werden, dass eine Ausführungsform der Erfindung, in der kein Verbindungsabschnitt spezifiziert ist, in dieser Beschreibung und dergleichen offenbart ist. Insbesondere ist es in dem Fall, in dem die Anzahl der Abschnitte, mit denen ein Anschluss verbunden wird, mehr als eins sein könnte, nicht erforderlich, die Abschnitte zu spezifizieren, mit denen der Anschluss verbunden ist. Es könnte daher möglich sein, eine Ausführungsform der Erfindung zu bilden, indem nur Abschnitte spezifiziert werden, mit denen einige Anschlüsse eines aktiven Elements (z. B. eines Transistors oder einer Diode), eines passiven Elements (z. B. eines Kondensators oder eines Widerstandes) oder dergleichen verbunden sind.
Es sei angemerkt, dass in dieser Beschreibung und dergleichen ein Fachmann die Erfindung spezifizieren könnte, wenn mindestens der Verbindungsabschnitt einer Schaltung spezifiziert ist. Alternativ könnte ein Fachmann die Erfindung spezifizieren, wenn mindestens eine Funktion einer Schaltung spezifiziert ist. Mit anderen Worten kann dann, wenn eine Funktion einer Schaltung spezifiziert ist, eine Ausführungsform der vorliegenden Erfindung ersichtlich sein. Ferner kann bestimmt werden, dass eine Ausführungsform der vorliegenden Erfindung, deren Funktion spezifiziert ist, in dieser Beschreibung und dergleichen offenbart ist. Daher ist dann, wenn ein Verbindungsabschnitt einer Schaltung spezifiziert ist, die Schaltung als eine Ausführungsform der Erfindung offenbart, auch wenn keine Funktion spezifiziert ist, und eine Ausführungsform der Erfindung kann gebildet werden. Alternativ ist dann, wenn eine Funktion einer Schaltung spezifiziert ist, die Schaltung als eine Ausführungsform der Erfindung offenbart, auch wenn kein Verbindungsabschnitt spezifiziert ist, und eine Ausführungsform der Erfindung kann gebildet werden.
Die EL-Anzeigevorrichtung in 51A beinhaltet ein Schaltelement 743, einen Transistor 741, einen Kondensator 742 und ein Licht emittierendes Element 719.
Es sei angemerkt, dass 51A und dergleichen jeweils ein Beispiel für eine Schaltungsstruktur darstellen; folglich kann ein weiterer Transistor bereitgestellt werden. Im Gegensatz dazu ist es möglich, jeden Knoten in 51A nicht mit einem weiteren Transistor, einem weiteren Schalter, einem weiteren passiven Element oder dergleichen zu versehen.
Ein Gate des Transistors 741 ist elektrisch mit einem Anschluss des Schaltelements 743 und einer Elektrode des Kondensators 742 verbunden. Eine Source des Transistors 741 ist elektrisch mit der anderen Elektrode des Kondensators 742 und einer Elektrode des Licht emittierenden Elements 719 verbunden. Ein Drain des Transistors 741 wird mit einem Stromversorgungspotential VDD versorgt. Der andere Anschluss des Schaltelements 743 ist elektrisch mit einer Signalleitung 744 verbunden. Ein konstantes Potential wird der anderen Elektrode des Licht emittierenden Elements 719 zugeführt. Das konstante Potential ist ein Erdpotential GND oder ein Potential, das niedriger ist als das Erdpotential GND.
Es ist zu bevorzugen, einen Transistor als Schaltelement 743 zu verwenden. Wenn der Transistor als Schaltelement verwendet wird, kann die Fläche eines Pixels verringert werden, so dass die EL-Anzeigevorrichtung eine hohe Auflösung aufweisen kann. Als Schaltelement 743 kann ein Transistor, der durch den gleichen Schritt wie der Transistor 741 ausgebildet wird, verwendet werden, so dass EL-Anzeigevorrichtungen mit hoher Produktivität hergestellt werden können. Es sei angemerkt, dass als Transistor 741 und/oder Schaltelement 743 beispielsweise einer der vorstehend beschriebenen Transistoren verwendet werden kann.
51B ist eine Draufsicht auf die EL-Anzeigevorrichtung. Die EL-Anzeigevorrichtung beinhaltet ein Substrat 700, ein Substrat 750, ein Dichtungsmittel 734, eine Treiberschaltung 735, eine Treiberschaltung 736, ein Pixel 737 und eine FPC 732. Das Dichtungsmittel 734 ist zwischen dem Substrat 700 und dem Substrat 750 derart angeordnet, dass es das Pixel 737, die Treiberschaltung 735 und die Treiberschaltung 736 umschließt. Es sei angemerkt, dass die Treiberschaltung 735 und/oder die Treiberschaltung 736 außerhalb des Dichtungsmittels 734 angeordnet sein können/kann.
51C ist eine Querschnittsansicht der EL-Anzeigevorrichtung entlang einem Teil der Strichpunktlinie M-N in 51B.
Der Transistor 741 in 51C umfasst einen Isolator 701 über dem Substrat 700, einen Leiter 702a über dem Isolator 701, einen Isolator 703, in dem der Leiter 702a eingebettet ist, einen Isolator 704 über dem Isolator 703, einen Halbleiter 705 über dem Isolator 704, einen Leiter 708 und einen Isolator 706 über dem Halbleiter 705, einen Isolator 707 über dem Isolator 706 und einen Leiter 709 über dem Isolator 707. Es sei angemerkt, dass die Struktur des Transistors 741 lediglich ein Beispiel darstellt; der Transistor 741 kann eine Struktur aufweisen, die sich von derjenigen, die in 51C dargestellt wird, unterscheidet.
Somit dient der Leiter 702a in dem Transistor 741, der in 51C dargestellt wird, als Gate-Elektrode, der Isolator 703 und der Isolator 707 jeweils als Gate-Isolator, der Leiter 708 als Source-Elektrode oder Drain-Elektrode und der Leiter 709 als Gate-Elektrode. Es sei angemerkt, dass sich in einigen Fällen die elektrischen Eigenschaften des Halbleiters 705 ändern, wenn Licht in den Halbleiter 705 eintritt. Um dies zu verhindern, weist/weisen vorzugsweise ein oder mehrere von dem Leiter 702a und dem Leiter 709 eine Eigenschaft zum Blockieren von Licht auf.
51C stellt den Kondensator 742 dar, der einen Leiter 702b über dem Isolator 701, den Isolator 703 über dem Leiter 702b und den Leiter 708 über dem Isolator 703 beinhaltet.
Bei dem Kondensator 742 dient der Leiter 702b als eine Elektrode, und der Leiter 708 dient als die andere Elektrode.
Somit kann der Kondensator 742 unter Verwendung eines Films des Transistors 741 ausgebildet sein. Der Leiter 702a und der Leiter 702b sind vorzugsweise die gleiche Art von Leiter, in welchem Falle der Leiter 702a und der Leiter 702b durch den gleichen Schritt ausgebildet werden können. Darüber hinaus sind der Leiter 707a und der Leiter 707b vorzugsweise die gleiche Art von Leiter, in welchem Falle der Leiter 707a und der Leiter 707b durch den gleichen Schritt ausgebildet werden können.
Der Kondensator 742 in 51C weist eine hohe Kapazität pro Fläche auf, die von dem Kondensator eingenommen wird. Folglich weist die EL-Anzeigevorrichtung in 51C eine hohe Anzeigequalität auf.
Ein Isolator 720 ist über dem Transistor 741 und dem Kondensator 742 angeordnet. Dabei können der Isolator 716 und der Isolator 720 einen Öffnungsabschnitt, der bis zu dem Bereich 705a reicht, der als Source des Transistors 741 dient, aufweisen. Ein Leiter 781 ist über dem Isolator 720 angeordnet. Der Leiter 781 ist elektrisch mit dem Transistor 741 durch die Öffnung in dem Isolator 720 verbunden.
Eine Trennwand 784 mit einer Öffnung, die bis zu dem Leiter 781 reicht, ist über dem Leiter 781 angeordnet. Eine Licht emittierende Schicht 782, die durch die Öffnung in der Trennwand 784 in Kontakt mit dem Leiter 781 ist, ist über der Trennwand 784 angeordnet. Ein Leiter 783 ist über der Licht emittierenden Schicht 782 angeordnet. Ein Bereich, in dem der Leiter 781, die Licht emittierende Schicht 782 und der Leiter 783 einander überlappen, dient als Licht emittierendes Element 719.
Bisher sind Beispiele für die EL-Anzeigevorrichtung beschrieben worden. Als Nächstes wird ein Beispiel für eine Flüssigkristallanzeigevorrichtung beschrieben.
52A ist ein Schaltplan, der ein Konfigurationsbeispiel eines Pixels einer Flüssigkristallanzeigevorrichtung darstellt. Ein Pixel, das in 52A und 52B gezeigt wird, beinhaltet einen Transistor 751, einen Kondensator 752 und ein Element (Flüssigkristallelement) 753, in dem ein Raum zwischen einem Paar von Elektroden mit einem Flüssigkristall gefüllt ist.
Ein Anschluss von Source und Drain des Transistors 751 ist elektrisch mit einer Signalleitung 755 verbunden, und ein Gate des Transistors 751 ist elektrisch mit einer Abtastleitung 754 verbunden.
Eine Elektrode des Kondensators 752 ist elektrisch mit dem anderen Anschluss von Source und Drain des Transistors 751 verbunden, und die andere Elektrode des Kondensators 752 ist elektrisch mit einer Leitung verbunden, der ein gemeinsames Potential zugeführt wird.
Eine Elektrode des Flüssigkristallelements 753 ist elektrisch mit dem anderen Anschluss von Source und Drain des Transistors 751 verbunden, und die andere Elektrode des Flüssigkristallelements 753 ist elektrisch mit einer Leitung verbunden, der ein gemeinsames Potential zugeführt wird. Das gemeinsame Potential, das der Leitung, die elektrisch mit der anderen Elektrode des Kondensators 752 verbunden ist, zugeführt wird, kann sich von demjenigen, das der anderen Elektrode des Flüssigkristallelements 753 zugeführt wird, unterscheiden.
Es sei angemerkt, dass die Beschreibung der Flüssigkristallanzeigevorrichtung in der Annahme, dass die Draufsicht auf die Flüssigkristallanzeigevorrichtung derjenigen der EL-Anzeigevorrichtung ähnlich ist, vorgenommen wird. 52B ist eine Querschnittsansicht der Flüssigkristallanzeigevorrichtung entlang der Strichpunktlinie M-N in 51B. In 52B ist die FPC 732 über den Anschluss 731 mit der Leitung 733a verbunden. Es sei angemerkt, dass die Leitung 733a unter Verwendung der gleichen Art von Leiter wie der Leiter des Transistors 751 oder unter Verwendung der gleichen Art von Halbleiter wie der Halbleiter des Transistors 751 ausgebildet werden kann.
Bezüglich des Transistors 751 wird auf die Beschreibung des Transistors 741 verwiesen. Bezüglich des Kondensators 752 wird auf die Beschreibung des Kondensators 742 verwiesen. Es sei angemerkt, dass die Struktur des Kondensators 752 in 52B der Struktur des Kondensators 742 in 51C entspricht, obwohl sie nicht darauf beschränkt ist.
Es sei angemerkt, dass in dem Fall, in dem ein Oxidhalbleiter als Halbleiter des Transistors 751 verwendet wird, der Sperrstrom des Transistors 751 sehr niedrig sein kann. Deshalb ist es unwahrscheinlich, dass eine elektrische Ladung, die in dem Kondensator 752 gehalten wird, austritt, so dass die Spannung, die an das Flüssigkristallelement 753 angelegt wird, lange Zeit gehalten werden kann. Folglich kann während eines Zeitraums, in dem bewegte Bilder mit wenigen Bewegungen oder ein Standbild angezeigt werden/wird, der Transistor 751 ausgeschaltet bleiben, wodurch der Strom zum Ansteuern des Transistors 751 in diesem Zeitraum eingespart werden kann; infolgedessen kann eine Flüssigkristallanzeigevorrichtung mit geringem Stromverbrauch bereitgestellt werden. Darüber hinaus kann die Fläche, die von dem Kondensator 752 eingenommen wird, verringert werden; daher kann eine Flüssigkristallanzeigevorrichtung mit hohem Öffnungsverhältnis oder eine hochauflösende Flüssigkristallanzeigevorrichtung bereitgestellt werden.
Ein Isolator 721 ist über dem Transistor 751 und dem Kondensator 752 angeordnet. Der Isolator 721 weist eine Öffnung auf, die bis zu dem Transistor 751 reicht. Ein Leiter 791 ist über dem Isolator 721 angeordnet. Der Leiter 791 ist elektrisch mit dem Transistor 751 durch die Öffnung in dem Isolator 721 verbunden.
Ein Isolator 792, der als Ausrichtungsfilm dient, ist über dem Leiter 791 angeordnet. Eine Flüssigkristallschicht 793 ist über dem Isolator 792 angeordnet. Ein Isolator 794, der als Ausrichtungsfilm dient, ist über der Flüssigkristallschicht 793 angeordnet. Ein Abstandhalter 795 ist über dem Isolator 794 angeordnet. Ein Leiter 796 ist über dem Abstandhalter 795 und dem Isolator 794 angeordnet. Ein Substrat 797 ist über dem Leiter 796 angeordnet.
Es sei angemerkt, dass die folgenden Verfahren zum Ansteuern des Flüssigkristalls angewendet werden können: ein TN- (Twisted Nematic-) Modus, ein STN- (Super-Twisted Nematic-) Modus, ein IPS- (In-Plane Switching-) Modus, ein FFS- (Fringe-Field-Switching-) Modus, ein MVA- (Multi-domain Vertical Alignment-) Modus, ein PVA- (Patterned Vertical Alignment-) Modus, ein ASV- (Advanced-Super-View-) Modus, ein ASM-(Achsensymmetrisch-Ausgerichteter-Mikrozellen-, axially symmetric aligned micro-cell) Modus, ein OCB- (optisch kompensierter Doppelbrechungs-, optically compensated birefringence) Modus, ein ECB- (elektrisch gesteuerter Doppelbrechungs-, electrically controlled birefringence) Modus, ein FLC-(ferroelektrischer Flüssigkristall-, ferroelectric liquid crystal) Modus, ein AFLC-(anti-ferroelektrischer Flüssigkristall-, anti-ferroelectric liquid crystal) Modus, ein PDLC- (polymerdispergierter Flüssigkristall-) Modus, ein Guest-Host-Modus und ein blauer Phasen-Modus. Es sei angemerkt, dass die vorliegende Erfindung nicht auf diese Beispiele beschränkt ist, und dass verschiedene Ansteuerverfahren verwendet werden können.
Dank der vorstehend beschriebenen Struktur kann eine Anzeigevorrichtung, die einen eine kleine Fläche einnehmenden Kondensator beinhaltet, eine Anzeigevorrichtung mit hoher Anzeigequalität oder eine hochauflösende Anzeigevorrichtung bereitgestellt werden.
Beispielsweise können in dieser Beschreibung und dergleichen ein Anzeigeelement, eine Anzeigevorrichtung, die eine ein Anzeigeelement beinhaltende Vorrichtung ist, ein Licht emittierendes Element und eine Licht emittierende Vorrichtung, die eine ein Licht emittierendes Element beinhaltende Vorrichtung ist, verschiedene Modi verwenden oder verschiedene Elemente beinhalten. Beispielsweise umfasst das Anzeigeelement, die Anzeigevorrichtung, das Licht emittierende Element oder die Licht emittierende Vorrichtung mindestens eines von einer Licht emittierenden Diode (LED) für Weiß, Rot, Grün, Blau oder dergleichen, einem Transistor (einem Transistor, der in Abhängigkeit von Strom Licht emittiert), einem Elektronen-Emitter, einem Flüssigkristallelement, elektronischer Tinte, einem elektrophoretischen Element, einem Grating Light Valve (GLV), einem Plasmabildschirm (plasma display panel, PDP), einem Anzeigeelement mittels eines mikroelektromechanischen Systems (MEMS), einer digitalen Mikrospiegelvorrichtung (digital micromirror device, DMD), einem Digital Micro Shutter (DMS), einem Element für einen Bildschirm mit interferometrisch arbeitendem Modulator (interferometic modulator display, IMOD), einem MEMS-Shutter-Anzeigeelement, einem MEMS-Anzeigeelement vom optischen Interferenztyp, einem Elektrobenetzungselement, einer piezoelektrischen Keramikanzeige und einem Anzeigeelement, das eine Kohlenstoffnanoröhre enthält. Anzeigemedien, deren Kontrast, Leuchtdichte, Reflexionsgrad, Durchlässigkeit oder dergleichen durch einen elektrischen oder magnetischen Effekt verändert wird, können enthalten sein.
Es sei angemerkt, dass Beispiele für Anzeigevorrichtungen, die EL-Elemente beinhalten, eine EL-Anzeige umfassen. Beispiele für eine Anzeigevorrichtung, die einen Elektronen-Emitter beinhaltet, umfassen einen Feldemissionsbildschirm (field emission display, FED), einen SED-Typ-Flachbildschirm (SED: surface-conduction electron-emitter display bzw. oberflächenleitender Elektronen-Emitter-Bildschirm) und dergleichen. Beispiele für Anzeigevorrichtungen, die Flüssigkristallelemente beinhalten, umfassen eine Flüssigkristallanzeige (z. B. eine durchlässige Flüssigkristallanzeige, eine halbdurchlässige Flüssigkristallanzeige, eine reflektierende Flüssigkristallanzeige, eine Direktansicht-Flüssigkristallanzeige oder eine Projektionsflüssigkristallanzeige). Beispiele für eine Anzeigevorrichtung, die elektronische Tinte oder ein elektrophoretisches Element beinhaltet, umfassen elektronisches Papier. Im Falle einer halbdurchlässigen Flüssigkristallanzeige oder einer reflektierenden Flüssigkristallanzeige dienen einige oder sämtliche Pixel-Elektroden als reflektierende Elektroden. Beispielsweise sind einige oder alle Pixel-Elektroden derart ausgebildet, dass sie Aluminium, Silber oder dergleichen enthalten. In einem solchen Fall kann eine Speicherschaltung, wie z. B. ein SRAM, unter den reflektierenden Elektroden angeordnet sein. Daher kann der Stromverbrauch weiter verringert werden.
Es sei angemerkt, dass im Falle der Verwendung einer LED Graphen oder Graphit unter einer Elektrode oder einem Nitridhalbleiter der LED bereitgestellt werden kann. Graphen oder Graphit kann ein mehrschichtiger Film sein, bei dem eine Vielzahl von Schichten übereinander angeordnet ist. Wie vorstehend beschrieben, kann durch Bereitstellen von Graphen oder Graphit ein Nitridhalbleiter, wie z. B. ein Kristalle aufweisender GaN-Halbleiter vom n-Typ, darüber leicht ausgebildet werden. Des Weiteren kann darüber ein Kristalle aufweisender GaN-Halbleiter vom p-Typ oder dergleichen bereitgestellt werden; auf diese Weise kann die LED ausgebildet werden. Es sei angemerkt, dass eine AIN-Schicht zwischen dem Kristalle aufweisenden GaN-Halbleiter vom n-Typ und Graphen oder Graphit bereitgestellt werden kann. Die GaN-Halbleiter, die in der LED enthalten sind, können durch MOCVD ausgebildet werden. Es sei angemerkt, dass die GaN-Halbleiter, die in der LED enthalten sind, auch durch ein Sputterverfahren ausgebildet werden können, wenn das Graphen bereitgestellt ist.
Die Strukturen, die bei dieser Ausführungsform beschrieben werden, können in angemessener Kombination mit einer beliebigen der Strukturen verwendet werden, die bei den anderen Ausführungsformen beschrieben werden.
(Ausführungsform 16)
In dieser Ausführungsform werden elektronische Geräte, die jeweils den Transistor oder dergleichen einer Ausführungsform der vorliegenden Erfindung umfassen, beschrieben.
<elektronisches Gerät>
Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann für Anzeigevorrichtungen, Personal-Computer oder Bildwiedergabevorrichtungen verwendet werden, die mit Aufzeichnungsmedien versehen sind (typischerweise Vorrichtungen, die den Inhalt von Aufzeichnungsmedien, wie z. B. Digital Versatile Discs (DVDs), wiedergeben und Bildschirme zum Anzeigen der wiedergegebenen Bilder aufweisen). Weitere Beispiele für elektronische Geräte, die mit der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung ausgestattet werden können, sind Mobiltelefone, Spielmaschinen einschließlich tragbarer Spielkonsolen, tragbare Datenendgeräte, E-Book-Lesegeräte, Kameras, wie z. B. Videokameras und digitale Fotokameras, Videobrillen (am Kopf befestigte Bildschirme), Navigationssysteme, Audio-Wiedergabevorrichtungen (z. B. Auto-Audiosysteme und digitale Audio-Player), Kopierer, Telefaxgeräte, Drucker, Multifunktionsdrucker, Geldautomaten (GA) und Warenautomaten. 53A bis 53F stellen konkrete Beispiele für diese elektronischen Geräte dar.
53A stellt eine tragbare Spielkonsole dar, die ein Gehäuse 901, ein Gehäuse 902, einen Anzeigeabschnitt 903, einen Anzeigeabschnitt 904, ein Mikrofon 905, einen Lautsprecher 906, eine Bedientaste 907, einen Stift 908 und dergleichen beinhaltet. Die tragbare Spielkonsole in 53A beinhaltet die zwei Anzeigeabschnitte 903 und 904; jedoch ist die Anzahl der in einer tragbaren Spielekonsole enthaltenen Anzeigeabschnitte nicht darauf beschränkt.
53B stellt ein tragbares Datenendgerät dar, das ein erstes Gehäuse 911, ein zweites Gehäuse 912, einen ersten Anzeigeabschnitt 913, einen zweiten Anzeigeabschnitt 914, ein Gelenk 915, eine Bedientaste 916 und dergleichen beinhaltet. Der erste Anzeigeabschnitt 913 ist in dem ersten Gehäuse 911 bereitgestellt, und der zweite Anzeigeabschnitt 914 ist in dem zweiten Gehäuse 912 bereitgestellt. Das erste Gehäuse 911 und das zweite Gehäuse 912 sind durch das Gelenk 915 miteinander verbunden, und der Winkel zwischen dem ersten Gehäuse 911 und dem zweiten Gehäuse 912 kann mit dem Gelenk 915 verändert werden. Ein Bild auf dem ersten Anzeigeabschnitt 913 kann entsprechend dem Winkel an dem Gelenk 915 zwischen dem ersten Gehäuse 911 und dem zweiten Gehäuse 912 umgeschaltet werden. Eine Anzeigevorrichtung mit einer Positionseingabefunktion kann als der erste Anzeigeabschnitt 913 und/oder der zweite Anzeigeabschnitt 914 verwendet werden. Es sei angemerkt, dass die Positionseingabefunktion hinzugefügt werden kann, indem ein Touchscreen in einer Anzeigevorrichtung bereitgestellt wird. Alternativ kann die Positionseingabefunktion hinzugefügt werden, indem ein „Photosensor“ genanntes photoelektrisches Umwandlungselement in einem Pixelabschnitt einer Anzeigevorrichtung bereitgestellt wird.
53C stellt einen Laptop-Computer dar, der ein Gehäuse 921, einen Anzeigeabschnitt 922, eine Tastatur 923, eine Zeigevorrichtung 924 und dergleichen beinhaltet.
53D stellt einen elektrischen Gefrier-Kühlschrank dar, der ein Gehäuse 931, eine Tür für einen Kühlschrank 932, eine Tür für einen Gefrierschrank 933 und dergleichen beinhaltet.
53E stellt eine Videokamera dar, die ein erstes Gehäuse 941, ein zweites Gehäuse 942, einen Anzeigeabschnitt 943, Bedientasten 944, eine Linse 945, ein Gelenk 946 und dergleichen beinhaltet. Die Bedientasten 944 und die Linse 945 sind für das erste Gehäuse 941 bereitgestellt, und der Anzeigeabschnitt 943 ist für das zweite Gehäuse 942 bereitgestellt. Das erste Gehäuse 941 und das zweite Gehäuse 942 sind durch das Gelenk 946 miteinander verbunden, und der Winkel zwischen dem ersten Gehäuse 941 und dem zweiten Gehäuse 942 kann mit dem Gelenk 946 verändert werden. Bilder, die auf dem Anzeigeabschnitt 943 angezeigt werden, können entsprechend dem Winkel an dem Gelenk 946 zwischen dem ersten Gehäuse 941 und dem zweiten Gehäuse 942 umgeschaltet werden.
53F stellt ein Auto dar, das eine Karosserie 951, Räder 952, ein Armaturenbrett 953, Scheinwerfer 954 und dergleichen beinhaltet.
Die Strukturen, die bei dieser Ausführungsform beschrieben werden, können in angemessener Kombination mit einer beliebigen der Strukturen verwendet werden, die bei den anderen Ausführungsformen beschrieben werden.
Ausführungsformen der vorliegenden Erfindung wurden bei den vorstehenden Ausführungsformen beschrieben. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt ist. Das heißt, dass verschiedene Ausführungsformen der Erfindung bei dieser Ausführungsform und dergleichen beschrieben werden, und eine Ausführungsform der vorliegenden Erfindung ist nicht auf eine bestimmte Ausführungsform beschränkt. Beispielsweise wird ein Beispiel, in dem ein Kanalbildungsbereich, Source- und Drain-Bereiche und dergleichen eines Transistors einen Oxidhalbleiter beinhalten, als eine Ausführungsform der vorliegenden Erfindung beschrieben, jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht auf dieses Beispiel beschränkt. Alternativ können je nach Umständen oder Bedingungen verschiedene Halbleiter in verschiedenen Transistoren, einem Kanalbildungsbereich eines Transistors, eines Source-Bereichs oder eines Drain-Bereichs eines Transistors oder dergleichen einer Ausführungsform der vorliegenden Erfindung enthalten sein. Je nach Umständen oder Bedingungen ist mindestens eines von Silizium, Germanium, Siliziumgermanium, Siliziumkarbid, Galliumarsenid, Aluminiumgalliumarsenid, Indiumphosphid, Galliumnitrid, einem organischen Halbleiter und dergleichen in verschiedenen Transistoren, einem Kanalbildungsbereich eines Transistors, einem Source-Bereich oder einem Drain-Bereich eines Transistors oder dergleichen einer Ausführungsform der vorliegenden Erfindung enthalten. Alternativ ist beispielsweise je nach Umständen oder Bedingungen ein Oxidhalbleiter nicht notwendigerweise in verschiedenen Transistoren, einem Kanalbildungsbereich eines Transistors, einem Source-Bereich oder einen Drain-Bereich eines Transistors oder dergleichen einer Ausführungsform der vorliegenden Erfindung enthalten.
[Beispiel 1]
In dem Beispiel 1 wurde die Ebenheit einer Probe 1A in dem Fall der Ausbildung der Probe 1A über einem Oxid evaluiert.
Als Erstes wird ein Verfahren zum Ausbilden einer Beispielprobe 1A und einer Vergleichsprobe 1B beschrieben.
Als Erstes wird ein thermisches Oxid über dem Siliziumwafer als Siliziumoxidfilm ausgebildet. Das thermische Oxid wurde in einer Dicke von 100 nm bei 950 °C in einer Sauerstoffatmosphäre ausgebildet, die HCl bei 3 Vol-% enthält.
Als Nächstes wurde ein Oxid über dem thermischen Oxid als Probe 1A unter Verwendung der Sputtereinrichtung ausgebildet, die den in 21 dargestellten Kollimator beinhaltet. Das Oxid wurde unter Verwendung des Targets von In:Ga:Zn = 1:1:1 [Atomverhältnis] in einer gemischten Atmosphäre aus Argon und Sauerstoff (Argon bei 30 sccm und Sauerstoff bei 15 sccm) unter den folgenden Bedingungen ausgebildet: Der Druck betrug 0,7 Pa, eine Stromversorgung (DC) von 0,5 kW wurde angelegt, der Abstand zwischen dem Target und dem Substrat war 160 mm und die Substrattemperatur betrug 300 °C. Es sei angemerkt, dass ein Kollimator mit einer Dicke von 16 mm derart bereitgestellt wurde, dass der Abstand zwischen dem Target und dem Kollimator 52 mm betrug und der Abstand zwischen dem Kollimator und dem Substrat 92 mm betrug, wodurch der Abstand zwischen dem Target und dem Substrat zu 160 mm wurde.
Des Weiteren wurde ein Oxid über dem thermischen Oxid als Vergleichsprobe 1B unter Verwendung einer Sputtereinrichtung, die keinen Kollimator umfasst, ausgebildet. Das Oxid wurde unter Verwendung des Targets von In:Ga:Zn = 1:1:1 [Atomverhältnis] in einer gemischten Atmosphäre aus Argon und Sauerstoff (Argon bei 30 sccm und Sauerstoff bei 15 sccm) unter den folgenden Bedingungen ausgebildet: Der Druck betrug 0,7 Pa, eine Stromversorgung (DC) von 0,5 kW wurde angelegt, der Abstand zwischen dem Target und dem Substrat war 160 mm und die Substrattemperatur betrug 300 °C.
Durch die vorstehenden Schritte wurden die Probe 1A und die Vergleichsprobe 1B ausgebildet.
Die Ebenheiten der hergestellten Probe 1A und Vergleichsprobe 1B wurden mit einem Rastersondenmikroskop SPA-500, hergestellt von SII Nano Technology Inc., evaluiert. Die Bedingungen der Messung mit dem Rastersondenmikroskop waren wir folgt: Die Abtastrate war 1,0 Hz, die Messfläche war 1 µm × 1 µm und die Anzahl der Daten war X = 512 und Y = 512. Die Anzahl der Messpunkte war 2. Hier wurde die Messung durch ein Verfahren zum Messen der Oberflächenform einer Probe in einem Zustand durchgeführt, in dem ein Träger zur Resonanz gebracht wird, während der Abstand zwischen einer Sonde und der Probe derart gesteuert wird, dass die Vibrationsamplitude des Trägers konstant gehalten wird.
Die Ebenheiten der Probe 1A und der Vergleichsprobe 1B wurden unter Verwendung der mittleren Oberflächenrauheit (Ra), der maximalen Rauhtiefe (P-V) und der quadratischen Rauhheit (RMS) evaluiert. Dabei wurde die mittlere Oberflächenrauheit (R_a) durch Erweitern der arithmetischen mittleren Oberflächenrauheit R_a, die durch JIS B 0601:2001 (ISO 4287:1997) definiert ist, in drei Dimensionen derart erhalten, dass R_a auf eine gekrümmte Oberfläche angewandt werden kann und es sich bei dieser um einen Mittelwert der Absolutwerte von Abweichungen von einer Referenzoberfläche zu einer spezifischen Oberfläche handelt. Die maximale Rauhtiefe (P-V) ist eine Differenz zwischen der Höhe des höchsten Peaks und der Höhe des niedrigsten Tals in der spezifischen Oberfläche. Der Peak und das Tal bezeichnen einen Peak und ein Tal, die durch Erweitern des „Peaks“ und des „Tals“, die durch JIS B 0601:2001 (ISO4287:1997) definiert werden, in drei Dimensionen erhalten werden. Der Peak bezeichnet den höchsten Punkt der Peaks in der spezifischen Oberfläche. Das Tal bezeichnet den niedrigsten Punkt der Täler in der spezifischen Oberfläche.
Ergebnisse der Ebenheitsauswertung der wiederaufbereiteten Halbleitersubstrate mit dem Rastersondenmikroskop werden in der Tabelle 1 gezeigt.
[Tabelle 1]

Kollimator Ra[nm] P-V[nm] RMS[nm]

Probe 1A wird verwendet 0,2658 3,774 0,3358

Vergleichsprobe 1B wird nicht verwendet 0,6456 8,007 0,8648
54A zeigt ein Bild einer Oberflächenform der Probe 1A. 54B zeigt ein Bild einer Oberflächenform der Vergleichsprobe 1B.
Die Ergebnisse zeigen, dass die Probe 1A mit einer höheren Ebenheit ausgebildet werden kann als die Vergleichsprobe 1B. Folglich ist herausgefunden worden, dass die Verwendung der Sputtereinrichtung bei einer Herstellung eines Transistors effektiv ist. Es sei angemerkt, dass die Struktur, die in diesem Beispiel gezeigt wird, in geeigneter Weise mit einer beliebigen der bei den anderen Ausführungsformen und den anderen Beispielen gezeigten Strukturen kombiniert werden kann.
[Beispiel 2]
In diesem Beispiel wurde die Form eines Peripheriebereichs eines Kanalbildungsbereichs in der Annahme evaluiert, dass die Transistorstruktur 1, die bei der Ausführungsform 1 beschrieben worden ist, verwendet wird.
Als Erstes wird ein Verfahren zum Herstellen von Beispielproben 2A bis 2D beschrieben.
Zuerst wurde ein 100 nm dicker erster Siliziumoxynitridfilm durch ein Plasma-CVD-Verfahren ausgebildet. Der erste Siliziumoxynitridfilm wurde unter Verwendung von Silan bei einer Durchflussrate von 5 sccm und Distickstoffmonoxid bei einer Durchflussrate von 1000 sccm als Abscheidungsgase unter den folgenden Bedingungen ausgebildet: Der Druck in einer Reaktionskammer betrug 133,30 Pa, die Substrattemperatur betrug 325 °C und eine Hochfrequenz- (HF-) Leistung von 13,56 W wurde angelegt.
Anschließend wurden ein 20 nm dickes erstes Oxid und ein 15 nm dickes zweites Oxid über dem ersten Siliziumoxynitridfilm durch ein Sputterverfahren angeordnet. Das erste Oxid wurde unter Verwendung eines Targets, das In, Ga und Zn in einem Atomverhältnis von 1:3:4 enthält, in einer gemischten Atmosphäre aus Argon und Sauerstoff (Argon bei 40 sccm und Sauerstoff bei 5 sccm) unter den folgenden Bedingungen ausgebildet: Der Druck betrug 0,7 Pa, eine Stromversorgung (DC) von 0,5 kW wurde angelegt, der Abstand zwischen dem Target und dem Substrat war 60 mm und die Substrattemperatur betrug 200 °C. Das zweite Oxid wurde unter Verwendung eines Targets, das In, Ga und Zn in einem Atomverhältnis von 4:2:4,1 enthält, in einer gemischten Atmosphäre aus Argon und Sauerstoff (Argon bei 30 sccm und Sauerstoff bei 15 sccm) unter den folgenden Bedingungen ausgebildet: Der Druck betrug 0,7 Pa, eine Stromversorgung (DC) von 0,5 kW wurde angelegt, der Abstand zwischen dem Target und dem Substrat war 60 mm und die Substrattemperatur betrug 300 °C.
Anschließend wurde ein 20 nm dicker erster Wolframfilm durch ein Sputterverfahren unter Verwendung eines Wolframtargets in einer Atmosphäre aus Argon (Ar) bei einer Durchflussrate von 80 sccm als Abscheidungsgas unter den folgenden Bedingungen über dem zweiten Oxid ausgebildet: Der Druck betrug 0,8 Pa, die Substrattemperatur betrug 130 °C, der Abstand zwischen dem Target und dem Substrat betrug 60 mm und eine Quellenleistung (DC) von 1,0 kW wurde angelegt.
Als Nächstes wurde eine Resistmaske über dem ersten Wolframfilm ausgebildet, und der erste Wolframfilm wurde durch ICP-Ätzen derart verarbeitet, dass er in einen zweiten Wolframfilm und einen dritten Wolframfilm unterteilt wurde. Das Ätzen wurde in einer gemischten Atmosphäre aus Kohlenstofftetrafluorid (CF₄) bei einer Durchflussrate von 40 sccm und Chlor (Cl₂) bei einer Durchflussrate von 60 sccm unter den folgenden Bedingungen durchgeführt: Die Stromversorgung war 2000 W, die Vorspannungsleistung war 50 W, der Druck betrug 0,67 Pa und die Substrattemperatur betrug -10 °C.
Anschließend wurden unter Verwendung des zweiten Wolframfilms und des dritten Wolframfilms als Masken das erste Oxid und das zweite Oxid durch dreimaliges Durchführen des ICP-Ätzens zu Inselformen verarbeitet. Das erste Ätzen wurde in einer gemischten Atmosphäre aus Kohlenstofftetrafluorid (CF₄) bei einer Durchflussrate von 16 sccm und Argon (Ar) bei einer Durchflussrate von 32 sccm unter den folgenden Bedingungen durchgeführt: Die Stromversorgung war 600 W, die Vorspannungsleistung war 50 W, der Druck betrug 3,0 Pa und die Substrattemperatur betrug 40 °C. Das zweite Ätzen wurde in einer gemischten Atmosphäre aus Kohlenstofftetrafluorid (CF₄) bei einer Durchflussrate von 16 sccm und Argon (Ar) bei einer Durchflussrate von 32 sccm unter den folgenden Bedingungen durchgeführt: Die Stromversorgung war 600 W, die Vorspannungsleistung war 50 W, der Druck betrug 1,0 Pa und die Substrattemperatur betrug 40 °C. Das dritte Ätzen wurde in einer Atmosphäre aus Sauerstoff (O₂) bei einer Durchflussrate von 200 sccm unter den folgenden Bedingungen durchgeführt: Die Stromversorgung war 2000 W, die Vorspannungsleistung war 50 W, der Druck betrug 0,67 Pa und die Substrattemperatur betrug 40 °C.
Als Nächstes wurde ein 320 nm dicker zweiter Siliziumoxynitridfilm durch ein Plasma-CVD-Verfahren ausgebildet. Der zweite Siliziumoxynitridfilm wurde unter Verwendung von Silan bei einer Durchflussrate von 5 sccm und Distickstoffmonoxid bei einer Durchflussrate von 1000 sccm als Quellengase unter den folgenden Bedingungen ausgebildet: Der Druck in einer Reaktionskammer betrug 133,30 Pa, die Substrattemperatur betrug 325 °C und eine Hochfrequenz- (HF-) Leistung von 13,56 W wurde angelegt.
Anschließend wurde eine Planarisierungsbehandlung an einer Oberseite des zweiten Siliziumoxynitridfilms durch ein CMP-Verfahren durchgeführt. Die Planarisierungsbehandlung wurde derart durchgeführt, dass die Dicke des zweiten Siliziumoxynitridfilms um 220 nm reduziert wurde, wodurch die Dicke des zweiten Siliziumoxynitridfilms zu 100 nm wurde.
Die Polierbedingungen bei dem CMP-Verfahren waren wie folgt: Als Poliertuch wurde IC1000/SUBA (eingetragenes Warenzeichen) unter Verwendung von Polyurethanschaum, das von Nitta Haas Inc. hergestellt worden ist, verwendet. Als Suspension wurde Semi-Sperse (eingetragenes Warenzeichen) 25 unter Verwendung von pyrogener Kieselsäure, die von Cabot Microelectronics hergestellt worden ist, verwendet. Die Durchflussrate der Suspension betrug 150 ml/min und der Polierdruck betrug 3,6 psi. Die Anzahl von Umdrehungen eines Polierkopfs eines Tisches waren 93 upm bzw. 90 upm. Die Polierbehandlung wurde durchgeführt, während der zu verarbeitende Gegenstand an dem Polierkopf befestigt wurde und das Poliertuch an dem Tisch befestigt wurde. Nach dem Polieren wurde eine Megaschallreinigung durchgeführt.
Anschließend wurde ein 30 nm dicker vierter Wolframfilm durch ein Sputterverfahren unter Verwendung eines Wolframtargets in einer Atmosphäre aus Argon (Ar) bei einer Durchflussrate von 80 sccm als Abscheidungsgas unter den folgenden Bedingungen über dem zweiten Siliziumoxynitridfilm ausgebildet: Der Druck betrug 0,8 Pa, die Substrattemperatur betrug 130 °C, der Abstand zwischen dem Target und dem Substrat betrug 60 mm und eine Stromversorgung (DC) von 1,0 kW wurde angelegt.
Als Nächstes wurde ein 50 nm dicker dritter Siliziumoxynitridfilm durch ein Plasma-CVD-Verfahren ausgebildet. Der dritte Siliziumoxynitridfilm wurde unter Verwendung von Silan bei einer Durchflussrate von 5 sccm und Distickstoffmonoxid bei einer Durchflussrate von 1000 sccm als Abscheidungsgase unter den folgenden Bedingungen ausgebildet: Der Druck in einer Reaktionskammer betrug 133,30 Pa, die Substrattemperatur betrug 325 °C und eine Hochfrequenz- (HF-) Leistung von 13,56 W wurde angelegt.
Als Nächstes wurde eine Resistmaske über dem dritten Siliziumoxynitridfilm und dem vierten Wolframfilm ausgebildet, und der dritte Siliziumoxynitridfilm und der vierte Wolframfilm wurden viermal durch das ICP-Ätzen verarbeitet. Das erste Ätzen wurde in einer Atmosphäre aus Kohlenstofftetrafluorid (CF₄) bei einer Durchflussrate von 80 sccm unter den folgenden Bedingungen durchgeführt: Die Stromversorgung war 500 W, die Vorspannungsleistung war 100 W, der Druck betrug 3,0 Pa und die Substrattemperatur betrug 40 °C. Das zweite Ätzen wurde in einer gemischten Atmosphäre aus Kohlenstofftetrafluorid (CF₄) bei einer Durchflussrate von 67 sccm und Sauerstoff (O₂) bei einer Durchflussrate von 13 sccm unter den folgenden Bedingungen durchgeführt: Die Stromversorgung war 550 W, die Vorspannungsleistung war 350 W, der Druck betrug 5,3 Pa und die Substrattemperatur betrug 40 °C. Das dritte Ätzen wurde in einer gemischten Atmosphäre aus Kohlenstofftetrafluorid (CF₄) bei einer Durchflussrate von 22 sccm und Sauerstoff (O₂) bei einer Durchflussrate von 22 sccm unter den folgenden Bedingungen durchgeführt: Die Stromversorgung war 1000 W, die Vorspannungsleistung war 100 W, der Druck betrug 1,3 Pa und die Substrattemperatur betrug 40 °C. Das vierte Ätzen wurde in einer gemischten Atmosphäre aus Kohlenstofftetrafluorid (CF₄) bei einer Durchflussrate von 22 sccm und Sauerstoff (O₂) bei einer Durchflussrate von 22 sccm unter den folgenden Bedingungen durchgeführt: Die Stromversorgung war 1000 W, die Vorspannungsleistung war 100 W, der Druck betrug 1,3 Pa und die Substrattemperatur betrug 40 °C. Eine Hartmaske wurde unter Verwendung des vierten Wolframfilms durch den Ätzprozess ausgebildet.
Als Nächstes wurde unter Verwendung der Hartmaske eine Öffnung in dem zweiten Siliziumoxynitridfilm durch ICP-Ätzen ausgebildet. Das Ätzen wurde in einer gemischten Atmosphäre aus Argon (Ar) bei einer Durchflussrate von 800 sccm, Sauerstoff (O₂) bei einer Durchflussrate von 30 sccm und Kohlenstofftetrafluorid (CF₄) bei einer Durchflussrate von 22 sccm unter den folgenden Bedingungen durchgeführt: Die Stromversorgung war 5000 W, die Vorspannungsleistung war 1150 W, der Druck betrug 3,37 Pa und die Substrattemperatur betrug 40 °C.
Hier wurde eine Öffnung A in einer Beispielprobe 2A ausgebildet. Eine Öffnung B wurde in einer Beispielprobe 2B ausgebildet. Eine Öffnung C wurde in einer Beispielprobe 2C ausgebildet. Eine Öffnung D wurde in einer Beispielprobe 2D ausgebildet. Die Größen der Öffnungen A bis D unterscheiden sich voneinander.
Als Nächstes wurde eine Hartmaske durch dreimaliges Durchführen des ICP-Ätzens entfernt. Das erste Ätzen wurde in einer gemischten Atmosphäre aus Kohlenstofftetrafluorid (CF₄) bei einer Durchflussrate von 22 sccm, Sauerstoff (O₂) bei einer Durchflussrate von 22 sccm und Chlor (Cl₂) bei einer Durchflussrate von 11 sccm unter den folgenden Bedingungen durchgeführt: Die Stromversorgung war 1000 W, die Vorspannungsleistung war 50 W, der Druck betrug 1,3 Pa und die Substrattemperatur betrug 40 °C. Das zweite Ätzen wurde in einer gemischten Atmosphäre aus Kohlenstofftetrafluorid (CF₄) bei einer Durchflussrate von 22 sccm, Sauerstoff (O₂) bei einer Durchflussrate von 22 sccm und Chlor (Cl₂) bei einer Durchflussrate von 11 sccm unter den folgenden Bedingungen durchgeführt: Die Stromversorgung war 1000 W, die Vorspannungsleistung war 50 W, der Druck betrug 1,3 Pa und die Substrattemperatur betrug 40 °C. Das dritte Ätzen wurde in einer Atmosphäre aus Sauerstoff (O₂) bei einer Durchflussrate von 100 sccm unter den folgenden Bedingungen durchgeführt: Die Stromversorgung war 500 W, die Vorspannungsleistung war 100 W, der Druck betrug 1,3 Pa und die Substrattemperatur betrug 40 °C.
Anschließend wurde ein 10 nm dickes drittes Oxid auf dem zweiten Siliziumoxynitridfilm mit den Öffnungen A bis D unter Verwendung der Sputtereinrichtung, die den Kollimator, der in 21 dargestellt wird, umfasst, ausgebildet. Das dritte Oxid wurde unter Verwendung des Targets von In:Ga:Zn = 1:3:2 [Atomverhältnis] in einer gemischten Atmosphäre aus Argon und Sauerstoff (Argon bei 30 sccm und Sauerstoff bei 15 sccm) unter den folgenden Bedingungen ausgebildet: Der Druck betrug 0,7 Pa, eine Stromversorgung (DC) von 0,5 kW wurde angelegt, der Abstand zwischen dem Target und dem Substrat war 160 mm und die Substrattemperatur betrug 200 °C. Es sei angemerkt, dass ein Kollimator mit einer Dicke von 16 mm derart bereitgestellt wurde, dass der Abstand zwischen einem Target und dem Kollimator 52 mm betrug und der Abstand zwischen dem Kollimator und dem Substrat 92 mm betrug, wodurch der Abstand zwischen dem Target und dem Substrat 160 mm war.
Durch die vorstehenden Schritte wurden die Beispielproben 2A bis 2D ausgebildet.
Als Nächstes wurden Querschnitte der Beispielproben 2A bis 2D beobachtet. 55A bis 55D sind Hellfeldbilder der Beispielproben 2A bis 2D, die mit einem Rastertransmissionselektronenmikroskop (scanning transmission electron microscope (STEM)) erhalten wurden. Die Beispielproben 2A bis 2C sind jeweils eine Querschnittsansicht eines inselförmigen Oxids in der Longitudinalrichtung, und die Beispielprobe 2D ist eine Querschnittsansicht eines inselförmigen Oxids in der Lateralrichtung.
In der Öffnung A in der Beispielprobe 2A ist der Abstand zwischen dem zweiten Wolframfilm und dem dritten Wolframfilm 32,1 nm, und das dritte Oxid wird auf einer Seitenfläche des zweiten Siliziumoxynitridfilms und des zweiten Oxids ausgebildet.
In der Öffnung B in der Beispielprobe 2B ist der Abstand zwischen dem zweiten Wolframfilm und dem dritten Wolframfilm 56,7 nm, und das dritte Oxid wird auf einer Seitenfläche des zweiten Siliziumoxynitridfilms und des zweiten Oxids ausgebildet.
In der Öffnung C in der Beispielprobe 2C ist der Abstand zwischen dem zweiten Wolframfilm und dem dritten Wolframfilm 88,1 nm, und das dritte Oxid wird auf einer Seitenfläche des zweiten Siliziumoxynitridfilms und des zweiten Oxids ausgebildet.
In der Öffnung D in der Beispielprobe 2D wird das dritte Oxid wird auf einer Seitenfläche des zweiten Siliziumoxynitridfilms, des zweiten Oxids und des ersten Siliziumoxynitridfilms ausgebildet.
Die Ergebnisse der STEM-Bilder in 55A bis 55D zeigen, dass die Beispielproben 2A bis 2D, die in diesem Beispiel hergestellt wurden, jeweils eine vorteilhafte Querschnittsform aufweisen. Es ist herausgefunden worden, dass ein Film auf einer Unterseite der kleinen Öffnung in der Beispielprobe 2A ebenfalls ausgebildet werden kann. Es ist ebenfalls herausgefunden worden, dass der Film dünner auf der Seitenfläche der Öffnung ausgebildet wird als auf der Unterseite davon.
Die Struktur, die vorstehend bei diesem Beispiel beschrieben worden ist, kann in angemessener Weise mit einer beliebigen der Strukturen kombiniert werden, die bei den anderen Ausführungsformen und Beispielen beschrieben werden.
Erklärung der Bezugszeichen
100: Target, 101: Sputtereinrichtung, 110: Grundplatte, 120: Target-Halterung, 130: Magneteinheit, 130N: Magnet, 130S: Magnet, 132: Magnet-Halterung, 150: Kollimator, 151: beweglicher Abschnitt, 152: beweglicher Abschnitt, 160: Substrat, 170: Substrattisch, 180a: magnetische Kraftlinie, 180b: magnetische Kraftlinie, 190: Bauelement, 200: Abbildungsvorrichtung, 201: Schalter, 202: Schalter, 203: Schalter, 210: Pixelabschnitt, 211: Pixel, 212: Subpixel, 212B: Subpixel, 212G: Subpixel, 212R: Subpixel, 220: photoelektrisches Umwandlungselement, 230: Pixelschaltung, 231: Leitung, 247: Leitung, 248: Leitung, 249: Leitung, 250: Leitung, 253: Leitung, 254: Filter, 254B: Filter, 254G: Filter, 254R: Filter, 255: Linse, 256: Licht, 257: Leitung, 260: Peripherieschaltung, 270: Peripherieschaltung, 280: Peripherieschaltung, 290: Peripherieschaltung, 291: Lichtquelle, 300: Siliziumsubstrat, 310: Schicht, 320: Schicht, 330: Schicht, 340: Schicht, 351: Transistor, 352: Transistor, 353: Transistor, 360: Photodiode, 361: Anode, 363: niederohmiger Bereich, 370: Stecker, 371: Leitung, 372: Leitung, 373: Leitung, 380: Isolator, 400: Substrat, 401: Isolator, 402: Isolator, 404: Leiter, 404a: Leiter, 404b: Leiter, 406a: Isolator, 406b: Halbleiter, 406c: Isolator, 406d: Isolator, 408: Isolator, 410: Isolator, 412: Isolator, 413: Leiter, 414: Mischbereich, 416: Leiter, 416a: Leiter, 416b: Leiter, 420: Leiter, 430: Resistmaske, 431: Resistmaske, 450: Halbleitersubstrat, 452: Isolator, 454: Leiter, 456: Bereich, 460: Bereich, 462: Isolator, 464: Isolator, 466: Isolator, 468: Isolator, 472a: Bereich, 472b: Bereich, 474a: Leiter, 474b: Leiter, 474c: Leiter, 476a: Leiter, 476b: Leiter, 478a: Leiter, 478b: Leiter, 478c: Leiter, 480a: Leiter, 480b: Leiter, 480c: Leiter, 489: Isolator, 490: Isolator, 492: Isolator, 493: Isolator, 494: Isolator, 495: Isolator, 496a: Leiter, 496b: Leiter, 496c: Leiter, 496d: Leiter, 496e: Leiter, 496f: Leiter, 498a: Leiter, 498b: Leiter, 498c: Leiter, 504: Leiter, 507a: Leiter, 507b: Leiter, 511: Isolator, 514: Leiter, 515: Leiter, 516: Leiter, 521: Routing-Schaltelement, 522: logisches Element, 523: Konfigurationsspeicher, 524: Lookup-Tabelle, 525: Register, 526: Auswahlschalter, 527: Konfigurationsspeicher, 700: Substrat, 701: Isolator, 702a: Leiter, 702b: Leiter, 703: Isolator, 704: Isolator, 705: Halbleiter, 705a: Bereich, 706: Isolator, 707: Isolator, 707a: Leiter, 707b: Leiter, 708: Leiter, 709: Leiter, 716: Isolator, 719: Licht emittierendes Element , 720: Isolator, 721: Isolator, 731: Anschluss, 732: FPC, 733a: Leitung, 734: Dichtungsmittel, 735: Treiberschaltung, 736: Treiberschaltung, 737: Pixel, 741: Transistor, 742: Kondensator, 743: Schaltelement, 744: Signalleitung, 750: Substrat, 751: Transistor, 752: Kondensator, 753: Flüssigkristallelement, 754: Abtastleitung, 755: Signalleitung, 781: Leiter, 782: Licht emittierende Schicht, 783: Leiter, 784: Trennwand, 791: Leiter, 792: Isolator, 793: Flüssigkristallschicht, 794: Isolator, 795: Abstandhalter, 796: Leiter, 797: Substrat, 901: Gehäuse, 902: Gehäuse, 903: Anzeigeabschnitt, 904: Anzeigeabschnitt, 905: Mikrofon, 906: Lautsprecher, 907: Bedientaste, 908: Stift, 911: Gehäuse, 912: Gehäuse, 913: Anzeigeabschnitt, 914: Anzeigeabschnitt, 915: Gelenk, 916: Bedientaste, 921: Gehäuse, 922: Anzeigeabschnitt, 923: Tastatur, 924: Zeigevorrichtung, 931: Gehäuse, 932: Tür für einen Kühlschrank, 933: Tür für einen Gefrierschrank, 941: Gehäuse, 942: Gehäuse, 943: Anzeigeabschnitt, 944: Bedientaste, 945: Linse, 946: Gelenk, 951: Karosserie, 952: Räder, 953: Armaturenbrett, 954: Scheinwerfer, 1000: IC, 1189: ROM-Schnittstelle, 1190: Substrat, 1191: ALU, 1192: ALU-Steuerung, 1193: Befehlsdecoder, 1194: Interrupt-Steuerung, 1195: Zeitsteuerung, 1196: Register, 1197: Registersteuerung, 1198: Busschnittstelle, 1199: ROM, 1200: Speicherelement, 1201: Schaltung, 1202: Schaltung, 1203: Schalter, 1204: Schalter, 1206: logisches Element, 1207: Kondensator, 1208: Kondensator, 1209: Transistor, 1210: Transistor, 1213: Transistor, 1214: Transistor, 1220: Schaltung, 1700: Abscheidungseinrichtung, 1701: atmosphärenseitige Substratzufuhrkammer, 1702: atmosphärenseitige Substrattransferkammer, 1703a: Load-Lock-Kammer, 1703b: Unload-Lock-Kammer, 1704: Transferkammer, 1705: Substraterwärmungskammer, 1706a: Abscheidungskammer, 1706b: Abscheidungskammer, 1706c: Abscheidungskammer, 1751: Kryofalle, 1752: Substratlieferungstisch, 1761: Kassettenport, 1762: Ausrichtungsport, 1763a: Transferroboter, 1763b: Transferroboter, 1764: Gate-Ventil, 1765: Erwärmungstisch, 1770: Vakuumpumpe, 1771: Kryopumpe, 1772: Turbomolekularpumpe, 1780: Massenstromregler, 1781: Refiner, 1782: Gaserwärmungssystem, 2100: Transistor, 2200: Transistor, 2700: Herstellungseinrichtung, 2701: atmosphärenseitige Substratzufuhrkammer, 2702: atmosphärenseitige Substrattransferkammer, 2703a: Load-Lock-Kammer, 2703b: Unload-Lock-Kammer, 2704: Transferkammer, 2706a: Kammer, 2706b: Kammer, 2706c: Kammer, 2706d: Kammer, 2761: Kassettenport, 2762: Ausrichtungsport, 2763a: Transferroboter, 2763b: Transferroboter, 2801: Gaszufuhrquelle, 2802: Ventil, 2803: Hochfrequenz-Generator, 2804: Wellenleiter, 2805: Modus-Wandler, 2806: Gasrohr, 2807: Wellenleiter, 2808: Schlitzantennen-Platte, 2809: dielektrische Platte, 2810: hochdichtes Plasma, 2811: Substrat, 2812: Substrattisch, 2813: Erwärmungsmechanismus, 2815: Anpassungskasten, 2816: Hochfrequenz-Stromquelle, 2817: Vakuumpumpe, 2818: Ventil, 2819: Absaugöffnung, 2820: Lampe, 2821: Gaszufuhrquelle, 2822: Ventil, 2823: Gaseinlassöffnung, 2824: Substrat, 2825: Substrattisch, 2826: Erwärmungsmechanismus, 2828: Vakuumpumpe, 2829: Ventil, 2830: Absaugöffnung, 3001: Leitung, 3002: Leitung, 3003: Leitung, 3004: Leitung, 3005: Leitung, 3200: Transistor, 3300: Transistor, 3400: Kondensator, 4001: Leitung, 4003: Leitung, 4005: Leitung, 4006: Leitung, 4007: Leitung, 4008: Leitung, 4009: Leitung, 4021: Schicht, 4022: Schicht, 4023: Schicht, 4100: Transistor, 4200: Transistor, 4300: Transistor, 4400: Transistor, 4500: Kondensator, 4600: Kondensator, 5100: Pellet, 5120: Substrat, 5161: Bereich

Claims

Halbleitervorrichtung, die umfasst: einen Halbleiter über einem Substrat; einen ersten Leiter und einen zweiten Leiter über dem Halbleiter; einen ersten Isolator über dem ersten Leiter und dem zweiten Leiter; einen zweiten Isolator über dem Halbleiter; einen dritten Isolator über dem zweiten Isolator; und einen dritten Leiter über dem dritten Isolator, wobei der dritte Isolator in Kontakt mit einer Seitenfläche des ersten Isolators ist, wobei der Halbleiter einen ersten Bereich, in dem der Halbleiter mit einer Unterseite des ersten Leiters überlappt, einen zweiten Bereich, in dem der Halbleiter mit einer Unterseite des zweiten Leiters überlappt, und einen dritten Bereich umfasst, in dem der Halbleiter mit einer Unterseite des dritten Leiters überlappt, und wobei ein Abstand zwischen einer Oberseite des Halbleiters und der Unterseite des dritten Leiters länger ist als ein Abstand zwischen dem ersten Bereich und dem dritten Bereich.
Halbleitervorrichtung nach Anspruch 1, wobei der zweite Isolator ein Oxid umfasst, das ein Element enthält, das in dem Halbleiter enthalten ist.
Halbleitervorrichtung nach Anspruch 1, wobei der dritte Isolator Gallium und/oder Hafnium und/oder Aluminium enthält.
Halbleitervorrichtung, die umfasst: einen Halbleiter über einem Substrat; einen ersten Leiter und einen zweiten Leiter über dem Halbleiter; einen ersten Isolator über dem ersten Leiter und dem zweiten Leiter; einen zweiten Isolator über dem Halbleiter; einen dritten Isolator über dem zweiten Isolator; einen vierten Isolator über dem dritten Isolator; und einen dritten Leiter über dem vierten Isolator, wobei der vierte Isolator in Kontakt mit einer Seitenfläche des ersten Isolators ist, wobei der Halbleiter einen ersten Bereich, in dem der Halbleiter mit einer Unterseite des ersten Leiters überlappt, einen zweiten Bereich, in dem der Halbleiter mit einer Unterseite des zweiten Leiters überlappt, und einen dritten Bereich umfasst, in dem der Halbleiter mit einer Unterseite des dritten Leiters überlappt, und wobei ein Abstand zwischen einer Oberseite des Halbleiters und der Unterseite des dritten Leiters länger ist als ein Abstand zwischen dem ersten Bereich und dem dritten Bereich.
Halbleitervorrichtung nach Anspruch 1 oder 4, wobei der Halbleiter ein Oxidhalbleiter ist.
Halbleitervorrichtung nach Anspruch 5, wobei der Oxidhalbleiter Indium, Gallium und Zink enthält.
Halbleitervorrichtung nach Anspruch 4, wobei sowohl der zweite Isolator als auch der dritte Isolator ein Oxid umfassen, das ein Element enthält, das in dem Halbleiter enthalten ist.
Halbleitervorrichtung nach Anspruch 4, wobei der vierte Isolator Gallium und/oder Hafnium und/oder Aluminium enthält.
Halbleitervorrichtung nach Anspruch 1 oder 4, die ferner umfasst: einen vierten Leiter über dem ersten Isolator und dem dritten Leiter, wobei ein Abstand zwischen dem vierten Leiter und dem ersten Leiter oder dem zweiten Leiter länger ist als ein Abstand zwischen dem ersten Bereich und dem zweiten Bereich.
Halbleitervorrichtung nach Anspruch 9, wobei der Abstand zwischen dem vierten Leiter und dem ersten Leiter oder dem zweiten Leiter 1,5-mal oder mehr und 2-mal oder weniger des Abstandes zwischen dem ersten Bereich und dem zweiten Bereich ist.
Halbleitervorrichtung nach Anspruch 1 oder 4, wobei der Abstand zwischen dem ersten Bereich und dem dritten Bereich größer als 0 nm ist.